JP2003115573A - デュアルダイパッケージ - Google Patents

デュアルダイパッケージ

Info

Publication number
JP2003115573A
JP2003115573A JP2002236998A JP2002236998A JP2003115573A JP 2003115573 A JP2003115573 A JP 2003115573A JP 2002236998 A JP2002236998 A JP 2002236998A JP 2002236998 A JP2002236998 A JP 2002236998A JP 2003115573 A JP2003115573 A JP 2003115573A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
die package
connecting portion
dual die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002236998A
Other languages
English (en)
Other versions
JP4195804B2 (ja
Inventor
Ichiko Sai
一興 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003115573A publication Critical patent/JP2003115573A/ja
Application granted granted Critical
Publication of JP4195804B2 publication Critical patent/JP4195804B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

(57)【要約】 【課題】 生産コストが低減されるデュアルダイパッケ
ージを提供する。 【解決手段】 デュアルダイパッケージ１００は、第１
半導体チップ１０に連結された第１リードフレーム２０
及び第２半導体チップ３０に連結された第２リードフレ
ーム４０を有する。第１リードフレーム２０の第１リー
ド２１及び第二リードフレーム４０の第２リード４１
は、ワイヤーボンディング工程を用いて互いに電気的に
連結されている。そのため、デュアルダイパッケージ１
００の製造時、特別な装置を必要とせず、生産コストを
低減することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
に関するもので、より詳しくはデュアルダイパッケージ
（ＤＤＰ）に関するものである。
【０００２】
【従来の技術】最近、電子機器の発展に伴って、より小
型化及び軽量化された半導体パッケージが要求されてい
る。このような小型化及び軽量化された半導体パッケー
ジを満足させるために、複数の半導体ダイまたはチップ
を含む半導体パッケージ（mulit-chip packages）が開
発された。マルチチップパッケージは、ノート型コンピ
ュータ及び携帯電話のような様々な分野に広く用いられ
ている。マルチチップパッケージは、単一チップパッケ
ージに比べて、小型化、軽量化、高い実装密度の利点を
有する。例えば、フラッシュメモリチップ及びＳＲＡＭ
を有する単一のＴＳＯＰ（Thin Small Outline Packag
e）を使用するのが、フラッシュメモリチップを有する
半導体パッケージ及びＳＲＡＭチップを有する他の半導
体パッケージのように２つのパッケージを使用するもの
より有利である。
【０００３】マルチチップパッケージは、垂直積層型ま
たは平行配列型のパッケージに分類することができる。
垂直積層型パッケージは、実装面積を減らすのに対し
て、平行配列型パッケージは、製造工程を簡略化し、パ
ッケージの厚さを減らす。一般に、小型化及び軽量化を
達成するためには、垂直積層型パッケージが使用されて
いる。
【０００４】図１は、従来のデュアルダイパッケージ２
００を示した断面図であって、垂直積層型パッケージで
ある。デュアルダイパッケージ２００は、第１半導体チ
ップ１１０及び第２半導体チップ１３０を有する。第１
半導体チップ１１０は活性面の中央部に電極パッド１１
２を有し、第２半導体チップ１３０は活性面の中央部に
電極パッド１３２を有する。第２リード１４１は接着剤
１５２により第２半導体チップ１３０の活性面に機械的
に連結され、第１リード１２１は接着剤１５２により第
１半導体チップ１１０の活性面に機械的に連結されてい
る。
【０００５】第２半導体チップ１３０は電極パッド１３
２が向かい合った第２リード１４１の間に位置するよう
に第２リード１４１の底面に貼付けられ、第１半導体チ
ップ１１０は電極パッド１１２が向かい合った第１リー
ド１２１の間に位置するように第１リード１２１の底面
に貼付けられている。第１半導体チップ１１０及び第２
半導体チップ１３０は、それらの裏面が互いに対向し、
第１リード１２１と第２リード１４１の間に配置されて
いる。
【０００６】第１リード１２１は、第１接続部１２３及
び第１連結部１２５を有する。第１連結部１２５は、第
１接続部１２３に階段式に連結されている。第２リード
は、第２接続部１４３及び第２連結部１４５を有する。
第２連結部１４５は、第２接続部１４３に階段式に連結
されている。
【０００７】第１半導体チップ１１０の電極パッド１１
２はボンディングワイヤー１６２により第１接続部１２
３と電気的に連結され、第２半導体チップ１３０の電極
パッド１３２はボンディングワイヤー１６４により第２
接続部１４３と電気的に連結されている。第１半導体チ
ップ１１０、第２半導体チップ１３０及び電気的連結部
は、封止材により封止され、パッケージ胴体１８０を形
成する。
【０００８】第１リード１２１の第１連結部１２５と、
第２リード１４１の第２連結部１４５とは、互いに機械
的に貼付けられ、互いに電気的に連結されている。第１
リード１２１の外部リード（図示せず）は切断されて除
去される。第２リード１４１の外部リード１４９は、実
装に適合するように所定の形状に折曲され、外部連結端
子として機能する。第１連結部１２５及び第２連結部１
４５上に、はんだ又は銀のような金属からなる金属層１
７０を形成した後、所定の温度及び圧力で熱圧着工程を
進行することにより、第１連結部１２５と第２連結部１
４５とを貼付ける。熱圧着工程は、第１連結部１２５と
第２連結部１４５を機械的且つ電気的に連結する。
【０００９】従来のデュアルダイパッケージ２００の製
造方法では、第１リード１２１及び第２リード１４１上
に金属層１７０を形成する段階と、熱圧着工程を用い
て、第１リード１２１及び第２リード１４１を互いに貼
付ける段階とを実施するので、付加的な製造設備を必要
とし、生産コストが増加するという短所があった。
【００１０】また、従来のデュアルダイパッケージ２０
０の製造方法では、第１リードフレーム１２０の第１リ
ード１２１を第２リードフレーム１４０の第２リード１
４１に貼付けるのに使用された熱圧着工程が、高信頼性
の貼付け技術を要求し、そのため、生産コストが増加す
ることになる。従って、改善されたデュアルダイパッケ
ージが要望されている。
【００１１】
【発明が解決しようとする課題】本発明の目的は、生産
コストが低減されるデュアルダイパッケージを提供する
ことにある。
【００１２】
【課題を解決するための手段】本発明によると、デュア
ルダイパッケージは、裏面を有する第１半導体チップ
と、第１半導体チップの裏面に対向する裏面を有する第
２半導体チップと、第１半導体チップの活性面に配置さ
れ且つ第１半導体チップの活性面と電気的に連結された
複数の第１リードを有する第１リードフレームと、第２
半導体チップの活性面に配置され且つ第２半導体チップ
の活性面と電気的に連結された複数の第２リードを有す
る第２リードフレームと、第１リードと第２リードとを
電気的に連結するボンディングワイヤーとを備える。本
発明の他の実施例と利点は、以下の説明及び添付の図面
により明らかになる。
【００１３】
【発明の実施の形態】以下、添付の図面を参照して本発
明の実施例をより詳細に説明する。図２は、本発明の一
実施例によるデュアルダイパッケージ１００のワイヤー
ボンディングされた状態を示す斜視図である。図３は、
デュアルダイパッケージ１００を示す断面図である。
【００１４】図２及び図３に示したように、デュアルダ
イパッケージ１００は、第１半導体チップ１０及び第２
半導体チップ３０を有する。第１半導体チップ１０は活
性面の中央部に位置した複数の電極パッド１２を有し、
第２半導体チップ３０は活性面の中央部に位置した複数
の電極パッド３２を有する。第１半導体チップ１０の裏
面は、第２半導体チップ３０の裏面に対向し、実装され
ている。第１リードフレーム２０の第１リード２１は第
１半導体チップ１０の活性面に貼付けられ、第２リード
フレーム４０の第１リード４１は第２半導体チップ３０
の活性面に貼付けられる。第１リード２１はボンディン
グワイヤー６２により第１半導体チップ１０の電極パッ
ド１２に電気的に連結され、第２リード４１はボンディ
ングワイヤー６４により第２半導体チップ３０の電極パ
ッド３２に電気的に連結される。第１半導体チップ１
０、第２半導体チップ３０及び電気的連結部は、液状の
成形樹脂により封止され、パッケージ胴体８０を形成す
る。
【００１５】より詳しく説明すると、第２半導体チップ
３０の活性面を接着テープ５２により第２リード４１の
内部端子の下面に貼付け、第１半導体チップ１０の活性
面を接着テープ５２により第２リード２１の内部端子の
下面に貼付ける。第２半導体チップ３０の電極パッド３
２は向かい合った第２リード４１の間に位置し、第１半
導体チップ１０の電極パッド１２は向かい合った第１リ
ード２１の間に位置する。第１半導体チップ１０の裏面
及び第２半導体チップ３０の裏面を互いに対向させ、第
１半導体チップ１０及び第２半導体チップ３０を第１リ
ード２１と第２リード４１との間に位置させる。第１リ
ード２１は第１接続部２３及び第１連結部２５を有し、
第２リード４１は第２接続部４３及び第２連結部４５を
有する。
【００１６】第１半導体チップ１０の電極パッド１２を
第１ボンディングワイヤー６２により第１リード２１の
第１接続部２３と電気的に連結し、第２半導体チップ３
０の電極パッド３２を第２ボンディングワイヤー６４に
より第２リード４１の第２接続部４３と電気的に連結す
る。第１接続部２３及び第２接続部４３の表面を銀でメ
ッキすることができるので、第１及び第２のボンディン
グワイヤー６２、６４と第１及び第２の接続部２３、４
２との間に、それぞれ優れたボンディング性を得ること
ができる。
【００１７】図４は、図２のデュアルダイパッケージ１
００の底面図である。リードオンチップ（ＬＯＣ）パッ
ケージ用の第１リードフレーム２０は、連結パッド２７
を有する。各連結パッド２７は、対応する第１連結部２
５の側面から突出している。第１連結パッド２７の外部
端子はサイドレール２４に連結されている。接着層５４
（図２参照）はリードフレーム２０のサイドレール２４
に沿って不連続的に形成されている。本実施例におい
て、サイドレール２４はダムバー（dam bar）として機
能する。
【００１８】図５は、図２のデュアルダイパッケージ１
００の平面図である。ＬＯＣパッケージ用の第２リード
フレーム４０の構造は、外部リード４９が第２連結部４
５の外側に形成されていることを除いて、第１リードフ
レーム２０と同一である。すなわち、外部リード４９
は、第２連結部４５から離れて延びる。ダムバー４６は
外部リード４９の間に形成される。ダムバー４６の両端
は第２リードフレーム４０のサイドレール２４に連結さ
れる。
【００１９】第１半導体チップ１０が貼付けられた第１
リードフレーム２０は第２半導体チップ３０が貼付けら
れた第２リードフレーム４０の上に積層され、第１半導
体チップ１０の裏面は第２半導体チップ３０の裏面と対
向する。接着層５４を第１リードフレーム２０のサイド
レール２４と第２リードフレーム４０のサイドレール４
４との間に挿入して、第１リードフレーム２０を第２リ
ードフレーム４０に機械的に連結する。接着層５４は、
第１リードフレーム２０のサイドレール２４及び／又は
第２リードフレーム４０のサイドレール４４上に形成す
るすることができる。本実施例においては、接着層５４
を第１リードフレーム２０のサイドレール２４に形成す
る。接着層５４としては、液状接着剤または両面接着テ
ープを使用する。封止段階の後、サイドレール２４、４
４を切断し、トリミング／フォーミング工程により除去
する。この際、第１連結部２５を、第２連結部４５と接
続しても良く、接続しなくても良い。
【００２０】連結パッド２７を第１連結部２５上に形成
する。これにより、第３ボンディングワイヤー６６によ
り第１連結部２５と第２連結部４５とを電気的に連結す
ることを可能とする。連結パッド２７は、所定形状を有
し、対応する第１連結部２５の側面から突出する。第２
連結部４５を、第３ボンディングワイヤー６６により、
対応する第１連結部２５の対応する連結パッド２７に電
気的に連結する。本実施例において、第３ボンディング
ワイヤー６６をボールボンディング法により対応する連
結パッド２７に連結し、ステッチ（stitch）ボンディン
グ法により対応する第２連結部４５に連結する。本実施
例において、連結パッド２７及び第２連結部４５を銀で
メッキすることで、第３ボンディングワイヤー６６との
優れたボンディング性を提供する。本実施例では、第３
ボンディングワイヤー６６は、ボールボンディング法に
より連結パッド２７に連結され、ステッチボンディング
法により第２連結部４５に連結されているが、このよう
な連結方法を反対方向に行なうこともでき、またはボン
ディングワイヤーをウェッジボンディング法（wedge bo
nding method）により第２連結部に連結できるというこ
とは、当業者に自明なことである。
【００２１】第１リードフレーム２０及び第２リードフ
レーム４０を接着層５４により互いに貼付け、第１リー
ド２１及び第２リード４１を第３ボンディングワイヤー
６６により互いに電気的に連結する。その結果、本実施
例のデュアルダイパッケージ１００は第１リード２１を
第２リード４１に機械的、電気的に連結するのに使用さ
れた熱圧着工程を必要としないため、本実施例のデュア
ルダイパッケージ１００は従来の製造装置、例えばワイ
ヤーボンディング装置を用いて製造することができる。
【００２２】図３に示したように、第１半導体チップ１
０、第２半導体チップ３０、ならびに第１ボンディング
ワイヤー、第２ボンディングワイヤー、及び第３ボンデ
ィングワイヤーを含む電気的連結部が封止され、パッケ
ージ胴体８０を形成する。第２リード４１の外部リード
４９は、パッケージ胴体８０から突出し、実装に適合す
るように所定の形状に折曲され、外部連結端子として機
能する。本実施例において、外部リード４９は、ガルウ
ィング（gull wing）形状に折曲されている。
【００２３】
【発明の効果】本発明の１つの利点は、第１リードフレ
ームを接着層によって第２リードフレームに固定するこ
とで、後続製造工程において安定性を提供できるので有
利であるということである。
【００２４】本発明のもう１つの利点は、第１リードと
第２リードを貼付けるのに熱圧着工程が必要でないとい
うことである。第１リードと第２リードを、従来のワイ
ヤーボンディング装置を用いて第３ボンディングワイヤ
ーにより電気的に連結し、接着層により機械的に連結す
る。従って、本発明は、新規な製造装置が必要でないの
で、デュアルダイパッケージの生産コストを低減するこ
とができる。
【００２５】また、第１リードフレームの第１リードを
第２リードフレームの第２リードに連結する従来の熱圧
着工程に比べて、ワイヤーボンディングを用いて第１リ
ードを第２リードに連結することがより容易で、その結
果、第１リードと第２リードの間の電気的連結をより信
頼することができる。
【図面の簡単な説明】
【図１】従来のデュアルダイパッケージの断面を示す模
式図である。
【図２】本発明の一実施例によるデュアルダイパッケー
ジにおいてワイヤーボンディングされた状態を示す概略
斜視図である。
【図３】図２に示すデュアルダイパッケージの断面を示
す模式図である。
【図４】図２に示すデュアルダイパッケージの底面図で
ある。
【図５】図２に示すデュアルダイパッケージの平面図で
ある。
【符号の説明】
１０ 第１半導体チップ ２０ 第１リードフレーム ３０ 第２半導体チップ ４０ 第２リードフレーム ５２ 接着テープ ５４ 接着層 ６２ 第１ボンディングワイヤー ６４ 第２ボンディングワイヤー ６６ 第３ボンディングワイヤー ８０ パッケージ胴体 １００ デュアルダイパッケージ

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 活性面の中心部に位置した複数の第１電
    極パッドを有する第１半導体チップと、 前記第１半導体チップの活性面に配置された第１接続
    部、前記第１接続部に階段式に連結された第１連結部、
    及び前記第１連結部の側面から突出する連結パッドを含
    む複数の第１リードを有する第１リードフレームと、 前記第１電極パッドと前記第１接続部とを電気的に連結
    する第１ボンディングワイヤーと、 活性面の中心部に位置した複数の第２電極パッドを有
    し、裏面が前記第１半導体チップの裏面に貼付けられる
    第２半導体チップと、 前記第２半導体チップの活性面に配置された第２接続
    部、及び前記第２接続部に階段式に連結された第２連結
    部を含む複数の第２リードを有する第２リードフレーム
    と、 前記第２電極パッドと前記第２接続部とを電気的に連結
    する第２ボンディングワイヤーと、 前記第１リードの連結パッドと前記第２リードの第２連
    結部とを電気的に連結する第３ボンディングワイヤー
    と、 前記第１半導体チップ、前記第２半導体チップ、前記第
    １ボンディングワイヤー、前記第２ボンディングワイヤ
    ー、前記第３ボンディングワイヤー、前記第１リードの
    第１連結部、及び前記第２リードの第２連結部を封止す
    るパッケージ胴体と、 を備えることを特徴とするデュアルダイパッケージ。
  2. 【請求項２】 前記第２リードフレームは、前記第２連
    結部と一体に形成され且つパッケージ胴体から突出した
    外部リードを有することを特徴とする請求項１に記載の
    デュアルダイパッケージ。
  3. 【請求項３】 前記各連結パッド及び前記第２連結部
    は、銀でメッキされていることを特徴とする請求項１に
    記載のデュアルダイパッケージ。
  4. 【請求項４】 前記第１連結部の連結パッドは、対応す
    る第２リードの第２連結部に電気的に連結されているこ
    とを特徴とする請求項１に記載のデュアルダイパッケー
    ジ。
  5. 【請求項５】 複数の第１電極パッドを有する第１半導
    体チップと、 複数の第１リードを有する第１リードフレームと、 前記第１リードと第１電極パッドとを電気的に連結する
    第１ボンディングワイヤーと、 複数の第２電極パッドを有し、裏面が前記第１半導体チ
    ップの裏面に対向する第２半導体チップと、 複数の第２リードを有する第２リードフレームと、 前記第２電極パッドと前記第２リードに電気的とを連結
    する第２ボンディングワイヤーと、 前記第１リードと前記第２リードとを電気的に連結する
    第３ボンディングワイヤーと、 を備えることを特徴とするデュアルダイパッケージ。
  6. 【請求項６】 前記第２半導体チップの裏面は、前記第
    １半導体チップの裏面に貼付けられていることを特徴と
    する請求項５に記載のデュアルダイパッケージ。
  7. 【請求項７】 前記第１リードは、前記第１半導体チッ
    プの活性面上に配置された第１接続部と、前記第１接続
    部に連結された第１連結部と、前記第１連結部の側面か
    ら突出した連結パッドとを有することを特徴とする請求
    項５に記載のデュアルダイパッケージ。
  8. 【請求項８】 前記連結パッドは、銀でメッキされてい
    ることを特徴とする請求項７に記載のデュアルダイパッ
    ケージ。
  9. 【請求項９】 前記第２リードは、前記第２半導体チッ
    プの活性面上に配置された第２接続部と、前記第２接続
    部に連結された第２連結部とを有することを特徴とする
    請求項５に記載のデュアルダイパッケージ。
  10. 【請求項１０】 前記第２連結部は、銀でメッキされて
    いることを特徴とする請求項９に記載のデュアルダイパ
    ッケージ。
  11. 【請求項１１】 前記第１半導体チップ、前記第２半導
    体チップ、前記第１ボンディングワイヤー、前記第２ボ
    ンディングワイヤー、前記第３ボンディングワイヤー、
    前記第１リードの第１連結部、及び前記第２リードの第
    ２連結部を封止するパッケージ胴体をさらに備えること
    を特徴とする請求項５に記載のデュアルダイパッケー
    ジ。
  12. 【請求項１２】 裏面を有する第１半導体チップと、 前記第１半導体チップの裏面に対向する裏面を有する第
    ２半導体チップと、 前記第１半導体チップの活性面上に配置され、前記第１
    半導体チップの活性面に電気的に連結される複数の第１
    リードを有する第１リードフレームと、 前記第２半導体チップの活性面上に配置され、前記第２
    半導体チップの活性面に電気的に連結される複数の第２
    リードを有する第２リードフレームと、 前記第１リードと前記第２リードとを電気的に連結する
    第１ボンディングワイヤーと、 を備えることを特徴とするデュアルダイパッケージ。
  13. 【請求項１３】 前記第２半導体チップの裏面は、前記
    第１半導体チップの裏面に貼付けられていることを特徴
    とする請求項１２に記載のデュアルダイパッケージ。
  14. 【請求項１４】 前記第１リードは、複数の第２ボンデ
    ィングワイヤーにより前記第１半導体チップの活性面上
    の複数の第１電極と電気的に連結されていることを特徴
    とする請求項１２に記載のデュアルダイパッケージ。
  15. 【請求項１５】 前記第２リードは、複数の第２ボンデ
    ィングワイヤーにより前記第２半導体チップの活性面上
    の複数の第２電極と電気的に連結されていることを特徴
    とする請求項１２に記載のデュアルダイパッケージ。
  16. 【請求項１６】 前記第１リードフレームは接着剤によ
    り前記第１半導体チップに貼付けられ、前記第２リード
    フレームは接着剤により前記第２半導体チップに貼付け
    られていることを特徴とする請求項１２に記載のデュア
    ルダイパッケージ。
  17. 【請求項１７】 前記第１リードフレームは、接着剤に
    より前記第２リードフレームに貼付けられていることを
    特徴とする請求項１２に記載のデュアルダイパッケー
    ジ。
  18. 【請求項１８】 前記第１リードは対応する第１連結部
    の側面から突出した連結パッドを有し、前記第１ボンデ
    ィングワイヤーは対応する連結パッドに電気的に連結さ
    れていることを特徴とする請求項１２に記載のデュアル
    ダイパッケージ。
  19. 【請求項１９】 前記連結パッドは、銀でメッキされて
    いることを特徴とする請求項１８に記載のデュアルダイ
    パッケージ。
JP2002236998A 2001-08-21 2002-08-15 デュアルダイパッケージ Expired - Fee Related JP4195804B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0050302A KR100445073B1 (ko) 2001-08-21 2001-08-21 듀얼 다이 패키지
KR2001-50302 2001-08-21

Publications (2)

Publication Number Publication Date
JP2003115573A true JP2003115573A (ja) 2003-04-18
JP4195804B2 JP4195804B2 (ja) 2008-12-17

Family

ID=19713399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002236998A Expired - Fee Related JP4195804B2 (ja) 2001-08-21 2002-08-15 デュアルダイパッケージ

Country Status (3)

Country Link
US (1) US6864566B2 (ja)
JP (1) JP4195804B2 (ja)
KR (1) KR100445073B1 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262074B2 (en) * 2002-07-08 2007-08-28 Micron Technology, Inc. Methods of fabricating underfilled, encapsulated semiconductor die assemblies
KR100470897B1 (ko) * 2002-07-19 2005-03-10 삼성전자주식회사 듀얼 다이 패키지 제조 방법
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
US7205647B2 (en) * 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
US7064426B2 (en) 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
AU2003298595A1 (en) * 2002-10-08 2004-05-04 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
JP5197961B2 (ja) * 2003-12-17 2013-05-15 スタッツ・チップパック・インコーポレイテッド マルチチップパッケージモジュールおよびその製造方法
US20050258527A1 (en) 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
US8552551B2 (en) 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US20050269692A1 (en) * 2004-05-24 2005-12-08 Chippac, Inc Stacked semiconductor package having adhesive/spacer structure and insulation
US7202105B2 (en) * 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector assembly method
JP2006019652A (ja) * 2004-07-05 2006-01-19 Toshiba Corp 半導体装置
US7253511B2 (en) * 2004-07-13 2007-08-07 Chippac, Inc. Semiconductor multipackage module including die and inverted land grid array package stacked over ball grid array package
TWI423401B (zh) * 2005-03-31 2014-01-11 Stats Chippac Ltd 在上側及下側具有暴露基底表面之半導體推疊封裝組件
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
TWI442520B (zh) * 2005-03-31 2014-06-21 Stats Chippac Ltd 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
US7354800B2 (en) * 2005-04-29 2008-04-08 Stats Chippac Ltd. Method of fabricating a stacked integrated circuit package system
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7582960B2 (en) * 2005-05-05 2009-09-01 Stats Chippac Ltd. Multiple chip package module including die stacked over encapsulated package
US7394148B2 (en) * 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
SG130055A1 (en) * 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
SG130066A1 (en) 2005-08-26 2007-03-20 Micron Technology Inc Microelectronic device packages, stacked microelectronic device packages, and methods for manufacturing microelectronic devices
US7456088B2 (en) 2006-01-04 2008-11-25 Stats Chippac Ltd. Integrated circuit package system including stacked die
US7768125B2 (en) 2006-01-04 2010-08-03 Stats Chippac Ltd. Multi-chip package system
US7750482B2 (en) 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
US8704349B2 (en) 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
SG135979A1 (en) * 2006-03-08 2007-10-29 Micron Technology Inc Microelectronic device assemblies including assemblies with recurved leadframes, and associated methods
US7808088B2 (en) * 2006-06-07 2010-10-05 Texas Instruments Incorporated Semiconductor device with improved high current performance
SG139573A1 (en) 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
TWI352416B (en) * 2006-09-12 2011-11-11 Chipmos Technologies Inc Stacked chip package structure with unbalanced lea
SG149726A1 (en) * 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
SG150396A1 (en) 2007-08-16 2009-03-30 Micron Technology Inc Microelectronic die packages with leadframes, including leadframe-based interposer for stacked die packages, and associated systems and methods

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080323B2 (ja) * 1991-03-13 2000-08-28 株式会社日立製作所 半導体装置及び製造方法
JPH04320365A (ja) 1991-04-19 1992-11-11 Hitachi Ltd 樹脂封止型半導体装置およびメモリカード
JP2917575B2 (ja) 1991-05-23 1999-07-12 株式会社日立製作所 樹脂封止型半導体装置
JP2634516B2 (ja) * 1991-10-15 1997-07-30 三菱電機株式会社 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
JPH05291486A (ja) 1992-04-07 1993-11-05 Hitachi Ltd 樹脂封止型半導体装置
JPH08316403A (ja) 1995-05-19 1996-11-29 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
KR100204753B1 (ko) * 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
AU712769B2 (en) 1996-03-29 1999-11-18 Dow Chemical Company, The In situ block copolymer formation during polymerization of a vinyl aromatic monomer
KR0149271B1 (ko) 1996-06-04 1999-10-01 배순훈 냉장고의 도어
KR19980034119A (ko) * 1996-11-05 1998-08-05 김광호 반도체 칩 적층형 패키지
US6407333B1 (en) * 1997-11-04 2002-06-18 Texas Instruments Incorporated Wafer level packaging
KR100265091B1 (ko) 1997-07-01 2000-09-01 김영환 이중화 시간/주파수 발생 시스템의 시간 오차 제어 장치
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
JP2000150572A (ja) 1998-11-06 2000-05-30 Nec Kyushu Ltd Ｂｇａ型半導体パッケージ、その製造方法

Also Published As

Publication number Publication date
US6864566B2 (en) 2005-03-08
JP4195804B2 (ja) 2008-12-17
US20030038348A1 (en) 2003-02-27
KR100445073B1 (ko) 2004-08-21
KR20030017676A (ko) 2003-03-04

Similar Documents

Publication Publication Date Title
JP4195804B2 (ja) デュアルダイパッケージ
KR100277438B1 (ko) 멀티칩패키지
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JP2003124433A (ja) マルチチップパッケージ
US20020130400A1 (en) Semiconductor package with lead frame
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
JP3497775B2 (ja) 半導体装置
JP2002093993A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置
KR20020054475A (ko) 반도체 칩 적층 패키지 및 그 제조 방법
US20090004782A1 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
JPH0936300A (ja) 半導体装置およびその製造方法
US20080038872A1 (en) Method of manufacturing semiconductor device
JP2003347504A (ja) 半導体装置及びその製造方法
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
JPH08279575A (ja) 半導体パッケージ
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR0157882B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR20000003001A (ko) 양면 테이프를 이용한 멀티 칩 패키지
JP2000012771A (ja) 半導体装置
KR20020061444A (ko) 초박형 적층 반도체 칩 패키지 및 이에 사용되는 리드프레임
JP3434633B2 (ja) 樹脂封止型半導体装置
KR20020005935A (ko) 멀티 칩 패키지와 그 제조 방법
KR20030070363A (ko) 멀티 칩 패키지
KR20020057350A (ko) 듀얼 다이 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080123

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080423

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080929

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees