KR100285664B1 - 스택패키지및그제조방법 - Google Patents

스택패키지및그제조방법 Download PDF

Info

Publication number
KR100285664B1
KR100285664B1 KR1019980017500A KR19980017500A KR100285664B1 KR 100285664 B1 KR100285664 B1 KR 100285664B1 KR 1019980017500 A KR1019980017500 A KR 1019980017500A KR 19980017500 A KR19980017500 A KR 19980017500A KR 100285664 B1 KR100285664 B1 KR 100285664B1
Authority
KR
South Korea
Prior art keywords
lead
lead frame
leads
stack package
package
Prior art date
Application number
KR1019980017500A
Other languages
English (en)
Other versions
KR19990085220A (ko
Inventor
박명근
박창준
이남수
백형길
최윤화
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019980017500A priority Critical patent/KR100285664B1/ko
Priority to US09/309,399 priority patent/US6316825B1/en
Priority to JP13482799A priority patent/JP4294161B2/ja
Publication of KR19990085220A publication Critical patent/KR19990085220A/ko
Application granted granted Critical
Publication of KR100285664B1 publication Critical patent/KR100285664B1/ko
Priority to US09/950,478 priority patent/US6677181B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 스택 패키지, 특히 일반적인 수지봉지형 반도체 패키지를 제조하는 기술과 재료를 그대로 사용하여 적어도 2개 이상의 반도체 소자를 하나의 패키지로 구성함으로써 용량을 배가시키면서도 패키지의 외관이 작아 고집적화를 이룰 수 있고, 제조비용을 절감시킬 수 있으며, 전기적인 특성이 우수한 스택 패키지 및 그 제조방법을 제공한다. 이러한 본 발명은 센터라인을 따라 배열되는 다수의 본딩패드를 갖춘 적어도 2개의 반도체 소자가 일정간격을 두고 상,하로 이격 배치되고, 상기 각 반도체 소자의 외부로의 신호전달경로를 이루는 리드의 집합체로 이루어지는 제 1 및 제 2 리드 프레임이 각 소자의 본딩패드 형성면에 접착 테이프의 개재하에 각각 부착되며, 상기 각 반도체 소자의 본딩패드와 해당 리드 프레임의 리드는 제 1 및 제 2 금속세선에 의해 전기적으로 연결되고, 상기 제 1 리드 프레임 및 제 2 리드 프레임의 해당 인너리드가 서로 접속되도록 수지로 밀봉하여 이루어지며, 상기 제 1 리드 프레임의 인너리드와 제 2 리드 프레임의 인너리드와의 접속면에는 양 리드의 전기적인 접속을 위한 전도성 접착물질이 개재된 것을 특징으로 한다.

Description

스택 패키지 및 그 제조방법
본 발명은 반도체 패키지, 특히 적어도 2개 이상의 반도체 소자를 적층(Stack)하여 하나의 패키지로 구성한 스택 패키지 및 그 제조방법에 관한 것이다.
메모리 칩의 용량 증대는 빠른 속도로 진행되고 있다. 현재는 128M DRAM이 양산 단계에 있으며, 256M DRAM의 양산도 가까운 시일안에 도래할 것으로 보인다.
메모리 칩의 용량 증대, 다시말하면 고집적화를 이룰 수 있는 방법으로는 한정된 반도체 소자의 공간내에 보다 많은 수의 셀을 제조해 넣는 기술이 일반적으로 알려지고 있으나, 이와 같은 방법은 정밀한 미세 선폭을 요구하는 등 고난도의 기술과 많은 개발시간을 필요로 한다. 따라서 최근, 보다 쉬운 방법으로 고집적화를 이룰 수 있는 스택킹(Stacking) 기술이 개발되어 이에 대한 연구가 활발히 진행되고 있다.
반도체 업계에서 말하는 스택킹이란 적어도 2개 이상의 반도체 소자를 수직하게 쌓아 올려 메모리 용량을 배가시키는 기술로써, 이러한 스택킹에 의하면, 예를 들어 2개의 64M DRAM급 소자를 적층하여 128M DRAM급으로 구성할 수 있고, 또 2개의 128M DRAM급 소자를 적층하여 256M DRAM급으로 구성할 수 있다.
스택킹에는 상기한 바와 같은 반도체 소자 레벨에서의 스택킹 이외에도 패키지 레벨에서의 스택킹과, 모듈 레벨에서의 스택킹 등이 있다.
패키지 레벨에서의 스택킹은 제조된 패키지를 2∼3층 또는 그 이상으로 쌓아 올려 스택킹하는 방식으로 비용측면에서 매우 유리한 스택 패키지를 구성할 수 있다. 이와 같은 패키지 레벨에서의 스택 패키지는 미리 주문에 의해 만들어진 패키지를 그의 해당 리드들끼리 일대 일 대응하도록 연결하는 방식과, 표준 패키지를 사이드 레일 또는 이와 유사한 보조 액서서리를 이용해서 연결하는 방식이 있다. 일반적으로 반도체 소자 제조업체에서는 패키지공정에서부터 주문하는 것이 비용면에서 유리하므로 전자의 방법을 택하고 있으며, 스택킹 전문 업체에서는 웨이퍼를 공급받기가 용이하지 않기 때문에 표준 패키지를 공급받아 스택킹하는 후자의 방법을 택하고 있다.
상기와 같은 패키지 레벨의 스택킹에 의한 패키지의 전형적인 예가 도 1 및 도 2에 도시되어 있는 바, 이를 간단히 살펴보면 다음과 같다.
도시된 바와 같이, 두 개의 패키지(1)(1')는 상부 패키지(1)의 하면과 하부 패키지(1')의 상면이 맞닿도록 적층되어 있고, 각 패키지(1)(1')의 양측으로 돌출된 리드(1a)(1'a)는 해당 리드들끼리 서로 연결되어 있다. 도시예에서는 2개의 패키지가 적층된 구조를 보이고 있으나, 그 이상으로 적층될 수 있으며, 또한 적층된 각 패키지의 리드들은 사이드 레일이나 기타 이와 유사한 보조 액서서리에 의해 연결될 수 있다.
그러나, 상기한 바와 같은 패키지 레벨에서의 스택 패키지는 2개 이상의 패키지를 적층하여 구성함으로써, 패키지의 외관이 커지고, 취급이 어려우며, 또한 공정이 추가주식회사로 몰드 및 포옴 공정에서 추가되거나 변형된다)된다는 문제가 있었다. 특히 포옴 이후에도 리드를 다시 변형시켜야 스택이 가능한 경우가 있으며, 또 리드 폭이나 리드 공간에 따라 작업 조건이 열악하게 되어 스택할 수 없는 경우가 발생되기도 한다.
한편, 상기와 같은 패키지 레벨의 스택 패키지가 가지는 제반 문제점을 해결하기 위하여, 하나의 패키지내에 적어도 2개 이상의 반도체 소자를 내장시켜 구성한 스택 패키지가, 일본국 특개소 62-8529 호, 특개소 62-131555 호, 특개소 62-119952 호 및 특개소 63-1214450 호에 개시되어 있으나, 이들은 각각 다음과 같은 문제를 앉고 있다.
즉, 일본국 특개소 62-8529 호 및 특개소 62-131555 호에 개시되어 있는 바와 같은 반도체 소자 레벨에서의 스택 패키지, 즉 탭의 양측에 반도체 소자를 탑재하는 구조는, 일측면 소자상의 전극과 리드 프레임을 금속세선으로 접속한 후에 반대면의 금속세선 접속을 행할 필요가 있는데, 이 때 최초에 접속한 금속세선에 데미지를 주게되므로 반대측 금속세선 접속을 행하는 것이 곤란하다는 문제가 있다.
또, 일본국 특개소 63-124450 호에 개시되어 있는 바와 같은 스택 패키지, 즉 2단의 리드 프레임을 수지봉지하는 구조는, 통상 이용되고 있는 트랜스퍼 몰드로는 대량으로 제조하는 것이 곤란하다는 문제가 있다.
또, 일본국 특개소 62-119952 호에 개시되어 있는 바와 같은 스택 패키지, 즉 패키지 내부에서 리드 프레임끼리를 접합하여 하나의 패키지를 구성하는 구조는, 수지 봉지전에 리드 프레임을 성형하는 것이 곤란하다는 문제가 있으며, 또 패키지가 두껍기 때문에 고집적화의 관점에서는 그다지 의미가 없다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로, 일반적인 수지봉지형 반도체 패키지를 제조하는 기술과 재료를 그대로 사용하여 적어도 2개 이상의 반도체 소자를 하나의 패키지로 구성함으로써 용량을 배가시키면서도 패키지의 외관이 작아 고집적화를 이룰 수 있고, 제조비용을 절감시킬 수 있으며, 양산성이 양호할 뿐만 아니라 전기적인 특성이 우수한 스택 패키지 및 그 제조방법을 제공하는데 목적을 두고 있다.
도 1은 종래 스택 패키지의 한 예를 보인 단면도.
도 2는 종래 스택 패키지의 다른 예를 보인 단면도.
도 3은 본 발명의 제 1 실시예를 나타낸 스택 패키지의 단면도.
도 4는 본 실시예에 의한 패키지의 내부 구조를 보인 일부 절개 사시도.
도 5는 본 실시예에 사용되는 제 1 리드 프레임(상부 리드 프레임)의 구조를 보인 사시도.
도 6은 본 실시에에 사용되는 제 2 리드 프레임(하부 리드 프레임)의 구조를 보인 사시도.
도 7은 본 실시예의 제 1 리드 프레임과 반도체 소자와의 리버스 와이어 본딩 상태를 개략적으로 보인 평면도.
도 8은 본 실시예의 제 2 리드 프레임과 반도체 소자와의 와이어 본딩 상태를 개략적으로 보인 평면도.
도 9는 본 실시예에 의한 패키지의 트랜스퍼 몰딩 상태를 개략적으로 보인 사시도.
도 10은 본 실시예에 의한 패키지의 트림 공정을 나타낸 사시도.
도 11은 본 실시예에 의한 패키지의 포밍 공정을 나타낸 사시도.
도 12는 본 실시예에 의한 패키지에서 제 1 리드 프레임과 제 2 리드 프레임과의 리드 접속 상태를 보인 사시도.
도 13a, 13b 및 13c는 본 실시예에 의한 패키지에서 제 1 리드 프레임과 제 2 리드 프레임과의 리드 접속에 대한 다른 실시예들을 보인 사시도.
도 14는 본 실시예의 스택 패키지를 제조하기 위한 공정도.
도 15는 본 발명의 제 2 실시예를 나타낸 스택 패키지의 단면도.
도 16은 본 발명의 제 3 실시예를 나타낸 스택 패키지의 단면도.
도 17은 본 발명의 제 4 실시예를 나타낸 스택 패키지의 단면도.
도 18은 본 발명의 제 5 실시예를 나타낸 스택 패키지의 단면도.
(도면의 주요 부분에 대한 부호의 설명)
10,10',10″;반도체 소자 10a,10'a,10″a;본딩패드
20,20',20″;리드 프레임 21;인너리드
21a;인너리드의 단부 21b;접속홀
22;아웃리드 23;댐바
30,30',30″;접착테이프 40,40',40″;금속세선
50;수지 60;전도성 접착물질
60';솔더 조인트
상기와 같은 목적을 달성하기 위한 본 발명에 의한 스택 패키지는, 센터라인을 따라 배열되는 다수의 본딩패드를 갖춘 적어도 2개의 반도체 소자가 일정간격을 두고 상,하로 이격 배치되고, 상기 각 반도체 소자의 외부로의 신호전달경로를 이루는 리드의 집합체로 이루어지는 제 1 및 제 2 리드 프레임이 각 소자의 본딩패드 형성면에 접착 테이프의 개재하에 각각 부착되며, 상기 각 반도체 소자의 본딩패드와 해당 리드 프레임의 리드는 제 1 및 제 2 금속세선에 의해 전기적으로 연결되고, 상기 제 1 리드 프레임 및 제 2 리드 프레임의 해당 인너리드가 서로 접속되도록 수지로 밀봉하여 이루어지며, 상기 제 1 리드 프레임의 인너리드와 제 2 리드 프레임의 인너리드와의 접속면에는 양 리드의 전기적인 접속을 위한 전도성 접착물질이 개재된 것을 특징으로 한다.
여기서, 상기 제 1 반도체 소자와 제 2 반도체 소자는 그의 본딩패드 형성면이 마주하도록 이격 배치될 수 있고, 또 그 이면이 맞닿도록 이격, 배치될 수 있으며, 또한 본딩패드 형성면이 상부 또는 하부를 향하도록 이격, 배치될 수 있다. 그리고 각각의 리드 프레임은 그의 인너리드부가 각 반도체 소자와 해당 리드 프레임을 전기적으로 연결하는 금속세선의 쇼트 방지를 위해 적절하게 업-셋 및/또는 다운-셋 될 수 있다.
또한, 본 발명은 제 1 리드 프레임의 인너리드 단부가 접촉하는 수지 외측의 제 2 리드 프레임의 리드 경계부에 솔더 조인트가 형성되어 양 리드의 전기적인 접속을 보조하도록 하고 있으며, 또 제 1 리드 프레임의 인너리드 단부에는 제 2 리드 프레임 리드와의 보다 넓은 접촉 면적을 확보하기 위한 반원형, 원형 또는 사각형의 접속홀이 형성되어 있다. 또한, 상기 제 1 리드 프레임의 리드 폭은 제 2 리드 프레임의 리드 폭보다 작게 형성되어, 리드의 미스매치에 대응할 수 있도록 되어 있다.
상기와 같은 구조로 이루어지는 본 발명에 의한 스택 패키지 제조방법은, a)중앙부에 다수의 본딩패드가 일정간격으로 배열, 형성된 적어도 2개의 반도체 소자를 제조 및 준비하는 단계; b)상기 각 반도체 소자의 외부로의 신호전달경로를 이루는 리드의 집합체로 이루어진 2개의 리드 프레임을 제작 및 준비하는 단계; c)상기 각 반도체 소자의 본딩패드 형성면에 각각의 리드 프레임을 부착하는 단계; d)다이 어태치된 각 반도체 소자의 본딩패드와 해당 리드 프레임의 리드를 금속세선을 이용하여 전기적으로 연결하는 단계; e)와이어 본딩된 제 1 및 제 2 리드 프레임의 해당 인너리드를 접속시키는 단계; f)해당 인너리드가 접속된 조립체를 수지로써 밀봉하는 단계; g)제 1 및 제 2 리드 프레임의 댐바를 동시에 절단하는 단계; h)제 2 리드 프레임의 아웃리드를 소정 형상으로 절곡, 형성하는 단계; 및 i)리드 플래팅 단계를 포함하여 이루어지는 스택 패키지 제조방법에 있어서, 상기 리드대 리드 접속단계는, 제 1 리드 프레임의 인너리드와 제 2 리드 프레임의 인너리드의 접속면에 전도성 접착물질을 코팅한 후, 이를 맞대고 전도성 접착물질의 용융점 온도로 가열하면서 눌러 붙이는 것을 특징으로 한다.
이와 같은 본 발명에 의하면, 하나의 패키지내에 적어도 2개 이상의 반도체 소자를 내장시킬 수 있으므로 패키지의 고집적화를 이룰 수 있고, 일반적인 수지봉지형 반도체 패키지의 제조공정을 이용하여 제조할 수 있으므로 제조비용을 절감시킬 수 있으며, 또 패키지를 대량으로 생산할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면에 의거하여 설명한다.
첨부한 도 3은 본 발명의 제 1 실시예를 나타낸 스택 패키지의 단면도 이고, 도 4는 본 실시예에 의한 패키지의 내부 구조를 보인 일부 절개 사시도 이며, 도 5는 본 실시예에 사용되는 제 1 리드 프레임의 구조를 보인 사시도 이고, 도 6은 본 실시예에 사용되는 제 2 리드 프레임의 구조를 보인 사시도이다. 또한 도 7은 본 실시예의 제 1 리드 프레임과 반도체 소자와의 리버스 와이어 본딩 상태를 개략적으로 보인 평면도 이고, 도 8은 본 실시예의 제 2 리드 프레임과 반도체 소자와의 와이어 본딩 상태를 개략적으로 보인 평면도이다. 그리고 도 9는 본 실시예에 의한 패키지의 트랜스퍼 몰딩 상태를 개략적으로 보인 사시도 이고, 도 10은 본 실시예에 의한 패키지의 트림 공정을 나타낸 사시도 이며, 도 11은 본 실시예에 의한 패키지의 포밍 공정을 나타낸 사시도이다. 또 도 12는 본 실시예에 의한 패키지에서 제 1 리드 프레임과 제 2 리드 프레임과의 리드 접속 상태를 보인 사시도 이고, 도 13a, 13b 및 13c는 본 실시예에 의한 패키지에서 제 1 리드 프레임과 제 2 리드 프레임과의 리드 접속에 대한 다른 실시예들을 보인 사시도이다.
상기와 같은 본 실시예를 나타내는 도면에서 참조부호 10 및 10'는 반도체 소자, 20 및 20'는 리드 프레임, 30 및 30'는 접착 테이프, 40 및 40'는 금속세선, 50은 수지, 60은 전도성 접착물질이다.
도 3 및 도 4에 나타낸 바와 같이, 두 개의 반도체 소자(10)(10')는 그의 본딩패드(10a)(10'a) 형성면이 대향 하도록 일정간격을 유지하여 상,하로 배치되어 있다. 상기 제 1 및 제 2 반도체 소자(10)(10')의 본딩패드 형성면에는 이 소자의 외부로의 신호 전달 경로를 이루는 제 1 및 제 2 리드 프레임(20)(20')이 접착 테이프(30)(30')의 개재하에 부착되어 있다. 상기 제 1 및 제 2 반도체 소자(10)(10')의 본딩패드(10a)(10'a)와 해당 리드 프레임, 즉 제 1 및 제 2 리드 프레임(20)(20')은 제 1 및 제 2 금속세선(40)(40')에 의해 각각 전기적으로 접속되어 있다. 그리고 이들 부재들, 즉 반도체 소자와, 리드 프레임과, 금속세선을 포함하는 부재들은 수지(50)에 의해 밀봉되어 있다.
상기 반도체 소자(10)(10')의 본딩패드(10a)(10'a)는 도 7 및 도 8에 나타낸 바와 같이, 각 반도체 소자(10)(10')의 중앙부에 그 길이 방향을 따라 일정간격을 유지하여 형성되어 있다.
그리고, 상기 제 1 및 제 2 리드 프레임(20)(20')은 도 5 및 도 6에 도시된 바와 같이, 리드의 집합체로 이루어지는 바, 제 1 리드 프레임(20)은 다수의 인너리드(21)만으로 형성되어 있고, 제 2 리드 프레임(20')은 인너리드(21)와 이로부터 연장되어 수지(50)의 외측으로 돌출되는 아웃리드(22)를 가지고 있다. 이와 같이된 제 1 및 제 2 리드 프레임(20)(20')은 도 3에 나타낸 바와 같이, 해당 인너리드(21)(21')가 수지(50)내에서 서로 접속되는 것에 의하여 연결되어, 각 반도체 소자(10)(10')의 동일한 본딩패드의 신호가 하나의 경로를 통하여 입력 또는 출력되도록 되어 있다.
또한, 상기 제 1 리드 프레임(20)은 그의 인너리드(21)가 부분적으로 업-셋되어 있고, 제 2 리드 프레임(20')은 그의 인너리드(21)가 부분적으로 다운-셋되어, 소정의 공간부를 제공함으로써 이들 리드 프레임과 반도체 소자를 전기적으로 접속하는 제 1 및 제 2 금속세선(40)(40')이 쇼트되지 않도록 하고 있다.
한편, 상기와 같이 구성된 본 발명의 스택 패키지가 원하는 동작 특성을 가지기 위해서는 기본적으로 제 1 및 제 2 리드 프레임(20)(20')의 해당 인너리드(21)(21')가 얼마나 신뢰성 있게 전기적으로 접속되었느냐가 매우 중요한 요인으로 작용하는 바, 이를 위하여 본 발명에서는 리드(21)(21')의 접속면에 전도성 접착물질(60)을 개재시키고 있다. 또한 도 3 및 도 12에 나타낸 바와 같이, 제 1 리드 프레임(20)의 인너리드(21) 단부(21a)와 수지(50)의 외측에서 접촉하는 제 2 리드 프레임(20')의 리드 경계부에 솔더 조인트(60')를 형성하여 양 리드의 전기적인 접속을 보조하도록 하고 있으며, 이에 더하여 상기 제 1 리드 프레임(20)의 인너리드(21) 단부(21a)에 도 13a, 13b 및 13c에 나타낸 바와 같이, 반원형, 사각형 또는 원형의 접속홀(21b)을 형성하여 틴 플래팅이나 솔더 조인트 공정에서 표면적을 넓게 확보함으로써 보다 양호한 리드간의 전기적인 접속 상태를 얻을 수 있도록 하고 있다.
이하, 상기한 바와 같은 본 발명의 일 실시예에 의한 스택 패키지의 제조방법을 첨부한 도 14를 참조하여 설명한다.
본 발명에 의한 스택 패키지의 제조방법은 일반적인 수지봉지형 반도체 패키지의 제조방법과 같은 공정 및 재료들을 그대로 사용함으로써, 다른 스택 패키지에 비해 조립 비용을 현저하게 감소시킬 수 있다는 특징이 있는 바, 이를 구체적으로 살펴보면 다음과 같다.
본 발명의 일 실시예에 의한 스택 패키지의 제조방법은, a)중앙부에 다수의 본딩패드가 일정간격으로 배열, 형성된 적어도 2개의 반도체 소자를 제조 및 준비하는 단계와, b)상기 각 반도체 소자의 외부로의 신호전달경로를 이루는 리드의 집합체로 이루어진 2개의 리드 프레임을 제작 및 준비하는 단계와, c)상기 각 반도체 소자의 본딩패드 형성면에 각각의 리드 프레임을 부착하는 단계와, d)다이 어태치된 각 반도체 소자의 본딩패드와 해당 리드 프레임의 리드를 금속세선을 이용하여 전기적으로 연결하는 단계와, e)와이어 본딩된 제 1 및 제 2 리드 프레임의 해당 인너리드를 접속시키는 단계와, f)해당 인너리드가 접속된 조립체를 수지로써 밀봉하는 단계와, g)제 1 및 제 2 리드 프레임의 댐바를 동시에 절단하는 단계와, h)제 2 리드 프레임의 아웃리드를 소정 형상으로 절곡, 형성하는 단계와, i)리드 플래팅 단계를 포함하여 이루어지는 바, 이를 단계별로 그 특징적인 부분만을 중점으로 살펴보면 다음과 같다.
상기 리드 프레임 제작 및 준비단계는 도 5 및 도 6에 나타낸 바와 같이, 제 1 리드 프레임(이하, 설명의 편의를 위하여 '상부 리드 프레임'이라 칭한다)(20)과 제 2 리드 프레임(이하, 설명의 편의를 위하여 '하부 리드 프레임'이라 칭한다)(20')의 디자인이 서로 다르다. 즉 본 발명의 스택 패키지에서 아웃리드는 하부 리드 프레임(20')의 것을 사용하기 때문에, 상부 리드 프레임(20)은 아웃리드가 없이 댐바(23)까지만 제작한다. 또 구체적으로 도시하지 않고 있으나, 상부 리드 프레임(20)의 사이드 레일 홀은 이를 뒤집었을 때 하부 리드 프레임의 홀과 일치하도록 제작하는데, 몰드 공정에 사용되는 홀은 상,하부 리드를 일치시키기 위해 동일 지름으로 제작하고, 트림/포옴에 사용되는 홀은 작업 중 간섭을 받지 않도록 상부 리드 프레임의 홀을 충분히 크게 제작한다. 그리고 상부 및 하부 리드 프레임의 업-셋 및/또는 다운-셋은 모두 6∼8mil 정도를 준다. 또한 몰딩시 상부 리드 프레임의 리드와 하부 리드 프레임의 리드의 미스매치를 고려하여 상부 리드 프레임의 리드 폭을 약 3mil정도 작게한다.
상기와 같이 반도체 소자와 리드 프레임을 준비한 다음에는 도 5 및 도 6에 나타낸 바와 같이, 상,하부 리드 프레임(20)(20')에 해당 반도체 소자(10)(10')를 각각 부착하는 다이 어태치공정을 실시한다.
그런 다음, 반도체 소자(10)(10')와 이에 해당하는 리드 프레임(20)(20')의 리드를 금속세선(40)(40')을 이용하여 전기적으로 접속시키는 와이어 본딩을 실시한다. 이 때 상부 리드 프레임은 리버스 와이어 본딩을, 하부 리드 프레임은 정상적인 와이어 본딩을 행한다. 이는 두 개의 반도체 소자(10)(10')가 그의 본딩패드 형성면이 마주하도록 배치됨으로써 두 개의 반도체 소자를 같은 정상적인 와이어 본딩을 실시하면, 각 반도체 소자의 동일 패드를 같은 리드로 접속할 수 없기 때문이다. 부연하면, 본 실시예에서 연결은 상,하의 리드 대 리드의 연결이기 때문에 패키지가 원하는 기능을 가지기 위해서는 상,하부 리드 프레임을 와이어 본딩 할 때 커먼(Common)으로 묶을 핀들은 같은 아웃리드에 연결하고, 분리해야 할 핀들은 패키지가 원하는 핀 배열(Configuration)을 가지도록 분리해서 본딩해야 한다. 이러한 본 실시예에서의 와이어 본딩예가 도 7 및 도 8에 잘 나타나 있다. 여기서 도 7의 경우가 상부 리드 프레임의 리버스 와이어 본딩 상태이고, 도 8의 경우가 하부 리드 프레임의 정상적인 와이어 본딩 상태이다. 도시된 바와 같이, 도 7에서는 1번 본딩패드와 a리드가 연결되어 있고, 도 8에서는 1번 본딩패드와 f'리드가 연결되어 있다. 따라서 와이어 본딩 후, 양 소자를 그의 본딩패드 형성면이 마주하도록 배치하게 되면, 각 소자의 1번 본딩패드에 연결된 상부 리드 프레임의 a리드와 하부 리드 프레임의 f'리드가 겹쳐지게 된다.
상기와 같은 각 반도체 소자의 와이어 본딩후에는 상,하 리드 프레임의 중첩 리드를 전기적으로 접속시키는 공정을 진행한다. 본 발명의 스택 패키지에서 리드 대 리드의 접속은 패키지의 전기적 특성 및 신뢰성을 좌우하는 결정적인 요인이 되므로 중요하게 다루어져야 하는 바, 이와 같은 리드 대 리드를 전기적으로 접속시키는 방법에는 다음의 세가지 방법이 있다.
첫째는, 몰딩시의 클램핑에 의한 조인트 형성방법이다. 이는 리드 대 리드 접속을 위한 별도의 공정을 진행하지 않고, 몰딩시의 온도 및 클램핑 압력 조건으로 몰딩과 동시에 상,하의 리드가 전기적으로 접속되도록 하는 것이다.
①, 1차 실험결과를 토대로 보면, 상기한 몰딩시의 온도 및 압력 조건으로도 어느 정도의 전기적인 접속을 만들 수 있었다.
②, 상기한 ①의 방법을 보완하기 위해 클램핑 에어리어의 표면 조도(거칠기)를 증가시킨 리드 프레임을 사용하는 방법이 있으며, 또 ③, 클램핑 에어리어의 표면을 울트라-소닉 클리닝 또는 플라즈마 클리닝의 방법으로 활성화시키는 방법이 있다.
④, 클램핑 에어리어에 Tin 플래팅 또는 적합한 솔더링 재료(예컨대, Sn/Ag, Sn/Pb 또는 Ag)를 개재하여 몰드 클램핑에 의해 솔더링 하는 방법이 있다. 여기서 바람직한 온도는 150∼200℃ 이다.
⑤, ④와 유사한 방법으로 클램핑 에어리어에 등방성 전도성 에폭시 또는 비등방성 전도성 에폭시를 도포하고 몰드 클램핑시 조인트를 형성하는 방법도 있다.
둘째로, 몰딩전에 조인트를 형성하는 방법이 있다. 이는 몰딩전에 별도의 리드 대 리드 접속단계를 진행하여 상,하의 리드를 전기적으로 접속시키는 방법으로 가장 바람직하다.
이와 같은 방법에는 ①, 가열 및 기계적인 압력에 의해 전기적인 접속을 만드는 방법이 있고, ②, 이를 보완하기 위해 조인트 에어리어의 표면 조도를 증가시킨 리드 프레임을 사용하여 기계적으로 눌러 접속시키는 방법도 있다.
③, 조인트 에어리어의 표면을 울트라-소닉 클리닝 또는 플라즈마 클리닝의 방법으로 활성화시킨 후 기계적인 압력을 가하는 방법, ④ 조인트 에어리어에 Tin 플래팅 또는 적합한 솔더링 재료(예컨대, Sn/Ag, Sn/Pb 또는 Ag)를 개재하여 기계적인 압력을 가하는 방법 및 ⑤, 조인트 에어리어에 등방성 전도성 에폭시 또는 비등방성 전도성 에폭시를 도포해서 조인트를 형성하는 방법이 있다. 이와 같은 방법에서 조인트 에어리어는 패키지의 아웃라인 또는 인라인을 사용할 수 있으며, 상기 ④의 경우에 200∼260℃의 열을 가하면서 가압함이 좋다.
셋째로, 몰딩후 솔더 조인트를 형성하는 방법이 있다. ①, 1차 실험결과를 보면, 몰딩후 Tin 플래팅(일렉트로 플래팅)을 하면 상부 리드와 하부 리드의 경계면에 틴 필렛(Tin fillet)이 형성되는 것을 관찰 할 수 있었는 바, 이것이 전기적인 접속을 보조하는 작용을 한다. 이러한 틴 필렛은 솔더 디핑에 의해서도 상,하의 리드 경계면에 형성된다.
②, 또 다른 방법으로 솔더 페이스트를 상,하 리드의 경계면에 도포해서 리플로워 하는 방법으로 조인트를 형성할 수 있고, ③, 상기와 유사한 방법으로 전도성 에폭시를 이용하여 조인트를 형성시킬 수 있다.
④, 그리고 상기의 ①, ② 및 ③의 방법을 조합하여 조인트를 형성시킬 수 있고, ⑤ 또 다른 방법으로는 조인트 에어리어를 증가시킴으로써 조인트를 강화할 목적으로 상부 리드의 단부에 반원형, 원형 및 사각형의 접속홀을 형성하는 방법이 있다.
상기와 같은 방법 중 어느 한 방법을 택하여 상,하부 리드 프레임의 리드를 전기적으로 접속시킨 다음에는 몰딩을 하는 바, 도 9에 나타낸 바와 같이, 하부 리드 프레임(20')에 상부 리드 프레임(20)을 뒤집어서 로딩한다. 이와 같은 몰딩은 두 개의 리드 프레임이 로딩되는 점을 제외하면 일반적인 수지봉지형 패키지에서의 몰딩 공정과 같은 방법으로 이루어진다. 여기서 리드 프레임이 겹칠 때 소자를 포함한 금속세선에 데미지가 없도록 리드 프레임에 다운-셋을 주었는데, 와이어 쇼트를 방지하기 위해 다운-셋 깊이를 조절할 필요가 있다.
상기와 같은 몰딩후에는 트림공정을 진행하는 바, 이는 도 10에 나타낸 바와 같이, 현재 사용중인(일반적인 수지봉지형 반도체 패키지에서 사용중인) 메카니즘을 그대로 사용하여 두 개의 겹쳐진 댐바(23)를 커팅한다. 도면에서 참조부호 70은 커팅툴이다. 여기서 상,하부 리드의 미스매치를 고려하여 상부 리드 프레임의 리드 폭을 약 3mil 정도 작게하고 있으나, 그래도 미스매치가 발생할 경우는 적절한 센터라인을 기준으로 툴을 제작한다.
이 후, 솔더 디핑이나 일렉트로플래팅과 같은 일반적인 방법으로 리드 도금을 행하고, 아웃리드를 소정의 원하는 형태로 절곡하는 포옴공정을 진행한다. 이와 같은 포옴도 도 11에 나타낸 바와 같이, 현재 사용하고 있는 메카니즘을 그대로 적용한다. 도면에서 부호 80은 포밍부재이다.
상기에서 살펴본 바와 같이, 본 발명에 의한 스택 패키지는 일반적인 수지봉지형 반도체 패키지의 제조공정과 재료를 그대로 사용하여 제조할 수 있다.
한편, 본 발명에 사용되는 제 1 및 제 2 리드 프레임(20)(20')은 예를 들면, Fe-Ni계 합금, Cu합금 등으로 형성되어 있으며, 제 1 및 제 2 금속세선(40)(40')은 알루미늄(Al), 금(Au) 또는 동(Cu) 등의 세선을 사용할 수 있다. 또 수지(50)를 형성하기 위한 수지로는 페놀계 경화제, 실리콘 고무 및 에폭시계 수지를 사용할 수 있고, 이에 난연화제, 커플링제, 착색제 등을 약간량 첨가할 수 있다.
그리고, 본 실시예에서는 수지(50)의 외측으로 돌출된 아웃리드가 걸(Gull) 타입으로 절곡된 예를 도시하고 있으나, 이를 꼭 한정하는 것은 아니며, 임의의 방향 및 형상으로 절곡, 예를 들면 SOJ나 DIP 타입으로 형성될 수도 있다.
또한, 본 실시예에서는 제 1 및 제 2 반도체 소자(10)(10')가 그의 본딩패드 형성면이 마주하도록 대향 배치된 예를 설명하고 있으나, 이에 한정하는 것은 아니며, 제 1 및 제 2 반도체 소자(10)(10')는 도 15와 같이, 그의 이면(본딩패드 형성면 반대면)이 맞닿도록 배치될 수도 있고, 또 도 16과 같이, 그의 본딩패드 형성면이 상부를 향하도록 배치될 수도 있으며, 또 도 17과 같이, 그의 본딩패드 형성면이 하부를 향하도록 배치될 수도 있다. 이상의 제 2, 제 3 및 제 4 실시예에 나타낸 스택 패키지는 반도체 소자(10)(10')의 배치 방향과, 이에 따라 제 1 및 제 2 리드 프레임(20)(20')의 업-셋 및/또는 다운-셋 형태가 달라지는 것을 제외한 다른 구성은 상술한 제 1 실시예의 경우와 같으며, 제조방법 또한 같게 이루어진다. 따라서 동일 부호를 부여하여 도시하고, 이에 대한 구체적인 설명은 생략한다.
첨부한 도 18은 본 발명의 제 5 실시예를 나타낸 스택 패키지의 단면도로서, 이는 상술한 실시예들과는 달리 3개의 반도체 소자(10)(10')(10″)를 하나의 패키지로 구성한 것을 특징으로 하고 있는 바, 이를 살펴보면 다음과 같다.
도시된 바와 같이, 각 반도체 소자(10)(10')(10″)는 그의 본딩패드 형성면이 상부를 향하도록 수직하게 적층, 배치되어 있다. 상기 각 반도체 소자(10)(10')(10″)의 본딩패드 형성면에는 각각의 소자와 전기적으로 접속되는 제 1, 제 2 및 제 3 리드 프레임(20)(20')(20″)이 접착테이프(30)(30')(30″)의 개재하에 부착되어 있다. 그리고 상기 각 반도체 소자(10)(10')(10″)와 해당 리드 프레임(20)(20')(20″)의 리드는 금속세선(40)(40')(40″)에 의해 전기적으로 접속되어 있으며, 이들 부재는 이들 주위를 에워 싸도록 성형되는 수지(50)에 의해 밀봉되어 있다.
상기 각각의 반도체 소자(10)(10')(10″)는 그 중앙부에 다수의 본딩패드(10a)(10'a)(10″a)가 일정간격을 유지하여 배열되어 있고, 상기 제 1 및 제 2 리드 프레임(20)(20')은 수지(50)에 내장되는 인너리드(21)만으로 형성되어 있는 반면에, 상기 제 3 리드 프레임(20″)은 수지(50)에 내장되는 인너리드(21)와, 이로부터 연장되어 수지(50)의 외측으로 돌출되는 아웃리드(22)를 구비하고 있다. 또한, 상기 제 1 및 제 2 리드 프레임(20)(20')의 인너리드(21)와 제 3 리드 프레임(20″)의 인너리드(21)는 해당 리드 끼리 접속되어 동일 패드의 신호가 하나의 경로를 통하여 입,출력되도록 되어 있다. 또한 상기 각 리드 프레임은 와이어 본딩을 위한 공간을 확보하기 위해 적절하게 업-셋 및/또는 다운-셋 되어 있는 바, 상기 제 1 및 제 2 리드 프레임(20)(20')은 그의 인너리드가 전체적으로 업-셋 되어 있고, 상기 제 3 리드 프레임(20″)은 그의 인너리드가 부분적으로 다운-셋되어 있다.
그외 다른 세부 구성은 상술한 제 1 실시예의 경우와 같으며, 제조방법 또한 3개의 반도체 소자를 이용한다는 것을 제외하면 제 1 실시예의 경우와 같으므로, 여기서는 구체적인 설명을 생략하기로 한다.
이상에서 설명한 바와 같이, 본 발명은 적어도 2개 이상의 반도체 소자를 하나의 패키지로 구성함으로써 메모리 용량을 배가시키면서도 경박단소형화를 이룰 수 있다. 또한 일반적인 수지봉지형 반도체 패키지를 제조하는 공정과 재료를 그대로 이용하여 제조하므로 개발이 용이하고, 생산적용이 쉬우며, 고가의 매터리얼을 사용하지 않기 때문에 비용 절감을 기할 수 있다.
또한, 본 발명에 의한 스택 패키지는 핸들링이 용이할 뿐만 아니라 구조상 외부와의 전기적인 신호 전달 경로가 짧기 때문에 전기적인 특성이 우수하다는 효과도 있다.
이상에서는 본 발명에 의한 스택 패키지 및 그 제조방법을 실시하기 위한 바람직한 실시예들에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예들에 한정되지 않고, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (11)

  1. 센터라인을 따라 배열되는 다수의 본딩패드를 갖춘 적어도 2개의 반도체 소자가 일정간격을 두고 상,하로 이격 배치되고, 상기 각 반도체 소자의 외부로의 신호전달경로를 이루는 리드의 집합체로 이루어지는 제 1 및 제 2 리드 프레임이 각 소자의 본딩패드 형성면에 접착 테이프의 개재하에 각각 부착되며, 상기 각 반도체 소자의 본딩패드와 해당 리드 프레임의 리드는 제 1 및 제 2 금속세선에 의해 전기적으로 연결되고, 상기 제 1 리드 프레임 및 제 2 리드 프레임의 해당 인너리드가 서로 접속되도록 수지로 밀봉하여서된 스택 패키지에 있어서,
    상기 제 1 리드 프레임의 인너리드와 제 2 리드 프레임의 인너리드와의 접속면에는 양 리드의 전기적인 접속을 위한 전도성 접착물질이 개재된 것을 특징으로 하는 스택 패키지.
  2. 제 1 항에 있어서, 상기 전도성 접착물질은 Sn, Sn/Ag, Sn/Pb 또는 Ag 솔더인 것을 특징으로 하는 스택 패키지.
  3. 제 1 항에 있어서, 상기 전도성 접착물질은 등방성 또는 비등방성의 전도성 에폭시인 것을 특징으로 하는 스택 패키지.
  4. 제 4 항에 있어서, 상기 제 1 리드 프레임의 인너리드 단부에는 제 2 리드 프레임 리드와의 보다 넓은 접촉 면적을 확보하기 위한 반원형, 원형 또는 사각형의 접속홀이 형성된 것을 특징으로 하는 스택 패키지.
  5. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 제 1 리드 프레임의 리드 폭은 제 2 리드 프레임의 리드 폭보다 작게 형성된 것을 특징으로 하는 스택 패키지.
  6. a)중앙부에 다수의 본딩패드가 일정간격으로 배열, 형성된 적어도 2개의 반도체 소자를 제조 및 준비하는 단계;
    b)상기 각 반도체 소자의 외부로의 신호전달경로를 이루는 리드의 집합체로 이루어진 2개의 리드 프레임을 제작 및 준비하는 단계;
    c)상기 각 반도체 소자의 본딩패드 형성면에 각각의 리드 프레임을 부착하는 단계;
    d)다이 어태치된 각 반도체 소자의 본딩패드와 해당 리드 프레임의 리드를 금속세선을 이용하여 전기적으로 연결하는 단계;
    e)와이어 본딩된 제 1 및 제 2 리드 프레임의 해당 인너리드를 접속시키는 단계;
    f)해당 인너리드가 접속된 조립체를 수지로써 밀봉하는 단계;
    g)제 1 및 제 2 리드 프레임의 댐바를 동시에 절단하는 단계;
    h)제 2 리드 프레임의 아웃리드를 소정 형상으로 절곡, 형성하는 단계; 및
    i)리드 플래팅 단계를 포함하여 이루어지는 스택 패키지 제조방법에 있어서,
    상기 리드대 리드 접속단계는, 제 1 리드 프레임의 인너리드와 제 2 리드 프레임의 인너리드의 접속면에 전도성 접착물질을 코팅한 후, 이를 맞대고 전도성 접착물질의 용융점 온도로 가열하면서 눌러 붙이는 것을 특징으로 하는 스택 패키지 제조방법.
  7. 제 7 항에 있어서, 상기 전도성 접착물질으로써 Sn, Sn/Ag, Sn/Pb 또는 Ag 솔더를 이용하고, 이 때 가열온도는 200∼260℃로 유지하는 것을 특징으로 하는 스택 패키지 제조방법.
  8. 제 7 항에 있어서, 상기 전도성 접착물질으로써 등방성 또는 비등방성의 전도성 에폭시를 사용하는 것을 특징으로 하는 스택 패키지 제조방법.
  9. a)중앙부에 다수의 본딩패드가 일정간격으로 배열, 형성된 적어도 2개의 반도체 소자를 제조 및 준비하는 단계;
    b)상기 각 반도체 소자의 외부로의 신호전달경로를 이루는 리드의 집합체로 이루어진 2개의 리드 프레임을 제작 및 준비하는 단계;
    c)상기 각 반도체 소자의 본딩패드 형성면에 각각의 리드 프레임을 부착하는 단계;
    d)다이 어태치된 각 반도체 소자의 본딩패드와 해당 리드 프레임의 리드를 금속세선을 이용하여 전기적으로 연결하는 단계; 및
    e)와이어 본딩된 조립체를 수지로써 밀봉하는 단계를 포함하여 제 1 및 제 2 리드 프레임의 해당 인너리드가 접속되도록 구성한 스택 패키지를 제조하는 방법에 있어서,
    상기 몰딩단계에서 몰딩시의 온도 및 상,하부 금형의 리드 클램핑 압력조건에 의해 몰딩과 동시에 제 1 및 제 2 리드 프레임의 해당 인너리드가 전기적으로 접속되도록 한 후, f)제 1 및 제 2 리드 프레임의 댐바를 동시에 절단하는 단계와, g)제 2 리드 프레임의 아웃리드를 소정 형상으로 절곡, 형성하는 단계와, h)리드 플래팅 단계를 진행하는 것을 특징으로 하는 스택 패키지 제조방법.
  10. 제 10 항에 있어서, 몰딩 직전에 접속하고자 하는 리드의 클램핑 에어리어에 Sn, Sn/Ag, Sn/Pb 또는 Ag 솔더를 코팅한 후, 몰드 클램핑에 의해 솔더링되어 양 리드가 접속되게 하는 것을 특징으로 하는 스택 패키지 제조방법.
  11. 제 10 항에 있어서, 몰딩 직전에 접속하고자 하는 리드 클램핑 에어리어에 등방성 또는 비등방성의 전도성 에폭시를 도포하여 몰드 클램핑시 양 리드가 접속되게 하는 것을 특징으로 하는 스택 패키지 제조방법.
KR1019980017500A 1998-05-15 1998-05-15 스택패키지및그제조방법 KR100285664B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980017500A KR100285664B1 (ko) 1998-05-15 1998-05-15 스택패키지및그제조방법
US09/309,399 US6316825B1 (en) 1998-05-15 1999-05-10 Chip stack package utilizing a connecting hole to improve electrical connection between leadframes
JP13482799A JP4294161B2 (ja) 1998-05-15 1999-05-14 スタックパッケージ及びその製造方法
US09/950,478 US6677181B2 (en) 1998-05-15 2001-09-10 Method for fabricating stacked chip package device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980017500A KR100285664B1 (ko) 1998-05-15 1998-05-15 스택패키지및그제조방법

Publications (2)

Publication Number Publication Date
KR19990085220A KR19990085220A (ko) 1999-12-06
KR100285664B1 true KR100285664B1 (ko) 2001-06-01

Family

ID=19537363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980017500A KR100285664B1 (ko) 1998-05-15 1998-05-15 스택패키지및그제조방법

Country Status (3)

Country Link
US (2) US6316825B1 (ko)
JP (1) JP4294161B2 (ko)
KR (1) KR100285664B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160116379A (ko) * 2015-03-30 2016-10-10 주식회사 중앙정밀 평판 유리용 다중 위치 강성 시험장치

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
US6355980B1 (en) * 1999-07-15 2002-03-12 Nanoamp Solutions Inc. Dual die memory
US6572387B2 (en) * 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
US6983537B2 (en) * 2000-07-25 2006-01-10 Mediana Electronic Co., Ltd. Method of making a plastic package with an air cavity
KR100379600B1 (ko) * 2000-08-14 2003-04-10 삼성전자주식회사 듀얼 칩 패키지의 제조 방법
US6608763B1 (en) * 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
JP2003289123A (ja) * 2000-09-25 2003-10-10 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料の使用
JP2007092083A (ja) * 2000-12-28 2007-04-12 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及び半導体装置
US6734536B2 (en) * 2001-01-12 2004-05-11 Rohm Co., Ltd. Surface-mounting semiconductor device and method of making the same
US6744121B2 (en) * 2001-04-19 2004-06-01 Walton Advanced Electronics Ltd Multi-chip package
KR100445073B1 (ko) * 2001-08-21 2004-08-21 삼성전자주식회사 듀얼 다이 패키지
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20030107120A1 (en) * 2001-12-11 2003-06-12 International Rectifier Corporation Intelligent motor drive module with injection molded package
KR100447869B1 (ko) * 2001-12-27 2004-09-08 삼성전자주식회사 다핀 적층 반도체 칩 패키지 및 이에 사용되는 리드 프레임
US6955941B2 (en) * 2002-03-07 2005-10-18 Micron Technology, Inc. Methods and apparatus for packaging semiconductor devices
KR100460285B1 (ko) * 2002-05-10 2004-12-08 차기본 스택 패키지 및 그 제조방법
KR100470897B1 (ko) 2002-07-19 2005-03-10 삼성전자주식회사 듀얼 다이 패키지 제조 방법
US7132311B2 (en) * 2002-07-26 2006-11-07 Intel Corporation Encapsulation of a stack of semiconductor dice
US7132734B2 (en) * 2003-01-06 2006-11-07 Micron Technology, Inc. Microelectronic component assemblies and microelectronic component lead frame structures
US7309923B2 (en) * 2003-06-16 2007-12-18 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US6984881B2 (en) * 2003-06-16 2006-01-10 Sandisk Corporation Stackable integrated circuit package and method therefor
JP4270095B2 (ja) * 2004-01-14 2009-05-27 株式会社デンソー 電子装置
TW200530655A (en) * 2004-03-05 2005-09-16 Toppoly Optoelectronics Corp Display panel, lead pad structure, lead pad array structure and method of fabricating the same
US7202106B2 (en) * 2004-06-28 2007-04-10 Semiconductor Components Industries, L.L.C. Multi-chip semiconductor connector and method
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US20060131734A1 (en) * 2004-12-17 2006-06-22 Texas Instruments Incorporated Multi lead frame power package
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
US7098073B1 (en) 2005-04-18 2006-08-29 Freescale Semiconductor, Inc. Method for stacking an integrated circuit on another integrated circuit
US20060267173A1 (en) * 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US20070130759A1 (en) * 2005-06-15 2007-06-14 Gem Services, Inc. Semiconductor device package leadframe formed from multiple metal layers
US20070029648A1 (en) * 2005-08-02 2007-02-08 Texas Instruments Incorporated Enhanced multi-die package
KR100631959B1 (ko) * 2005-09-07 2006-10-04 주식회사 하이닉스반도체 적층형 반도체 패키지 및 그 제조방법
US7352058B2 (en) * 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package
WO2007053606A2 (en) * 2005-11-01 2007-05-10 Sandisk Corporation Multiple die integrated circuit package
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
JP2009064854A (ja) * 2007-09-05 2009-03-26 Nec Electronics Corp リードフレーム、半導体装置、及び半導体装置の製造方法
US20110051385A1 (en) * 2009-08-31 2011-03-03 Gainteam Holdings Limited High-density memory assembly
US20120049334A1 (en) * 2010-08-27 2012-03-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe as Vertical Interconnect Structure Between Stacked Semiconductor Die
KR101843184B1 (ko) * 2011-06-16 2018-03-29 삼성전기주식회사 적층형 칩 소자 및 그 제조방법
JP2013219243A (ja) * 2012-04-10 2013-10-24 Nippon Hoso Kyokai <Nhk> 多層型撮像素子
US9704786B2 (en) * 2015-09-25 2017-07-11 Infineon Technologies Ag Direct selective adhesion promotor plating
JP6577373B2 (ja) * 2016-01-18 2019-09-18 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
US9917041B1 (en) * 2016-10-28 2018-03-13 Intel Corporation 3D chip assemblies using stacked leadframes
JP6661565B2 (ja) 2017-03-21 2020-03-11 株式会社東芝 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467662A (ja) * 1990-07-09 1992-03-03 Seiko Instr Inc パッケージリードピン
JPH04207064A (ja) * 1990-11-30 1992-07-29 Matsushita Electron Corp 半導体装置用パッケージ
JPH0582720A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd 樹脂封止型半導体装置
JPH07221255A (ja) * 1994-02-03 1995-08-18 Hitachi Ltd 半導体装置の形成方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02292851A (ja) * 1989-05-08 1990-12-04 Toshiba Corp リードフレーム
JPH0384939A (ja) * 1989-08-29 1991-04-10 Sumitomo Electric Ind Ltd 半導体装置
JPH047064A (ja) * 1990-04-24 1992-01-10 Fujitsu Ltd セラミック基板のスピンコート方法
EP0454447A3 (en) * 1990-04-26 1993-12-08 Hitachi Ltd Semiconductor device assembly
JPH04320365A (ja) * 1991-04-19 1992-11-11 Hitachi Ltd 樹脂封止型半導体装置およびメモリカード
JP2917575B2 (ja) * 1991-05-23 1999-07-12 株式会社日立製作所 樹脂封止型半導体装置
JPH0547999A (ja) * 1991-08-08 1993-02-26 Mitsui High Tec Inc 半導体装置およびその製造方法
US5343366A (en) 1992-06-24 1994-08-30 International Business Machines Corporation Packages for stacked integrated circuit chip cubes
US5327327A (en) 1992-10-30 1994-07-05 Texas Instruments Incorporated Three dimensional assembly of integrated circuit chips
US5548087A (en) * 1993-05-07 1996-08-20 At&T Corp. Molded plastic packaging of electronic devices
JPH0758281A (ja) * 1993-08-12 1995-03-03 Hitachi Ltd 半導体装置の形成方法
EP0658937A1 (en) 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
KR950027550U (ko) * 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
JP3694729B2 (ja) * 1994-04-26 2005-09-14 株式会社 日立製作所 半導体集積回路装置の製造方法
JPH08162599A (ja) * 1994-12-07 1996-06-21 Fujitsu Ltd 半導体装置の製造方法
US5514907A (en) 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5612570A (en) 1995-04-13 1997-03-18 Dense-Pac Microsystems, Inc. Chip stack and method of making same
TW520816U (en) 1995-04-24 2003-02-11 Matsushita Electric Ind Co Ltd Semiconductor device
US5987739A (en) * 1996-02-05 1999-11-23 Micron Communications, Inc. Method of making a polymer based circuit
KR100204753B1 (ko) * 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
KR100186309B1 (ko) * 1996-05-17 1999-03-20 문정환 적층형 버텀 리드 패키지
US5781413A (en) 1996-09-30 1998-07-14 International Business Machines Corporation Method and apparatus for directing the input/output connection of integrated circuit chip cube configurations
US5818107A (en) 1997-01-17 1998-10-06 International Business Machines Corporation Chip stacking by edge metallization
US6059952A (en) * 1997-07-10 2000-05-09 International Business Machines Corporation Method of fabricating coated powder materials and their use for high conductivity paste applications
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
TW434756B (en) * 1998-06-01 2001-05-16 Hitachi Ltd Semiconductor device and its manufacturing method
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication
US6541856B2 (en) * 2001-06-06 2003-04-01 Micron Technology, Inc. Thermally enhanced high density semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467662A (ja) * 1990-07-09 1992-03-03 Seiko Instr Inc パッケージリードピン
JPH04207064A (ja) * 1990-11-30 1992-07-29 Matsushita Electron Corp 半導体装置用パッケージ
JPH0582720A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd 樹脂封止型半導体装置
JPH07221255A (ja) * 1994-02-03 1995-08-18 Hitachi Ltd 半導体装置の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160116379A (ko) * 2015-03-30 2016-10-10 주식회사 중앙정밀 평판 유리용 다중 위치 강성 시험장치

Also Published As

Publication number Publication date
US20020005575A1 (en) 2002-01-17
JP4294161B2 (ja) 2009-07-08
US6316825B1 (en) 2001-11-13
US6677181B2 (en) 2004-01-13
KR19990085220A (ko) 1999-12-06
JPH11345915A (ja) 1999-12-14

Similar Documents

Publication Publication Date Title
KR100285664B1 (ko) 스택패키지및그제조방법
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
KR940007757Y1 (ko) 반도체 패키지
US6878570B2 (en) Thin stacked package and manufacturing method thereof
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
US6621152B2 (en) Thin, small-sized power semiconductor package
KR100445073B1 (ko) 듀얼 다이 패키지
US5471088A (en) Semiconductor package and method for manufacturing the same
JP2005191240A (ja) 半導体装置及びその製造方法
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
US5929513A (en) Semiconductor device and heat sink used therein
US20040238923A1 (en) Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
US6423580B2 (en) Method for manufacturing a dual chip package
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
CN219917157U (zh) 半导体器件
JP3434633B2 (ja) 樹脂封止型半導体装置
JP2002110882A (ja) 半導体装置およびその製造方法
KR19980034119A (ko) 반도체 칩 적층형 패키지
KR970007849B1 (ko) 반도체 패키지
KR100290783B1 (ko) 반도체 패키지
JP3574718B2 (ja) 半導体装置およびその製造方法
JPH06163801A (ja) 樹脂封止型半導体装置
JPH03242948A (ja) 半導体装置およびその製造方法
KR19990047736A (ko) 반도체 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee