JP4270095B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP4270095B2
JP4270095B2 JP2004301406A JP2004301406A JP4270095B2 JP 4270095 B2 JP4270095 B2 JP 4270095B2 JP 2004301406 A JP2004301406 A JP 2004301406A JP 2004301406 A JP2004301406 A JP 2004301406A JP 4270095 B2 JP4270095 B2 JP 4270095B2
Authority
JP
Japan
Prior art keywords
wiring board
wiring
lead terminal
electronic device
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004301406A
Other languages
English (en)
Other versions
JP2005229090A (ja
Inventor
典久 今泉
祐紀 眞田
岳史 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004301406A priority Critical patent/JP4270095B2/ja
Priority to US11/034,139 priority patent/US7304370B2/en
Publication of JP2005229090A publication Critical patent/JP2005229090A/ja
Priority to US11/976,503 priority patent/US7612434B2/en
Application granted granted Critical
Publication of JP4270095B2 publication Critical patent/JP4270095B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the printed circuit board [PCB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10924—Leads formed from a punched metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405—Edge mounted components, e.g. terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、配線基板とリード端子とが導電性接合部材を介して接合されてなる電子装置に関する。
配線基板とリード端子とを電気的に接合する従来技術として、ワイヤボンドがある。これは、配線基板とリード端子との間をワイヤによって結線する技術であるが、ワイヤを張る領域が必要となるため、大型になってしまうという問題が生じている。
これを解消する方法として、配線基板とリード端子とを直接、導電性接合材を介して接合する手法があるが、配線基板に部品を搭載する工程や樹脂モールドを行う成形工程などで、接着部分に応力が加わり接着部にクラック等が発生することがある。
この対応策として、従来より、配線基板とリード端子とを直接、導電性接合材を介して接合した後、さらに、接合部に補強用の樹脂を塗布するものが提案されている（たとえば、特許文献１参照）。
また、配線基板とリード端子とを直接、導電性接合材を介して接合した後、さらに、絶縁性テープを用いてリード端子の固定部を補強する手法が提案されている（たとえば、特許文献２参照）。
特開２００１−２１０７３６号公報 特開２００１−６８５８２号公報
しかしながら、上記したように、配線基板とリード端子とを直接、導電性接合材を介して接合した後、さらに、接合部を樹脂や絶縁性テープにより補強する方法では、これら樹脂や絶縁性テープを配設する工程が必要であり、配線基板とリード端子との接合において工程の増加を招く。
また、この種の電子装置では、配線基板に電子素子が搭載されるが、この電子素子の３次元的な配置を行って装置の小型化を図ろうとした場合、リード端子における配線基板との接続面とは反対側の面に、もう１枚配線基板を搭載することが考えられる。
しかしながら、この場合、２枚の配線基板でリード端子を挟み込んだ形となるため、配線基板とリード端子との接合部を樹脂や絶縁性テープにより補強しようとしても、樹脂や絶縁性テープを配置することが困難になってしまう。
本発明は、上記問題に鑑み、配線基板とリード端子とが導電性接合部材を介して接合されてなる電子装置において、リード端子と配線基板との接合において工程数の増加を招くことなく、当該接合強度を強固なものにできるとともに、電子素子の３次元的な配置を容易に行え、装置の小型化を図ることができるようにすることを目的とする。
上記目的を達成するため、請求項１に記載の発明では、積層して配置された第１の配線基板（１０）および第２の配線基板（２０）と、第１の配線基板（１０）と第２の配線基板（２０）との間に介在し、第１および第２の配線基板（１０、２０）の間を電気的に接続するリード端子（４０）とを備え、第１および第２の配線基板（１０、２０）の周辺部には、これら配線基板（１０、２０）におけるリード端子（４０）と接合される面側から当該配線基板の一部が除去されてなる溝（１６、２６）が形成されており、配線基板の一部とは、配線基板（１０、２０）におけるリード端子（４０）と接合される面に直交する方向における配線基板の全部ではなく途中までの部位であり、溝（１６、２６）は、リード端子（４０）における配線基板（１０、２０）との接合部にて、リード端子（４０）の接合部形状に対応した形状に設けられており、リード端子（４０）における第１および第２の配線基板（１０、２０）との接続端部が、導電性接合部材（５０）を介して溝（１６、２６）にはめ込まれることにより、第１および第２の配線基板（１０、２０）と前記リード端子（４０）との接合がなされていることを特徴とする電子装置が提供される。
それによれば、リード端子（４０）が第１および第２の配線基板（１０、２０）の溝（１６、２６）にはめ込まれて接合されているので、従来に比べて第１および第２の配線基板（１０、２０）とリード端子（４０）との結合を強固なものにできる。
また、この溝（１６、２６）は、第１および第２の配線基板（１０、２０）を作製する際に同時に形成することができるため、リード端子（４０）と第１および第２の配線基板（１０、２０）との接合において工程数の増加を招くことは無い。
また、第１および第２の配線基板（１０、２０）が積層され、リード端子（４０）を介して両配線基板（１０、２０）が電気的に接続されているので、第１および第２の配線基板（１０、２０）のそれぞれに電子素子（３０、３１）を搭載することによって、電子素子（３０、３１）の３次元的な配置が適切になされる。
よって、本発明によれば、リード端子（４０）と配線基板（１０、２０）との接合において工程数の増加を招くことなく、当該接合強度を強固なものにできるとともに、電子素子（３０、３１）の３次元的な配置を容易に行え、装置の小型化を図ることができる。
また、請求項２および請求項３に記載の発明のように、第１の配線基板（１０）および第２の配線基板（２０）は、複数の層（１１〜１４、２１〜２４）が積層されてなる積層基板であり、溝（１６、２６）は、積層された複数の層（１１〜１４、２１〜２４）のうち外面側に位置する層（１４、２４）の一部が除去されたものとして構成されたものにできる。
また、請求項４に記載の発明では、請求項１〜請求項３に記載の電子装置において、第１の配線基板（１０）および第２の配線基板（２０）の少なくとも一方におけるリード端子（４０）との接続面には、端子（１７）が設けられており、リード端子（４０）の一部は、端子（１７）まで延びる延設部（４２）となっており、この延設部（４２）と端子（１７）とが電気的に接続されていることを特徴としている。
それによれば、配線基板（１０、２０）とリード端子（４０）との配線抵抗を低くでき、接続性を向上させることができる。また、たとえば端子（１７）をＧＮＤ電位とすることにより、耐ノイズ性が向上する。また、端子（１７）をパワー配線とすることにより、配線での電圧低下や発熱を抑制することができる。
また、請求項５に記載の発明では、請求項１〜請求項３に記載の電子装置において、第１の配線基板（１０）と第２の配線基板（２０）との間には、これら両配線基板（１０、２０）と熱的に接続された放熱板（４３）が介在しており、この放熱板（４３）を介して、両配線基板（１０、２０）の放熱が可能になっていることを特徴としている。
それによれば、放熱板（４３）によって両配線基板（１０、２０）の放熱性を向上させることができるため、好ましい。
請求項６に記載の発明では、第１の電子素子（３０、３１）が搭載された配線基板（１０）と、この配線基板（１０）に導電性接合部材（５０）を介して接合されたリード端子（４０）とを備え、配線基板（１０）の周辺部には、リード端子（４０）との接合部に対応した位置に、溝（１６）が形成されており、リード端子（４０）における配線基板（１０）との接続端部が、導電性接合部材（５０）を介して溝（１６）にはめ込まれることにより、配線基板（１０）とリード端子（４０）との接合がなされており、リード端子（４０）のうち配線基板（１０）に接合された面とは反対側の面に、第２の電子素子（３４）が搭載されており、第２の電子素子（３４）と配線基板（１０）とは電気的に接続されていることを特徴とする電子装置が提供される。
それによれば、リード端子（４０）が配線基板（１０）の溝（１６）にはめ込まれて接合されているので、従来に比べて配線基板（１０）とリード端子（４０）との結合を強固なものにできる。
また、この溝（１６）は、配線基板（１０）を作製する際に同時に形成することができるため、リード端子（４０）と配線基板（１０）との接合において工程数の増加を招くことは無い。
また、配線基板（１０）、リード端子（４０）のうちの配線基板（１０）とは反対側の面に、それぞれ第１の電子素子（３０、３１）、第２の電子素子（３４）を搭載しており、さらに、リード端子（４０）に搭載された第２の電子素子（３４）は配線基板（１０）に電気的に接続されているので、電子素子（３０、３１、３４）の３次元的な配置が適切になされる。
よって、本発明によれば、リード端子（４０）と配線基板（１０）との接合において工程数の増加を招くことなく、当該接合強度を強固なものにできるとともに、電子素子（３０、３１、３４）の３次元的な配置を容易に行え、装置の小型化を図ることができる。
ここで、請求項７に記載の発明のように、請求項６に記載の電子装置において、第２の電子素子（３４）と配線基板（１０）とはボンディングワイヤ（３５）を介して電気的に接続されているものにできる。
また、請求項８に記載の発明では、請求項６に記載の電子装置において、配線基板（１０）におけるリード端子（４０）との接続面には、端子（１７）が設けられており、リード端子（４０）の一部は、端子（１７）まで延びる延設部（４２）となっており、この延設部（４２）と前記端子（１７）とが電気的に接続されていることを特徴としている。
それによれば、配線基板（１０）とリード端子（４０）との配線抵抗を低くでき、接続性を向上させることができる。また、たとえば端子（１７）をＧＮＤ電位とすることにより、耐ノイズ性が向上する。また、端子（１７）をパワー配線とすることにより、配線での電圧低下や発熱を抑制することができる。
また、請求項９に記載の発明では、請求項６に記載の電子装置において、配線基板（１０）におけるリード端子（４０）との接続面には、配線基板（１０）と熱的に接続された放熱板（４３）が介在しており、この放熱板（４３）を介して、配線基板（１０）の放熱が可能になっていることを特徴としている。
それによれば、放熱板（４３）によって配線基板（１０）の放熱性を向上させることができるため、好ましい。
また、請求項１０に記載の発明では、請求項６に記載の電子装置において、配線基板（１０）におけるリード端子（４０）との接続面側には、ヒートシンク（４５）が設けられており、リード端子（４０）はヒートシンク（４５）と熱的に接続されており、ヒートシンク（４５）の一部およびリード端子（４０）の一部が露出するように、第１の電子素子（３０、３１）、配線基板（１０）、第２の電子素子（３４）、リード端子（４０）およびヒートシンク（４５）が、モールド樹脂（６０）により封止されていることを特徴としている。
それによれば、上記請求項６に記載の電子装置を樹脂封止型の電子装置とした場合において、装置の放熱性を適切に確保することができ、好ましい。
ここにおいて、請求項１１に記載の発明のように、請求項１０に記載の電子装置においては、リード端子（４０）とヒートシンク（４５）とは一体に成形されたものであるものにできる。
また、請求項１２に記載の発明のように、請求項７ないし請求項１１に記載の電子装置において、配線基板（１０）は複数の層（１１〜１４）が積層されてなる積層基板であり、溝（１６）は、積層された複数の層（１１〜１４）のうち外面側に位置する層（１４）の一部が除去されたものとして構成されたものにできる。
請求項１３に記載の発明では、次のような点を特徴とする電子装置が提供される。
・第１の電子素子（３０、３１）が搭載された第１の配線基板（１０）と、この第１の配線基板（１０）に導電性接合部材（５０）を介して接合されたリード端子（４０）とを備えること。
・第１の配線基板（１０）の周辺部には、第１の配線基板（１０）における前記リード
端子（４０）と接合される面側から当該配線基板の一部が除去されてなる溝（１６）が形
成されており、第１の配線基板の一部とは、第１の配線基板（１０）におけるリード端子（４０）と接合される面に直交する方向における当該第１の配線基板の全部ではなく途中までの部位であり、溝（１６）は、リード端子（４０）における第１の配線基板（１０）との接合部にて、リード端子（４０）の接合部形状に対応した形状に設けられており、リード端子（４０）における第１の配線基板（１０）との接続端部が、導電性接合部材（５０）を介して溝（１６）にはめ込まれることにより、第１の配線基板（１０）とリード端子（４０）との接合がなされていること。
・リード端子（４０）は、ケース（７０）に支持されており、ケース（７０）は第１の配線基板（１０）と対向する対向面（７０ａ）を有しており、ケース（７０）の対向面（７０ａ）に第２の配線基板（２０）が設けられていること。
・第２の配線基板（２０）に第２の電子素子（３４）が搭載されており、第１の配線基板（１０）と第２の配線基板（２０）とはリード端子（４０）を介して電気的に接続されていること。本発明はこれらの点を特徴としている。
それによれば、リード端子（４０）が第１の配線基板（１０）の溝（１６）にはめ込まれて接合されているので、従来に比べて第１の配線基板（１０）とリード端子（４０）との結合を強固なものにできる。
また、この溝（１６）は、第１の配線基板（１０）を作製する際に同時に形成することができるため、リード端子（４０）と第１の配線基板（１０）との接合において工程数の増加を招くことは無い。
また、第１の配線基板（１０）、これに対向するケース（７０）の対向面（７０ａ）に設けられた第２の配線基板（２０）に、それぞれ第１の電子素子（３０、３１）、第２の電子素子（３４）を搭載しており、さらに、第２の配線基板（２０）はリード端子（４０）を介して第１の配線基板（１０）に電気的に接続されているので、電子素子（３０、３１、３４）の３次元的な配置が適切になされる。
よって、本発明によれば、リード端子（４０）と配線基板（１０、２０）との接合において工程数の増加を招くことなく、当該接合強度を強固なものにできるとともに、電子素子（３０、３１、３４）の３次元的な配置を容易に行え、装置の小型化を図ることができる。
ここで、請求項１４に記載の発明のように、第１の配線基板（１０）は複数の層（１１〜１４）が積層されてなる積層基板であり、溝（１６）は、積層された複数の層（１１〜１４）のうち外面側に位置する層（１１）の一部が除去されたものとして構成されたものにできる。また、請求項１５に記載の発明では、請求項１３または１４に記載の電子装置において、ケース（７０）はヒートシンク（７１）を備えており、ヒートシンク（７１）の一面がケース（７０）の対向面（７０ａ）として構成されていることを特徴としている。
それによれば、ヒートシンク（７１）の一面がケース（７０）の対向面（７０ａ）として構成されているため、ケース（７０）の対向面（７０ａ）に設けられている第２の配線基板（２０）の放熱性の向上が図れる。
ここで、請求項１６に記載の発明のように、請求項１３〜請求項１５に記載の電子装置においては、ケース（７０）は樹脂製であり、リード端子（４０）はケース（７０）にインサート成型されることにより一体化されて支持されているものにできる。
また、請求項１７に記載の発明のように、請求項１３〜請求項１６に記載の電子装置においては、第２の配線基板（２０）とリード端子（４０）とはボンディングワイヤ（３５）を介して電気的に接続されているものにできる。
また、請求項１８に記載の発明では、請求項１３または１４に記載の電子装置において、第１の配線基板（１０）におけるリード端子（４０）との接続面には、端子（１７）が設けられており、リード端子（４０）の一部は、端子（１７）まで延びる延設部（４２）となっており、この延設部（４２）と端子（１７）とが電気的に接続されていることを特徴としている。
それによれば、第１の配線基板（１０）とリード端子（４０）との配線抵抗を低くでき、接続性を向上させることができる。また、たとえば端子（１７）をＧＮＤ電位とすることにより、耐ノイズ性が向上する。また、端子（１７）をパワー配線とすることにより、配線での電圧低下や発熱を抑制することができる。
また、請求項１９に記載の発明のように、請求項１３、請求項１５〜請求項１８に記載の電子装置においては、第１の配線基板（１０）は複数の層（１１〜１４）が積層されてなる積層基板であり、溝（１６）は、積層された複数の層（１１〜１４）のうち外面側に位置する層（１１）の一部が除去されたものとして構成されたものにできる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１は、本発明の第１実施形態に係る電子装置Ｓ１の概略断面構成を示す図である。
［構成等］
図１に示される電子装置Ｓ１においては、積層して配置された一対の配線基板１０、２０が備えられている。ここで、図１中の下側の配線基板１０を第１の配線基板１０、上側の配線基板２０を第２の配線基板２０とする。
これら配線基板１０、２０は、セラミック基板、プリント基板などからなるものであり、また、単層基板であっても、積層基板（多層基板）であってもよい。本例では、第１および第２の配線基板１０、２０としては、一般的に知られているセラミック積層基板を採用している。
このセラミック積層基板としての第１の配線基板１０および第２の配線基板２０は、それぞれ、たとえばアルミナなどからなる複数のセラミック層１１、１２、１３、１４および２１、２２、２３、２４が積層されたものである。
なお、図１では、第１の配線基板１０および第２の配線基板２０は、それぞれ、４層のセラミック層１１〜１４および２１〜２４からなるものであるが、２層以上であればよく、もちろん５層以上であってもかまわない。
ここで、第１の配線基板１０と第２の配線基板２０とは、互いの裏面を対向させて積層されている。つまり、図１において、第１の配線基板１０については、図中の上面が表面、下面が裏面であり、第２の配線基板２０については、図中の下面が表面、上面が裏面である。
そして、第１の配線基板１０の表面および第２の配線基板２０の表面には、それぞれ表面配線１５および２５が形成されており、また、図１には示さないが、これら第１および第２の配線基板１０、２０の内部、裏面には、それぞれ、内層配線、裏面配線が形成されている。
ここで、これら各配線は、各配線基板１０、２０の表面、裏面や各セラミック層１１〜１４、２１〜２４の間に設けられたたとえば導体ペーストを印刷してなる導体パターンであり、さらに各セラミック層１１〜１４、２１〜２４に設けられたビアホールなどによって、各配線基板１０、２０において、当該各配線は互いに電気的に接続されている。
また、図１に示されるように、第１の配線基板１０の表面および第２の配線基板２０の表面には、各種の電子素子３０、３１が搭載されている。ここでは、半導体チップ等からなる能動素子３０、抵抗やコンデンサ等の受動素子３１が搭載されている。
これら能動素子３０および受動素子３１は、それぞれの配線基板１０、２０の表面において表面配線１５、２５の上に銀ペーストや半田などの接合材３２を介して固定されている。また、能動素子３０はボンディングワイヤ３３により、各表面配線１５、２５と結線され電気的に接続されている。
また、図示しないが、各配線基板１０、２０の裏面には、たとえば厚膜抵抗体などの実装部品が実装されている。
そして、各配線基板１０、２０の表面に搭載されている各素子３０、３１や裏面の実装部品、さらには上記した表面配線１５、２５、内層配線、裏面配線等の各配線により、各配線基板１０、２０における回路が構成されている。
ここで、第１の配線基板１０と第２の配線基板２０との間には、リード端子としてのリードフレーム４０が介在して設けられており、このリードフレーム４０により第１および第２の配線基板１０、２０の間が電気的に接続されている。なお、リードフレーム４０は、図１中の紙面垂直方向へ複数本配列している。
図１に示されるように、第１の配線基板１０の裏面の周辺部および第２の配線基板２０の裏面の周辺部には、リードフレーム４０との接合部に対応した位置に、溝１６、２６が形成されている。
そして、リードフレーム４０における第１および第２の配線基板１０、２０との接続端部が、導電性接合部材５０を介して溝１６、２６にはめ込まれることにより、第１および第２の配線基板１０、２０とリードフレーム４０との接合がなされている。
つまり、リードフレーム４０の接続端部は、第１の配線基板１０と第２の配線基板２０とにより、挟みつけられており、この挟みつける部位にて、溝１６、２６が形成され、その溝１６、２６にリードフレーム４０が入り込んだ形となっている。
ここで、各溝１６、２６は、各配線基板１０、２０において積層された複数のセラミック層１１〜１４、２１〜２４のうち裏面側に位置する層の一部が除去されたものとして構成されている。
図１に示される例では、各配線基板１０、２０の最裏面側に位置するセラミック層１４、２４が、その端部から一部除去されて切り欠き部を形成しており、この切り欠き部により各溝１６、２６が形成されている。
このような溝１６、２６の構成を採用した場合、図示しないが、たとえば、各配線基板１０、２０において裏面側から２層目のセラミック層１３、２３に形成された配線が、溝１６、２６内に露出し、リードフレーム４０との接合電極となっている。そして、この接合電極としての配線とリードフレーム４０とが導電性接合部材５０を介して電気的・機械的に接続されている。
ここで、導電性接合部材５０としては、各配線基板１０、２０とリードフレーム４０とを電気的・機械的に適切に接合できるものであれば、特に限定されないが、たとえば、はんだ、銀ペースト、樹脂に金属などの導電性のフィラーが含有されてなる導電性接着剤、あるいは、ろう材などを採用することができる。
そして、図１に示されるように、電子装置Ｓ１においては、第１および第２の配線基板１０、２０、各配線基板１０、２０上の素子３０、３１およびその他の実装部品、さらには各配線基板１０、２０とリードフレーム４０との接合部が、モールド樹脂６０により包み込まれ、封止されている。
［製法等］
次に、本実施形態の電子装置Ｓ１の製造方法について、図２を参照して説明する。図２は、本製造方法を示す工程図であり、（ａ）〜（ｄ）は概略断面図、（ｅ）は各配線基板１０、２０とリードフレーム４０との接合部の拡大斜視図である。
本製造方法は、大きくは、第１および第２の配線基板１０、２０の周辺部にて、リードフレーム４０との接合部に対応した位置に溝１６、２６を形成する工程と、リードフレーム４０における各配線基板１０、２０との接続端部を、導電性接合部材５０を介して溝１６、２６にはめ込むことにより、各配線基板１０、２０とリードフレーム４０とを接合する工程と、樹脂封止工程とからなる。
まず、図２（ａ）に示されるように、各セラミック層１１〜１４、２１〜２４となるグリーンシートに、上記したビアホールや表面配線１５、２５、内層配線、裏面配線となる導体パターンを形成する。これらの形成方法は、一般的な積層基板における方法に準じて行うことができる。
そして、溝１６、２６となる切り欠き部を形成するために、各配線基板１０、２０の裏面側のセラミック層１４、２４の一部を除去する。図２（ａ）では、上記図１に示される例に対応して、最裏面側の１層の端部の一部を、レーザーやパンチなどによりカッティングして除去する。
次に、上記の各グリーンシートを積層し、この積層体を焼成する。これにより、裏面側の周辺部に溝１６、２６が形成された第１の配線基板１０および第２の配線基板２０ができあがる。
なお、これら配線基板１０、２０においては、必要に応じ、ＩＣなどの実装性を確保するため表面配線や裏面配線にメッキ処理を施したり、裏面に厚膜抵抗体などを印刷・焼成にて形成する。また、必要に応じて保護ガラスを形成したり、抵抗値の調整のため、レーザトリミングを行ったりする。
ここで、図２に示される例では、各配線基板１０、２０の裏面側から２層目のセラミック層１３、２３に形成された配線１３ａ、２３ａが、リードフレーム４０との接合電極として溝１６、２６内に露出している。
なお、上記したグリーンシートのカッティングは、裏面側から第１層のみであったり、第３層までであったり、必要な溝１６、２６の深さに応じて、どの層まであってもかまわない。
次に、図２（ｂ）に示されるように、各配線基板１０、２０の表面に電子素子３０、３１を搭載する。なお、図２（ｂ）では、第１の配線基板１０を表しているが、第２の配線基板２０においても、電子素子３０、３１の搭載の様子は同様である。
この電子素子３０、３１の搭載工程では、各配線基板１０、２０の表面に、それぞれ上記の能動素子３０および受動素子３１を銀ペーストや半田などの接合材３２を介して搭載・固定し、また、能動素子３０にワイヤボンディングを行ってボンディングワイヤ３３を形成し、能動素子３０と各配線基板１０、２０とを電気的に接続する。
次に、第１および第２の配線基板１０、２０とリードフレーム４０とを接合する工程を行う。
まず、図２（ｃ）および図２（ｅ）に示されるように、各配線基板１０、２０の溝１６、２６内に導電性接合部材５０を配設する。なお、図２（ｃ）では、第２の配線基板２０を表しているが、第１の配線基板１０においても、導電性接合部材５０の配設の様子は同様である。
この導電性接合部材５０の配設は、リードフレーム４０側に行ってもよい。その配設方法としては、特に限定するものではないが、印刷やディスペンスなどを採用することができる。
ここで、印刷によって導電性接合部材５０の配設を行う場合、リードフレーム４０側に導電性接合部材５０を配することが好ましい。なぜなら、溝１６、２６のような凹みのある配線基板１０、２０上に印刷する場合、溝１６、２６内にうまく導電性接合部材５０が入らないことがあるためである。
そして、図２（ｄ）に示されるように、リードフレーム４０における各配線基板１０、２０との接続端部を、第１および第２の配線基板１０、２０で挟み付けながら、当該リードフレーム４０の接続端部を、導電性接合部材５０を介して、それぞれの溝１６、２６にはめ込む。
こうして、リードフレーム４０における各配線基板１０、２０との接続端部を、導電性接合部材５０を介して、各溝１６、２６にはめ込んだ後、導電性接合部材５０の硬化を行う。それにより、第１および第２の配線基板１０、２０とリードフレーム４０とが電気的・機械的に接合される。
しかる後、金型を用いたトランスファーモールド法などにより、樹脂封止工程を行うことにより、第１および第２の配線基板１０、２０、各配線基板１０上の素子および実装部品、さらには各配線基板１０、２０とリードフレーム４０との接合部をモールド樹脂６０により封止する。
なお、ここまでの状態では、図示しないが、リードフレーム４０は個々のリードフレーム４０がタイバーなどでフレーム部に一体に連結されている。そこで、モールド樹脂６０による樹脂封止の後に、リードフレーム４０の切り離しを行う。こうして、上記電子装置Ｓ１ができあがる。
［効果等］
ところで、本実施形態によれば、積層して配置された第１の配線基板１０および第２の配線基板２０と、第１の配線基板１０と第２の配線基板２０との間に介在し、第１および第２の配線基板１０、２０の間を電気的に接続するリード端子としてのリードフレーム４０とを備え、第１および第２の配線基板１０、２０の周辺部には、リードフレーム４０の接合部に対応した位置に溝１６、２６が形成されており、リードフレーム４０における第１および第２の配線基板１０、２０との接続端部が、導電性接合部材５０を介して溝１６、２６にはめ込まれることにより、第１および第２の配線基板１０、２０とリードフレーム４０との接合がなされていることを特徴とする電子装置Ｓ１が提供される。
それによれば、リードフレーム４０が第１および第２の配線基板１０、２０の溝１６、２６にはめ込まれて接合されているので、従来に比べて第１および第２の配線基板１０、２０とリードフレーム４０との結合を強固なものにできる。
特に、本実施形態では、リードフレーム４０の接続端部を第１の配線基板１０と第２の配線基板２０とで挟み付けているため、上記の溝１６、２６の効果に加えて、第１および第２の配線基板１０、２０とリードフレーム４０との結合をよりいっそう強固なものにできる。
また、この溝１６、２６は、上記製造方法に示したように、第１および第２の配線基板１０、２０を作製する際に同時に形成することができるため、リードフレーム４０と第１および第２の配線基板１０、２０との接合において工程数の増加を招くことは無いものである。
また、第１および第２の配線基板１０、２０が積層され、リードフレーム４０を介して両配線基板１０、２０が電気的に接続されているので、第１および第２の配線基板１０、２０のそれぞれに電子素子３０、３１を搭載することによって、電子素子３０、３１の３次元的な配置が適切になされる。
よって、本実施形態によれば、リードフレーム４０と配線基板１０、２０との接合において工程数の増加を招くことなく、当該接合強度を強固なものにできるとともに、電子素子３０、３１の３次元的な配置を容易に行うことができ、装置の小型化を図ることができる。
また、本実施形態では、リードフレーム４０が配線基板１０、２０に直接に接合しているため、配線基板１０、２０に搭載された素子３０、３１などからでる熱をリードフレーム４０を介して外部に放熱することができる。
ここで、上記図１に示した例では、第１の配線基板１０および第２の配線基板２０は、複数の層１１〜１４、２１〜２４が積層されてなる積層基板であり、溝１６、２６は、積層された複数の層１１〜１４、２１〜２４のうち外面側に位置する層１４、２４の一部が除去されたものとして構成されていた。
しかしながら、上述したように、本実施形態の各配線基板１０、２０としては、単層基板でもよい。この場合にも、基板周辺部の一部をカットしたりプレスしたりすることで、同様に溝を形成することができる。
（第２実施形態）
図３は、本発明の第２実施形態に係る電子装置Ｓ２の概略断面構成を示す図である。また、図４は、図３中の下方に位置する矢印Ａ方向から見た概略平面図、図５は、図３中の下方に位置する矢印Ｂ方向から見た概略平面図である。なお、図４、図５では、モールド樹脂６０の外形を破線にて示してある。
［構成等］
本実施形態の電子装置Ｓ２において、配線基板１０は、セラミック基板、プリント基板などからなるものであり、また、単層基板であっても、積層基板（多層基板）であってもよい。本例では、配線基板１０としては、一般的に知られているセラミック積層基板を採用している。
このセラミック積層基板としての配線基板１０は、それぞれ、たとえばアルミナなどからなる複数のセラミック層１１、１２、１３、１４が積層されたものである。ここで、図３において、この配線基板１０については、図３中の上面が表面であり、下面が裏面である。
なお、図３に示される例では、配線基板１０は、それぞれ、４層のセラミック層１１〜１４からなるものであるが、２層以上であればよく、もちろん５層以上であってもかまわない。
そして、配線基板１０の表面には、表面配線１５が形成され、裏面には裏面配線の一部としての裏面電極１５ａが形成されている。さらに、図３には示さないが、配線基板１０の内部、裏面には、それぞれ、内層配線、裏面電極１５ａ以外の裏面配線が形成されている。
また、図３、図５に示されるように、配線基板１０の表面には、第１の電子素子３０、３１が搭載されている。ここでは、半導体チップ等からなる能動素子３０、抵抗やコンデンサ等の受動素子３１が搭載されている。
これら能動素子３０および受動素子３１は、配線基板１０の表面において、表面配線１５の上に銀ペーストや半田などの接合材３２を介して固定されている。また、能動素子３０は、ボンディングワイヤ３３により、表面配線１５と結線され、電気的に接続されている。
また、図示しないが、配線基板１０の裏面には、たとえば厚膜抵抗体などの実装部品が実装されている。そして、配線基板１０の表面に搭載されている第１の電子素子３０、３１や裏面の実装部品、さらには上記した表面配線１５、内層配線、裏面配線等の各配線により、配線基板１０における回路が構成されている。
このように、第１の電子素子３０、３１が搭載された配線基板１０において、その裏面側の周辺部には、リード端子としてのリードフレーム４０が導電性接合部材５０を介して接合されている。なお、リードフレーム４０は、図３中の紙面垂直方向へ複数本配列している。
図３に示されるように、配線基板１０の裏面の周辺部には、リードフレーム４０との接合部に対応した位置に、溝１６が形成されている。そして、リードフレーム４０における配線基板１０との接続端部が、導電性接合部材５０を介して溝１６にはめ込まれることにより、配線基板１０とリードフレーム４０との接合がなされている。
ここで、溝１６は、配線基板１０において積層された複数のセラミック層１１〜１４のうち裏面側に位置する層の一部が除去されたものとして構成されている。
図３に示される例では、配線基板１０の最裏面側に位置するセラミック層１４が、その端部から一部除去されて切り欠き部を形成しており、この切り欠き部により溝１６が形成されている。
このような溝１６の構成を採用した場合には、図示しないが、たとえば、配線基板１０において裏面側から２層目のセラミック層１３に形成された配線が、溝１６内に露出し、リードフレーム４０との接合電極となっている。そして、この接合電極としての配線とリードフレーム４０とが、導電性接合部材５０を介して電気的および機械的に接続されている。
ここで、導電性接合部材５０としては、配線基板１０とリードフレーム４０とを電気的・機械的に適切に接合できるものであれば、特に限定されないが、たとえば、はんだ、銀ペースト、樹脂に金属などの導電性のフィラーが含有されてなる導電性接着剤、あるいは、ろう材などを採用することができる。
そして、リードフレーム４０のうち配線基板１０に接合された面とは反対側の面に、第２の電子素子３４が搭載されている。この第２の電子素子３４としては、ＭＯＳＦＥＴやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの大電流が流れるパワー素子などを採用することができる。
そして、この第２の電子素子３４と配線基板１０とは電気的に接続されている。本実施形態では、図３、図４に示されるように、第２の電子素子３４と配線基板１０の裏面電極１５ａとがボンディングワイヤ３５を介して電気的に接続されている。
また、図４に示されるように、第２の電子素子３４を搭載しているリードフレーム４０およびその近傍のリードフレーム４０とは、ボンディングワイヤ３５を介して電気的に接続されている。
ここで、このリードフレーム３４間を結線するボンディングワイヤ３５は、第２の電子素子３４と配線基板１０との間を結線するボンディングワイヤ３５、および、配線基板１０にて用いられているボンディングワイヤ３３よりも太いワイヤを用いている。
また、本実施形態では、図３〜図５に示されるように、電子装置Ｓ２においては、配線基板１０、配線基板１０とリードフレーム４０との接合部、配線基板１０上の第１の電子素子３０、３１およびリードフレーム４０上の第２の電子素子３４、さらには、ボンディングワイヤ３５が、モールド樹脂６０により包み込まれ、封止されている。
この電子装置Ｓ２は、たとえば自動車に搭載され、自動車のモータの制御装置として適用されるものとできる。その場合、図６に示されるように、配線基板１０側に制御部Ｋ１、リードフレーム４０側にパワー部Ｋ２を配置した構成とすることができる。
図６は、本実施形態の電子装置Ｓ２における回路システムの一例を示すブロック図である。制御部Ｋ１は、配線基板１０に搭載された第１の電子素子３０、３１から構成されたマイコン・駆動素子からなるものである。
一方、パワー部Ｋ２は、リードフレーム４０側に搭載されたパワートランジスタ素子などからなる第２の電子素子３４により構成された出力回路であり、上記モータとは、端子Ｍ＋、Ｍ−によりつながっている。
そして、たとえば、制御部Ｋ１は、自動車のＥＣＵなどからの信号を受けてマイコン・駆動素子により、パワー部Ｋ２を制御することにより、上記自動車のモータが制御されるようになっている。
［製法等］
次に、本実施形態の電子装置Ｓ２の製造方法について説明する。
本製造方法は、大きくは、配線基板１０の周辺部にて、リードフレーム４０との接合部に対応した位置に溝１６を形成する工程と、リードフレーム４０における配線基板１０との接続端部を、導電性接合部材５０を介して溝１６にはめ込むことにより、配線基板１０とリードフレーム４０とを接合する工程と、樹脂封止工程とからなる。
まず、各セラミック層１１〜１４となるグリーンシートに対して、上記したビアホールや表面配線１５、内層配線、裏面電極１５ａを含む裏面配線となる導体パターンを形成する。これらの形成方法は、一般的な積層基板における形成方法に準じて、行うことができる。
そして、溝１６となる切り欠き部を形成するために、配線基板１０の裏面側のセラミック層１４の一部を除去する。図３に示される例では、最裏面側の１層１４の端部の一部を、レーザーやパンチなどによりカッティングして除去する。
次に、上記の各グリーンシートを積層し、この積層体を焼成する。これにより、裏面側の周辺部に溝１６が形成された配線基板１０ができあがる。
なお、この配線基板１０においては、必要に応じ、ＩＣなどの実装性を確保するため表面配線や裏面配線にメッキ処理を施したり、裏面に厚膜抵抗体などを印刷・焼成にて形成する。また、必要に応じて保護ガラスを形成したり、抵抗値の調整のため、レーザトリミングを行ったりする。
なお、上記したグリーンシートのカッティングは、配線基板１０の裏面側から第１層のみであったり、第３層までであったり、必要な溝１６の深さに応じて、どの層までであってもかまわない。
次に、配線基板１０の表面に第１の電子素子３０、３１を搭載する。この第１の電子素子３０、３１の搭載工程では、配線基板１０の表面に、上記の能動素子３０および受動素子３１を銀ペーストや半田などの接合材３２を介して搭載・固定し、また、能動素子３０にワイヤボンディングを行ってボンディングワイヤ３３を形成し、能動素子３０と配線基板１０とを電気的に接続する。
次に、配線基板１０とリードフレーム４０とを接合するとともに、リードフレーム４０への第２の電子素子３４の搭載工程を行う。なお、リードフレーム４０への第２の電子素子３４の搭載固定は、銀ペーストや半田などの接合材により可能であるが、その実行は、配線基板１０とリードフレーム４０とを接合する前でも後でもよい。
配線基板１０とリードフレーム４０とを接合するにあたって、まず、配線基板１０の溝１６内に導電性接合部材５０を配設する。なお、この導電性接合部材５０の配設は、リードフレーム４０側に行ってもよい。その配設方法としては、特に限定するものではないが、印刷やディスペンスなどを採用することができる。
ここで、印刷によって導電性接合部材５０の配設を行う場合、リードフレーム４０側に導電性接合部材５０を配することが好ましい。なぜなら、溝１６のような凹みのある配線基板１０上に印刷する場合、溝１６内にうまく導電性接合部材５０が入らないことがあるためである。
そして、リードフレーム４０における配線基板１０との接続端部を、導電性接合部材５０を介して、溝１６にはめ込む。この後、導電性接合部材５０の硬化を行うことにより、配線基板１０とリードフレーム４０とが電気的・機械的に接合される。
しかる後、金型を用いたトランスファーモールド法などにより、樹脂封止工程を行うことにより、配線基板１０、配線基板１０とリードフレーム４０との接合部、配線基板１０上の第１の電子素子３０、３１およびリードフレーム４０上の第２の電子素子３４、さらには、ボンディングワイヤ３５をモールド樹脂６０により封止する。
なお、ここまでの状態では、図示しないが、リードフレーム４０は個々のリードフレーム４０がタイバーなどでフレーム部に一体に連結されている。そこで、モールド樹脂６０による樹脂封止の後に、リードフレーム４０の切り離しを行う。こうして、上記電子装置Ｓ２ができあがる。
［効果等］
ところで、本実施形態によれば、第１の電子素子３０、３１が搭載された配線基板１０と、この配線基板１０に導電性接合部材５０を介して接合されたリードフレーム４０とを備え、配線基板１０の周辺部には、リードフレーム４０との接合部に対応した位置に、溝１６が形成されており、リードフレーム４０における配線基板１０との接続端部が、導電性接合部材５０を介して溝１６にはめ込まれることにより、配線基板１０とリードフレーム４０との接合がなされており、リードフレーム４０のうち配線基板１０に接合された面とは反対側の面に、第２の電子素子３４が搭載されており、第２の電子素子３４と配線基板１０とは電気的に接続されていることを特徴とする電子装置Ｓ２を提供することができる。
それによれば、リードフレーム４０が配線基板１０の溝１６にはめ込まれて接合されているので、従来に比べて配線基板１０とリードフレーム４０との結合を強固なものにできる。
また、この溝１６は、上記製造方法に示したように、配線基板１０を作製する際に同時に形成することができるため、リードフレーム４０と配線基板１０との接合において工程数の増加を招くことは無い。
また、配線基板１０、リードフレーム４０のうちの配線基板１０とは反対側の面に、それぞれ第１の電子素子３０、３１、第２の電子素子３４を搭載しており、さらに、リードフレーム４０に搭載された第２の電子素子３４は配線基板１０に電気的に接続されているので、電子素子３０、３１、３４の３次元的な配置が適切になされる。
よって、本実施形態によれば、リードフレーム４０と配線基板１０との接合において工程数の増加を招くことなく、当該接合強度を強固なものにできるとともに、電子素子３０、３１、３４の３次元的な配置を容易に行うことができ、装置の小型化を図ることができる。
また、本実施形態では、リードフレーム４０が配線基板１０に直接に接合しているため、配線基板１０に搭載された第１の電子素子３０、３１などからでる熱をリードフレーム４０を介して外部に放熱することができる。
また、上記図３〜図５に示される例においては、リードフレーム４０に搭載されている第２の電子素子３４と配線基板１０とは、ボンディングワイヤ３５を介して電気的に接続されているものであるが、これらの電気的な接続はボンディングワイヤに限定されるものではない。
また、上記図３に示される例では、配線基板１０は、複数の層１１〜１４が積層されてなる積層基板であり、溝１６は、積層された複数の層１１〜１４のうち外面側に位置する層１４の一部が除去されたものとして構成されていた。
しかしながら、上述したように、本実施形態の配線基板１０としては、単層基板でもよい。この場合にも、基板周辺部の一部をカットしたりプレスしたりすることで、同様に溝を形成することができる。
（第３実施形態）
図７は、本発明の第３実施形態に係る電子装置Ｓ３の概略断面構成を示す図である。また、図８は、本電子装置Ｓ３を図７中の上方に位置する矢印Ｃ方向から見た概略平面図である。
［構成等］
本実施形態の電子装置Ｓ３において、第１の配線基板１０は、セラミック基板、プリント基板などからなるものであり、また、単層基板であっても、積層基板（多層基板）であってもよい。本例では、第１の配線基板１０としては、一般的に知られているセラミック積層基板を採用している。
このセラミック積層基板としての第１の配線基板１０は、それぞれ、たとえばアルミナなどからなる複数のセラミック層１１、１２、１３、１４が積層されたものである。ここで、図７において、第１の配線基板１０については、図７中の下面が表面、上面が裏面である。
なお、図７に示される例では、第１の配線基板１０は、それぞれ、４層のセラミック層１１〜１４からなるものであるが、２層以上であればよく、もちろん５層以上であってもかまわない。
そして、第１の配線基板１０の表面には、表面配線１５が形成されており、さらに、図７、図８には示さないが、第１の配線基板１０の内部、裏面には、それぞれ、内層配線、裏面配線が形成されている。
また、図７に示されるように、第１の配線基板１０の表面には、第１の電子素子３０、３１が搭載されている。ここでは、半導体チップ等からなる能動素子３０、抵抗やコンデンサ等の受動素子３１が搭載されている。
これら能動素子３０および受動素子３１は、第１の配線基板１０の表面において表面配線１５の上に銀ペーストや半田などの接合材３２を介して固定されている。また、能動素子３０はボンディングワイヤ３３により、表面配線１５と結線され電気的に接続されている。
また、図示しないが、第１の配線基板１０の裏面には、たとえば厚膜抵抗体などの実装部品が実装されている。そして、第１の配線基板１０の表面に搭載されている第１の電子素子３０、３１や裏面の実装部品、さらには上記した表面配線１５、内層配線、裏面配線等の各配線により、第１の配線基板１０における回路が構成されている。
このように第１の電子素子３０、３１が搭載された第１の配線基板１０において、その表面側の周辺部には、リード端子としてのリードフレーム４０が導電性接合部材５０を介して接合されている。なお、リードフレーム４０は、図７中の紙面垂直方向へ複数本配列している。
図７に示されるように、電子装置Ｓ３では、第１の配線基板１０の裏面の周辺部には、リードフレーム４０との接合部に対応した位置に、溝１６が形成されている。そして、リードフレーム４０における第１の配線基板１０との接続端部が、導電性接合部材５０を介して溝１６にはめ込まれることにより、第１の配線基板１０とリードフレーム４０との接合がなされている。
ここで、溝１６は、第１の配線基板１０において積層された複数のセラミック層１１〜１４のうち表面側に位置する層の一部が除去されたものとして構成されている。
図７に示される例では、第１の配線基板１０の最表面側に位置するセラミック層１１が、その端部から一部除去されて切り欠き部を形成しており、この切り欠き部により溝１６が形成されている。
このような溝１６の構成を採用した場合には、図示しないが、たとえば、配線基板１０において表面側から２層目のセラミック層１２に形成された配線が、溝１６内に露出し、リードフレーム４０との接合電極となっている。そして、この接合電極としての配線とリードフレーム４０とが、導電性接合部材５０を介して電気的および機械的に接続されている。
ここで、導電性接合部材５０としては、第１の配線基板１０とリードフレーム４０とを電気的・機械的に適切に接合できるものであれば、特に限定されないが、たとえば、はんだ、銀ペースト、樹脂に金属などの導電性のフィラーが含有されてなる導電性接着剤、あるいは、ろう材などを採用することができる。
また、図７に示されるように、リードフレーム４０は、ケース７０に支持されている。このケース７０は、あらかじめリードフレーム４０に一体に成形された樹脂やセラミックなどからなるものである。本例では、ケース７０は樹脂製であり、リードフレーム４０はケース７０にインサート成型されることにより一体化されて支持されている。
そして、ケース７０は第１の配線基板１０と対向する対向面７０ａを有している。ここで、ケース７０には、リードフレーム４０の支持部に接着などにより固定されたヒートシンク７１が設けられており、このヒートシンク７１の一面がケース７１の対向面７０ａとして構成されている。
そして、このケース７０の対向面７０ａに第２の配線基板２０が設けられている。ここでは、第２の配線基板２０は、対向面７０ａとしてのヒートシンク７１に対して熱伝導性接合材７２を介して接着固定されている。
この第２の配線基板２０もセラミック基板、プリント基板などからなるものであり、また、単層基板であっても、積層基板（多層基板）であってもよい。本例では、第２の配線基板２０としては、一般的に知られているセラミック単層基板を採用している。
この第２の配線基板２０には、第２の電子素子３４が搭載されている。この第２の電子素子３４としては、ＭＯＳＦＥＴやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などの大電流が流れるパワー素子などを採用することができる。
そして、第１の配線基板１０と第２の配線基板２０とはリードフレーム４０を介して電気的に接続されている。本実施形態では、図７および図８に示されるように、第２の配線基板２０の電極２０ａとリードフレーム４０との間などが、ボンディングワイヤ３５を介して電気的に接続されている。
また、本実施形態では、図７、図８に示されるように、電子装置Ｓ３においては、第１の配線基板１０、第１の配線基板１０とリードフレーム４０との接合部、第１の配線基板１０上の第１の電子素子３０、３１、第２の配線基板２０および第２の配線基板２０上の第２の電子素子３４、さらには、ボンディングワイヤ３５が、モールド樹脂６０により包み込まれ、封止されている。
この電子装置Ｓ３も、たとえば自動車に搭載され、自動車のモータの制御装置として適用されるものとできる。その場合、上記図６に示されるように、制御部Ｋ１、パワー部Ｋ２を有した構成であり、前者を第１の配線基板１０側に、後者を第２の配線基板２０側に配置した構成とすることができる。
上記図６は、本実施形態の電子装置Ｓ３における回路システムの一例を示すブロック図としても表され、制御部Ｋ１は、第１の配線基板１０に搭載された第１の電子素子３０、３１から構成されたマイコン・駆動素子からなるものである。
一方、パワー部Ｋ２は、第２の配線基板２０側に搭載されたパワートランジスタ素子などからなる第２の電子素子３４により構成された出力回路であり、上記モータとは、端子Ｍ＋、Ｍ−によりつながっている。
そして、たとえば、制御部Ｋ１は、自動車のＥＣＵなどからの信号を受けてマイコン・駆動素子により、パワー部Ｋ２を制御することにより、上記自動車のモータが制御されるようになっている。
［製法等］
次に、本実施形態の電子装置Ｓ３の製造方法について、図９、図１０を参照して説明する。図９は、本製造方法を示す工程図であり、図１０は、図９に続く本製造方法を示す工程図である。
まず、図９（ａ）に示されるように、第１の配線基板１０の各セラミック層１１〜１４となるグリーンシートに、上記したビアホールや表面配線１５、内層配線、裏面配線となる導体パターンを形成する。これらの形成方法は、一般的な積層基板における方法に準じて行うことができる。
そして、溝１６となる切り欠き部を形成するために、第１の配線基板１０の表面側のセラミック層１１の一部を除去する。図９（ａ）では、上記図７に示される例に対応して、最表面側の１層１１の端部の一部を、レーザーやパンチなどによりカッティングして除去する。
次に、上記の各グリーンシートを積層し、この積層体を焼成する。これにより、表面側の周辺部に溝１６が形成された第１の配線基板１０ができあがる。
なお、この第１の配線基板１０においては、必要に応じ、ＩＣなどの実装性を確保するため表面配線や裏面配線にメッキ処理を施したり、裏面に厚膜抵抗体などを印刷・焼成にて形成する。また、必要に応じて保護ガラスを形成したり、抵抗値の調整のため、レーザトリミングを行ったりする。
なお、上記したようなグリーンシートのカッティングは、表面側から第１層のみであったり、第３層までであったり、必要な溝１６の深さに応じて、どの層までであってもかまわない。
次に、第１の配線基板１０の表面に第１の電子素子３０、３１を搭載する。この第１の電子素子３０、３１の搭載工程では、第１の配線基板１０の表面に、上記の能動素子３０および受動素子３１を銀ペーストや半田などの接合材３２を介して搭載・固定し、また、能動素子３０にワイヤボンディングを行ってボンディングワイヤ３３を形成し、能動素子３０と配線基板１０とを電気的に接続する。ここまでの状態が、図９（ａ）に示されている。
一方、図９（ｂ）に示されるように、第２の配線基板２０に第２の電子素子３４を搭載する。この第２の電子素子３４の搭載工程も、第２の配線基板２０の表面に、第２の電子素子３４を銀ペーストや半田などの接合材を介して搭載・固定する。
そして、図９（ｃ）に示されるように、この第２の電子素子３４が搭載された第２の配線基板２０を、ケース７０の対向面７０ａとなるヒートシンク７１の表面に、熱伝導性接合材７２を介して搭載し、接着固定する。
また、一方、図９（ｄ）に示されるように、ケース７０にインサート成形されたリードフレーム４０を作製しておく。
そして、図１０（ａ）に示されるように、このリードフレーム４０を支持するケース７０に、接着剤などを介して、ヒートシンク７０を固定し、一体化する。続いて、ワイヤボンディングを行い、第２の配線基板２０の電極２０ａとリードフレーム４０との間などを、ボンディングワイヤ３５を介して電気的に接続する。
次に、図１０（ｂ）に示されるように、第１の配線基板１０とリードフレーム４０とを接合する。
まず、第１の配線基板１０の溝１６内に導電性接合部材５０を配設する。この導電性接合部材５０の配設は、リードフレーム４０側に行ってもよい。その配設方法としては、特に限定するものではないが、印刷やディスペンスなどを採用することができる。
ここで、印刷によって導電性接合部材５０の配設を行う場合、リードフレーム４０側に導電性接合部材５０を配することが好ましい。なぜなら、溝１６のような凹みのある配線基板１０上に印刷する場合、溝１６内にうまく導電性接合部材５０が入らないことがあるためである。
そして、リードフレーム４０における配線基板１０との接続端部を、導電性接合部材５０を介して、溝１６にはめ込む。この後、導電性接合部材５０の硬化を行うことにより、第１の配線基板１０とリードフレーム４０とが電気的・機械的に接合される。
しかる後、樹脂封止工程を行うことにより、第１の配線基板１０、第１の配線基板１０とリードフレーム４０との接合部、第１の配線基板１０上の第１の電子素子３０、３１、第２の配線基板２０および第２の配線基板２０上の第２の電子素子３４、さらには、ボンディングワイヤ３５をモールド樹脂６０により封止する。こうして、上記電子装置Ｓ３ができあがる。
［効果等］
ところで、本実施形態によれば、次のような点を特徴とする電子装置Ｓ３が提供される。
・第１の電子素子３０、３１が搭載された第１の配線基板１０と、この第１の配線基板１０に導電性接合部材５０を介して接合されたリードフレーム４０とを備えること。
・第１の配線基板１０の周辺部には、リードフレーム４０との接合部に対応した位置に、溝１６が形成されており、リードフレーム４０における第１の配線基板１０との接続端部が、導電性接合部材５０を介して溝１６にはめ込まれることにより、第１の配線基板１０とリードフレーム４０との接合がなされていること。
・リードフレーム４０は、ケース７０に支持されており、ケース７０は第１の配線基板１０と対向する対向面７０ａを有しており、ケース７０の対向面７０ａに第２の配線基板２０が設けられていること。
・第２の配線基板２０に第２の電子素子３４が搭載されており、第１の配線基板１０と第２の配線基板２０とはリードフレーム４０を介して電気的に接続されていること。
これらの点を特徴とする本電子装置Ｓ３によれば、リードフレーム４０が第１の配線基板１０の溝１６にはめ込まれて接合されているので、従来に比べて第１の配線基板１０とリードフレーム４０との結合を強固なものにできる。
また、この溝１６は、上記製造方法に示したように、第１の配線基板１０を作製する際に同時に形成することができるため、リードフレーム４０と第１の配線基板１０との接合において工程数の増加を招くことは無い。
また、第１の配線基板１０、これに対向するケース７０の対向面７０ａに設けられた第２の配線基板２０に、それぞれ第１の電子素子３０、３１、第２の電子素子３４を搭載しており、さらに、第２の配線基板２０はリードフレーム４０を介して第１の配線基板１０に電気的に接続されているので、電子素子３０、３１、３４の３次元的な配置が適切になされる。
よって、本実施形態によれば、リードフレーム４０と配線基板１０、２０との接合において工程数の増加を招くことなく、当該接合強度を強固なものにできるとともに、電子素子３０、３１、３４の３次元的な配置を容易に行うことができ、装置の小型化を図ることができる。
また、本実施形態では、リードフレーム４０が第１の配線基板１０に直接に接合しているため、第１の配線基板１０に搭載された第１の電子素子３０、３１などからでる熱をリードフレーム４０を介して外部に放熱することができる。
また、上記図示例では、ケース７０はヒートシンク７１を備えており、ヒートシンク７１の一面がケース７０の対向面７０ａとして構成されているため、ケース７０の対向面７０ａに設けられている第２の配線基板２０の放熱性の向上が図れる。
また、上記図示例では、第２の配線基板２０とリードフレーム４０とはボンディングワイヤ３５を介して電気的に接続されているが、これらの電気的な接続はボンディングワイヤに限定されるものではない。
また、上記図示例では、第１の配線基板１０は、複数の層１１〜１４が積層されてなる積層基板であり、溝１６は、積層された複数の層１１〜１４のうち外面側に位置する層１４の一部が除去されたものとして構成されていた。
しかしながら、上述したように、本実施形態の第１の配線基板１０としては、単層基板でもよい。この場合にも、基板周辺部の一部をカットしたりプレスしたりすることで、同様に溝を形成することができる。
（第４実施形態）
図１１は、本発明の第４実施形態に係る電子装置における要部の概略断面構成を示す図である。
上記各実施形態では、配線基板１０、２０の周辺部にて、リードフレーム４０との接合部に対応した位置に溝１６を形成し、リードフレーム４０の接続端部を導電性接合部材５０を介して溝１６にはめ込むことにより、配線基板１０、２０とリードフレーム４０との接合がなされている。
ここで、本実施形態では、図１１に示されるように、配線基板１０側だけでなく、リードフレーム４０の接続端部にも溝４１を形成し、導電性接合部材５０を介して配線基板１０の溝１６とリードフレーム４０の溝４１とをかみ合わせた形で、両者１０、４１の接合を行っている。
なお、本実施形態は、上記第１実施形態における両配線基板１０、２０、第２実施形態における配線基板１０、第３実施形態における第１の配線基板１０といったリードフレーム４０と接合される配線基板ならば、いずれの配線基板に対しても適用することが可能なものである。
このようにすることにより、リードフレーム４０と配線基板１０との接続の際の、両者の位置決め性や接合強度の向上を図ることができる。
（第５実施形態）
図１２は、本発明の第５実施形態に係る電子装置Ｓ１１の概略断面構成を示す図である。本実施形態の電子装置Ｓ１１は、上記第１実施形態に示した電子装置Ｓ１を一部変形したものであり、相違点を中心に述べる。
本電子装置Ｓ１１においては、第１の配線基板１０および第２の配線基板２０のどちらか一方または両方における裏面すなわちリードフレーム４０との接続面に、端子１７を設けるとともに、リードフレーム４０の一部を、端子１７まで延びる延設部５１としており、この延設部５１と端子１７とを電気的に接続している。
図１２に示される例では、第１の配線基板１０におけるリードフレーム４０との接続面に、アルミニウムなどからなる端子１７を設け、リードフレーム４０の延設部５１と端子１７とを導電性接合部材５１を介して電気的に接続している。
ここで、端子１７は、配線基板１０、２０に形成されている図示しない上記内層配線や裏面配線などにより、表面側の表面配線１５、２５などと電気的に接続され、回路を構成している。なお、もちろん第２の配線基板２０側でも同様の構成を採用できることは明らかである。
そして、本実施形態によれば、配線基板１０、２０とリードフレーム４０との配線抵抗を低くでき、接続性を向上させることができる。また、たとえば端子１７をＧＮＤ電位とすることにより、耐ノイズ性が向上する。また、端子１７をパワー配線とすることにより、配線での電圧低下や発熱を抑制することができる。そして、回路特性を向上させることができる。
（第６実施形態）
図１３は、本発明の第６実施形態に係る電子装置Ｓ２１の概略断面構成を示す図である。本実施形態の電子装置Ｓ２１は、上記第２実施形態に示した電子装置Ｓ２を一部変形したものであり、相違点を中心に述べる。
本実施形態の電子装置Ｓ２１は、上記第５実施形態を上記第２実施形態に適用したものである。つまり、本実施形態の電子装置Ｓ２１においては、配線基板１０における裏面すなわちリードフレーム４０との接続面に、端子１７を設けるとともに、リードフレーム４０の一部を、端子１７まで延びる延設部５１としており、この延設部５１と端子１７とを電気的に接続している。
図１３に示される例では、配線基板１０におけるリードフレーム４０との接続面に、端子１７を設け、リードフレーム４０の延設部５１と端子１７とを導電性接合部材５１を介して電気的に接続している。
ここで、端子１７は、配線基板１０に形成されている図示しない上記内層配線や裏面配線などにより、表面側の表面配線１５、２５などと電気的に接続され、回路を構成している。
そして、本実施形態によっても、配線基板１０とリードフレーム４０との配線抵抗を低くでき、接続性を向上させることができる。また、たとえば端子１７をＧＮＤ電位とすることにより、耐ノイズ性が向上する。また、端子１７をパワー配線とすることにより、配線での電圧低下や発熱を抑制することができる。そして、回路特性を向上させることができる。
なお、図示しないが、この延設部４２を有するリードフレーム４０の構成は、上記図７に示されるような第３実施形態の電子装置Ｓ３に対しても、適用可能であることは明らかである。
たとえば、図示しないけれども、上記図７において、第１の配線基板１０におけるリードフレーム４０との接続面にて各種の電子素子を回避する位置に、上記同様の端子１７を設け、そこまでリードフレーム４０に上記同様の延設部４２を形成し、延設部４２と端子１７とを電気的に接続すればよい。
（第７実施形態）
図１４は、本発明の第７実施形態に係る電子装置Ｓ１２の概略断面構成を示す図である。本実施形態の電子装置Ｓ１２は、上記第１実施形態に示した電子装置Ｓ１を一部変形したものであり、相違点を中心に述べる。
本実施形態の電子装置Ｓ１２では、第１の配線基板１０と第２の配線基板２０との間には、これら両配線基板１０、２０と熱的に接続された放熱板４３が介在しており、この放熱板４３を介して、両配線基板１０、２０の放熱が可能になっている。
具体的に、図１４に示される例では、Ｃｕなどからなる放熱板４３を熱伝導性の接合部材５３、たとえばはんだや樹脂接着剤などからなる接合部材５３を介して、両配線基板１０、２０に接続している。
それによれば、放熱板４３によって両配線基板１０、２０の放熱性を向上させることができるため、好ましい。
ここで、図１４に示される例では、装置のほぼ全体がモールド樹脂６０により封止されているが、放熱板４３は、その一部がこのモールド樹脂６０から露出しているか、外部の放熱部材と熱的に接続されていることが望ましい。
図１５（ａ）、（ｂ）は、放熱板４３がモールド樹脂６０から露出している形態の一例を示す平面図である。
図１５（ａ）に示される例では、放熱板４３は、モールド樹脂６０から突出する櫛歯状の突出部４４を有している。この突出部４４は矩形状の放熱板４３の本体と一体に成形されたものでもよいし、かしめや溶接接着などにより接合されていてもよい。放熱板４３からの熱は、この突出部４４からモールド樹脂６０の外部へ逃がされる。
ここで、突出部４４は、矩形板状をなす放熱板４３の四方に設けられている。また、リードフレーム４０が存在する辺においては、突出部４４は、リードフレーム４０の間に設けられている。
また、図１５（ｂ）に示される例では、矩形板状の放熱板４３は、そのうちのリードフレーム４０が存在しない２辺において、モールド樹脂６０から突出するようにサイズが大きくなったものである。この場合も、この突出した部位から放熱板４３の熱がモールド樹脂６０の外部へ逃される。
（第８実施形態）
図１６は、本発明の第８実施形態に係る電子装置Ｓ２２の概略断面構成を示す図である。本実施形態の電子装置Ｓ２２は、上記第１実施形態に示した電子装置Ｓ１を一部変形したものであり、相違点を中心に述べる。
本実施形態の電子装置Ｓ２２は、上記第７実施形態を上記第２実施形態に適用したものである。つまり、本実施形態の電子装置Ｓ２２では、配線基板１０における裏面すなわちリードフレーム４０との接続面には、配線基板１０と熱的に接続された放熱板４３が介在しており、この放熱板４３を介して、配線基板１０の放熱が可能になっている。
具体的に、図１６に示される例では、Ｃｕなどからなる放熱板４３を熱伝導性の接合部材５３、たとえばはんだや樹脂接着剤などからなる接合部材５３を介して、配線基板１０に接続している。
それによれば、放熱板４３によって配線基板１０の放熱性を向上させることができるため、好ましい。
ここで、図１６に示される例では、装置のほぼ全体がモールド樹脂６０により封止されているが、放熱板４３は、その一部がこのモールド樹脂６０から露出しているか、外部の放熱部材と熱的に接続されていることが望ましい。その形態は、上記図１５に示される例と同様のものにできる。
（第９実施形態）
図１７は、本発明の第９実施形態に係る電子装置の要部における概略断面構成を示す図である。図１７に示される構成は、上記図４に示される第２実施形態の電子装置の一部を変形したものであるが、本実施形態は、上記第１実施形態の電子装置にも適用することができる。
上記第１及び第２実施形態では、リードフレーム４０における配線基板１０、２０との接続端部が、導電性接合部材５０を介して溝１６、２６にはめ込まれることにより、配線基板１０、２０とリードフレーム４０との接合がなされている。
ここで、図１７に示される本実施形態のように、配線基板１０には溝１６を設けない部分を設置し、その部分にもリードフレーム４０’を導電性接合部材５０などを介して電気的にするようにしてもよい。
それによれば、配線基板１０、２０側において溝の加工ができない箇所にもリードフレーム４０’を接続することができる。
（第１０実施形態）
図１８は、本発明の第１０実施形態に係る電子装置Ｓ２３の概略断面構成を示す図である。本実施形態の電子装置Ｓ２３は、上記第２実施形態に示した電子装置Ｓ２を一部変形したものであり、相違点を中心に述べる。
本電子装置Ｓ２３においては、配線基板１０におけるリードフレーム４０との接続面側に、ヒートシンク４５を設け、リードフレーム４０はヒートシンク４５と熱的に接続されており、さらに、ヒートシンク４５の一部およびリードフレーム４０の一部が露出するように、第１の電子素子３０、３１、配線基板１０、第２の電子素子３４、リードフレーム４０およびヒートシンク４５が、モールド樹脂６０により封止されている。
図１８に示される例では、リードフレーム４０とヒートシンク４５とは一体成形されたものとなっていることにより、両者４０、４５が熱的に接続されている。もちろん、リードフレーム４０とヒートシンク４５とは別体で、たとえば、かしめや溶接などにより熱的に接続されていてもよい。
そして、ヒートシンク４５と配線基板１０とは接着剤５４を介して熱的に接続され、配線基板１０の熱はヒートシンク４５を介して逃されるようになっている。なお、本実施形態では、第２の電子素子３４と配線基板１０とは、図示しない部位にてボンディングワイヤなどにより電気的に接続することができる。
このように、本実施形態によれば、樹脂封止型の電子装置とした場合において、装置Ｓ２３の放熱性を適切に確保することができ、好ましい。
（他の実施形態）
なお、上記実施形態では、配線基板１０、２０を主として積層基板からなるものとして説明したが、この配線基板１０、２０は、厚膜基板、プリント樹脂基板であってもよい。さらに、複数の配線基板を採用する実施形態においては、配線基板を積層基板、厚膜基板、プリント樹脂基板などの種類の異なる基板の組合せとしてもよい。
本発明の第１実施形態に係る電子装置の概略断面構成を示す図である。 上記第１実施形態の電子装置の製造方法を示す工程図である。 本発明の第２実施形態に係る電子装置の概略断面構成を示す図である。 図３のＡ矢視概略平面図である。 図３のＢ矢視概略平面図である。 上記第２実施形態の電子装置における回路システムの一例を示すブロック図である。 本発明の第３実施形態に係る電子装置の概略断面構成を示す図である。 図３のＣ矢視概略平面図である。 上記第３実施形態の電子装置の製造方法を示す工程図である。 図９に続く製造方法を示す工程図である。 本発明の第４実施形態に係る電子装置における要部の概略断面構成を示す図である。 本発明の第５実施形態に係る電子装置の概略断面構成を示す図である。 本発明の第６実施形態に係る電子装置の概略断面構成を示す図である。 本発明の第７実施形態に係る電子装置の概略断面構成を示す図である。 上記第７実施形態において放熱板がモールド樹脂から露出している形態の一例を示す平面図である。 本発明の第８実施形態に係る電子装置の概略断面構成を示す図である。 本発明の第９実施形態に係る電子装置の要部における概略断面構成を示す図である。 本発明の第１０実施形態に係る電子装置の概略断面構成を示す図である。
符号の説明
１０…配線基板、第１の配線基板、
１１、１２、１３、１４、２１、２２、２３、２４…セラミック層、
１６、２６…溝、１７…端子、２０…第２の配線基板、
３０、３１…第１の電子素子、３４…第２の電子素子、３５…ボンディングワイヤ、
４０…リード端子としてのリードフレーム、
４２…リードフレームの延設部、４３…放熱板、４５…ヒートシンク、
５０…導電性接合部材、７０…ケース、７０ａ…ケースにおける対向面、
７１…ヒートシンク。

Claims (19)

  1. 積層して配置された第１の配線基板（１０）および第２の配線基板（２０）と、
    前記第１の配線基板（１０）と前記第２の配線基板（２０）との間に介在し、前記第１および第２の配線基板（１０、２０）の間を電気的に接続するリード端子（４０）とを備え、
    前記第１および第２の配線基板（１０、２０）の周辺部には、これら配線基板（１０、２０）における前記リード端子（４０）と接合される面側から当該配線基板の一部が除去されてなる溝（１６、２６）が形成されており、
    前記配線基板の一部とは、前記配線基板（１０、２０）における前記リード端子（４０）と接合される面に直交する方向における前記配線基板の全部ではなく途中までの部位であり、
    前記溝（１６、２６）は、前記リード端子（４０）における前記配線基板（１０、２０）との接合部にて、前記リード端子（４０）の接合部形状に対応した形状に設けられており、
    前記リード端子（４０）における前記第１および第２の配線基板（１０、２０）との接続端部が、前記導電性接合部材（５０）を介して前記溝（１６、２６）にはめ込まれることにより、前記第１および第２の配線基板（１０、２０）と前記リード端子（４０）との接合がなされていることを特徴とする電子装置。
  2. 積層して配置された第１の配線基板（１０）および第２の配線基板（２０）と、
    前記第１の配線基板（１０）と前記第２の配線基板（２０）との間に介在し、前記第１および第２の配線基板（１０、２０）の間を電気的に接続するリード端子（４０）とを備え、
    前記第１および第２の配線基板（１０、２０）の周辺部には、前記リード端子（４０）との接合部に対応した位置に、溝（１６、２６）が形成されており、
    前記リード端子（４０）における前記第１および第２の配線基板（１０、２０）との接続端部が、前記導電性接合部材（５０）を介して前記溝（１６、２６）にはめ込まれることにより、前記第１および第２の配線基板（１０、２０）と前記リード端子（４０）との接合がなされており、
    前記第１の配線基板（１０）および前記第２の配線基板（２０）は、複数の層（１１〜１４、２１〜２４）が積層されてなる積層基板であり、
    前記溝（１６、２６）は、前記積層された複数の層（１１〜１４、２１〜２４）のうち
    外面側に位置する層（１４、２４）の一部が除去されたものとして構成されていることを
    特徴とする電子装置。
  3. 前記第１の配線基板（１０）および前記第２の配線基板（２０）は、複数の層（１１〜１４、２１〜２４）が積層されてなる積層基板であり、
    前記溝（１６、２６）は、前記積層された複数の層（１１〜１４、２１〜２４）のうち外面側に位置する層（１４、２４）の一部が除去されたものとして構成されていることを特徴とする請求項１に記載の電子装置。
  4. 前記第１の配線基板（１０）および前記第２の配線基板（２０）の少なくとも一方における前記リード端子（４０）との接続面には、端子（１７）が設けられており、
    前記リード端子（４０）の一部は、前記端子（１７）まで延びる延設部（４２）となっており、
    この延設部（４２）と前記端子（１７）とが電気的に接続されていることを特徴とする請求項１ないし３のいずれか１つに記載の電子装置。
  5. 前記第１の配線基板（１０）と前記第２の配線基板（２０）との間には、前記第１および前記第２の配線基板（１０、２０）と熱的に接続された放熱板（４３）が介在しており、
    この放熱板（４３）を介して、前記両配線基板（１０、２０）の放熱が可能になっていることを特徴とする請求項１ないし３のいずれか１つに記載の電子装置。
  6. 第１の電子素子（３０、３１）が搭載された配線基板（１０）と、
    この配線基板（１０）に導電性接合部材（５０）を介して接合されたリード端子（４０）とを備え、
    前記配線基板（１０）の周辺部には、前記リード端子（４０）との接合部に対応した位置に、溝（１６）が形成されており、
    前記リード端子（４０）における前記配線基板（１０）との接続端部が、前記導電性接合部材（５０）を介して前記溝（１６）にはめ込まれることにより、前記配線基板（１０）と前記リード端子（４０）との接合がなされており、
    前記リード端子（４０）のうち前記配線基板（１０）に接合された面とは反対側の面に、第２の電子素子（３４）が搭載されており、
    前記第２の電子素子（３４）と前記配線基板（１０）とは電気的に接続されていることを特徴とする電子装置。
  7. 前記第２の電子素子（３４）と前記配線基板（１０）とはボンディングワイヤ（３５）を介して電気的に接続されていることを特徴とする請求項６に記載の電子装置。
  8. 前記配線基板（１０）における前記リード端子（４０）との接続面には、端子（１７）が設けられており、
    前記リード端子（４０）の一部は、前記端子（１７）まで延びる延設部（４２）となっており、
    この延設部（４２）と前記端子（１７）とが電気的に接続されていることを特徴とする請求項６に記載の電子装置。
  9. 前記配線基板（１０）における前記リード端子（４０）との接続面には、前記配線基板（１０）と熱的に接続された放熱板（４３）が介在しており、
    この放熱板（４３）を介して、前記配線基板（１０）の放熱が可能になっていることを特徴とする請求項６に記載の電子装置。
  10. 前記配線基板（１０）における前記リード端子（４０）との接続面側には、ヒートシンク（４５）が設けられており、
    前記リード端子（４０）は前記ヒートシンク（４５）と熱的に接続されており、
    前記ヒートシンク（４５）の一部および前記リード端子（４０）の一部が露出するように、前記第１の電子素子（３０、３１）、前記配線基板（１０）、前記第２の電子素子（３４）、前記リード端子（４０）および前記ヒートシンク（４５）が、モールド樹脂（６０）により封止されていることを特徴とする請求項６に記載の電子装置。
  11. 前記リード端子（４０）と前記ヒートシンク（４５）とは一体に成形されたものであることを特徴とする請求項１０に記載の電子装置。
  12. 前記配線基板（１０）は複数の層（１１〜１４）が積層されてなる積層基板であり、
    前記溝（１６）は、前記積層された複数の層（１１〜１４）のうち外面側に位置する層（１４）の一部が除去されたものとして構成されていることを特徴とする請求項７ないし１１のいずれか１つに記載の電子装置。
  13. 第１の電子素子（３０、３１）が搭載された第１の配線基板（１０）と、
    この第１の配線基板（１０）に導電性接合部材（５０）を介して接合されたリード端子（４０）とを備え、
    前記第１の配線基板（１０）の周辺部には、前記第１の配線基板（１０）における前記リード端子（４０）と接合される面側から当該配線基板の一部が除去されてなる溝（１６）が形成されており、
    前記第１の配線基板の一部とは、前記第１の配線基板（１０）における前記リード端子（４０）と接合される面に直交する方向における前記第１の配線基板の全部ではなく途中までの部位であり、
    前記溝（１６）は、前記リード端子（４０）における前記第１の配線基板（１０）との接合部にて、前記リード端子（４０）の接合部形状に対応した形状に設けられており、
    前記リード端子（４０）における前記第１の配線基板（１０）との接続端部が、前記導電性接合部材（５０）を介して前記溝（１６）にはめ込まれることにより、前記第１の配線基板（１０）と前記リード端子（４０）との接合がなされており、
    前記リード端子（４０）は、ケース（７０）に支持されており、
    前記ケース（７０）は前記第１の配線基板（１０）と対向する対向面（７０ａ）を有しており、
    前記ケース（７０）の対向面（７０ａ）に第２の配線基板（２０）が設けられており、
    前記第２の配線基板（２０）に第２の電子素子（３４）が搭載されており、
    前記第１の配線基板（１０）と前記第２の配線基板（２０）とは前記リード端子（４０）を介して電気的に接続されていることを特徴とする電子装置。
  14. 第１の電子素子（３０、３１）が搭載された第１の配線基板（１０）と、
    この第１の配線基板（１０）に導電性接合部材（５０）を介して接合されたリード端子（４０）とを備え、
    前記第１の配線基板（１０）の周辺部には、前記リード端子（４０）との接合部に対応した位置に、溝（１６）が形成されており、
    前記リード端子（４０）における前記第１の配線基板（１０）との接続端部が、前記導電性接合部材（５０）を介して前記溝（１６）にはめ込まれることにより、前記第１の配線基板（１０）と前記リード端子（４０）との接合がなされており、
    前記リード端子（４０）は、ケース（７０）に支持されており、
    前記ケース（７０）は前記第１の配線基板（１０）と対向する対向面（７０ａ）を有しており、
    前記ケース（７０）の対向面（７０ａ）に第２の配線基板（２０）が設けられており、
    前記第２の配線基板（２０）に第２の電子素子（３４）が搭載されており、
    前記第１の配線基板（１０）と前記第２の配線基板（２０）とは前記リード端子（４０）を介して電気的に接続されており、
    前記第１の配線基板（１０）は複数の層（１１〜１４）が積層されてなる積層基板であり、
    前記溝（１６）は、前記積層された複数の層（１１〜１４）のうち外面側に位置する層（１１）の一部が除去されたものとして構成されていることを特徴とする電子装置。
  15. 前記ケース（７０）はヒートシンク（７１）を備えており、前記ヒートシンク（７１）の一面が前記ケース（７０）の対向面（７０ａ）として構成されていることを特徴とする請求項１３または１４に記載の電子装置。
  16. 前記ケース（７０）は樹脂製であり、前記リード端子（４０）は前記ケース（７０）にインサート成型されることにより一体化されて支持されていることを特徴とする請求項１３ないし１５のいずれか１つに記載の電子装置。
  17. 前記第２の配線基板（２０）と前記リード端子（４０）とはボンディングワイヤ（３５）を介して電気的に接続されていることを特徴とする請求項１３ないし１６のいずれか１つに記載の電子装置。
  18. 前記第１の配線基板（１０）における前記リード端子（４０）との接続面には、端子（１７）が設けられており、
    前記リード端子（４０）の一部は、前記端子（１７）まで延びる延設部（４２）となっており、
    この延設部（４２）と前記端子（１７）とが電気的に接続されていることを特徴とする請求項１３または１４に記載の電子装置。
  19. 前記第１の配線基板（１０）は複数の層（１１〜１４）が積層されてなる積層基板であり、
    前記溝（１６）は、前記積層された複数の層（１１〜１４）のうち外面側に位置する層（１１）の一部が除去されたものとして構成されていることを特徴とする請求項１３、１５ないし１８のいずれか１つに記載の電子装置。
JP2004301406A 2004-01-14 2004-10-15 電子装置 Expired - Fee Related JP4270095B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004301406A JP4270095B2 (ja) 2004-01-14 2004-10-15 電子装置
US11/034,139 US7304370B2 (en) 2004-01-14 2005-01-13 Electronic device having wiring substrate and lead frame
US11/976,503 US7612434B2 (en) 2004-01-14 2007-10-25 Electronic device having wiring substrate and lead frame

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004006684 2004-01-14
JP2004301406A JP4270095B2 (ja) 2004-01-14 2004-10-15 電子装置

Publications (2)

Publication Number Publication Date
JP2005229090A JP2005229090A (ja) 2005-08-25
JP4270095B2 true JP4270095B2 (ja) 2009-05-27

Family

ID=34742184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004301406A Expired - Fee Related JP4270095B2 (ja) 2004-01-14 2004-10-15 電子装置

Country Status (2)

Country Link
US (2) US7304370B2 (ja)
JP (1) JP4270095B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856006B2 (en) * 2002-03-28 2005-02-15 Siliconix Taiwan Ltd Encapsulation method and leadframe for leadless semiconductor packages
CN104183591A (zh) * 2005-07-01 2014-12-03 维税-希力康克斯公司 以单个贴装封装实现的完整功率管理系统
EP1909377B1 (en) * 2006-01-16 2017-12-06 Mitsubishi Electric Corporation Drive circuit of motor and outdoor unit of air conditioner
US7687882B2 (en) * 2006-04-14 2010-03-30 Allegro Microsystems, Inc. Methods and apparatus for integrated circuit having multiple dies with at least one on chip capacitor
US7573112B2 (en) * 2006-04-14 2009-08-11 Allegro Microsystems, Inc. Methods and apparatus for sensor having capacitor on chip
JP2007329387A (ja) * 2006-06-09 2007-12-20 Mitsubishi Electric Corp 半導体装置
US20080013298A1 (en) 2006-07-14 2008-01-17 Nirmal Sharma Methods and apparatus for passive attachment of components for integrated circuits
US7659608B2 (en) * 2006-09-15 2010-02-09 Stats Chippac Ltd. Stacked die semiconductor device having circuit tape
JP4879276B2 (ja) * 2006-10-24 2012-02-22 パナソニック株式会社 ３次元電子回路装置
JP4329884B2 (ja) * 2007-11-20 2009-09-09 株式会社村田製作所 部品内蔵モジュール
DE102008003790A1 (de) * 2008-01-10 2009-07-16 Robert Bosch Gmbh Elektronisches Bauteil und Verfahren zur Herstellung des elektronischen Bauteils
JP2009253152A (ja) * 2008-04-09 2009-10-29 Asmo Co Ltd 樹脂封止型半導体装置
US8093670B2 (en) 2008-07-24 2012-01-10 Allegro Microsystems, Inc. Methods and apparatus for integrated circuit having on chip capacitor with eddy current reductions
ES2928766T3 (es) * 2010-02-22 2022-11-22 Swiss Tech Enterprise Gmbh Procedimiento para producir un módulo semiconductor
JP2012069764A (ja) 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
US20130105956A1 (en) * 2011-10-31 2013-05-02 Samsung Electro-Mechanics Co., Ltd. Power module package and method for manufacturing the same
US8629539B2 (en) 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US9666788B2 (en) 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9012267B2 (en) * 2012-05-23 2015-04-21 Intersil Americas LLC Method of manufacturing a packaged circuit including a lead frame and a laminate substrate
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
DE102013219992A1 (de) * 2013-10-02 2015-04-02 Conti Temic Microelectronic Gmbh Schaltungsvorrichtung und Verfahren zu deren Herstellung
US20160021737A1 (en) * 2014-07-17 2016-01-21 Samsung Electro-Mechanics Co., Ltd. Electric device module and method of manufacturing the same
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
US10411498B2 (en) 2015-10-21 2019-09-10 Allegro Microsystems, Llc Apparatus and methods for extending sensor integrated circuit operation through a power disturbance
US10636765B2 (en) 2017-03-14 2020-04-28 STATS ChipPAC Pte. Ltd. System-in-package with double-sided molding
US10636774B2 (en) 2017-09-06 2020-04-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D integrated system-in-package module
US10978897B2 (en) 2018-04-02 2021-04-13 Allegro Microsystems, Llc Systems and methods for suppressing undesirable voltage supply artifacts
KR102163662B1 (ko) * 2018-12-05 2020-10-08 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
US11069605B2 (en) * 2019-04-30 2021-07-20 Advanced Semiconductor Engineering, Inc. Wiring structure having low and high density stacked structures
US11894347B2 (en) * 2019-08-02 2024-02-06 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11469163B2 (en) * 2019-08-02 2022-10-11 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile
JP7388912B2 (ja) * 2019-12-23 2023-11-29 ダイヤゼブラ電機株式会社 イグナイタ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043453A (ja) 1990-04-19 1992-01-08 Ngk Insulators Ltd 半導体装置および半導体装置へのリードフレームの取付方法
JPH05326817A (ja) 1992-05-26 1993-12-10 Hitachi Cable Ltd マルチチップパッケージ
JPH06334059A (ja) 1993-05-20 1994-12-02 Toppan Printing Co Ltd 半導体搭載用基板及びその製造方法
US5540378A (en) * 1993-09-27 1996-07-30 Olin Corporation Method for the assembly of an electronic package
JPH08213531A (ja) 1995-02-02 1996-08-20 Hitachi Ltd 半導体装置
KR100203934B1 (ko) * 1996-02-17 1999-06-15 윤종용 패턴닝된 리드프레임을 이용한 멀티 칩 패키지
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
JP2000307027A (ja) 1999-04-23 2000-11-02 Shinko Electric Ind Co Ltd 半導体装置とそれに用いるリードフレーム
JP2001068582A (ja) 1999-08-27 2001-03-16 Hitachi Ltd 半導体装置及びその製造方法
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
JP2001210736A (ja) 2000-01-27 2001-08-03 Kyocera Corp 電子部品搭載用基板およびその製造方法
US6545345B1 (en) * 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US7652381B2 (en) * 2003-11-13 2010-01-26 Interconnect Portfolio Llc Interconnect system without through-holes

Also Published As

Publication number Publication date
US7304370B2 (en) 2007-12-04
JP2005229090A (ja) 2005-08-25
US7612434B2 (en) 2009-11-03
US20080061410A1 (en) 2008-03-13
US20050151229A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
JP4270095B2 (ja) 電子装置
US10388596B2 (en) Electronic part mounting heat-dissipating substrate
US10192818B2 (en) Electronic part mounting heat-dissipating substrate
JP3547333B2 (ja) 電力変換装置
US8737075B2 (en) Electronic component unit and manufacturing method thereof
US10249558B2 (en) Electronic part mounting heat-dissipating substrate
JP2011249410A (ja) 半導体装置
JPH11204724A (ja) パワーモジュール
JP2002050713A (ja) 半導体装置及び電力変換装置
JP2715934B2 (ja) 多層印刷配線基板装置及びその製造方法
JP6666048B2 (ja) 回路基板装置
JP2021082794A (ja) 電子部品および電子装置
JP4062191B2 (ja) 半導体装置及びその製造方法
JP4527292B2 (ja) 半導体パワーモジュール
JP7528573B2 (ja) 回路構成体
JP4189666B2 (ja) パワーモジュール
WO2018150449A1 (ja) 半導体モジュールおよびその製造方法と、これを備えた駆動装置、電動パワーステアリング装置
JP2004259904A (ja) 電子回路装置の回路基板およびその製造方法
JP2001230370A (ja) 半導体装置の製造方法
JP2003243562A (ja) 樹脂封止基板とその製造方法および該基板中間製品とその製造方法
JP2015002200A (ja) 配線基板とその製造方法および他基板との接続体
JPH08139234A (ja) 半導体装置
JPH05259376A (ja) 半導体装置
JP2535573B2 (ja) プラスチック・ピングリッドアレイの製造方法
JP2525353Y2 (ja) 半導体装置用回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4270095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees