JP4270095B2 - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP4270095B2
JP4270095B2 JP2004301406A JP2004301406A JP4270095B2 JP 4270095 B2 JP4270095 B2 JP 4270095B2 JP 2004301406 A JP2004301406 A JP 2004301406A JP 2004301406 A JP2004301406 A JP 2004301406A JP 4270095 B2 JP4270095 B2 JP 4270095B2
Authority
JP
Japan
Prior art keywords
wiring board
wiring
lead terminal
electronic device
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004301406A
Other languages
English (en)
Other versions
JP2005229090A (ja
Inventor
典久 今泉
祐紀 眞田
岳史 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004301406A priority Critical patent/JP4270095B2/ja
Priority to US11/034,139 priority patent/US7304370B2/en
Publication of JP2005229090A publication Critical patent/JP2005229090A/ja
Priority to US11/976,503 priority patent/US7612434B2/en
Application granted granted Critical
Publication of JP4270095B2 publication Critical patent/JP4270095B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49531Additional leads the additional leads being a wiring board
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901Structure
    • H01L2224/4903Connectors having different sizes, e.g. different diameters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905Shape
    • H01L2224/49051Connectors having different shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/117Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/145Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/1034Edge terminals, i.e. separate pieces of metal attached to the edge of the printed circuit board [PCB]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742Details of leads
    • H05K2201/10886Other details
    • H05K2201/10924Leads formed from a punched metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3405Edge mounted components, e.g. terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、配線基板とリード端子とが導電性接合部材を介して接合されてなる電子装置に関する。
配線基板とリード端子とを電気的に接合する従来技術として、ワイヤボンドがある。これは、配線基板とリード端子との間をワイヤによって結線する技術であるが、ワイヤを張る領域が必要となるため、大型になってしまうという問題が生じている。
これを解消する方法として、配線基板とリード端子とを直接、導電性接合材を介して接合する手法があるが、配線基板に部品を搭載する工程や樹脂モールドを行う成形工程などで、接着部分に応力が加わり接着部にクラック等が発生することがある。
この対応策として、従来より、配線基板とリード端子とを直接、導電性接合材を介して接合した後、さらに、接合部に補強用の樹脂を塗布するものが提案されている(たとえば、特許文献1参照)。
また、配線基板とリード端子とを直接、導電性接合材を介して接合した後、さらに、絶縁性テープを用いてリード端子の固定部を補強する手法が提案されている(たとえば、特許文献2参照)。
特開2001−210736号公報 特開2001−68582号公報
しかしながら、上記したように、配線基板とリード端子とを直接、導電性接合材を介して接合した後、さらに、接合部を樹脂や絶縁性テープにより補強する方法では、これら樹脂や絶縁性テープを配設する工程が必要であり、配線基板とリード端子との接合において工程の増加を招く。
また、この種の電子装置では、配線基板に電子素子が搭載されるが、この電子素子の3次元的な配置を行って装置の小型化を図ろうとした場合、リード端子における配線基板との接続面とは反対側の面に、もう1枚配線基板を搭載することが考えられる。
しかしながら、この場合、2枚の配線基板でリード端子を挟み込んだ形となるため、配線基板とリード端子との接合部を樹脂や絶縁性テープにより補強しようとしても、樹脂や絶縁性テープを配置することが困難になってしまう。
本発明は、上記問題に鑑み、配線基板とリード端子とが導電性接合部材を介して接合されてなる電子装置において、リード端子と配線基板との接合において工程数の増加を招くことなく、当該接合強度を強固なものにできるとともに、電子素子の3次元的な配置を容易に行え、装置の小型化を図ることができるようにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明では、積層して配置された第1の配線基板(10)および第2の配線基板(20)と、第1の配線基板(10)と第2の配線基板(20)との間に介在し、第1および第2の配線基板(10、20)の間を電気的に接続するリード端子(40)とを備え、第1および第2の配線基板(10、20)の周辺部には、これら配線基板(10、20)におけるリード端子(40)と接合される面側から当該配線基板の一部が除去されてなる溝(16、26)が形成されており、配線基板の一部とは、配線基板(10、20)におけるリード端子(40)と接合される面に直交する方向における配線基板の全部ではなく途中までの部位であり、溝(16、26)は、リード端子(40)における配線基板(10、20)との接合部にて、リード端子(40)の接合部形状に対応した形状に設けられており、リード端子(40)における第1および第2の配線基板(10、20)との接続端部が、導電性接合部材(50)を介して溝(16、26)にはめ込まれることにより、第1および第2の配線基板(10、20)と前記リード端子(40)との接合がなされていることを特徴とする電子装置が提供される。
それによれば、リード端子(40)が第1および第2の配線基板(10、20)の溝(16、26)にはめ込まれて接合されているので、従来に比べて第1および第2の配線基板(10、20)とリード端子(40)との結合を強固なものにできる。
また、この溝(16、26)は、第1および第2の配線基板(10、20)を作製する際に同時に形成することができるため、リード端子(40)と第1および第2の配線基板(10、20)との接合において工程数の増加を招くことは無い。
また、第1および第2の配線基板(10、20)が積層され、リード端子(40)を介して両配線基板(10、20)が電気的に接続されているので、第1および第2の配線基板(10、20)のそれぞれに電子素子(30、31)を搭載することによって、電子素子(30、31)の3次元的な配置が適切になされる。
よって、本発明によれば、リード端子(40)と配線基板(10、20)との接合において工程数の増加を招くことなく、当該接合強度を強固なものにできるとともに、電子素子(30、31)の3次元的な配置を容易に行え、装置の小型化を図ることができる。
また、請求項2および請求項3に記載の発明のように、1の配線基板(10)および第2の配線基板(20)は、複数の層(11〜14、21〜24)が積層されてなる積層基板であり、溝(16、26)は、積層された複数の層(11〜14、21〜24)のうち外面側に位置する層(14、24)の一部が除去されたものとして構成されたものにできる。
また、請求項に記載の発明では、請求項1請求項に記載の電子装置において、第1の配線基板(10)および第2の配線基板(20)の少なくとも一方におけるリード端子(40)との接続面には、端子(17)が設けられており、リード端子(40)の一部は、端子(17)まで延びる延設部(42)となっており、この延設部(42)と端子(17)とが電気的に接続されていることを特徴としている。
それによれば、配線基板(10、20)とリード端子(40)との配線抵抗を低くでき、接続性を向上させることができる。また、たとえば端子(17)をGND電位とすることにより、耐ノイズ性が向上する。また、端子(17)をパワー配線とすることにより、配線での電圧低下や発熱を抑制することができる。
また、請求項に記載の発明では、請求項1請求項に記載の電子装置において、第1の配線基板(10)と第2の配線基板(20)との間には、これら両配線基板(10、20)と熱的に接続された放熱板(43)が介在しており、この放熱板(43)を介して、両配線基板(10、20)の放熱が可能になっていることを特徴としている。
それによれば、放熱板(43)によって両配線基板(10、20)の放熱性を向上させることができるため、好ましい。
請求項に記載の発明では、第1の電子素子(30、31)が搭載された配線基板(10)と、この配線基板(10)に導電性接合部材(50)を介して接合されたリード端子(40)とを備え、配線基板(10)の周辺部には、リード端子(40)との接合部に対応した位置に、溝(16)が形成されており、リード端子(40)における配線基板(10)との接続端部が、導電性接合部材(50)を介して溝(16)にはめ込まれることにより、配線基板(10)とリード端子(40)との接合がなされており、リード端子(40)のうち配線基板(10)に接合された面とは反対側の面に、第2の電子素子(34)が搭載されており、第2の電子素子(34)と配線基板(10)とは電気的に接続されていることを特徴とする電子装置が提供される。
それによれば、リード端子(40)が配線基板(10)の溝(16)にはめ込まれて接合されているので、従来に比べて配線基板(10)とリード端子(40)との結合を強固なものにできる。
また、この溝(16)は、配線基板(10)を作製する際に同時に形成することができるため、リード端子(40)と配線基板(10)との接合において工程数の増加を招くことは無い。
また、配線基板(10)、リード端子(40)のうちの配線基板(10)とは反対側の面に、それぞれ第1の電子素子(30、31)、第2の電子素子(34)を搭載しており、さらに、リード端子(40)に搭載された第2の電子素子(34)は配線基板(10)に電気的に接続されているので、電子素子(30、31、34)の3次元的な配置が適切になされる。
よって、本発明によれば、リード端子(40)と配線基板(10)との接合において工程数の増加を招くことなく、当該接合強度を強固なものにできるとともに、電子素子(30、31、34)の3次元的な配置を容易に行え、装置の小型化を図ることができる。
ここで、請求項に記載の発明のように、請求項に記載の電子装置において、第2の電子素子(34)と配線基板(10)とはボンディングワイヤ(35)を介して電気的に接続されているものにできる。
また、請求項に記載の発明では、請求項に記載の電子装置において、配線基板(10)におけるリード端子(40)との接続面には、端子(17)が設けられており、リード端子(40)の一部は、端子(17)まで延びる延設部(42)となっており、この延設部(42)と前記端子(17)とが電気的に接続されていることを特徴としている。
それによれば、配線基板(10)とリード端子(40)との配線抵抗を低くでき、接続性を向上させることができる。また、たとえば端子(17)をGND電位とすることにより、耐ノイズ性が向上する。また、端子(17)をパワー配線とすることにより、配線での電圧低下や発熱を抑制することができる。
また、請求項に記載の発明では、請求項に記載の電子装置において、配線基板(10)におけるリード端子(40)との接続面には、配線基板(10)と熱的に接続された放熱板(43)が介在しており、この放熱板(43)を介して、配線基板(10)の放熱が可能になっていることを特徴としている。
それによれば、放熱板(43)によって配線基板(10)の放熱性を向上させることができるため、好ましい。
また、請求項10に記載の発明では、請求項に記載の電子装置において、配線基板(10)におけるリード端子(40)との接続面側には、ヒートシンク(45)が設けられており、リード端子(40)はヒートシンク(45)と熱的に接続されており、ヒートシンク(45)の一部およびリード端子(40)の一部が露出するように、第1の電子素子(30、31)、配線基板(10)、第2の電子素子(34)、リード端子(40)およびヒートシンク(45)が、モールド樹脂(60)により封止されていることを特徴としている。
それによれば、上記請求項に記載の電子装置を樹脂封止型の電子装置とした場合において、装置の放熱性を適切に確保することができ、好ましい。
ここにおいて、請求項11に記載の発明のように、請求項10に記載の電子装置においては、リード端子(40)とヒートシンク(45)とは一体に成形されたものであるものにできる。
また、請求項12に記載の発明のように、請求項ないし請求項11に記載の電子装置において、配線基板(10)は複数の層(11〜14)が積層されてなる積層基板であり、溝(16)は、積層された複数の層(11〜14)のうち外面側に位置する層(14)の一部が除去されたものとして構成されたものにできる。
請求項13に記載の発明では、次のような点を特徴とする電子装置が提供される。
・第1の電子素子(30、31)が搭載された第1の配線基板(10)と、この第1の配線基板(10)に導電性接合部材(50)を介して接合されたリード端子(40)とを備えること。
・第1の配線基板(10)の周辺部には、第1の配線基板(10)における前記リード
端子(40)と接合される面側から当該配線基板の一部が除去されてなる溝(16)が形
成されており、第1の配線基板の一部とは、第1の配線基板(10)におけるリード端子(40)と接合される面に直交する方向における当該第1の配線基板の全部ではなく途中までの部位であり、溝(16)は、リード端子(40)における第1の配線基板(10)との接合部にて、リード端子(40)の接合部形状に対応した形状に設けられており、リード端子(40)における第1の配線基板(10)との接続端部が、導電性接合部材(50)を介して溝(16)にはめ込まれることにより、第1の配線基板(10)とリード端子(40)との接合がなされていること。
・リード端子(40)は、ケース(70)に支持されており、ケース(70)は第1の配線基板(10)と対向する対向面(70a)を有しており、ケース(70)の対向面(70a)に第2の配線基板(20)が設けられていること。
・第2の配線基板(20)に第2の電子素子(34)が搭載されており、第1の配線基板(10)と第2の配線基板(20)とはリード端子(40)を介して電気的に接続されていること。本発明はこれらの点を特徴としている。
それによれば、リード端子(40)が第1の配線基板(10)の溝(16)にはめ込まれて接合されているので、従来に比べて第1の配線基板(10)とリード端子(40)との結合を強固なものにできる。
また、この溝(16)は、第1の配線基板(10)を作製する際に同時に形成することができるため、リード端子(40)と第1の配線基板(10)との接合において工程数の増加を招くことは無い。
また、第1の配線基板(10)、これに対向するケース(70)の対向面(70a)に設けられた第2の配線基板(20)に、それぞれ第1の電子素子(30、31)、第2の電子素子(34)を搭載しており、さらに、第2の配線基板(20)はリード端子(40)を介して第1の配線基板(10)に電気的に接続されているので、電子素子(30、31、34)の3次元的な配置が適切になされる。
よって、本発明によれば、リード端子(40)と配線基板(10、20)との接合において工程数の増加を招くことなく、当該接合強度を強固なものにできるとともに、電子素子(30、31、34)の3次元的な配置を容易に行え、装置の小型化を図ることができる。
ここで、請求項14に記載の発明のように、第1の配線基板(10)は複数の層(11〜14)が積層されてなる積層基板であり、溝(16)は、積層された複数の層(11〜14)のうち外面側に位置する層(11)の一部が除去されたものとして構成されたものにできる。また、請求項15に記載の発明では、請求項13または14に記載の電子装置において、ケース(70)はヒートシンク(71)を備えており、ヒートシンク(71)の一面がケース(70)の対向面(70a)として構成されていることを特徴としている。
それによれば、ヒートシンク(71)の一面がケース(70)の対向面(70a)として構成されているため、ケース(70)の対向面(70a)に設けられている第2の配線基板(20)の放熱性の向上が図れる。
ここで、請求項16に記載の発明のように、請求項13〜請求項15に記載の電子装置においては、ケース(70)は樹脂製であり、リード端子(40)はケース(70)にインサート成型されることにより一体化されて支持されているものにできる。
また、請求項17に記載の発明のように、請求項13〜請求項16に記載の電子装置においては、第2の配線基板(20)とリード端子(40)とはボンディングワイヤ(35)を介して電気的に接続されているものにできる。
また、請求項18に記載の発明では、請求項13または14に記載の電子装置において、第1の配線基板(10)におけるリード端子(40)との接続面には、端子(17)が設けられており、リード端子(40)の一部は、端子(17)まで延びる延設部(42)となっており、この延設部(42)と端子(17)とが電気的に接続されていることを特徴としている。
それによれば、第1の配線基板(10)とリード端子(40)との配線抵抗を低くでき、接続性を向上させることができる。また、たとえば端子(17)をGND電位とすることにより、耐ノイズ性が向上する。また、端子(17)をパワー配線とすることにより、配線での電圧低下や発熱を抑制することができる。
また、請求項19に記載の発明のように、請求項13、請求項15〜請求項18に記載の電子装置においては、第1の配線基板(10)は複数の層(11〜14)が積層されてなる積層基板であり、溝(16)は、積層された複数の層(11〜14)のうち外面側に位置する層(11)の一部が除去されたものとして構成されたものにできる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1は、本発明の第1実施形態に係る電子装置S1の概略断面構成を示す図である。
[構成等]
図1に示される電子装置S1においては、積層して配置された一対の配線基板10、20が備えられている。ここで、図1中の下側の配線基板10を第1の配線基板10、上側の配線基板20を第2の配線基板20とする。
これら配線基板10、20は、セラミック基板、プリント基板などからなるものであり、また、単層基板であっても、積層基板(多層基板)であってもよい。本例では、第1および第2の配線基板10、20としては、一般的に知られているセラミック積層基板を採用している。
このセラミック積層基板としての第1の配線基板10および第2の配線基板20は、それぞれ、たとえばアルミナなどからなる複数のセラミック層11、12、13、14および21、22、23、24が積層されたものである。
なお、図1では、第1の配線基板10および第2の配線基板20は、それぞれ、4層のセラミック層11〜14および21〜24からなるものであるが、2層以上であればよく、もちろん5層以上であってもかまわない。
ここで、第1の配線基板10と第2の配線基板20とは、互いの裏面を対向させて積層されている。つまり、図1において、第1の配線基板10については、図中の上面が表面、下面が裏面であり、第2の配線基板20については、図中の下面が表面、上面が裏面である。
そして、第1の配線基板10の表面および第2の配線基板20の表面には、それぞれ表面配線15および25が形成されており、また、図1には示さないが、これら第1および第2の配線基板10、20の内部、裏面には、それぞれ、内層配線、裏面配線が形成されている。
ここで、これら各配線は、各配線基板10、20の表面、裏面や各セラミック層11〜14、21〜24の間に設けられたたとえば導体ペーストを印刷してなる導体パターンであり、さらに各セラミック層11〜14、21〜24に設けられたビアホールなどによって、各配線基板10、20において、当該各配線は互いに電気的に接続されている。
また、図1に示されるように、第1の配線基板10の表面および第2の配線基板20の表面には、各種の電子素子30、31が搭載されている。ここでは、半導体チップ等からなる能動素子30、抵抗やコンデンサ等の受動素子31が搭載されている。
これら能動素子30および受動素子31は、それぞれの配線基板10、20の表面において表面配線15、25の上に銀ペーストや半田などの接合材32を介して固定されている。また、能動素子30はボンディングワイヤ33により、各表面配線15、25と結線され電気的に接続されている。
また、図示しないが、各配線基板10、20の裏面には、たとえば厚膜抵抗体などの実装部品が実装されている。
そして、各配線基板10、20の表面に搭載されている各素子30、31や裏面の実装部品、さらには上記した表面配線15、25、内層配線、裏面配線等の各配線により、各配線基板10、20における回路が構成されている。
ここで、第1の配線基板10と第2の配線基板20との間には、リード端子としてのリードフレーム40が介在して設けられており、このリードフレーム40により第1および第2の配線基板10、20の間が電気的に接続されている。なお、リードフレーム40は、図1中の紙面垂直方向へ複数本配列している。
図1に示されるように、第1の配線基板10の裏面の周辺部および第2の配線基板20の裏面の周辺部には、リードフレーム40との接合部に対応した位置に、溝16、26が形成されている。
そして、リードフレーム40における第1および第2の配線基板10、20との接続端部が、導電性接合部材50を介して溝16、26にはめ込まれることにより、第1および第2の配線基板10、20とリードフレーム40との接合がなされている。
つまり、リードフレーム40の接続端部は、第1の配線基板10と第2の配線基板20とにより、挟みつけられており、この挟みつける部位にて、溝16、26が形成され、その溝16、26にリードフレーム40が入り込んだ形となっている。
ここで、各溝16、26は、各配線基板10、20において積層された複数のセラミック層11〜14、21〜24のうち裏面側に位置する層の一部が除去されたものとして構成されている。
図1に示される例では、各配線基板10、20の最裏面側に位置するセラミック層14、24が、その端部から一部除去されて切り欠き部を形成しており、この切り欠き部により各溝16、26が形成されている。
このような溝16、26の構成を採用した場合、図示しないが、たとえば、各配線基板10、20において裏面側から2層目のセラミック層13、23に形成された配線が、溝16、26内に露出し、リードフレーム40との接合電極となっている。そして、この接合電極としての配線とリードフレーム40とが導電性接合部材50を介して電気的・機械的に接続されている。
ここで、導電性接合部材50としては、各配線基板10、20とリードフレーム40とを電気的・機械的に適切に接合できるものであれば、特に限定されないが、たとえば、はんだ、銀ペースト、樹脂に金属などの導電性のフィラーが含有されてなる導電性接着剤、あるいは、ろう材などを採用することができる。
そして、図1に示されるように、電子装置S1においては、第1および第2の配線基板10、20、各配線基板10、20上の素子30、31およびその他の実装部品、さらには各配線基板10、20とリードフレーム40との接合部が、モールド樹脂60により包み込まれ、封止されている。
[製法等]
次に、本実施形態の電子装置S1の製造方法について、図2を参照して説明する。図2は、本製造方法を示す工程図であり、(a)〜(d)は概略断面図、(e)は各配線基板10、20とリードフレーム40との接合部の拡大斜視図である。
本製造方法は、大きくは、第1および第2の配線基板10、20の周辺部にて、リードフレーム40との接合部に対応した位置に溝16、26を形成する工程と、リードフレーム40における各配線基板10、20との接続端部を、導電性接合部材50を介して溝16、26にはめ込むことにより、各配線基板10、20とリードフレーム40とを接合する工程と、樹脂封止工程とからなる。
まず、図2(a)に示されるように、各セラミック層11〜14、21〜24となるグリーンシートに、上記したビアホールや表面配線15、25、内層配線、裏面配線となる導体パターンを形成する。これらの形成方法は、一般的な積層基板における方法に準じて行うことができる。
そして、溝16、26となる切り欠き部を形成するために、各配線基板10、20の裏面側のセラミック層14、24の一部を除去する。図2(a)では、上記図1に示される例に対応して、最裏面側の1層の端部の一部を、レーザーやパンチなどによりカッティングして除去する。
次に、上記の各グリーンシートを積層し、この積層体を焼成する。これにより、裏面側の周辺部に溝16、26が形成された第1の配線基板10および第2の配線基板20ができあがる。
なお、これら配線基板10、20においては、必要に応じ、ICなどの実装性を確保するため表面配線や裏面配線にメッキ処理を施したり、裏面に厚膜抵抗体などを印刷・焼成にて形成する。また、必要に応じて保護ガラスを形成したり、抵抗値の調整のため、レーザトリミングを行ったりする。
ここで、図2に示される例では、各配線基板10、20の裏面側から2層目のセラミック層13、23に形成された配線13a、23aが、リードフレーム40との接合電極として溝16、26内に露出している。
なお、上記したグリーンシートのカッティングは、裏面側から第1層のみであったり、第3層までであったり、必要な溝16、26の深さに応じて、どの層まであってもかまわない。
次に、図2(b)に示されるように、各配線基板10、20の表面に電子素子30、31を搭載する。なお、図2(b)では、第1の配線基板10を表しているが、第2の配線基板20においても、電子素子30、31の搭載の様子は同様である。
この電子素子30、31の搭載工程では、各配線基板10、20の表面に、それぞれ上記の能動素子30および受動素子31を銀ペーストや半田などの接合材32を介して搭載・固定し、また、能動素子30にワイヤボンディングを行ってボンディングワイヤ33を形成し、能動素子30と各配線基板10、20とを電気的に接続する。
次に、第1および第2の配線基板10、20とリードフレーム40とを接合する工程を行う。
まず、図2(c)および図2(e)に示されるように、各配線基板10、20の溝16、26内に導電性接合部材50を配設する。なお、図2(c)では、第2の配線基板20を表しているが、第1の配線基板10においても、導電性接合部材50の配設の様子は同様である。
この導電性接合部材50の配設は、リードフレーム40側に行ってもよい。その配設方法としては、特に限定するものではないが、印刷やディスペンスなどを採用することができる。
ここで、印刷によって導電性接合部材50の配設を行う場合、リードフレーム40側に導電性接合部材50を配することが好ましい。なぜなら、溝16、26のような凹みのある配線基板10、20上に印刷する場合、溝16、26内にうまく導電性接合部材50が入らないことがあるためである。
そして、図2(d)に示されるように、リードフレーム40における各配線基板10、20との接続端部を、第1および第2の配線基板10、20で挟み付けながら、当該リードフレーム40の接続端部を、導電性接合部材50を介して、それぞれの溝16、26にはめ込む。
こうして、リードフレーム40における各配線基板10、20との接続端部を、導電性接合部材50を介して、各溝16、26にはめ込んだ後、導電性接合部材50の硬化を行う。それにより、第1および第2の配線基板10、20とリードフレーム40とが電気的・機械的に接合される。
しかる後、金型を用いたトランスファーモールド法などにより、樹脂封止工程を行うことにより、第1および第2の配線基板10、20、各配線基板10上の素子および実装部品、さらには各配線基板10、20とリードフレーム40との接合部をモールド樹脂60により封止する。
なお、ここまでの状態では、図示しないが、リードフレーム40は個々のリードフレーム40がタイバーなどでフレーム部に一体に連結されている。そこで、モールド樹脂60による樹脂封止の後に、リードフレーム40の切り離しを行う。こうして、上記電子装置S1ができあがる。
[効果等]
ところで、本実施形態によれば、積層して配置された第1の配線基板10および第2の配線基板20と、第1の配線基板10と第2の配線基板20との間に介在し、第1および第2の配線基板10、20の間を電気的に接続するリード端子としてのリードフレーム40とを備え、第1および第2の配線基板10、20の周辺部には、リードフレーム40の接合部に対応した位置に溝16、26が形成されており、リードフレーム40における第1および第2の配線基板10、20との接続端部が、導電性接合部材50を介して溝16、26にはめ込まれることにより、第1および第2の配線基板10、20とリードフレーム40との接合がなされていることを特徴とする電子装置S1が提供される。
それによれば、リードフレーム40が第1および第2の配線基板10、20の溝16、26にはめ込まれて接合されているので、従来に比べて第1および第2の配線基板10、20とリードフレーム40との結合を強固なものにできる。
特に、本実施形態では、リードフレーム40の接続端部を第1の配線基板10と第2の配線基板20とで挟み付けているため、上記の溝16、26の効果に加えて、第1および第2の配線基板10、20とリードフレーム40との結合をよりいっそう強固なものにできる。
また、この溝16、26は、上記製造方法に示したように、第1および第2の配線基板10、20を作製する際に同時に形成することができるため、リードフレーム40と第1および第2の配線基板10、20との接合において工程数の増加を招くことは無いものである。
また、第1および第2の配線基板10、20が積層され、リードフレーム40を介して両配線基板10、20が電気的に接続されているので、第1および第2の配線基板10、20のそれぞれに電子素子30、31を搭載することによって、電子素子30、31の3次元的な配置が適切になされる。
よって、本実施形態によれば、リードフレーム40と配線基板10、20との接合において工程数の増加を招くことなく、当該接合強度を強固なものにできるとともに、電子素子30、31の3次元的な配置を容易に行うことができ、装置の小型化を図ることができる。
また、本実施形態では、リードフレーム40が配線基板10、20に直接に接合しているため、配線基板10、20に搭載された素子30、31などからでる熱をリードフレーム40を介して外部に放熱することができる。
ここで、上記図1に示した例では、第1の配線基板10および第2の配線基板20は、複数の層11〜14、21〜24が積層されてなる積層基板であり、溝16、26は、積層された複数の層11〜14、21〜24のうち外面側に位置する層14、24の一部が除去されたものとして構成されていた。
しかしながら、上述したように、本実施形態の各配線基板10、20としては、単層基板でもよい。この場合にも、基板周辺部の一部をカットしたりプレスしたりすることで、同様に溝を形成することができる。
(第2実施形態)
図3は、本発明の第2実施形態に係る電子装置S2の概略断面構成を示す図である。また、図4は、図3中の下方に位置する矢印A方向から見た概略平面図、図5は、図3中の下方に位置する矢印B方向から見た概略平面図である。なお、図4、図5では、モールド樹脂60の外形を破線にて示してある。
[構成等]
本実施形態の電子装置S2において、配線基板10は、セラミック基板、プリント基板などからなるものであり、また、単層基板であっても、積層基板(多層基板)であってもよい。本例では、配線基板10としては、一般的に知られているセラミック積層基板を採用している。
このセラミック積層基板としての配線基板10は、それぞれ、たとえばアルミナなどからなる複数のセラミック層11、12、13、14が積層されたものである。ここで、図3において、この配線基板10については、図3中の上面が表面であり、下面が裏面である。
なお、図3に示される例では、配線基板10は、それぞれ、4層のセラミック層11〜14からなるものであるが、2層以上であればよく、もちろん5層以上であってもかまわない。
そして、配線基板10の表面には、表面配線15が形成され、裏面には裏面配線の一部としての裏面電極15aが形成されている。さらに、図3には示さないが、配線基板10の内部、裏面には、それぞれ、内層配線、裏面電極15a以外の裏面配線が形成されている。
また、図3、図5に示されるように、配線基板10の表面には、第1の電子素子30、31が搭載されている。ここでは、半導体チップ等からなる能動素子30、抵抗やコンデンサ等の受動素子31が搭載されている。
これら能動素子30および受動素子31は、配線基板10の表面において、表面配線15の上に銀ペーストや半田などの接合材32を介して固定されている。また、能動素子30は、ボンディングワイヤ33により、表面配線15と結線され、電気的に接続されている。
また、図示しないが、配線基板10の裏面には、たとえば厚膜抵抗体などの実装部品が実装されている。そして、配線基板10の表面に搭載されている第1の電子素子30、31や裏面の実装部品、さらには上記した表面配線15、内層配線、裏面配線等の各配線により、配線基板10における回路が構成されている。
このように、第1の電子素子30、31が搭載された配線基板10において、その裏面側の周辺部には、リード端子としてのリードフレーム40が導電性接合部材50を介して接合されている。なお、リードフレーム40は、図3中の紙面垂直方向へ複数本配列している。
図3に示されるように、配線基板10の裏面の周辺部には、リードフレーム40との接合部に対応した位置に、溝16が形成されている。そして、リードフレーム40における配線基板10との接続端部が、導電性接合部材50を介して溝16にはめ込まれることにより、配線基板10とリードフレーム40との接合がなされている。
ここで、溝16は、配線基板10において積層された複数のセラミック層11〜14のうち裏面側に位置する層の一部が除去されたものとして構成されている。
図3に示される例では、配線基板10の最裏面側に位置するセラミック層14が、その端部から一部除去されて切り欠き部を形成しており、この切り欠き部により溝16が形成されている。
このような溝16の構成を採用した場合には、図示しないが、たとえば、配線基板10において裏面側から2層目のセラミック層13に形成された配線が、溝16内に露出し、リードフレーム40との接合電極となっている。そして、この接合電極としての配線とリードフレーム40とが、導電性接合部材50を介して電気的および機械的に接続されている。
ここで、導電性接合部材50としては、配線基板10とリードフレーム40とを電気的・機械的に適切に接合できるものであれば、特に限定されないが、たとえば、はんだ、銀ペースト、樹脂に金属などの導電性のフィラーが含有されてなる導電性接着剤、あるいは、ろう材などを採用することができる。
そして、リードフレーム40のうち配線基板10に接合された面とは反対側の面に、第2の電子素子34が搭載されている。この第2の電子素子34としては、MOSFETやIGBT(絶縁ゲート型バイポーラトランジスタ)などの大電流が流れるパワー素子などを採用することができる。
そして、この第2の電子素子34と配線基板10とは電気的に接続されている。本実施形態では、図3、図4に示されるように、第2の電子素子34と配線基板10の裏面電極15aとがボンディングワイヤ35を介して電気的に接続されている。
また、図4に示されるように、第2の電子素子34を搭載しているリードフレーム40およびその近傍のリードフレーム40とは、ボンディングワイヤ35を介して電気的に接続されている。
ここで、このリードフレーム34間を結線するボンディングワイヤ35は、第2の電子素子34と配線基板10との間を結線するボンディングワイヤ35、および、配線基板10にて用いられているボンディングワイヤ33よりも太いワイヤを用いている。
また、本実施形態では、図3〜図5に示されるように、電子装置S2においては、配線基板10、配線基板10とリードフレーム40との接合部、配線基板10上の第1の電子素子30、31およびリードフレーム40上の第2の電子素子34、さらには、ボンディングワイヤ35が、モールド樹脂60により包み込まれ、封止されている。
この電子装置S2は、たとえば自動車に搭載され、自動車のモータの制御装置として適用されるものとできる。その場合、図6に示されるように、配線基板10側に制御部K1、リードフレーム40側にパワー部K2を配置した構成とすることができる。
図6は、本実施形態の電子装置S2における回路システムの一例を示すブロック図である。制御部K1は、配線基板10に搭載された第1の電子素子30、31から構成されたマイコン・駆動素子からなるものである。
一方、パワー部K2は、リードフレーム40側に搭載されたパワートランジスタ素子などからなる第2の電子素子34により構成された出力回路であり、上記モータとは、端子M+、M−によりつながっている。
そして、たとえば、制御部K1は、自動車のECUなどからの信号を受けてマイコン・駆動素子により、パワー部K2を制御することにより、上記自動車のモータが制御されるようになっている。
[製法等]
次に、本実施形態の電子装置S2の製造方法について説明する。
本製造方法は、大きくは、配線基板10の周辺部にて、リードフレーム40との接合部に対応した位置に溝16を形成する工程と、リードフレーム40における配線基板10との接続端部を、導電性接合部材50を介して溝16にはめ込むことにより、配線基板10とリードフレーム40とを接合する工程と、樹脂封止工程とからなる。
まず、各セラミック層11〜14となるグリーンシートに対して、上記したビアホールや表面配線15、内層配線、裏面電極15aを含む裏面配線となる導体パターンを形成する。これらの形成方法は、一般的な積層基板における形成方法に準じて、行うことができる。
そして、溝16となる切り欠き部を形成するために、配線基板10の裏面側のセラミック層14の一部を除去する。図3に示される例では、最裏面側の1層14の端部の一部を、レーザーやパンチなどによりカッティングして除去する。
次に、上記の各グリーンシートを積層し、この積層体を焼成する。これにより、裏面側の周辺部に溝16が形成された配線基板10ができあがる。
なお、この配線基板10においては、必要に応じ、ICなどの実装性を確保するため表面配線や裏面配線にメッキ処理を施したり、裏面に厚膜抵抗体などを印刷・焼成にて形成する。また、必要に応じて保護ガラスを形成したり、抵抗値の調整のため、レーザトリミングを行ったりする。
なお、上記したグリーンシートのカッティングは、配線基板10の裏面側から第1層のみであったり、第3層までであったり、必要な溝16の深さに応じて、どの層までであってもかまわない。
次に、配線基板10の表面に第1の電子素子30、31を搭載する。この第1の電子素子30、31の搭載工程では、配線基板10の表面に、上記の能動素子30および受動素子31を銀ペーストや半田などの接合材32を介して搭載・固定し、また、能動素子30にワイヤボンディングを行ってボンディングワイヤ33を形成し、能動素子30と配線基板10とを電気的に接続する。
次に、配線基板10とリードフレーム40とを接合するとともに、リードフレーム40への第2の電子素子34の搭載工程を行う。なお、リードフレーム40への第2の電子素子34の搭載固定は、銀ペーストや半田などの接合材により可能であるが、その実行は、配線基板10とリードフレーム40とを接合する前でも後でもよい。
配線基板10とリードフレーム40とを接合するにあたって、まず、配線基板10の溝16内に導電性接合部材50を配設する。なお、この導電性接合部材50の配設は、リードフレーム40側に行ってもよい。その配設方法としては、特に限定するものではないが、印刷やディスペンスなどを採用することができる。
ここで、印刷によって導電性接合部材50の配設を行う場合、リードフレーム40側に導電性接合部材50を配することが好ましい。なぜなら、溝16のような凹みのある配線基板10上に印刷する場合、溝16内にうまく導電性接合部材50が入らないことがあるためである。
そして、リードフレーム40における配線基板10との接続端部を、導電性接合部材50を介して、溝16にはめ込む。この後、導電性接合部材50の硬化を行うことにより、配線基板10とリードフレーム40とが電気的・機械的に接合される。
しかる後、金型を用いたトランスファーモールド法などにより、樹脂封止工程を行うことにより、配線基板10、配線基板10とリードフレーム40との接合部、配線基板10上の第1の電子素子30、31およびリードフレーム40上の第2の電子素子34、さらには、ボンディングワイヤ35をモールド樹脂60により封止する。
なお、ここまでの状態では、図示しないが、リードフレーム40は個々のリードフレーム40がタイバーなどでフレーム部に一体に連結されている。そこで、モールド樹脂60による樹脂封止の後に、リードフレーム40の切り離しを行う。こうして、上記電子装置S2ができあがる。
[効果等]
ところで、本実施形態によれば、第1の電子素子30、31が搭載された配線基板10と、この配線基板10に導電性接合部材50を介して接合されたリードフレーム40とを備え、配線基板10の周辺部には、リードフレーム40との接合部に対応した位置に、溝16が形成されており、リードフレーム40における配線基板10との接続端部が、導電性接合部材50を介して溝16にはめ込まれることにより、配線基板10とリードフレーム40との接合がなされており、リードフレーム40のうち配線基板10に接合された面とは反対側の面に、第2の電子素子34が搭載されており、第2の電子素子34と配線基板10とは電気的に接続されていることを特徴とする電子装置S2を提供することができる。
それによれば、リードフレーム40が配線基板10の溝16にはめ込まれて接合されているので、従来に比べて配線基板10とリードフレーム40との結合を強固なものにできる。
また、この溝16は、上記製造方法に示したように、配線基板10を作製する際に同時に形成することができるため、リードフレーム40と配線基板10との接合において工程数の増加を招くことは無い。
また、配線基板10、リードフレーム40のうちの配線基板10とは反対側の面に、それぞれ第1の電子素子30、31、第2の電子素子34を搭載しており、さらに、リードフレーム40に搭載された第2の電子素子34は配線基板10に電気的に接続されているので、電子素子30、31、34の3次元的な配置が適切になされる。
よって、本実施形態によれば、リードフレーム40と配線基板10との接合において工程数の増加を招くことなく、当該接合強度を強固なものにできるとともに、電子素子30、31、34の3次元的な配置を容易に行うことができ、装置の小型化を図ることができる。
また、本実施形態では、リードフレーム40が配線基板10に直接に接合しているため、配線基板10に搭載された第1の電子素子30、31などからでる熱をリードフレーム40を介して外部に放熱することができる。
また、上記図3〜図5に示される例においては、リードフレーム40に搭載されている第2の電子素子34と配線基板10とは、ボンディングワイヤ35を介して電気的に接続されているものであるが、これらの電気的な接続はボンディングワイヤに限定されるものではない。
また、上記図3に示される例では、配線基板10は、複数の層11〜14が積層されてなる積層基板であり、溝16は、積層された複数の層11〜14のうち外面側に位置する層14の一部が除去されたものとして構成されていた。
しかしながら、上述したように、本実施形態の配線基板10としては、単層基板でもよい。この場合にも、基板周辺部の一部をカットしたりプレスしたりすることで、同様に溝を形成することができる。
(第3実施形態)
図7は、本発明の第3実施形態に係る電子装置S3の概略断面構成を示す図である。また、図8は、本電子装置S3を図7中の上方に位置する矢印C方向から見た概略平面図である。
[構成等]
本実施形態の電子装置S3において、第1の配線基板10は、セラミック基板、プリント基板などからなるものであり、また、単層基板であっても、積層基板(多層基板)であってもよい。本例では、第1の配線基板10としては、一般的に知られているセラミック積層基板を採用している。
このセラミック積層基板としての第1の配線基板10は、それぞれ、たとえばアルミナなどからなる複数のセラミック層11、12、13、14が積層されたものである。ここで、図7において、第1の配線基板10については、図7中の下面が表面、上面が裏面である。
なお、図7に示される例では、第1の配線基板10は、それぞれ、4層のセラミック層11〜14からなるものであるが、2層以上であればよく、もちろん5層以上であってもかまわない。
そして、第1の配線基板10の表面には、表面配線15が形成されており、さらに、図7、図8には示さないが、第1の配線基板10の内部、裏面には、それぞれ、内層配線、裏面配線が形成されている。
また、図7に示されるように、第1の配線基板10の表面には、第1の電子素子30、31が搭載されている。ここでは、半導体チップ等からなる能動素子30、抵抗やコンデンサ等の受動素子31が搭載されている。
これら能動素子30および受動素子31は、第1の配線基板10の表面において表面配線15の上に銀ペーストや半田などの接合材32を介して固定されている。また、能動素子30はボンディングワイヤ33により、表面配線15と結線され電気的に接続されている。
また、図示しないが、第1の配線基板10の裏面には、たとえば厚膜抵抗体などの実装部品が実装されている。そして、第1の配線基板10の表面に搭載されている第1の電子素子30、31や裏面の実装部品、さらには上記した表面配線15、内層配線、裏面配線等の各配線により、第1の配線基板10における回路が構成されている。
このように第1の電子素子30、31が搭載された第1の配線基板10において、その表面側の周辺部には、リード端子としてのリードフレーム40が導電性接合部材50を介して接合されている。なお、リードフレーム40は、図7中の紙面垂直方向へ複数本配列している。
図7に示されるように、電子装置S3では、第1の配線基板10の裏面の周辺部には、リードフレーム40との接合部に対応した位置に、溝16が形成されている。そして、リードフレーム40における第1の配線基板10との接続端部が、導電性接合部材50を介して溝16にはめ込まれることにより、第1の配線基板10とリードフレーム40との接合がなされている。
ここで、溝16は、第1の配線基板10において積層された複数のセラミック層11〜14のうち表面側に位置する層の一部が除去されたものとして構成されている。
図7に示される例では、第1の配線基板10の最表面側に位置するセラミック層11が、その端部から一部除去されて切り欠き部を形成しており、この切り欠き部により溝16が形成されている。
このような溝16の構成を採用した場合には、図示しないが、たとえば、配線基板10において表面側から2層目のセラミック層12に形成された配線が、溝16内に露出し、リードフレーム40との接合電極となっている。そして、この接合電極としての配線とリードフレーム40とが、導電性接合部材50を介して電気的および機械的に接続されている。
ここで、導電性接合部材50としては、第1の配線基板10とリードフレーム40とを電気的・機械的に適切に接合できるものであれば、特に限定されないが、たとえば、はんだ、銀ペースト、樹脂に金属などの導電性のフィラーが含有されてなる導電性接着剤、あるいは、ろう材などを採用することができる。
また、図7に示されるように、リードフレーム40は、ケース70に支持されている。このケース70は、あらかじめリードフレーム40に一体に成形された樹脂やセラミックなどからなるものである。本例では、ケース70は樹脂製であり、リードフレーム40はケース70にインサート成型されることにより一体化されて支持されている。
そして、ケース70は第1の配線基板10と対向する対向面70aを有している。ここで、ケース70には、リードフレーム40の支持部に接着などにより固定されたヒートシンク71が設けられており、このヒートシンク71の一面がケース71の対向面70aとして構成されている。
そして、このケース70の対向面70aに第2の配線基板20が設けられている。ここでは、第2の配線基板20は、対向面70aとしてのヒートシンク71に対して熱伝導性接合材72を介して接着固定されている。
この第2の配線基板20もセラミック基板、プリント基板などからなるものであり、また、単層基板であっても、積層基板(多層基板)であってもよい。本例では、第2の配線基板20としては、一般的に知られているセラミック単層基板を採用している。
この第2の配線基板20には、第2の電子素子34が搭載されている。この第2の電子素子34としては、MOSFETやIGBT(絶縁ゲート型バイポーラトランジスタ)などの大電流が流れるパワー素子などを採用することができる。
そして、第1の配線基板10と第2の配線基板20とはリードフレーム40を介して電気的に接続されている。本実施形態では、図7および図8に示されるように、第2の配線基板20の電極20aとリードフレーム40との間などが、ボンディングワイヤ35を介して電気的に接続されている。
また、本実施形態では、図7、図8に示されるように、電子装置S3においては、第1の配線基板10、第1の配線基板10とリードフレーム40との接合部、第1の配線基板10上の第1の電子素子30、31、第2の配線基板20および第2の配線基板20上の第2の電子素子34、さらには、ボンディングワイヤ35が、モールド樹脂60により包み込まれ、封止されている。
この電子装置S3も、たとえば自動車に搭載され、自動車のモータの制御装置として適用されるものとできる。その場合、上記図6に示されるように、制御部K1、パワー部K2を有した構成であり、前者を第1の配線基板10側に、後者を第2の配線基板20側に配置した構成とすることができる。
上記図6は、本実施形態の電子装置S3における回路システムの一例を示すブロック図としても表され、制御部K1は、第1の配線基板10に搭載された第1の電子素子30、31から構成されたマイコン・駆動素子からなるものである。
一方、パワー部K2は、第2の配線基板20側に搭載されたパワートランジスタ素子などからなる第2の電子素子34により構成された出力回路であり、上記モータとは、端子M+、M−によりつながっている。
そして、たとえば、制御部K1は、自動車のECUなどからの信号を受けてマイコン・駆動素子により、パワー部K2を制御することにより、上記自動車のモータが制御されるようになっている。
[製法等]
次に、本実施形態の電子装置S3の製造方法について、図9、図10を参照して説明する。図9は、本製造方法を示す工程図であり、図10は、図9に続く本製造方法を示す工程図である。
まず、図9(a)に示されるように、第1の配線基板10の各セラミック層11〜14となるグリーンシートに、上記したビアホールや表面配線15、内層配線、裏面配線となる導体パターンを形成する。これらの形成方法は、一般的な積層基板における方法に準じて行うことができる。
そして、溝16となる切り欠き部を形成するために、第1の配線基板10の表面側のセラミック層11の一部を除去する。図9(a)では、上記図7に示される例に対応して、最表面側の1層11の端部の一部を、レーザーやパンチなどによりカッティングして除去する。
次に、上記の各グリーンシートを積層し、この積層体を焼成する。これにより、表面側の周辺部に溝16が形成された第1の配線基板10ができあがる。
なお、この第1の配線基板10においては、必要に応じ、ICなどの実装性を確保するため表面配線や裏面配線にメッキ処理を施したり、裏面に厚膜抵抗体などを印刷・焼成にて形成する。また、必要に応じて保護ガラスを形成したり、抵抗値の調整のため、レーザトリミングを行ったりする。
なお、上記したようなグリーンシートのカッティングは、表面側から第1層のみであったり、第3層までであったり、必要な溝16の深さに応じて、どの層までであってもかまわない。
次に、第1の配線基板10の表面に第1の電子素子30、31を搭載する。この第1の電子素子30、31の搭載工程では、第1の配線基板10の表面に、上記の能動素子30および受動素子31を銀ペーストや半田などの接合材32を介して搭載・固定し、また、能動素子30にワイヤボンディングを行ってボンディングワイヤ33を形成し、能動素子30と配線基板10とを電気的に接続する。ここまでの状態が、図9(a)に示されている。
一方、図9(b)に示されるように、第2の配線基板20に第2の電子素子34を搭載する。この第2の電子素子34の搭載工程も、第2の配線基板20の表面に、第2の電子素子34を銀ペーストや半田などの接合材を介して搭載・固定する。
そして、図9(c)に示されるように、この第2の電子素子34が搭載された第2の配線基板20を、ケース70の対向面70aとなるヒートシンク71の表面に、熱伝導性接合材72を介して搭載し、接着固定する。
また、一方、図9(d)に示されるように、ケース70にインサート成形されたリードフレーム40を作製しておく。
そして、図10(a)に示されるように、このリードフレーム40を支持するケース70に、接着剤などを介して、ヒートシンク70を固定し、一体化する。続いて、ワイヤボンディングを行い、第2の配線基板20の電極20aとリードフレーム40との間などを、ボンディングワイヤ35を介して電気的に接続する。
次に、図10(b)に示されるように、第1の配線基板10とリードフレーム40とを接合する。
まず、第1の配線基板10の溝16内に導電性接合部材50を配設する。この導電性接合部材50の配設は、リードフレーム40側に行ってもよい。その配設方法としては、特に限定するものではないが、印刷やディスペンスなどを採用することができる。
ここで、印刷によって導電性接合部材50の配設を行う場合、リードフレーム40側に導電性接合部材50を配することが好ましい。なぜなら、溝16のような凹みのある配線基板10上に印刷する場合、溝16内にうまく導電性接合部材50が入らないことがあるためである。
そして、リードフレーム40における配線基板10との接続端部を、導電性接合部材50を介して、溝16にはめ込む。この後、導電性接合部材50の硬化を行うことにより、第1の配線基板10とリードフレーム40とが電気的・機械的に接合される。
しかる後、樹脂封止工程を行うことにより、第1の配線基板10、第1の配線基板10とリードフレーム40との接合部、第1の配線基板10上の第1の電子素子30、31、第2の配線基板20および第2の配線基板20上の第2の電子素子34、さらには、ボンディングワイヤ35をモールド樹脂60により封止する。こうして、上記電子装置S3ができあがる。
[効果等]
ところで、本実施形態によれば、次のような点を特徴とする電子装置S3が提供される。
・第1の電子素子30、31が搭載された第1の配線基板10と、この第1の配線基板10に導電性接合部材50を介して接合されたリードフレーム40とを備えること。
・第1の配線基板10の周辺部には、リードフレーム40との接合部に対応した位置に、溝16が形成されており、リードフレーム40における第1の配線基板10との接続端部が、導電性接合部材50を介して溝16にはめ込まれることにより、第1の配線基板10とリードフレーム40との接合がなされていること。
・リードフレーム40は、ケース70に支持されており、ケース70は第1の配線基板10と対向する対向面70aを有しており、ケース70の対向面70aに第2の配線基板20が設けられていること。
・第2の配線基板20に第2の電子素子34が搭載されており、第1の配線基板10と第2の配線基板20とはリードフレーム40を介して電気的に接続されていること。
これらの点を特徴とする本電子装置S3によれば、リードフレーム40が第1の配線基板10の溝16にはめ込まれて接合されているので、従来に比べて第1の配線基板10とリードフレーム40との結合を強固なものにできる。
また、この溝16は、上記製造方法に示したように、第1の配線基板10を作製する際に同時に形成することができるため、リードフレーム40と第1の配線基板10との接合において工程数の増加を招くことは無い。
また、第1の配線基板10、これに対向するケース70の対向面70aに設けられた第2の配線基板20に、それぞれ第1の電子素子30、31、第2の電子素子34を搭載しており、さらに、第2の配線基板20はリードフレーム40を介して第1の配線基板10に電気的に接続されているので、電子素子30、31、34の3次元的な配置が適切になされる。
よって、本実施形態によれば、リードフレーム40と配線基板10、20との接合において工程数の増加を招くことなく、当該接合強度を強固なものにできるとともに、電子素子30、31、34の3次元的な配置を容易に行うことができ、装置の小型化を図ることができる。
また、本実施形態では、リードフレーム40が第1の配線基板10に直接に接合しているため、第1の配線基板10に搭載された第1の電子素子30、31などからでる熱をリードフレーム40を介して外部に放熱することができる。
また、上記図示例では、ケース70はヒートシンク71を備えており、ヒートシンク71の一面がケース70の対向面70aとして構成されているため、ケース70の対向面70aに設けられている第2の配線基板20の放熱性の向上が図れる。
また、上記図示例では、第2の配線基板20とリードフレーム40とはボンディングワイヤ35を介して電気的に接続されているが、これらの電気的な接続はボンディングワイヤに限定されるものではない。
また、上記図示例では、第1の配線基板10は、複数の層11〜14が積層されてなる積層基板であり、溝16は、積層された複数の層11〜14のうち外面側に位置する層14の一部が除去されたものとして構成されていた。
しかしながら、上述したように、本実施形態の第1の配線基板10としては、単層基板でもよい。この場合にも、基板周辺部の一部をカットしたりプレスしたりすることで、同様に溝を形成することができる。
(第4実施形態)
図11は、本発明の第4実施形態に係る電子装置における要部の概略断面構成を示す図である。
上記各実施形態では、配線基板10、20の周辺部にて、リードフレーム40との接合部に対応した位置に溝16を形成し、リードフレーム40の接続端部を導電性接合部材50を介して溝16にはめ込むことにより、配線基板10、20とリードフレーム40との接合がなされている。
ここで、本実施形態では、図11に示されるように、配線基板10側だけでなく、リードフレーム40の接続端部にも溝41を形成し、導電性接合部材50を介して配線基板10の溝16とリードフレーム40の溝41とをかみ合わせた形で、両者10、41の接合を行っている。
なお、本実施形態は、上記第1実施形態における両配線基板10、20、第2実施形態における配線基板10、第3実施形態における第1の配線基板10といったリードフレーム40と接合される配線基板ならば、いずれの配線基板に対しても適用することが可能なものである。
このようにすることにより、リードフレーム40と配線基板10との接続の際の、両者の位置決め性や接合強度の向上を図ることができる。
(第5実施形態)
図12は、本発明の第5実施形態に係る電子装置S11の概略断面構成を示す図である。本実施形態の電子装置S11は、上記第1実施形態に示した電子装置S1を一部変形したものであり、相違点を中心に述べる。
本電子装置S11においては、第1の配線基板10および第2の配線基板20のどちらか一方または両方における裏面すなわちリードフレーム40との接続面に、端子17を設けるとともに、リードフレーム40の一部を、端子17まで延びる延設部51としており、この延設部51と端子17とを電気的に接続している。
図12に示される例では、第1の配線基板10におけるリードフレーム40との接続面に、アルミニウムなどからなる端子17を設け、リードフレーム40の延設部51と端子17とを導電性接合部材51を介して電気的に接続している。
ここで、端子17は、配線基板10、20に形成されている図示しない上記内層配線や裏面配線などにより、表面側の表面配線15、25などと電気的に接続され、回路を構成している。なお、もちろん第2の配線基板20側でも同様の構成を採用できることは明らかである。
そして、本実施形態によれば、配線基板10、20とリードフレーム40との配線抵抗を低くでき、接続性を向上させることができる。また、たとえば端子17をGND電位とすることにより、耐ノイズ性が向上する。また、端子17をパワー配線とすることにより、配線での電圧低下や発熱を抑制することができる。そして、回路特性を向上させることができる。
(第6実施形態)
図13は、本発明の第6実施形態に係る電子装置S21の概略断面構成を示す図である。本実施形態の電子装置S21は、上記第2実施形態に示した電子装置S2を一部変形したものであり、相違点を中心に述べる。
本実施形態の電子装置S21は、上記第5実施形態を上記第2実施形態に適用したものである。つまり、本実施形態の電子装置S21においては、配線基板10における裏面すなわちリードフレーム40との接続面に、端子17を設けるとともに、リードフレーム40の一部を、端子17まで延びる延設部51としており、この延設部51と端子17とを電気的に接続している。
図13に示される例では、配線基板10におけるリードフレーム40との接続面に、端子17を設け、リードフレーム40の延設部51と端子17とを導電性接合部材51を介して電気的に接続している。
ここで、端子17は、配線基板10に形成されている図示しない上記内層配線や裏面配線などにより、表面側の表面配線15、25などと電気的に接続され、回路を構成している。
そして、本実施形態によっても、配線基板10とリードフレーム40との配線抵抗を低くでき、接続性を向上させることができる。また、たとえば端子17をGND電位とすることにより、耐ノイズ性が向上する。また、端子17をパワー配線とすることにより、配線での電圧低下や発熱を抑制することができる。そして、回路特性を向上させることができる。
なお、図示しないが、この延設部42を有するリードフレーム40の構成は、上記図7に示されるような第3実施形態の電子装置S3に対しても、適用可能であることは明らかである。
たとえば、図示しないけれども、上記図7において、第1の配線基板10におけるリードフレーム40との接続面にて各種の電子素子を回避する位置に、上記同様の端子17を設け、そこまでリードフレーム40に上記同様の延設部42を形成し、延設部42と端子17とを電気的に接続すればよい。
(第7実施形態)
図14は、本発明の第7実施形態に係る電子装置S12の概略断面構成を示す図である。本実施形態の電子装置S12は、上記第1実施形態に示した電子装置S1を一部変形したものであり、相違点を中心に述べる。
本実施形態の電子装置S12では、第1の配線基板10と第2の配線基板20との間には、これら両配線基板10、20と熱的に接続された放熱板43が介在しており、この放熱板43を介して、両配線基板10、20の放熱が可能になっている。
具体的に、図14に示される例では、Cuなどからなる放熱板43を熱伝導性の接合部材53、たとえばはんだや樹脂接着剤などからなる接合部材53を介して、両配線基板10、20に接続している。
それによれば、放熱板43によって両配線基板10、20の放熱性を向上させることができるため、好ましい。
ここで、図14に示される例では、装置のほぼ全体がモールド樹脂60により封止されているが、放熱板43は、その一部がこのモールド樹脂60から露出しているか、外部の放熱部材と熱的に接続されていることが望ましい。
図15(a)、(b)は、放熱板43がモールド樹脂60から露出している形態の一例を示す平面図である。
図15(a)に示される例では、放熱板43は、モールド樹脂60から突出する櫛歯状の突出部44を有している。この突出部44は矩形状の放熱板43の本体と一体に成形されたものでもよいし、かしめや溶接接着などにより接合されていてもよい。放熱板43からの熱は、この突出部44からモールド樹脂60の外部へ逃がされる。
ここで、突出部44は、矩形板状をなす放熱板43の四方に設けられている。また、リードフレーム40が存在する辺においては、突出部44は、リードフレーム40の間に設けられている。
また、図15(b)に示される例では、矩形板状の放熱板43は、そのうちのリードフレーム40が存在しない2辺において、モールド樹脂60から突出するようにサイズが大きくなったものである。この場合も、この突出した部位から放熱板43の熱がモールド樹脂60の外部へ逃される。
(第8実施形態)
図16は、本発明の第8実施形態に係る電子装置S22の概略断面構成を示す図である。本実施形態の電子装置S22は、上記第1実施形態に示した電子装置S1を一部変形したものであり、相違点を中心に述べる。
本実施形態の電子装置S22は、上記第7実施形態を上記第2実施形態に適用したものである。つまり、本実施形態の電子装置S22では、配線基板10における裏面すなわちリードフレーム40との接続面には、配線基板10と熱的に接続された放熱板43が介在しており、この放熱板43を介して、配線基板10の放熱が可能になっている。
具体的に、図16に示される例では、Cuなどからなる放熱板43を熱伝導性の接合部材53、たとえばはんだや樹脂接着剤などからなる接合部材53を介して、配線基板10に接続している。
それによれば、放熱板43によって配線基板10の放熱性を向上させることができるため、好ましい。
ここで、図16に示される例では、装置のほぼ全体がモールド樹脂60により封止されているが、放熱板43は、その一部がこのモールド樹脂60から露出しているか、外部の放熱部材と熱的に接続されていることが望ましい。その形態は、上記図15に示される例と同様のものにできる。
(第9実施形態)
図17は、本発明の第9実施形態に係る電子装置の要部における概略断面構成を示す図である。図17に示される構成は、上記図4に示される第2実施形態の電子装置の一部を変形したものであるが、本実施形態は、上記第1実施形態の電子装置にも適用することができる。
上記第1及び第2実施形態では、リードフレーム40における配線基板10、20との接続端部が、導電性接合部材50を介して溝16、26にはめ込まれることにより、配線基板10、20とリードフレーム40との接合がなされている。
ここで、図17に示される本実施形態のように、配線基板10には溝16を設けない部分を設置し、その部分にもリードフレーム40’を導電性接合部材50などを介して電気的にするようにしてもよい。
それによれば、配線基板10、20側において溝の加工ができない箇所にもリードフレーム40’を接続することができる。
(第10実施形態)
図18は、本発明の第10実施形態に係る電子装置S23の概略断面構成を示す図である。本実施形態の電子装置S23は、上記第2実施形態に示した電子装置S2を一部変形したものであり、相違点を中心に述べる。
本電子装置S23においては、配線基板10におけるリードフレーム40との接続面側に、ヒートシンク45を設け、リードフレーム40はヒートシンク45と熱的に接続されており、さらに、ヒートシンク45の一部およびリードフレーム40の一部が露出するように、第1の電子素子30、31、配線基板10、第2の電子素子34、リードフレーム40およびヒートシンク45が、モールド樹脂60により封止されている。
図18に示される例では、リードフレーム40とヒートシンク45とは一体成形されたものとなっていることにより、両者40、45が熱的に接続されている。もちろん、リードフレーム40とヒートシンク45とは別体で、たとえば、かしめや溶接などにより熱的に接続されていてもよい。
そして、ヒートシンク45と配線基板10とは接着剤54を介して熱的に接続され、配線基板10の熱はヒートシンク45を介して逃されるようになっている。なお、本実施形態では、第2の電子素子34と配線基板10とは、図示しない部位にてボンディングワイヤなどにより電気的に接続することができる。
このように、本実施形態によれば、樹脂封止型の電子装置とした場合において、装置S23の放熱性を適切に確保することができ、好ましい。
(他の実施形態)
なお、上記実施形態では、配線基板10、20を主として積層基板からなるものとして説明したが、この配線基板10、20は、厚膜基板、プリント樹脂基板であってもよい。さらに、複数の配線基板を採用する実施形態においては、配線基板を積層基板、厚膜基板、プリント樹脂基板などの種類の異なる基板の組合せとしてもよい。
本発明の第1実施形態に係る電子装置の概略断面構成を示す図である。 上記第1実施形態の電子装置の製造方法を示す工程図である。 本発明の第2実施形態に係る電子装置の概略断面構成を示す図である。 図3のA矢視概略平面図である。 図3のB矢視概略平面図である。 上記第2実施形態の電子装置における回路システムの一例を示すブロック図である。 本発明の第3実施形態に係る電子装置の概略断面構成を示す図である。 図3のC矢視概略平面図である。 上記第3実施形態の電子装置の製造方法を示す工程図である。 図9に続く製造方法を示す工程図である。 本発明の第4実施形態に係る電子装置における要部の概略断面構成を示す図である。 本発明の第5実施形態に係る電子装置の概略断面構成を示す図である。 本発明の第6実施形態に係る電子装置の概略断面構成を示す図である。 本発明の第7実施形態に係る電子装置の概略断面構成を示す図である。 上記第7実施形態において放熱板がモールド樹脂から露出している形態の一例を示す平面図である。 本発明の第8実施形態に係る電子装置の概略断面構成を示す図である。 本発明の第9実施形態に係る電子装置の要部における概略断面構成を示す図である。 本発明の第10実施形態に係る電子装置の概略断面構成を示す図である。
符号の説明
10…配線基板、第1の配線基板、
11、12、13、14、21、22、23、24…セラミック層、
16、26…溝、17…端子、20…第2の配線基板、
30、31…第1の電子素子、34…第2の電子素子、35…ボンディングワイヤ、
40…リード端子としてのリードフレーム、
42…リードフレームの延設部、43…放熱板、45…ヒートシンク、
50…導電性接合部材、70…ケース、70a…ケースにおける対向面、
71…ヒートシンク。

Claims (19)

  1. 積層して配置された第1の配線基板(10)および第2の配線基板(20)と、
    前記第1の配線基板(10)と前記第2の配線基板(20)との間に介在し、前記第1および第2の配線基板(10、20)の間を電気的に接続するリード端子(40)とを備え、
    前記第1および第2の配線基板(10、20)の周辺部には、これら配線基板(10、20)における前記リード端子(40)と接合される面側から当該配線基板の一部が除去されてなる溝(16、26)が形成されており、
    前記配線基板の一部とは、前記配線基板(10、20)における前記リード端子(40)と接合される面に直交する方向における前記配線基板の全部ではなく途中までの部位であり、
    前記溝(16、26)は、前記リード端子(40)における前記配線基板(10、20)との接合部にて、前記リード端子(40)の接合部形状に対応した形状に設けられており、
    前記リード端子(40)における前記第1および第2の配線基板(10、20)との接続端部が、前記導電性接合部材(50)を介して前記溝(16、26)にはめ込まれることにより、前記第1および第2の配線基板(10、20)と前記リード端子(40)との接合がなされていることを特徴とする電子装置。
  2. 積層して配置された第1の配線基板(10)および第2の配線基板(20)と、
    前記第1の配線基板(10)と前記第2の配線基板(20)との間に介在し、前記第1および第2の配線基板(10、20)の間を電気的に接続するリード端子(40)とを備え、
    前記第1および第2の配線基板(10、20)の周辺部には、前記リード端子(40)との接合部に対応した位置に、溝(16、26)が形成されており、
    前記リード端子(40)における前記第1および第2の配線基板(10、20)との接続端部が、前記導電性接合部材(50)を介して前記溝(16、26)にはめ込まれることにより、前記第1および第2の配線基板(10、20)と前記リード端子(40)との接合がなされており、
    前記第1の配線基板(10)および前記第2の配線基板(20)は、複数の層(11〜14、21〜24)が積層されてなる積層基板であり、
    前記溝(16、26)は、前記積層された複数の層(11〜14、21〜24)のうち
    外面側に位置する層(14、24)の一部が除去されたものとして構成されていることを
    特徴とす電子装置。
  3. 前記第1の配線基板(10)および前記第2の配線基板(20)は、複数の層(11〜14、21〜24)が積層されてなる積層基板であり、
    前記溝(16、26)は、前記積層された複数の層(11〜14、21〜24)のうち外面側に位置する層(14、24)の一部が除去されたものとして構成されていることを特徴とする請求項1に記載の電子装置。
  4. 前記第1の配線基板(10)および前記第2の配線基板(20)の少なくとも一方における前記リード端子(40)との接続面には、端子(17)が設けられており、
    前記リード端子(40)の一部は、前記端子(17)まで延びる延設部(42)となっており、
    この延設部(42)と前記端子(17)とが電気的に接続されていることを特徴とする請求項1ないし3のいずれか1つに記載の電子装置。
  5. 前記第1の配線基板(10)と前記第2の配線基板(20)との間には、前記第1および前記第2の配線基板(10、20)と熱的に接続された放熱板(43)が介在しており、
    この放熱板(43)を介して、前記両配線基板(10、20)の放熱が可能になっていることを特徴とする請求項1ないし3のいずれか1つに記載の電子装置。
  6. 第1の電子素子(30、31)が搭載された配線基板(10)と、
    この配線基板(10)に導電性接合部材(50)を介して接合されたリード端子(40)とを備え、
    前記配線基板(10)の周辺部には、前記リード端子(40)との接合部に対応した位置に、溝(16)が形成されており、
    前記リード端子(40)における前記配線基板(10)との接続端部が、前記導電性接合部材(50)を介して前記溝(16)にはめ込まれることにより、前記配線基板(10)と前記リード端子(40)との接合がなされており、
    前記リード端子(40)のうち前記配線基板(10)に接合された面とは反対側の面に、第2の電子素子(34)が搭載されており、
    前記第2の電子素子(34)と前記配線基板(10)とは電気的に接続されていることを特徴とする電子装置。
  7. 前記第2の電子素子(34)と前記配線基板(10)とはボンディングワイヤ(35)を介して電気的に接続されていることを特徴とする請求項に記載の電子装置。
  8. 前記配線基板(10)における前記リード端子(40)との接続面には、端子(17)が設けられており、
    前記リード端子(40)の一部は、前記端子(17)まで延びる延設部(42)となっており、
    この延設部(42)と前記端子(17)とが電気的に接続されていることを特徴とする請求項に記載の電子装置。
  9. 前記配線基板(10)における前記リード端子(40)との接続面には、前記配線基板(10)と熱的に接続された放熱板(43)が介在しており、
    この放熱板(43)を介して、前記配線基板(10)の放熱が可能になっていることを特徴とする請求項に記載の電子装置。
  10. 前記配線基板(10)における前記リード端子(40)との接続面側には、ヒートシンク(45)が設けられており、
    前記リード端子(40)は前記ヒートシンク(45)と熱的に接続されており、
    前記ヒートシンク(45)の一部および前記リード端子(40)の一部が露出するように、前記第1の電子素子(30、31)、前記配線基板(10)、前記第2の電子素子(34)、前記リード端子(40)および前記ヒートシンク(45)が、モールド樹脂(60)により封止されていることを特徴とする請求項に記載の電子装置。
  11. 前記リード端子(40)と前記ヒートシンク(45)とは一体に成形されたものであることを特徴とする請求項10に記載の電子装置。
  12. 前記配線基板(10)は複数の層(11〜14)が積層されてなる積層基板であり、
    前記溝(16)は、前記積層された複数の層(11〜14)のうち外面側に位置する層(14)の一部が除去されたものとして構成されていることを特徴とする請求項ないし11のいずれか1つに記載の電子装置。
  13. 第1の電子素子(30、31)が搭載された第1の配線基板(10)と、
    この第1の配線基板(10)に導電性接合部材(50)を介して接合されたリード端子(40)とを備え、
    前記第1の配線基板(10)の周辺部には、前記第1の配線基板(10)における前記リード端子(40)と接合される面側から当該配線基板の一部が除去されてなる溝(16)が形成されており、
    前記第1の配線基板の一部とは、前記第1の配線基板(10)における前記リード端子(40)と接合される面に直交する方向における前記第1の配線基板の全部ではなく途中までの部位であり、
    前記溝(16)は、前記リード端子(40)における前記第1の配線基板(10)との接合部にて、前記リード端子(40)の接合部形状に対応した形状に設けられており、
    前記リード端子(40)における前記第1の配線基板(10)との接続端部が、前記導電性接合部材(50)を介して前記溝(16)にはめ込まれることにより、前記第1の配線基板(10)と前記リード端子(40)との接合がなされており、
    前記リード端子(40)は、ケース(70)に支持されており、
    前記ケース(70)は前記第1の配線基板(10)と対向する対向面(70a)を有しており、
    前記ケース(70)の対向面(70a)に第2の配線基板(20)が設けられており、
    前記第2の配線基板(20)に第2の電子素子(34)が搭載されており、
    前記第1の配線基板(10)と前記第2の配線基板(20)とは前記リード端子(40)を介して電気的に接続されていることを特徴とする電子装置。
  14. 第1の電子素子(30、31)が搭載された第1の配線基板(10)と、
    この第1の配線基板(10)に導電性接合部材(50)を介して接合されたリード端子(40)とを備え、
    前記第1の配線基板(10)の周辺部には、前記リード端子(40)との接合部に対応した位置に、溝(16)が形成されており、
    前記リード端子(40)における前記第1の配線基板(10)との接続端部が、前記導電性接合部材(50)を介して前記溝(16)にはめ込まれることにより、前記第1の配線基板(10)と前記リード端子(40)との接合がなされており、
    前記リード端子(40)は、ケース(70)に支持されており、
    前記ケース(70)は前記第1の配線基板(10)と対向する対向面(70a)を有しており、
    前記ケース(70)の対向面(70a)に第2の配線基板(20)が設けられており、
    前記第2の配線基板(20)に第2の電子素子(34)が搭載されており、
    前記第1の配線基板(10)と前記第2の配線基板(20)とは前記リード端子(40)を介して電気的に接続されており、
    前記第1の配線基板(10)は複数の層(11〜14)が積層されてなる積層基板であり、
    前記溝(16)は、前記積層された複数の層(11〜14)のうち外面側に位置する層(11)の一部が除去されたものとして構成されていることを特徴とする電子装置。
  15. 前記ケース(70)はヒートシンク(71)を備えており、前記ヒートシンク(71)の一面が前記ケース(70)の対向面(70a)として構成されていることを特徴とする請求項13または14に記載の電子装置。
  16. 前記ケース(70)は樹脂製であり、前記リード端子(40)は前記ケース(70)にインサート成型されることにより一体化されて支持されていることを特徴とする請求項13ないし15のいずれか1つに記載の電子装置。
  17. 前記第2の配線基板(20)と前記リード端子(40)とはボンディングワイヤ(35)を介して電気的に接続されていることを特徴とする請求項13ないし16のいずれか1つに記載の電子装置。
  18. 前記第1の配線基板(10)における前記リード端子(40)との接続面には、端子(17)が設けられており、
    前記リード端子(40)の一部は、前記端子(17)まで延びる延設部(42)となっており、
    この延設部(42)と前記端子(17)とが電気的に接続されていることを特徴とする請求項13または14に記載の電子装置。
  19. 前記第1の配線基板(10)は複数の層(11〜14)が積層されてなる積層基板であり、
    前記溝(16)は、前記積層された複数の層(11〜14)のうち外面側に位置する層(11)の一部が除去されたものとして構成されていることを特徴とする請求項13、15ないし18のいずれか1つに記載の電子装置。
JP2004301406A 2004-01-14 2004-10-15 電子装置 Expired - Fee Related JP4270095B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004301406A JP4270095B2 (ja) 2004-01-14 2004-10-15 電子装置
US11/034,139 US7304370B2 (en) 2004-01-14 2005-01-13 Electronic device having wiring substrate and lead frame
US11/976,503 US7612434B2 (en) 2004-01-14 2007-10-25 Electronic device having wiring substrate and lead frame

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004006684 2004-01-14
JP2004301406A JP4270095B2 (ja) 2004-01-14 2004-10-15 電子装置

Publications (2)

Publication Number Publication Date
JP2005229090A JP2005229090A (ja) 2005-08-25
JP4270095B2 true JP4270095B2 (ja) 2009-05-27

Family

ID=34742184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004301406A Expired - Fee Related JP4270095B2 (ja) 2004-01-14 2004-10-15 電子装置

Country Status (2)

Country Link
US (2) US7304370B2 (ja)
JP (1) JP4270095B2 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856006B2 (en) * 2002-03-28 2005-02-15 Siliconix Taiwan Ltd Encapsulation method and leadframe for leadless semiconductor packages
CN104183591A (zh) * 2005-07-01 2014-12-03 维税-希力康克斯公司 以单个贴装封装实现的完整功率管理系统
EP1909377B1 (en) * 2006-01-16 2017-12-06 Mitsubishi Electric Corporation Drive circuit of motor and outdoor unit of air conditioner
US7687882B2 (en) * 2006-04-14 2010-03-30 Allegro Microsystems, Inc. Methods and apparatus for integrated circuit having multiple dies with at least one on chip capacitor
US7573112B2 (en) * 2006-04-14 2009-08-11 Allegro Microsystems, Inc. Methods and apparatus for sensor having capacitor on chip
JP2007329387A (ja) * 2006-06-09 2007-12-20 Mitsubishi Electric Corp 半導体装置
US20080013298A1 (en) 2006-07-14 2008-01-17 Nirmal Sharma Methods and apparatus for passive attachment of components for integrated circuits
US7659608B2 (en) * 2006-09-15 2010-02-09 Stats Chippac Ltd. Stacked die semiconductor device having circuit tape
JP4879276B2 (ja) * 2006-10-24 2012-02-22 パナソニック株式会社 3次元電子回路装置
JP4329884B2 (ja) * 2007-11-20 2009-09-09 株式会社村田製作所 部品内蔵モジュール
DE102008003790A1 (de) * 2008-01-10 2009-07-16 Robert Bosch Gmbh Elektronisches Bauteil und Verfahren zur Herstellung des elektronischen Bauteils
JP2009253152A (ja) * 2008-04-09 2009-10-29 Asmo Co Ltd 樹脂封止型半導体装置
US8093670B2 (en) 2008-07-24 2012-01-10 Allegro Microsystems, Inc. Methods and apparatus for integrated circuit having on chip capacitor with eddy current reductions
ES2928766T3 (es) * 2010-02-22 2022-11-22 Swiss Tech Enterprise Gmbh Procedimiento para producir un módulo semiconductor
JP2012069764A (ja) 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
US20130105956A1 (en) * 2011-10-31 2013-05-02 Samsung Electro-Mechanics Co., Ltd. Power module package and method for manufacturing the same
US8629539B2 (en) 2012-01-16 2014-01-14 Allegro Microsystems, Llc Methods and apparatus for magnetic sensor having non-conductive die paddle
US9666788B2 (en) 2012-03-20 2017-05-30 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9494660B2 (en) 2012-03-20 2016-11-15 Allegro Microsystems, Llc Integrated circuit package having a split lead frame
US9812588B2 (en) 2012-03-20 2017-11-07 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US10234513B2 (en) 2012-03-20 2019-03-19 Allegro Microsystems, Llc Magnetic field sensor integrated circuit with integral ferromagnetic material
US9012267B2 (en) * 2012-05-23 2015-04-21 Intersil Americas LLC Method of manufacturing a packaged circuit including a lead frame and a laminate substrate
US9411025B2 (en) 2013-04-26 2016-08-09 Allegro Microsystems, Llc Integrated circuit package having a split lead frame and a magnet
DE102013219992A1 (de) * 2013-10-02 2015-04-02 Conti Temic Microelectronic Gmbh Schaltungsvorrichtung und Verfahren zu deren Herstellung
US20160021737A1 (en) * 2014-07-17 2016-01-21 Samsung Electro-Mechanics Co., Ltd. Electric device module and method of manufacturing the same
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
US10411498B2 (en) 2015-10-21 2019-09-10 Allegro Microsystems, Llc Apparatus and methods for extending sensor integrated circuit operation through a power disturbance
US10636765B2 (en) 2017-03-14 2020-04-28 STATS ChipPAC Pte. Ltd. System-in-package with double-sided molding
US10636774B2 (en) 2017-09-06 2020-04-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a 3D integrated system-in-package module
US10978897B2 (en) 2018-04-02 2021-04-13 Allegro Microsystems, Llc Systems and methods for suppressing undesirable voltage supply artifacts
KR102163662B1 (ko) * 2018-12-05 2020-10-08 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
US11069605B2 (en) * 2019-04-30 2021-07-20 Advanced Semiconductor Engineering, Inc. Wiring structure having low and high density stacked structures
US11894347B2 (en) * 2019-08-02 2024-02-06 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11469163B2 (en) * 2019-08-02 2022-10-11 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US10991644B2 (en) 2019-08-22 2021-04-27 Allegro Microsystems, Llc Integrated circuit package having a low profile
JP7388912B2 (ja) * 2019-12-23 2023-11-29 ダイヤゼブラ電機株式会社 イグナイタ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043453A (ja) 1990-04-19 1992-01-08 Ngk Insulators Ltd 半導体装置および半導体装置へのリードフレームの取付方法
JPH05326817A (ja) 1992-05-26 1993-12-10 Hitachi Cable Ltd マルチチップパッケージ
JPH06334059A (ja) 1993-05-20 1994-12-02 Toppan Printing Co Ltd 半導体搭載用基板及びその製造方法
US5540378A (en) * 1993-09-27 1996-07-30 Olin Corporation Method for the assembly of an electronic package
JPH08213531A (ja) 1995-02-02 1996-08-20 Hitachi Ltd 半導体装置
KR100203934B1 (ko) * 1996-02-17 1999-06-15 윤종용 패턴닝된 리드프레임을 이용한 멀티 칩 패키지
KR100285664B1 (ko) * 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
JP2000307027A (ja) 1999-04-23 2000-11-02 Shinko Electric Ind Co Ltd 半導体装置とそれに用いるリードフレーム
JP2001068582A (ja) 1999-08-27 2001-03-16 Hitachi Ltd 半導体装置及びその製造方法
US6559525B2 (en) * 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
JP2001210736A (ja) 2000-01-27 2001-08-03 Kyocera Corp 電子部品搭載用基板およびその製造方法
US6545345B1 (en) * 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
US7652381B2 (en) * 2003-11-13 2010-01-26 Interconnect Portfolio Llc Interconnect system without through-holes

Also Published As

Publication number Publication date
US7304370B2 (en) 2007-12-04
JP2005229090A (ja) 2005-08-25
US7612434B2 (en) 2009-11-03
US20080061410A1 (en) 2008-03-13
US20050151229A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
JP4270095B2 (ja) 電子装置
US10388596B2 (en) Electronic part mounting heat-dissipating substrate
US10192818B2 (en) Electronic part mounting heat-dissipating substrate
JP3547333B2 (ja) 電力変換装置
US8737075B2 (en) Electronic component unit and manufacturing method thereof
US10249558B2 (en) Electronic part mounting heat-dissipating substrate
JP2011249410A (ja) 半導体装置
JPH11204724A (ja) パワーモジュール
JP2002050713A (ja) 半導体装置及び電力変換装置
JP2715934B2 (ja) 多層印刷配線基板装置及びその製造方法
JP6666048B2 (ja) 回路基板装置
JP2021082794A (ja) 電子部品および電子装置
JP4062191B2 (ja) 半導体装置及びその製造方法
JP4527292B2 (ja) 半導体パワーモジュール
JP7528573B2 (ja) 回路構成体
JP4189666B2 (ja) パワーモジュール
WO2018150449A1 (ja) 半導体モジュールおよびその製造方法と、これを備えた駆動装置、電動パワーステアリング装置
JP2004259904A (ja) 電子回路装置の回路基板およびその製造方法
JP2001230370A (ja) 半導体装置の製造方法
JP2003243562A (ja) 樹脂封止基板とその製造方法および該基板中間製品とその製造方法
JP2015002200A (ja) 配線基板とその製造方法および他基板との接続体
JPH08139234A (ja) 半導体装置
JPH05259376A (ja) 半導体装置
JP2535573B2 (ja) プラスチック・ピングリッドアレイの製造方法
JP2525353Y2 (ja) 半導体装置用回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090216

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4270095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees