JPH043453A - 半導体装置および半導体装置へのリードフレームの取付方法 - Google Patents
半導体装置および半導体装置へのリードフレームの取付方法Info
- Publication number
- JPH043453A JPH043453A JP10418290A JP10418290A JPH043453A JP H043453 A JPH043453 A JP H043453A JP 10418290 A JP10418290 A JP 10418290A JP 10418290 A JP10418290 A JP 10418290A JP H043453 A JPH043453 A JP H043453A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- semiconductor device
- parts
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000000919 ceramic Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 12
- 238000005219 brazing Methods 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 abstract description 14
- 230000001105 regulatory effect Effects 0.000 abstract description 2
- 238000005476 soldering Methods 0.000 abstract description 2
- 238000001465 metallisation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はセラミック基板上に半導体チップを搭載した半
導体装置にリードフレームを容易に且つ確実に取り付け
られるようにした半導体装置および半導体装置へのリー
ドフレームの取付方法に関する。
導体装置にリードフレームを容易に且つ確実に取り付け
られるようにした半導体装置および半導体装置へのリー
ドフレームの取付方法に関する。
[従来の技術]
例えば、表面実装用のチップキャリア型の半導体装置に
リードフレームを固定する際には、周知のように、セラ
ミック基板の辺部に形成されているメタライズされた端
子部分に銀ろうを載せ、この銀ろう上にリードフレーム
を構成するリード部分を位置決め固定した後、リード部
分を加熱することによって前記メタライズされた端子部
分とリード部分とが銀ろうによってろう付は固定される
。
リードフレームを固定する際には、周知のように、セラ
ミック基板の辺部に形成されているメタライズされた端
子部分に銀ろうを載せ、この銀ろう上にリードフレーム
を構成するリード部分を位置決め固定した後、リード部
分を加熱することによって前記メタライズされた端子部
分とリード部分とが銀ろうによってろう付は固定される
。
第4図にリードフレームを構成するリード部分がセラミ
ック基板上にろう付は固定された状態を示す。第4図に
おいて、参照符号2はセラミック基板であり、このセラ
ミック基板2のメタライズ部分4上にリードフレーム6
を構成するリード部分8が銀ろう10によってろう付は
固定されている。
ック基板上にろう付は固定された状態を示す。第4図に
おいて、参照符号2はセラミック基板であり、このセラ
ミック基板2のメタライズ部分4上にリードフレーム6
を構成するリード部分8が銀ろう10によってろう付は
固定されている。
[発明が解決しようとする課題]
しかしながら、上記の従来技術に係る半導体装置および
半導体装置へのリードフレームの取付方法では、リード
フレーム6のリード部分8を銀ろう10上に位置決め固
定する際に、IJ −ド部分8が矢印XまたはY方向に
位置ずれが発生する。半導体装置に搭載される部品の高
密度化、セラミック基板2上に形成されるメタライズ配
線の微細化によってリード部分8の位置決めが困難にな
ってきているからである。そして、リード部分8に位置
ずれが発生すると、リード部分8の接合強度が低下する
という問題が発生する。
半導体装置へのリードフレームの取付方法では、リード
フレーム6のリード部分8を銀ろう10上に位置決め固
定する際に、IJ −ド部分8が矢印XまたはY方向に
位置ずれが発生する。半導体装置に搭載される部品の高
密度化、セラミック基板2上に形成されるメタライズ配
線の微細化によってリード部分8の位置決めが困難にな
ってきているからである。そして、リード部分8に位置
ずれが発生すると、リード部分8の接合強度が低下する
という問題が発生する。
本発明は前記の課題を解決するためになされたものであ
って、セラミック基板上に、リード部分に対応するメタ
ライズの施された溝部を形成することにより、リード部
分の位置決約が容易且つ確実になり、しかも位置ずれが
皆無となることからリード部分の接合強度が向上する半
導体装置および半導体装置へのリードフレームの取付方
法を提供することを目的とする。
って、セラミック基板上に、リード部分に対応するメタ
ライズの施された溝部を形成することにより、リード部
分の位置決約が容易且つ確実になり、しかも位置ずれが
皆無となることからリード部分の接合強度が向上する半
導体装置および半導体装置へのリードフレームの取付方
法を提供することを目的とする。
[課題を解決するた約の手段]
前記の課題を解決するために、本発明はセラミック基板
上に半導体チップを搭載する半導体装置において、この
半導体装置を構成するセラミック基板の辺部にリードフ
レームを構成する各リード部分に対応する直方体状の溝
部を備えることを特徴とする。
上に半導体チップを搭載する半導体装置において、この
半導体装置を構成するセラミック基板の辺部にリードフ
レームを構成する各リード部分に対応する直方体状の溝
部を備えることを特徴とする。
また、本発明はセラミック基板の辺部にリードフレーム
を構成する各リード部分の数に対応する直方体状の溝部
を形成する第1の過程と、前記溝部にリードフレームを
構成するリード部分を載置して位置決めする第2の過程
と、位置決めされたリードフレームのリード部分をろう
付けする第3の過程と、 を有することを特徴とする。
を構成する各リード部分の数に対応する直方体状の溝部
を形成する第1の過程と、前記溝部にリードフレームを
構成するリード部分を載置して位置決めする第2の過程
と、位置決めされたリードフレームのリード部分をろう
付けする第3の過程と、 を有することを特徴とする。
[作用]
上記のように構成される本発明の半導体装置では、セラ
ミック基板に直方体状の溝部を有するので、リードフレ
ームを構成する各リード部分をこの溝部内に容易且つ確
実に位置決めすることができるという作用を有する。
ミック基板に直方体状の溝部を有するので、リードフレ
ームを構成する各リード部分をこの溝部内に容易且つ確
実に位置決めすることができるという作用を有する。
また、半導体装置へのリードフレームの取付方法では、
セラミック基板に形成された直方体状の溝部によりリー
ド部分が確実に溝部内に位置決めされた後、ろう付けさ
れるので、リード部分の接合強度が向上する。
セラミック基板に形成された直方体状の溝部によりリー
ド部分が確実に溝部内に位置決めされた後、ろう付けさ
れるので、リード部分の接合強度が向上する。
[実施例]
次に、本発明の一実施例に係る半導体装置および半導体
装置へのリードフレームの取付方法について実施例を挙
げ、添付の図面を参照しながら以下詳細に説明する。
装置へのリードフレームの取付方法について実施例を挙
げ、添付の図面を参照しながら以下詳細に説明する。
第1図において、参照符号20はセラミック基板であり
、このセラミック基板20上にはリードフレーム22が
位置決めして載置される。
、このセラミック基板20上にはリードフレーム22が
位置決めして載置される。
ここで、リードフレーム22はチップキャリアタイプの
リードフレームであり、フレーム部分24とリード部分
26とから構成されている。
リードフレームであり、フレーム部分24とリード部分
26とから構成されている。
一方、セラミック基板20の辺部28にはリードフレー
ム22を構成するリード部分26を載置して位置決めす
るための直方体状の溝部36が各リード部分26に対応
した数だけ設けられている。この直方体状の溝部36は
、第2図に示すように、その底面部36aおよび側面部
36bにニッケルめっき等によるメタライズ部分38a
、38bを有する。
ム22を構成するリード部分26を載置して位置決めす
るための直方体状の溝部36が各リード部分26に対応
した数だけ設けられている。この直方体状の溝部36は
、第2図に示すように、その底面部36aおよび側面部
36bにニッケルめっき等によるメタライズ部分38a
、38bを有する。
なお、メタライズ部分38a、38bは底面部36aに
のみ形成してもよい。また、このような溝部36を形成
する方法としては、溝部36に対応する切欠部をその辺
部に有するグリーンシートと、切欠部のない同形状のグ
リーンシ−トとを重ねて同時焼成して形成する方法とし
てもよく、あるいは−枚のセラミック基板から溝部36
を切削して形成する方法のいずれであってもよい。
のみ形成してもよい。また、このような溝部36を形成
する方法としては、溝部36に対応する切欠部をその辺
部に有するグリーンシートと、切欠部のない同形状のグ
リーンシ−トとを重ねて同時焼成して形成する方法とし
てもよく、あるいは−枚のセラミック基板から溝部36
を切削して形成する方法のいずれであってもよい。
本実施例に係る半導体装置は基本的には以上のように構
成されるものであり、次に、その半導体装置へのリード
フレームの取付方法について説明する。
成されるものであり、次に、その半導体装置へのリード
フレームの取付方法について説明する。
先ず、前記したように、半導体チップを搭載する半導体
装置を構成するセラミック基板20の辺部28にリード
フレーム22を構成する各リード部分26の数に対応す
る直方体状の溝部36を形成する(第1の過程)。
装置を構成するセラミック基板20の辺部28にリード
フレーム22を構成する各リード部分26の数に対応す
る直方体状の溝部36を形成する(第1の過程)。
次に、前記溝部36にこの溝部36の深さD未満の深さ
d(第2図参照)までろう付は用のろうを充填する。
d(第2図参照)までろう付は用のろうを充填する。
次いで、ろうが充填された溝部36にリードフレーム2
2を構成するリード部分26を載置して位置決めする(
第2の過程)。この場合、リード部分26は、第2図に
示すように、深さが(D−d)であるろう(図示せず)
上に位置決めされることになるので、リード部分26は
深さが(D−d)になった側面部36bによって規制さ
れて溝36内に容易且つ確実に位置決約される。
2を構成するリード部分26を載置して位置決めする(
第2の過程)。この場合、リード部分26は、第2図に
示すように、深さが(D−d)であるろう(図示せず)
上に位置決めされることになるので、リード部分26は
深さが(D−d)になった側面部36bによって規制さ
れて溝36内に容易且つ確実に位置決約される。
次いで、位置決めされたリードフレーム22のリード部
分26を加熱してろう付けする(第3の過程)。
分26を加熱してろう付けする(第3の過程)。
なお、溝部36にリードフレーム22を構成するリード
部分26を載置して位置決めした(第2の過程)後に銀
ろうの充填を行い、リードフレーム22のリード部分2
6を加熱してろう付けする(第3の過程)ことで、銀ろ
う深さdが溝部36の深さD以上となってもかまわない
。
部分26を載置して位置決めした(第2の過程)後に銀
ろうの充填を行い、リードフレーム22のリード部分2
6を加熱してろう付けする(第3の過程)ことで、銀ろ
う深さdが溝部36の深さD以上となってもかまわない
。
これによって、第3図に示すように、ろう40が充填さ
れた溝部36内にリードフレーム22を構成するリード
部分26をろう付けすることが可能となる。
れた溝部36内にリードフレーム22を構成するリード
部分26をろう付けすることが可能となる。
この場合、本実施例によれば、リード部分26をろうが
充填された溝部36内に容易に且つ確実に位置決めする
ことができるので、リード部分26の位置ずれが発生せ
ず、従って、リード部分26の位置ずれに起因するリー
ド接合強度が低下することはない。
充填された溝部36内に容易に且つ確実に位置決めする
ことができるので、リード部分26の位置ずれが発生せ
ず、従って、リード部分26の位置ずれに起因するリー
ド接合強度が低下することはない。
[発明の効果]
上記実施例から明らかなように、本発明の半導体装置で
は、セラミック基板に直方体状の溝部を有するので、リ
ードフレームを構成する各リード部分をこの溝部内に容
易に且つ確実に位置決めすることができ、接合強度が向
上するという効果を有する。
は、セラミック基板に直方体状の溝部を有するので、リ
ードフレームを構成する各リード部分をこの溝部内に容
易に且つ確実に位置決めすることができ、接合強度が向
上するという効果を有する。
また、半導体装置へのリードフレームの取付方法では、
セラミック基板に形成された直方体状の溝部によりリー
ド部分が確実に溝部内に位置決めされた後、ろう付けさ
れるので、リード部分の接合強度が向上するという効果
を有する。
セラミック基板に形成された直方体状の溝部によりリー
ド部分が確実に溝部内に位置決めされた後、ろう付けさ
れるので、リード部分の接合強度が向上するという効果
を有する。
第1図はセラミック基板とリードフレームとの対応関係
を示す説明図、 第2図は本発明の一実施例に係る溝部を示す一部断面説
明図、 第3図は溝部内のろう上にリードフレームが位置決めさ
れ、そのリードフレームがろう付けされた後の状態を示
す一部断面説明図、第4図は従来技術に係るリードフレ
ームがろう付けされた後の状態を示す一部断面説明図で
ある。
を示す説明図、 第2図は本発明の一実施例に係る溝部を示す一部断面説
明図、 第3図は溝部内のろう上にリードフレームが位置決めさ
れ、そのリードフレームがろう付けされた後の状態を示
す一部断面説明図、第4図は従来技術に係るリードフレ
ームがろう付けされた後の状態を示す一部断面説明図で
ある。
20・・・セラミック基板
22・・・リードフレーム
24・・・フレーム部分
26・・・リード部分
28・・・辺部
36・・・溝部
(他2名)
Claims (2)
- (1)セラミック基板上に半導体チップを搭載する半導
体装置において、この半導体装置を構成するセラミック
基板の辺部にリードフレームを構成する各リード部分に
対応する直方体状の溝部を備えることを特徴とする半導
体装置。 - (2)セラミック基板の辺部にリードフレームを構成す
る各リード部分の数に対応する直方体状の溝部を形成す
る第1の過程と、 前記溝部にリードフレームを構成するリード部分を載置
して位置決めする第2の過程と、位置決めされたリード
フレームのリード部分をろう付けする第3の過程と、 を有する半導体装置へのリードフレームの取付方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10418290A JPH043453A (ja) | 1990-04-19 | 1990-04-19 | 半導体装置および半導体装置へのリードフレームの取付方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10418290A JPH043453A (ja) | 1990-04-19 | 1990-04-19 | 半導体装置および半導体装置へのリードフレームの取付方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH043453A true JPH043453A (ja) | 1992-01-08 |
Family
ID=14373859
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10418290A Pending JPH043453A (ja) | 1990-04-19 | 1990-04-19 | 半導体装置および半導体装置へのリードフレームの取付方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH043453A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7304370B2 (en) | 2004-01-14 | 2007-12-04 | Denso Corporation | Electronic device having wiring substrate and lead frame |
JP2013074048A (ja) * | 2011-09-27 | 2013-04-22 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS561550A (en) * | 1979-06-20 | 1981-01-09 | Toshiba Corp | Semiconductor device |
JPS61147556A (ja) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | 半導体装置のガラス封止パツケ−ジ |
-
1990
- 1990-04-19 JP JP10418290A patent/JPH043453A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS561550A (en) * | 1979-06-20 | 1981-01-09 | Toshiba Corp | Semiconductor device |
JPS61147556A (ja) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | 半導体装置のガラス封止パツケ−ジ |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7304370B2 (en) | 2004-01-14 | 2007-12-04 | Denso Corporation | Electronic device having wiring substrate and lead frame |
US7612434B2 (en) | 2004-01-14 | 2009-11-03 | Denso Corporation | Electronic device having wiring substrate and lead frame |
JP2013074048A (ja) * | 2011-09-27 | 2013-04-22 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
GB2028584A (en) | Mounting and connector unit | |
US5079835A (en) | Method of forming a carrierless surface mounted integrated circuit die | |
GB2144907A (en) | Mounting integrated circuit devices | |
JPH03248541A (ja) | 半導体パッケージ | |
US4271426A (en) | Leaded mounting and connector unit for an electronic device | |
JPH043453A (ja) | 半導体装置および半導体装置へのリードフレームの取付方法 | |
JPH02111085A (ja) | 強磁性磁気抵抗素子 | |
JPH0368157A (ja) | 高周波用厚膜集積回路装置 | |
JPH04118987A (ja) | チップ部品の実装方法 | |
JPS60254646A (ja) | 半導体装置 | |
JPH03283558A (ja) | 半導体装置へのリードフレームの取付方法 | |
JPH03257990A (ja) | 混成集積回路基板の実装方法 | |
JPH0364876A (ja) | 電子部品のリード端子取付方法 | |
JPS63283051A (ja) | 混成集積回路装置用基板 | |
JPH0378288A (ja) | 半導体装置 | |
JPS634690A (ja) | 厚膜混成集積回路基板 | |
JPH03215964A (ja) | 半導体パッケージ及びその装着基板 | |
JPS61152046A (ja) | 半導体装置 | |
EP0092019A3 (en) | Improved semiconductor package | |
JPH0314292A (ja) | 高密度実装モジュールの製造方法 | |
JPH07326705A (ja) | 電子部品およびこれを利用した実装方法 | |
JPS6235695A (ja) | 両面実装部品の半田付け方法 | |
JPS58196091A (ja) | 混成集積回路の製造方法 | |
JPS6350865B2 (ja) |