JP2021082794A - 電子部品および電子装置 - Google Patents

電子部品および電子装置 Download PDF

Info

Publication number
JP2021082794A
JP2021082794A JP2019211726A JP2019211726A JP2021082794A JP 2021082794 A JP2021082794 A JP 2021082794A JP 2019211726 A JP2019211726 A JP 2019211726A JP 2019211726 A JP2019211726 A JP 2019211726A JP 2021082794 A JP2021082794 A JP 2021082794A
Authority
JP
Japan
Prior art keywords
voltage side
lead frame
island portion
semiconductor chip
mold resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019211726A
Other languages
English (en)
Inventor
圭太郎 中間
Keitaro Nakama
圭太郎 中間
荒木 誠
Makoto Araki
誠 荒木
祐紀 眞田
Yuki Sanada
祐紀 眞田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019211726A priority Critical patent/JP2021082794A/ja
Publication of JP2021082794A publication Critical patent/JP2021082794A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Abstract

【課題】放熱性の向上を図ることのできる電子部品を提供する。【解決手段】被実装部材100の第1電圧側領域110と接続される第1リードフレーム20と、被実装部材100の第2電圧側領域120と接続される第2リードフレーム30と、第1リードフレーム100に配置される第1半導体チップ40と、第2リードフレーム30に配置される第2半導体チップ50と、第1リードフレーム20および第2リードフレーム30の一部を露出させつつ、第1リードフレーム20、第2リードフレーム30、第1半導体チップ40、および第2半導体チップ50を一体的に封止するモールド樹脂70と、を備える。そして、モールド樹脂70内に、第1リードフレーム20および第2リードフレーム30と熱的に接続され、モールド樹脂70よりも熱伝導率が高い材料であって、絶縁材料で構成された絶縁熱伝導部材80を配置する。【選択図】図3

Description

本発明は、半導体チップがモールド樹脂で封止された電子部品および電子装置に関するものである。
従来より、高電圧側の部品と接続される高電圧側半導体チップと、低電圧側の部品と接続される低電圧側半導体チップとを備え、これらの半導体チップをモールド樹脂で一体的に封止した電子部品が提案されている(例えば、特許文献1参照)。具体的には、この電子部品では、各半導体チップは、セラミック基板等に搭載されており、半導体チップで発生した熱がセラミック基板を介して外部へ放出されるようにしている。
特開2002−246515号公報
ところで、この電子部品は、被実装部材としてのプリント基板に配置されることで電子装置を構成する。この場合、プリント基板は、高電圧側の配線パターン等が形成されている領域が高電圧側領域とされ、低電圧側の配線パターン等が形成されている領域が低電圧側領域とされる。そして、電子部品は、高電圧側半導体チップが高電圧側領域と接続され、低電圧側半導体チップが低電圧側領域と接続されるように、プリント基板に配置される。
しかしながら、このような電子装置では、被実装部材のうちの高電圧側領域は、低電圧側領域よりも高温になり易い。このため、高電圧側半導体チップで発生した熱が効率的に放熱され難い可能性がある。
本発明は上記点に鑑み、放熱性の向上を図ることのできる電子部品および電子装置を提供することを目的とする。
上記目的を達成するための請求項1に記載の発明は、被実装部材(100)における第1電圧側領域(110)に接続されると共に第1電圧側領域より低電圧領域となる第2電圧側領域(120)に接続される電子部品であって、被実装部材の第1電圧側領域と接続される第1リードフレーム(20)と、被実装部材の第2電圧側領域と接続される第2リードフレーム(30)と、第1リードフレームに配置されて第1リードフレームと電気的、熱的に接続される第1半導体チップ(40)と、第2リードフレームに配置されて第2リードフレームと電気的、熱的に接続される第2半導体チップ(50)と、第1リードフレームおよび第2リードフレームの一部を露出させつつ、第1リードフレーム、第2リードフレーム、第1半導体チップ、および第2半導体チップを一体的に封止するモールド樹脂(70)と、を備え、モールド樹脂内には、第1リードフレームおよび第2リードフレームと熱的に接続され、モールド樹脂よりも熱伝導率が高い材料であって、絶縁材料で構成された絶縁熱伝導部材(80)が配置されている。
これによれば、第1リードフレームと第2リードフレームとが絶縁熱伝導部材によって熱的に接続されている。このため、第1半導体チップで発生した熱は、絶縁熱伝導部材を介して第2リードフレームから放熱される。したがって、第1半導体チップに発生する熱を効率的に放熱できる。これにより、放熱性の向上を図ることができる。
また、請求項10では、請求項1ないし9のいずれか1つに記載の電子部品(10)と、電子部品が配置される被実装部材と、を備え、被実装部材のうちの電子部品側の一面(100a)には、第1リードフレームが接続される第1電圧側領域と、第2リードフレームが接続される第2電圧側領域との間に位置する絶縁領域(130)に凹部(131)が形成されている。
これによれば、高電圧側領域と低電圧側領域との絶縁性を向上しつつ、第1半導体チップに発生する熱を効率的に放熱できる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第1実施形態における電子装置の断面図である。 第1実施形態における図1とは別断面の電子装置の断面図である。 図1および図2に示す電子部品の平面図である。 第2実施形態における電子装置の断面図である。 図4に示す電子部品の平面図である。 第3実施形態における電子装置の断面図である。 第3実施形態の変形例における電子装置の断面図である。 第4実施形態における電子装置の断面図である。 図8に示す電子部品の平面図である。 第5実施形態における電子部品の平面図である。 第6実施形態における電子装置の断面図である。 第6実施形態における図11とは別断面の電子装置の断面図である。 図11および図12に示す電子部品の平面図である。 第7実施形態における電子装置の断面図である。 第7実施形態における図14とは別断面の電子装置の断面図である。 第8実施形態における電子装置の断面図である。 第8実施形態における図16とは別断面の電子装置の断面図である。 図16および図17に示す電子部品の平面図である。 第9実施形態における電子装置の断面図である。 第10実施形態における電子装置の断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
第1実施形態について、図面を参照しつつ説明する。なお、本実施形態の電子装置は、例えば、大出力モータ用インバータ等、制御信号系よりも高い電圧で駆動信号を受け取る部品を駆動制御するための電子装置として適用されると好適である。
本実施形態の電子装置1は、図1および図2に示されるように、電子部品10が被実装部材としてのプリント基板100にはんだ140を介して配置されることで構成されている。なお、本実施形態のプリント基板100は、具体的には後述するが、高電圧側の部品を駆動するための配線パターン等が形成された高電圧側領域110と、低電圧側の部品を駆動するための配線パターン等が形成された低電圧側領域120とが混在した状態となっている。つまり、プリント基板100は、高電圧が印加される高電圧側領域110と、高電圧側領域110よりも低電圧が印加される低電圧側領域120とが混在した状態となっている。そして、高電圧側領域110と低電圧側領域120との間の部分は、高電圧側領域110と低電圧側領域120との絶縁性を確保するための絶縁領域130となっている。また、本実施形態では、高電圧側領域110が第1電圧側領域に相当し、低電圧側領域120が第2電圧側領域に相当している。
まず、本実施形態の電子部品10の構成について、図1〜図3を参照しつつ説明する。なお、図1中の電子部品10は、図3中のI−I線に沿った断面に相当し、図2中の電子部品10は、図3中のII−II線に沿った断面に相当している。また、図3は、電子部品10の平面図であるが、理解をし易くするため、後述するモールド樹脂70を破線で示し、モールド樹脂70内に配置される高電圧側リードフレーム20等を実線で示している。なお、後述する図3に相当する他の図においても、理解をし易くするため、モールド樹脂70を破線で示し、モールド樹脂70内に配置される高電圧側リードフレーム20等を実線で示している。
電子部品10は、高電圧側リードフレーム20、低電圧側リードフレーム30、高電圧側半導体チップ40、低電圧側半導体チップ50、ボンディングワイヤ61〜63、モールド樹脂70、絶縁熱伝導部材80等を有する構成とされている。
高電圧側リードフレーム20は、高電圧側アイランド部21および高電圧側端子部22を有している。低電圧側リードフレーム30は、低電圧側アイランド部31および低電圧側端子部32を有している。このような高電圧側リードフレーム20および低電圧側リードフレーム30は、例えば、銅、42アロイ等の金属材料を用いて構成される1枚の金属板がプレス打ち抜き等されることによって形成されている。
なお、高電圧側アイランド部21、高電圧側端子部22、低電圧側アイランド部31、および低電圧側端子部32は、後述するモールド樹脂70で封止される前はタイバー等によって一体化されており、モールド樹脂70で封止された後にカットされることで分離される。また、本実施形態では、高電圧側リードフレーム20が第1リードフレームに相当し、高電圧側アイランド部21が第1アイランド部に相当し、高電圧側端子部22が第1端子部に相当する。同様に、本実施形態では、低電圧側リードフレーム30が第2リードフレームに相当し、低電圧側アイランド部31が第2アイランド部に相当し、低電圧側端子部32が第2端子部に相当する。
高電圧側アイランド部21および低電圧側アイランド部31は、本実施形態では、それぞれ一面211、311および一面211、311と反対側の他面212、312を有する四角形板状となる部分を備えている。高電圧側端子部22および低電圧側端子部32は、短冊状とされており、それぞれ高電圧側アイランド部21および低電圧側アイランド部31の近傍に配置されている。
具体的には、高電圧側アイランド部21と低電圧側アイランド部31は、隣合うように配置されている。本実施形態では、高電圧側アイランド部21および低電圧側アイランド部31は、厚さが等しくされており、それぞれの一面211、311が同一平面上に位置するように配置されている。
そして、高電圧側端子部22は、高電圧側アイランド部21を挟んで低電圧側アイランド部31と反対側に配置されている。低電圧側端子部32は、低電圧側アイランド部31を挟んで高電圧側アイランド部21と反対側に配置されている。つまり、高電圧側端子部22および低電圧側端子部32は、高電圧側アイランド部21および低電圧側アイランド部31を挟むように配置されている。
高電圧側半導体チップ40および低電圧側半導体チップ50は、一般的な半導体製造プロセスによって形成された半導体素子を有する構成とされている。例えば、高電圧側半導体チップ40および低電圧側半導体チップ50は、MOSFET(Metal Oxide Semiconductor Field Effect Transistorの略)、ダイオード等の能動素子、インダクタ(すなわち、トランス)、キャパシタ(すなわち、コンデンサ)等の受動素子のいずれか、または複数が形成されて構成されている。そして、高電圧側半導体チップ40は、高電圧側アイランド部21の一面211上に接合部材41を介して配置され、高電圧側アイランド部21と熱的に接続されている。低電圧側半導体チップ50は、低電圧側アイランド部31の一面311上に接合部材51を介して配置され、低電圧側アイランド部31と熱的に接続されている。
なお、高電圧側半導体チップ40の基準電位となるグランドと、低電圧側半導体チップ50の基準電位となるグランドは、それぞれ分離された状態で用いられる。例えば、高電圧半導体チップ40は車載部品としてのアクチュエー等とグランドを共有する等した状態、低電圧側半導体チップ50は車載部品としてのマイコン等とグランドを共有する等した状態で用いられる。また、本実施形態では、高電圧側半導体チップ40が第1半導体チップに相当し、低電圧側半導体チップ50が第2半導体チップに相当している。接合部材41、51は、例えば、はんだ、銀ペースト、導電性接着剤等が用いられる。
また、高電圧側半導体チップ40および低電圧側半導体チップ50には、図示しない電極パッドが形成されている。そして、高電圧側半導体チップ40と低電圧側半導体チップ50は、ボンディングワイヤ61を介して電気的に接続されている。高電圧側半導体チップ40は、高電圧側端子部22とボンディングワイヤ62を介して電気的に接続されている。低電圧側半導体チップ50は、低電圧側端子部32とボンディングワイヤ63を介して電気的に接続されている。
モールド樹脂70は、例えば、エポキシ樹脂等で構成されている。そして、モールド樹脂70は、高電圧側端子部22、低電圧側端子部32の一部を露出させつつ、高電圧側半導体チップ40、低電圧側半導体チップ50、高電圧側アイランド部21、低電圧側アイランド部31、高電圧側端子部22、低電圧側端子部32を一体的に封止するように形成されている。
具体的には、このようなモールド樹脂70は、例えば、金型を用いたコンプレッション成形やトランスファー成形等で形成される。本実施形態のモールド樹脂70は、高電圧側アイランド部21の一面211および低電圧側アイランド部31の一面311と対向する一面71、高電圧側アイランド部21の他面212および低電圧側アイランド部31の他面312と対向する他面72、一面71と他面72とを繋ぐ側面73を有する略直方体状とされている。そして、モールド樹脂70は、高電圧側端子部22および低電圧側端子部32が側面73から露出するように形成されている。
また、モールド樹脂70内には、高電圧側リードフレーム20および低電圧側リードフレーム30と熱的に接続される絶縁熱伝導部材80が配置されている。絶縁熱伝導部材80は、モールド樹脂70よりも熱伝導率が高い絶縁材料で構成されており、本実施形態では、セラミックス板等で構成されている。そして、本実施形態の絶縁熱伝導部材80は、高電圧側アイランド部21の一面211と接合部材81を介して接続されていると共に、低電圧側アイランド部31の一面311と接合部材81を介して接続されている。
さらに詳しくは、本実施形態では、絶縁熱伝導部材80は、2つ備えられている。そして、各絶縁熱伝導部材80は、モールド樹脂70の一面71に対する法線方向(以下では、単に法線方向ともいう)から視たとき、図3に示されるように、高電圧側半導体チップ40を挟むように高電圧側アイランド部21の一面211と接続されていると共に、低電圧側半導体チップ50を挟むように低電圧側アイランド部31の一面311に接続されている。なお、接合部材81は、モールド樹脂70よりも熱伝導率が高いものが用いられ、例えば、アクリル系接着剤が用いられる。
以上が本実施形態における電子部品10の構成である。
プリント基板100は、図1および図2に示されるように、一面100a側に、銅やアルミニウム等で構成される図示しない高電圧側ランド111および低電圧側ランド121が形成されている。そして、プリント基板100は、高電圧側ランド111や当該高電圧側ランド111と電気的に接続される図示しない配線パターン等が形成される領域が高電圧側領域110とされ、低電圧側ランド121や当該低電圧側ランドと電気的に接続される図示しない配線パターン等が形成される領域が低電圧側領域120とされている。
また、高電圧側領域110と低電圧側領域120との間の領域は、高電圧側領域110と低電圧側領域120との絶縁性を確保するための絶縁領域130とされ、ランドや配線パターン等が形成されない領域とされている。
そして、電子部品10は、モールド樹脂70の他面72がプリント基板100の一面100aと対向する状態でプリント基板100の一面100a上に配置されている。具体的には、電子部品10は、モールド樹脂70から露出する高電圧側端子部22が高電圧側ランド111とはんだ140を介して接続され、モールド樹脂70から露出する低電圧側端子部32が低電圧側ランド121とはんだ140を介して接続されるように配置されている。
以上が本実施形態の電子装置1の構成である。このような電子装置1では、高電圧側半導体チップ40および低電圧側半導体チップ50がそれぞれ発熱する。また、プリント基板100における高電圧側領域110は、低電圧側領域120よりも高温となっている。この場合、本実施形態では、高電圧側リードフレーム20と低電圧側リードフレーム30とが絶縁熱伝導部材80によって熱的に接続されている。このため、高電圧側半導体チップ40で発生した熱は、図2中の矢印Aに示されるように、絶縁熱伝導部材80を介して低電圧側リードフレーム30からプリント基板100へ放熱される。したがって、高電圧側半導体チップ40に発生する熱を効率的に放熱でき、放熱性の向上を図ることができる。なお、低電圧側半導体チップ50で発生した熱も低電圧側リードフレーム30からプリント基板100へ放熱される。
以上説明したように、本実施形態では、高電圧側リードフレーム20と低電圧側リードフレーム30とが絶縁熱伝導部材80によって熱的に接続されている。このため、高電圧側半導体チップ40で発生した熱は、絶縁熱伝導部材80を介して低電圧側リードフレーム30からプリント基板100へ放熱される。したがって、高電圧側半導体チップ40に発生する熱を効率的に放熱でき、放熱性の向上を図ることができる。
また、絶縁熱伝導部材80は、高電圧側リードフレーム20および低電圧側リードフレーム30とモールド樹脂70よりも熱伝導率の高い接合部材81を介して直接接続されている。このため、絶縁熱伝導部材80と、高電圧側リードフレーム20および低電圧側リードフレーム30とが離れて配置され、絶縁熱伝導部材80と、高電圧側リードフレーム20および低電圧側リードフレーム30との間にモールド樹脂70が存在する場合と比較して、高電圧側リードフレーム20から絶縁熱伝導部材80へ伝熱し易くなる。したがって、さらに放熱性の向上を図ることができる。
また、絶縁熱伝導部材80は、高電圧側リードフレーム20(すなわち、高電圧側アイランド部21)および低電圧側リードフレーム30(すなわち、低電圧側アイランド部31)と接合部材81を介して機械的にも接続されている。このため、例えば、高電圧側アイランド部21と低電圧側アイランド部31とが機械的に接続されていない場合と比較して、搬送時等に高電圧側アイランド部21と低電圧側アイランド部31の高さ関係が相対的に変位することを抑制でき、ボンディングワイヤ61が切断される等の不具合が発生することを抑制できる。
(第2実施形態)
第2実施形態について説明する。本実施形態は、第1実施形態に対し、絶縁熱伝導部材80の配置場所を変更したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
本実施形態の電子部品10では、図4および図5に示されるように、絶縁熱伝導部材80は、高電圧側アイランド部21の他面212および低電圧側アイランド部31の他面312を接続するように、接合部材81を介して配置されている。なお、図4は、図5中のIV−IV線に沿った断面に相当している。
このように、絶縁熱伝導部材80を高電圧側アイランド部21の他面212と低電圧側アイランド部31の他面312とを接続するように配置しても、上記第1実施形態と同様の効果を得ることができる。また、絶縁熱伝導部材80を高電圧側アイランド部21の他面212と低電圧側アイランド部31の他面312とを接続するように配置する場合、高電圧側半導体チップ40および低電圧側半導体チップ50が配置される領域が存在しないため、上記第1実施形態よりも絶縁熱伝導部材80を大きくすることができる。したがって、さらに高電圧側半導体チップ40の熱を低電圧側リードフレーム30へと伝達し易くなり、さらに放熱性の向上を図ることができる。
(第3実施形態)
第3実施形態について説明する。本実施形態は、第2実施形態に対し、絶縁熱伝導部材80の配置方法を変更したものである。その他に関しては、第2実施形態と同様であるため、ここでは説明を省略する。
本実施形態の電子部品10では、図6に示されるように、絶縁熱伝導部材80は、低電圧側アイランド部31の他面312から離れて配置されている。つまり、本実施形態では、絶縁熱伝導部材80は、高電圧側アイランド部21の他面212のみと機械的に接続されている。但し、絶縁熱伝導部材80は、低電圧側アイランド部31と熱的には接続されている。なお、図6は、図5中のIV−IV線に沿った断面に相当する。
このように、絶縁熱伝導部材80が低電圧側アイランド部31の他面212から離れた構成としても、絶縁熱伝導部材80が低電圧側アイランド部31と熱的に接続されていれば、上記第2実施形態と同様の効果を得ることができる。また、このように絶縁熱伝導部材80が低電圧側アイランド部31の他面312から離れた構成とする場合、高精度な位置合わせ等が不要となり、製造工程の簡略化を図ることができる。さらに、絶縁熱伝導部材80が低電圧側アイランド部31の他面312から離れた構成とする場合、接合部材81を配置しなくてよいため、部品点数の削減を図ることもできる。
(第3実施形態の変形例)
第3実施形態の変形例について説明する。上記第3実施形態において、絶縁熱伝導部材80は、図7に示されるように、高電圧側アイランド部21の他面212および低電圧側アイランド部31の他面312の両方から離れるように配置されていてもよい。なお、図7は、図5中のIV−IV線に沿った断面に相当する。
このように絶縁熱伝導部材80を配置しても、絶縁熱伝導部材80が高電圧側アイランド部21および低電圧側アイランド部31と熱的に接続されることにより、上記第3実施形態と同様の効果を得ることができる。
また、特に図示しないが、絶縁熱伝導部材80は、低電圧側アイランド部31の他面312と接合部材81を介して接続されると共に、高電圧側アイランド部21の他面212と離れるように配置されていてもよい。さらに、上記第1実施形態と組み合わせ、絶縁熱伝導部材80は、高電圧側アイランド部21の一面211側および低電圧側アイランド部31の一面311側に配置されており、高電圧側アイランド部21の一面211側および低電圧側アイランド部31の一面311の少なくとも一方と離れて配置されていてもよい。
なお、第3実施形態や第3実施形態の変形例のように、絶縁熱伝導部材80が低電圧側アイランド部31および高電圧側アイランド部21のうちの少なくとも一方から離れるように配置する場合、以下の構成とすることが好ましい。すなわち、絶縁熱伝導部材80が低電圧側アイランド部31および高電圧側アイランド部21のうちの少なくとも一方から離れたとしても、絶縁熱伝導部材80は、低電圧側アイランド部31および高電圧側アイランド部21との熱的な接続が十分に確保されることが望ましい。このため、絶縁熱伝導部材80は、低電圧側アイランド部31と離れて配置される場合には、モールド樹脂70の法線方向から視たとき、低電圧側アイランド部31と重複する部分を有する構成とされることが好ましい。また、絶縁熱伝導部材80は、高電圧側アイランド部21と離れて配置される場合には、モールド樹脂70の法線方向から視たとき、高電圧側アイランド部21と重複する部分を有する構成とされることが好ましい。
(第4実施形態)
第4実施形態について説明する。本実施形態は、第1実施形態に対し、絶縁熱伝導部材80の構成を変更したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
本実施形態の電子部品10は、図8および図9に示されるように、絶縁熱伝導部材80は、高電圧側アイランド部21と低電圧側アイランド部31の間に配置されている。なお、本実施形態の絶縁熱伝導部材80は、モールド樹脂70よりも熱伝導率が高く、かつ絶縁材料で構成されるものが用いられ、例えば、アクリル系接着剤が用いられる。
そして、高電圧側アイランド部21と低電圧側アイランド部31とは、絶縁熱伝導部材80によって熱的に接続されていると共に機械的に接続されている。
このように、絶縁熱伝導部材80を高電圧側アイランド部21と低電圧側アイランド部31との間に配置するようにしても、上記第1実施形態と同様の効果を得ることができる。
(第5実施形態)
第5実施形態について説明する。本実施形態は、第1実施形態に対し、絶縁熱伝導部材80の構成を変更したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
本実施形態の電子部品10は、図10に示されるように、高電圧側リードフレーム20は、第1高電圧側リードフレーム20aと第2高電圧側リードフレーム20bとに分割されている。第1高電圧側リードフレーム20aは、第1高電圧側アイランド部21aおよび第1高電圧側端子部22aを有する構成とされている。第2高電圧側リードフレーム20bは、第2高電圧側アイランド部21bおよび第2高電圧側端子部22bを有する構成とされている。
そして、第1高電圧側アイランド部21a上および第2高電圧側アイランド部21b上には、それぞれ高電圧側半導体チップ40が配置されており、各高電圧側半導体チップ40は、ボンディングワイヤ64を介して接続されている。また、低電圧側アイランド部31上には、2つの低電圧側半導体チップ50が配置されている。
このように、高電圧側半導体チップ40の数、低電圧側半導体チップ50の数、高電圧側リードフレーム20の数等を適宜変更しても、上記第1実施形態と同様の効果を得ることができる。
また、本実施形態では、第1高電圧側リードフレーム20aと第2高電圧側リードフレーム20bとを備えている。そして、第1高電圧側アイランド部21a上および第2高電圧側アイランド部21b上にそれぞれ高電圧側半導体チップ40が配置されている。また、高電圧側領域110は、低電圧側領域120と比較すると、サージ電圧によってグランドが変動し易い。このため、高電圧側半導体チップ40を複数備える場合には、本実施形態のように、高電圧側リードフレーム20を第1高電圧側リードフレーム20aと第2高電圧側リードフレーム20bとに分割すると共にそれぞれに高電圧側半導体チップ40を配置することにより、例えば、共通の高電圧側リードフレーム20に2個の高電圧側半導体チップ40を配置する場合と比較して、一方の高電圧側半導体チップ40に印加されたサージが他方の高電圧側半導体チップ40に印加され難くできる。
なお、上記では、高電圧側リードフレーム20を分割する例について説明したが、低電圧側リードフレーム30を分割するようにしてもよい。また、高電圧側リードフレーム20および低電圧側リードフレーム30を分割せず、高電圧側半導体チップ40および低電圧側半導体チップ50の数のみを変更するようにしてもよい。
(第6実施形態)
第6実施形態について説明する。本実施形態は、第1実施形態に対し、絶縁熱伝導部材80を配置する場所を変更したものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
本実施形態の電子部品10は、図11〜図13に示されるように、高電圧側アイランド部21と低電圧側アイランド部31とは、各一面211、311が同一平面上に配置されていない。つまり、高電圧側アイランド部21と低電圧側アイランド部31とは、異なる高さに配置されている。本実施形態では、高電圧側アイランド部21が低電圧側アイランド部31よりもモールド樹脂70の他面72側に位置するように配置されている。
なお、本実施形態では、高電圧側アイランド部21は、低電圧側アイランド部31よりもモールド樹脂70の他面72側に位置するように配置されているが、他面212がモールド樹脂70で封止されている。また、図11中の電子部品10は、図13中のXI−XI線に沿った断面に相当し、図12中の電子部品10は、図3中のXII−XII線に沿った断面に相当している。
そして、絶縁熱伝導部材80は、高電圧側アイランド部21の一面211と接合部材81を介して接続されていると共に、低電圧側アイランド部31の他面312と接合部材81を介して接続されている。
このように、絶縁熱伝導部材80を配置する場所を変更しても、上記第1実施形態と同様の効果を得ることができる。なお、上記では、絶縁熱伝導部材80は、高電圧側アイランド部21の一面211と接合部材81を介して接続されていると共に、低電圧側アイランド部31の他面312と接合部材81を介して接続されている例について説明したが、次の構成としてもよい。すなわち、絶縁熱伝導部材80は、高電圧側アイランド部21の一面211側に配置されると共に、低電圧側アイランド部31の他面312側に配置され、高電圧側アイランド部21および低電圧側アイランド部31の少なくとも一方と離れていてもよい。つまり、本実施形態に上記第3実施形態の構成を組み合わせてもよい。さらに、特に図示しないが、低電圧側アイランド部31が高電圧側アイランド部21よりもモールド樹脂70の他面72側に位置するようにしてもよい。
(第7実施形態)
第7実施形態について説明する。本実施形態は、第6実施形態に対し、高電圧側アイランド部21をモールド樹脂70から露出するようにしたものである。その他に関しては、第6実施形態と同様であるため、ここでは説明を省略する。
本実施形態の電子部品10は、図14および図15に示されるように、高電圧側アイランド部21は、他面212がモールド樹脂70の他面72から露出している。これによれば、高電圧側アイランド部21の他面212がモールド樹脂70で封止されている場合と比較して、高電圧側アイランド部21の他面212からも放熱できる。したがって、放熱性をさらに向上しつつ、上記第6実施形態と同様の効果を得ることができる。
(第8実施形態)
第8実施形態について説明する。本実施形態は、第6実施形態に対し、高電圧側端子部22および低電圧側端子部32をモールド樹脂70の他面72から露出するようにしたものである。その他に関しては、第1実施形態と同様であるため、ここでは説明を省略する。
本実施形態の電子部品10は、図16〜図18に示されるように、高電圧側端子部22および低電圧側端子部32がそれぞれモールド樹脂70の他面72から露出している。つまり、本実施形態の電子部品は、裏面露出パッケージとされており、いわゆるQFN(Quad Flat No leaded packageの略)パッケージとされている。なお、図16中の電子部品10は、図18中のXVI−XVI線に沿った断面に相当し、図17中の電子部品10は、図18中のXVII−XVIII線に沿った断面に相当している。
そして、本実施形態の電子装置1では、プリント基板100は、高電圧側端子部22と接続される部分を含む周囲の領域が高電圧側領域110とされ、低電圧側端子部32と接続される部分を含む周囲の領域が低電圧側領域120とされる。このため、上記第1実施形態と比較すると、高電圧側領域110および低電圧側領域120は、電子部品10の下方に位置する部分まで入り込んだ状態となっている。
このように、高電圧側端子部22および低電圧側端子部32がモールド樹脂70の他面72から露出する構造としても、上記第1実施形態と同様の効果を得ることができる。また、高電圧側端子部22および低電圧側端子部32がモールド樹脂70の他面72から露出するため、例えば、モールド樹脂70の側面73から高電圧側端子部22および低電圧側端子部32が露出する場合と比較して、電子部品10の小型化を図ることができる。
なお、特に図示しないが、上記第8実施形態において、上記第7実施形態のように、高電圧側アイランド部21の他面212がモールド樹脂70の他面72から露出するようにしてもよい。
(第9実施形態)
第9実施形態について説明する。本実施形態は、第7実施形態に対し、モールド樹脂70の他面72に凹部を形成したものである。その他に関しては、第8実施形態と同様であるため、ここでは説明を省略する。
まず、上記第7実施形態のように、高電圧側アイランド部21の他面212をモールド樹脂70の他面72から露出させた場合、高電圧側リードフレーム20と低電圧側リードフレーム30との間の沿面距離が短くなり易い。つまり、高電圧側リードフレーム20のうちのモールド樹脂70から露出する部分と、低電圧側リードフレーム30のうちのモールド樹脂70から露出する部分とのモールド樹脂70の外面に沿った最短距離が短くなり易い。
このため、本実施形態の電子部品10では、図19に示されるように、モールド樹脂70の外面のうちの高電圧側アイランド部21の他面212と低電圧側端子部32との間となる部分に凹部74を形成している。本実施形態では、モールド樹脂70の他面72に凹部74が形成されている。
これによれば、凹部74よって沿面距離を長くしつつ、上記第7実施形態と同様の効果を得ることができる。
(第10実施形態)
第10実施形態について説明する。本実施形態は、第8実施形態に対し、プリント基板100に凹部を形成したものでる。その他に関しては、第8実施形態と同様であるため、ここでは説明を省略する。
まず、上記第8実施形態のように、高電圧側端子部22および低電圧側端子部32をモールド樹脂70の他面72から露出するようにすることにより、プリント基板100では、高電圧側領域110と低電圧側領域120との間に位置する絶縁領域130の幅が狭くなり易い。つまり、高電圧側領域110と低電圧側領域120との絶縁性を確保し難くなる。
このため、本実施形態の電子装置1では、プリント基板100の絶縁領域130に凹部131を形成している。本実施形態では、凹部131として、プリント基板100を貫通する開口部を形成し、高電圧側領域110と低電圧側領域120とが区画されるようにしている。
これによれば、高電圧側領域110と低電圧側領域120との間隔が狭くなる場合においても高電圧側領域110と低電圧側領域120との絶縁性を確保しつつ、上記第8実施形態と同様の効果を得ることができる。
なお、上記では、凹部131がプリント基板100を貫通する開口部で構成されている例を説明したが、凹部131は、プリント基板100を貫通しない溝部等であってもよい。
(他の実施形態)
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記各実施形態では、被実装部材がプリント基板100である例について説明したが、被実装部材は、多層配線基板等であってもよい。
また、上記各実施形態を組み合わせた電子部品10および電子装置1としてもよい。例えば、上記第3実施形態を上記第5〜第10実施形態に組み合わせ、絶縁熱伝導部材80が高電圧側アイランド部21および低電圧側アイランド部31の少なくとも一方から離れるように配置されていてもよい。また、上記第9実施形態を上記各実施形態に適用し、モールド樹脂70の他面72に凹部74を形成することで沿面距離を長くするようにしてもよい。さらに、上記第10実施形態を上記各実施形態に適用し、プリント基板100に凹部131を形成することで高電圧側領域110と低電圧側領域120との間の絶縁性を向上させるようにしてもよい。また、上記各実施形態を組み合わせたもの同士をさらに組み合わせてもよいし、組み合わせ方法は適宜変更可能である。
1 電子装置
10 電子部品
20 高電圧側リードフレーム(第1リードフレーム)
30 低電圧側リードフレーム(第2リードフレーム)
40 高電圧側半導体チップ(第1半導体チップ)
50 低電圧側半導体チップ(第2半導体チップ)
70 モールド樹脂
80 絶縁熱伝導部材
100 プリント基板(被実装部材)
110 高電圧側領域(第1電圧側領域)
120 低電圧側領域(第2電圧側領域)

Claims (10)

  1. 被実装部材(100)における第1電圧側領域(110)に接続されると共に前記第1電圧側領域より低電圧領域となる第2電圧側領域(120)に接続される電子部品であって、
    前記被実装部材の第1電圧側領域と接続される第1リードフレーム(20)と、
    前記被実装部材の第2電圧側領域と接続される第2リードフレーム(30)と、
    前記第1リードフレームに配置されて前記第1リードフレームと電気的、熱的に接続される第1半導体チップ(40)と、
    前記第2リードフレームに配置されて前記第2リードフレームと電気的、熱的に接続される第2半導体チップ(50)と、
    前記第1リードフレームおよび前記第2リードフレームの一部を露出させつつ、前記第1リードフレーム、前記第2リードフレーム、前記第1半導体チップ、および前記第2半導体チップを一体的に封止するモールド樹脂(70)と、を備え、
    前記モールド樹脂内には、前記第1リードフレームおよび前記第2リードフレームと熱的に接続され、前記モールド樹脂よりも熱伝導率が高い材料であって、絶縁材料で構成された絶縁熱伝導部材(80)が配置されている電子部品。
  2. 前記絶縁熱伝導部材は、前記第1リードフレームおよび前記第2リードフレームと、前記モールド樹脂よりも熱伝導率が高い材料で構成された接合部材(81)を介して接合されている請求項1に記載の電子部品。
  3. 前記絶縁熱伝導部材は、前記第1リードフレームのうちの前記第1半導体チップが配置される側と反対側の部分と前記接合部材を介して接合されていると共に、前記第2リードフレームのうちの前記第2半導体チップが配置される側と反対側の部分と前記接合部材を介して接合されている請求項2に記載の電子部品。
  4. 前記絶縁熱伝導部材は、前記第1リードフレームおよび前記第2リードフレームのうちの少なくとも一方と離れて配置されている請求項1に記載の電子部品。
  5. 前記絶縁熱伝導部材は、前記第1リードフレームおよび前記第2リードフレームとの間に配置され、前記第1リードフレームと前記第2リードフレームとを熱的に接続すると共に、機械的に接続している請求項1に記載の電子部品。
  6. 前記第1リードフレームは、一面(211)および前記一面と反対側の他面(212)を有し、前記一面に前記第1半導体チップが配置される第1アイランド部(21)を備え、
    前記第2リードフレームは、一面(311)および前記一面と反対側の他面(312)を有し、前記一面に前記第2半導体チップが配置される第2アイランド部(31)を備え、
    前記第1アイランド部の一面と前記第2アイランド部の一面とは、異なる面上に位置しており、
    前記絶縁熱伝導部材は、前記第1アイランド部における一面および他面の一方側に配置されると共に、前記第2アイランド部における一面および他面の他方側に配置されている請求項1に記載の電子部品。
  7. 前記絶縁熱伝導部材は、前記第1アイランド部における一面側に配置されると共に、前記第2アイランド部における他面側に配置されており、
    前記第1アイランド部は、前記他面が前記モールド樹脂から露出している請求項6に記載の電子部品。
  8. 前記第1リードフレームは、前記モールド樹脂から露出して前記第1電圧側領域と接続される第1端子部(22)を有し、
    前記第2リードフレームは、前記モールド樹脂から露出して前記第2電圧側領域と接続される第2端子部(32)を有し、
    前記第1端子部および前記第2端子部は、前記モールド樹脂のうちの前記被実装部材に配置される際に前記被実装部材と対向する面(72)から露出している請求項1ないし7のいずれか1つに記載の電子部品。
  9. 前記モールド樹脂は、外面のうちの、前記第1リードフレームが前記モールド樹脂から露出する部分と前記第2リードフレームが前記モールド樹脂から露出する部分との間の最も間隔が短くなる部分に凹部(74)が形成されている請求項1ないし8のいずれか1つに記載の電子部品。
  10. 請求項1ないし9のいずれか1つに記載の電子部品(10)と、
    前記電子部品が配置される前記被実装部材と、を備え、
    前記被実装部材のうちの前記電子部品と対向する一面(100a)には、前記第1リードフレームが接続される前記第1電圧側領域と、前記第2リードフレームが接続される前記第2電圧側領域との間に位置する絶縁領域(130)に凹部(131)が形成されている電子装置。
JP2019211726A 2019-11-22 2019-11-22 電子部品および電子装置 Pending JP2021082794A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019211726A JP2021082794A (ja) 2019-11-22 2019-11-22 電子部品および電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019211726A JP2021082794A (ja) 2019-11-22 2019-11-22 電子部品および電子装置

Publications (1)

Publication Number Publication Date
JP2021082794A true JP2021082794A (ja) 2021-05-27

Family

ID=75963304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019211726A Pending JP2021082794A (ja) 2019-11-22 2019-11-22 電子部品および電子装置

Country Status (1)

Country Link
JP (1) JP2021082794A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112022002649T5 (de) 2021-05-14 2024-02-29 Denso Corporation Pedalvorrichtung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112022002649T5 (de) 2021-05-14 2024-02-29 Denso Corporation Pedalvorrichtung

Similar Documents

Publication Publication Date Title
US11075190B2 (en) Semiconductor device and semiconductor device fabrication method
US9966327B2 (en) Lead frame, semiconductor device, method for manufacturing lead frame, and method for manufacturing semiconductor device
US7687903B2 (en) Power module and method of fabricating the same
US8247891B2 (en) Chip package structure including heat dissipation device and an insulation sheet
US8610263B2 (en) Semiconductor device module
TW200532865A (en) Package with stacked substrates
CN111433909A (zh) 半导体装置
US11315850B2 (en) Semiconductor device
KR20200044635A (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
JP2021082794A (ja) 電子部品および電子装置
US20220301966A1 (en) Semiconductor device
JP5147295B2 (ja) 半導体装置
JP2004048084A (ja) 半導体パワーモジュール
US20200203259A1 (en) Integrated circuit package
KR102552424B1 (ko) 반도체 패키지
CN219917172U (zh) 电子器件和功率电子模块
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置
WO2022255053A1 (ja) 半導体装置
US20220301965A1 (en) Semiconductor device
US20220301993A1 (en) Semiconductor device
US20220301967A1 (en) Semiconductor device
JP2012238737A (ja) 半導体モジュール及びその製造方法
JP2009064904A (ja) 銅回路基板およびこれを用いた半導体モジュール装置
JP2021061379A (ja) 半導体装置
JP2020167233A (ja) モジュールおよびその製造方法