JP5147295B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5147295B2
JP5147295B2 JP2007145760A JP2007145760A JP5147295B2 JP 5147295 B2 JP5147295 B2 JP 5147295B2 JP 2007145760 A JP2007145760 A JP 2007145760A JP 2007145760 A JP2007145760 A JP 2007145760A JP 5147295 B2 JP5147295 B2 JP 5147295B2
Authority
JP
Japan
Prior art keywords
island
semiconductor element
lead
semiconductor device
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007145760A
Other languages
English (en)
Other versions
JP2008300671A (ja
Inventor
博可 漆畑
秀行 猪爪
浩和 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2007145760A priority Critical patent/JP5147295B2/ja
Publication of JP2008300671A publication Critical patent/JP2008300671A/ja
Application granted granted Critical
Publication of JP5147295B2 publication Critical patent/JP5147295B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は半導体装置に関し、特に、複数の半導体素子が内蔵される半導体装置に関する。
一般に、リードフレームを用いた半導体装置は、アイランドと、アイランドの周囲にその一端が設けられたリードが複数本配置される。そして、このアイランドの上面には、半導体素子が固着され、この半導体素子のボンディングパッドとリードとが金属細線にて接続される（例えば、特許文献１）。更には、リードの端部が露出するように、アイランド、リード、半導体素子および金属細線が絶縁性樹脂により封止される。ここで、リードに於いて、絶縁性樹脂に封止された部分はインナーリードと称され、絶縁性樹脂から露出された部分はアウターリードと称されている。そして、このアウターリードが必要により折り曲げられて、前記リードの他端は、半田等により、プリント基板等に実装される。
またアイランドに複数のチップを積層して成るスタック型の半導体装置も実現されている。これは、親チップの上に、親チップよりもサイズの小さい子チップが積層されるものであり、親チップも子チップも金属細線にて電気的に接続される。
特開２００７−５５６９号公報
前述した様な構成の半導体装置は、昨今の軽薄短小の技術により小型化が可能になっている。しかし、子チップの上面は、親チップの上面よりも、アイランドの表面からより高い位置に配置される。従って、子チップの上面に金属細線を接続すると、金属細線の頂部がより高くなり、半導体装置の厚み、つまりパッケージの厚みがより厚くなる問題があった。
更に、アイランドおよびリードから成るリードフレームを任意の形状に成形すると、リードフレームを経由した放熱がスムーズに行われず、放熱特性が低下する問題があった。また、半導体装置の内部に於いても、リードフレームを経由して良好に放熱される領域と、良好に放熱されない領域とが出現し、半導体装置の温度が局所的に上昇してしまう問題も有った。
更にまた、半導体装置の内部にて半導体素子を横方向に並べて配置することも可能であるが、内蔵される半導体素子が多くなると、半導体装置が大型化してしまう問題があった。
そこで、本発明は、複数の半導体素子が内蔵されても、これらの半導体素子から発生する熱を効率的に放熱できる半導体装置を提供することを目的とする。
本発明の半導体装置は、複数の半導体素子と、前記半導体素子と電気に接続されて外部に一部が露出するリードとを備えた半導体装置であり、第１半導体素子の裏面が固着された第１アイランドと、前記第１半導体素子の上面電極と金属細線を経由して接続されて外部に露出する第１リードとを含む第１リードフレームと、第２半導体素子の裏面が固着された第２アイランドと、前記第２半導体素子の上面電極と金属細線を経由して接続されて外部に露出する第２リードとを含む第２リードフレームと、を備え、前記第１リードフレームと前記第２リードフレームとが平面視で対称的に配置され、前記第１アイランドと前記第２アイランドまたは前記第１半導体素子と前記第２半導体素子とが平面視で重畳し、前記第１アイランドと前記第２アイランドとが離間していることを特徴とする。
本発明によれば、第１リードフレームと第２リードフレームとが対称的に配置されているので、内蔵された半導体素子から多量の熱が発熱した際に、熱エネルギーの隔たりが抑制され、熱ストレスに起因する封止樹脂のクラックの発生等を抑制することができる。
更に、本発明によれば、半導体装置の局所的な温度上昇が抑制されるので、外部リードの接続に使用される接合材（例えば半田）に作用する熱ストレスも均等化され、結果的に、実装された半導体装置１０Ａの接続信頼性が向上される。
図１から図４を参照して、本実施の形態の半導体装置の構成を説明する。
先ず、図１を参照して、本実施の形態の基本形である半導体装置１０Ａの構成を説明する。図１（Ａ）は半導体装置１０Ａの断面図であり、図１（Ｂ）は半導体装置１０Ａを上方から見た平面図である。
図１（Ａ）を参照して、半導体装置１０Ａは、略立方体形状または略直方体形状の外形形状を有し、上面と下面は互いに平行な平坦面であり、側面は上部の方が下部よりも内側に向かって傾斜する傾斜面と成っている。そして、内蔵された半導体素子と電気的に接続された複数のリードの端部が、全体を一体的に封止する封止樹脂２３の側面の下部から、外部に突出している。これらのリードは、封止樹脂２３の対向する２つの側辺から外部に突出している。また、外部に露出するリードの下面と、封止樹脂２３の下面とは、同一平面上に位置している。半導体装置１０Ａの実装基板への実装は、露出するリードに付着させた半田クリーム（不図示）を半田に加熱溶融させるリフロー工程で行われる。
図１（Ａ）を参照して、半導体装置１０Ａの概略的構成は、第１アイランド１６の上面に固着された第１半導体素子１２と、第２アイランド１８の上面に固着された第２半導体素子１４と、各半導体素子と電気的に接続されて外部に導出されるリードと、これらを被覆して一体的に支持する封止樹脂２３とを含む構成となっている。更に本形態では、アイランドおよびリードが平面的に対称的に配置される構成となっている。
図１（Ｂ）を参照して、半導体装置１０Ａを上方から見た平面的な構成を説明すると、半導体装置１０Ａの中央部よりやや左側に、略四角形形状の第１アイランド１６が配置されている。そして、紙面上に於いて第１アイランド１６の左側側辺から、リード２０Ｂが連続して外部に導出されている。リード２０Ｂは、第１半導体素子１２の裏面電極（例えばＭＯＳＦＥＴのドレイン電極）と電気的に接続されたものでも良いし、接続されていないものでも良い。
更に、第１アイランドの右側に接近して２つのリード２０Ｄ、リード２０Ｆが配置されている。紙面上に於けるリード２０Ｄの左端は接続部Ａ１（ボンディング部）であり、この部分が金属細線３０Ａを経由して第１半導体素子１２の電極と接続されている。ここで、リード２０Ｄの接続部Ａ１は、ワイヤボンディングを容易にするために、リード２０Ｄの他の部分よりも幅が広く形成されている。また、リード２０Ｆの左端は接続部Ａ３であり、この部分が金属細線３０Ｂを経由して第１半導体素子１２の電極に接続される。
金属細線３０Ａ等は、上記したように、第１半導体素子１２とリード２０Ｄ等とを電気的に接続する接続手段として機能している。金属細線３０Ａ等は、直径が数十μｍ程度の金またはアルミニウム等の金属材料から成る。ここで、この接続手段としては金属細線以外も採用可能であり、一例として、所定の形状に成形した一枚の金属板を接続手段として採用することができる。
例えば、第１半導体素子１２がＭＯＳＦＥＴである場合は、第１半導体素子１２の上面に設けた１つのゲート電極（制御電極：ここでは電極３２）が、金属細線３０Ａを経由してリード２０Ｄと接続される。更に、ソース電極（主電極）である他の電極は、金属細線３０Ｂを経由して、リード２０Ｆと接続される。なお、第１半導体素子１２の裏面は、例えばドレイン電極（主電極）として第１アイランド１６の上面に電気的に接続される。
封止樹脂２３は、各半導体素子およびリードフレームを被覆すると共に、これらを一体的に支持する機能を有する。封止樹脂２３の樹脂材料は、トランスファーモールドにより形成される熱硬化型樹脂（例えばエポキシ樹脂）や、インジェクションモールドにより形成される熱可塑性樹脂（例えばアクリル樹脂）が採用される。また、熱抵抗の低下等を目的として、酸化金属等のフィラーが充填された樹脂材料が、封止樹脂２３として採用されても良い。ここでは、封止樹脂２３は、リード、アイランド、半導体素子および金属細線を一体的に被覆している。更に、各リードの端部は、封止樹脂２３から外部に露出しており、この部分が外部接続用の端子として機能している。
更に図１（Ｂ）を参照して、第２アイランド１８の上面の中央部には、第２半導体素子１４が固着されており、この第２半導体素子１４の上面に設けられた電極は、金属細線３１Ａ等を経由してリード２０Ａ等と電気的に接続される。この図では、上方に位置する第１アイランド１６およびリード２０Ｄ等に隠れて見えない部分のリードフレームの外縁を点線にて示している。また、第２アイランド１８とリード２０Ａ、リード２０Ｃとの関連構成は、上述した第１アイランド１６とリード２０Ｄ等との関連構成と基本的には同様である。
また、紙面上に於けるリード２０Ａの右端は接続部Ａ２であり、リード２０Ｃの右端は接続部Ａ４である。そして、リード２０Ａの接続部Ａ２の上面は金属細線３１Ａを経由して、第２半導体素子１４の電極と電気的に接続される。一方、リード２０Ｃの接続部Ａ４は、金属細線３１Ｂを経由して、第２半導体素子１４の電極と接続される。
第２半導体素子１４としては、第１半導体素子と同様に各種半導体デバイスが採用可能である。ここで、第２半導体素子１４がＭＯＳＦＥＴの場合は、上面のゲート電極が金属細線３１Ａを経由して、リード２０Ａの接続部Ａ２と接続される。そして、第２半導体素子１４のソース電極は、金属細線３１Ｂを経由して、リード２０Ｃの接続部Ａ４と接続される。
上記両半導体素子（第１半導体素子１２および第２半導体素子１４）の組合せとしては、ＩＣ同士、ディスクリートのトランジスタ同士、ディスクリートのトランジスタとＩＣとの組合せ等が考えられる。ここで、ディスクリートのトランジスタとしては、例えば、ＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラ型トランジスタ等が考えられる。更には、ダイオードが半導体素子として採用されても良い。ここで、両半導体素子として同種の素子（例えばＭＯＳＦＥＴ）を採用すると、熱的バランスをより好適にして、装置全体の放熱特性を向上させることができる。
ここで、図１（Ａ）を参照して、半導体装置１０Ａの断面の構成を説明する。
紙面上にて上部に第１アイランド１６が配置され、この第１アイランドの上面には、導電性又は絶縁性の固着材を介して第１半導体素子１２が固着されている。そして、第１アイランド１６から連続するリード２０Ｂの一部分は封止樹脂２３から外部に露出している。一方、リード２０Ｄは、金属細線３０Ａが上面にボンディングされる接続部Ａ１と、接続部Ａ１と連続して外側に向かって下方に傾斜する傾斜部４０Ｄ（連続部）と、封止樹脂２３から外部に露出して且つ下面が封止樹脂２３の下面と同一平面上に位置する露出部４２Ｄとから成る。この構成は、他のリードに関しても同様である。なお、傾斜部４０Ｄは、直線的な形状でも良いし、曲線的な形状でも良い。傾斜部４０Ｄは、金型を使用した打ち抜き加工により所定形状に成形される。ここで、第１アイランド１６および接続部Ａ１は、同一平面上に位置している。
一方、第２アイランド１８および接続部Ａ２は、封止樹脂２３の内部の下部に於いて、同一平面上に位置している。第２アイランド１８、接続部Ａ２および第２半導体素子１４の関連構成は、第１アイランド１６、接続部Ａ１および第１半導体素子１２と基本的に同様である。両者の相違点は、平面的な方向が逆になることと、アイランドおよび接続部の位置が異なることにある。
図１（Ｂ）を参照して、本実施の形態では、リードフレームが対称的に配置されており、このことにより、小型の半導体装置１０Ａの内部に複数の半導体素子を配置できると共に、内蔵された素子から発生した熱を効率的に外部に放出させることができる。この点を以下説明する。
先ず、本形態の半導体装置１０Ａでは、２つのリードフレームが内部で組み合わされた構成となっている。具体的には、先ず、第１半導体素子１２の実装に寄与する第１アイランド１６およびリード２０Ｄ等から成る第１リードフレームがある。そして、第２半導体素子１４の実装に寄与する第２アイランド１８およびリード２０Ａ等から第２リードフレームが構成される。紙面上では、第１のリードフレームに該当する部位を密なハッチングで示し、第２のリードフレームに該当する部位を粗いハッチングにて示している。
そして、ここでは、第１のリードフレームと第２のリードフレームとを線対称に配置している。図１（Ｂ）を参照すると、一点鎖線にて示された対称線１１を中心にして、第１リードフレームと第２リードフレームとは線対称に配置されている。ここで、両者は必ずしも線対称に配置される必要はなく、例えば両者は点対称または回転対称（９０度単位または１８０度単位）に配置されても良い。更に、第１アイランド１６に固着される第１半導体素子１２および、第２アイランド１８に固着される第２半導体素子１４も含めて、対称的に配置されても良い。
上記のように第１リードフレームと前記第２リードフレームとを対称的に配置することにより、使用状況下にて半導体素子から大量の熱が発生しても、発生した熱を均等にバランス良く外部に放出させることができる。結果的に、半導体装置１０Ａの温度が局所的に上昇することが抑制され、封止樹脂２３へのクラックの発生やリード２０Ａ等の露出部に溶着される半田へのクラックの発生が抑制される。
具体的には、図１（Ｂ）を参照して、第１半導体素子１２から発生した熱は、実装される第１アイランド１６およびそこから連続するリード２０Ｂを経由して伝導する。そして、最終的には、封止樹脂２３の左側の側辺の中間部から外部に導出するリード２０Ｂを経由して外部に放出される。一方、第２半導体素子１４から発生した熱は、実装される第２アイランド１８およびリード２０Ｅを経由して、封止樹脂２３の中間部から外部に放出される。即ち、第１半導体素子１２から発生した熱が放熱される経路と、第２半導体素子１４から発生した熱が放出される経路も対称的である。従って、熱エネルギーが内部に籠もることが抑制されるので半導体装置１０Ａの全体的な放熱特性が向上される。
更に本形態では、第１半導体素子１２および第２半導体素子１４として、同種の半導体素子（例えばＭＯＳＦＥＴやバイポーラ型トランジスタ）を採用することにより、両素子から発生する熱エネルギーの量を均一化できる。このことにより、上記した効果を更に大きくできる利点もある。
更に、図１（Ｂ）を参照して、例えば、両半導体素子がＭＯＳＦＥＴである場合のリード２０Ａ等の役割を説明する。第１半導体素子１２がＭＯＳＦＥＴの場合、リード２０Ｂがドレイン電極と接続された主電極リードであり、リード２０Ｄがゲート電極と接続された制御リードであり、リード２０Ｆがソース電極と接続された他の主電極リードとなる。
また、第２半導体素子１４もＭＯＳＦＥＴの場合、リード２０Ｅがドレイン電極と接続された主電極リードとなり、リード２０Ａがゲート電極と接続された制御リードとなり、リード２０Ｃがソース電極と接続された他の主電極リードとなる。ここで、ＭＯＳＦＥＴの替わりにバイポーラ型トランジスタが採用されても良い。
上記のようにすることで、封止樹脂２３の左側の側辺から１つの制御リードと２つの主電極リードが導出され、右側の側辺からも１つの制御リードと２つの主電極リードが導出されることになる。このことにより、左右均等にリードを経由した放熱が効率的に行われる。例えば、一方の側辺に半導体素子の主電極と接続されたリードを集中して設けると、この側辺からのみ大量の熱が放出されることになり、局所的な発熱の虞があるが、本実施の形態の構成によりこの虞が回避される。
更にここで、両側辺に於いて、主電極リードにより制御リードが挟まれるように配置することにより、熱の放出が紙面上にて左右方向および上下方向の両方に対して対称的になり、より効率的に放熱を行うことができる。
更にまた、図１（Ａ）を参照すると、封止樹脂２３の厚み方向に於いて、第１アイランド１６と第２アイランド１８とは少なくとも一部分が重畳して配置されている。このことにより、限られたスペースに多数個の半導体素子およびリードフレームを配置させることができるので、多数の半導体素子が内蔵された半導体装置を小型化できる。更に、両アイランドに加えて、第１半導体素子１２および第２半導体素子１４も厚み方向に重畳するように配置しても良い。
更に、製造工程では、上記した第１リードフレームと第２リードフレームとは別途用意される。即ち、半導体製造工程では、半導体素子をアイランドに固着させるダイボンディング工程と、半導体素子と導電部材とを金属細線で接続するワイヤボンディング工程が必要とされる。本形態では、第１リードフレームと第２リードフレームとで、個別にダイボンディング工程およびワイヤボンディング工程が行われ、その後に両者が重畳されて樹脂封止が行われる。この様にすることで、１つのパッケージ内に複数の半導体素子およびアイランドが積層された半導体装置を、比較的シンプルな工程にて製造することができる。
また、図１（Ｂ）を参照して、第１半導体素子１２と第２半導体素子１４とは、平面的に重畳せずに左右にずれて配置されている。このことで、両半導体素子から発生した熱が籠もることが抑制され、半導体装置１０Ａの温度上昇が抑制される。
本形態では、第１半導体素子１２、第１アイランド１６、第２半導体素子１４および第２アイランド１８が重畳するように配置されている。このことにより、多数の半導体素子がパッケージ内に積層された半導体装置を小型化することができる。
図２を参照して、他の形態の半導体装置１０Ｂの構成を説明する。図２（Ａ）は半導体装置１０Ｂの断面図であり、図２（Ｂ）は半導体装置１０Ｂの平面図である。
これらの図に示す半導体装置１０Ｂの基本的な構成は上述した半導体装置１０Ａと同様であり、相違点は、半導体装置が実装される向きにある。
図２（Ａ）を参照して、第１半導体素子１２は第１アイランド１６の上面に固着され、第２半導体素子１４は第２アイランド１８の下面に固着されている。このことにより、第１アイランド１６の下面と第２アイランド１８の上面とを極めて接近させることができる。従って、半導体素子およびアイランドの積層に必要とされる厚さを短くすることができるので、半導体装置１０Ａをより薄型化することができる。
更に、封止樹脂２３の内部にて第１アイランド１６と第２アイランド１８とが極めて接近しているので、一方の半導体素子から発生した熱を、両方のアイランドを経由して外部に放出させることができる。例えば、第１半導体素子１２から発生した熱を、第１アイランド１６および第２アイランド１８を経由して（最終的には両アイランドから外部に導出するリードを経由して）外部に放出させることができる。
次に、図３および図４を参照して、他の形態の半導体装置１０Ｃの構成を説明する。図３（Ａ）は半導体装置１０Ｃの斜視図であり、図３（Ｂ）は半導体装置１０Ｃを上方から見た平面図であり、図３（Ｃ）は半導体装置１０Ｃを下方から見た平面図である。更に、図４（Ａ）および図４（Ｂ）は半導体装置１０Ｃの断面図である。
ここで、半導体装置１０Ｃの基本的な構成は上述した半導体装置１０Ａと同様であり、相違点は、リードフレームが回転対称に配置されていることと、第１アイランド１６と第２アイランド１８とが平面的に重畳せずに異なる位置に配置されていることにある。
図３（Ａ）を参照して、半導体装置１０Ｃは、複数の半導体素子が樹脂封止された樹脂封止型のパッケージである。半導体装置１０Ｃの内部では、先ず、第１半導体素子１２および第２半導体素子１４が重畳して内蔵されている。図３の各図を参照して、第１半導体素子１２は第１アイランド１６の上面に固着され、第２半導体素子１４は第２アイランド１８の下面に固着されている。
図３（Ｂ）および図３（Ｃ）を参照して、半導体装置１０Ｂの平面的な構成を説明する。これらの図に於いて、封止樹脂２３の周辺部は点線により示されており、第１半導体素子１２の周辺部は一点鎖線により示されている。更に、この図では、密なハッチングが施されているリードおよびランド（第１リードフレーム）は第１半導体素子１２の実装と接続に寄与する部位である。一方、粗なハッチングが施されているリードおよびランド（第２リードフレーム）は第２半導体素子１４の実装と接続に寄与する部位である。第１リードフレームのボンディング部２４および第１アイランド１６と、第２リードフレームのボンディング部２８および第２アイランド１８とは、異なる平面上に位置している。図４（Ａ）を参照すると、第１リードフレームのボンディング部２４および第１アイランド１６は、第２リードフレームのボンディング部２８おより第２アイランド１８よりも上方に位置している。
図３（Ｂ）は、図３（Ａ）に示した半導体装置１０Ｂを上方から見た平面図である。この図を参照して、第１アイランド１６の上面に固着された第１半導体素子１２は、金属細線３０Ａ等を経由して、リード２０Ｄ等の上面と接続されている。ここでは、３本の金属細線を経由して各リードと第１半導体素子１２とが電気的に接続されている。具体的には、金属細線３０Ａを経由して、第１半導体素子１２の電極３２がリード２０Ｄのボンディング部２２の上面に接続される。更に、２本の金属細線３０Ｂ、３０Ｃを経由して、第１半導体素子１２の２つの電極３２が、リード２０Ｈのボンディング部２４の上面に接続される。
図３（Ｃ）は、図３（Ａ）に示した半導体装置１０Ｂを下方から見た平面図である。この図を参照して、第２半導体素子１４は、第２アイランド１８の下面に実装されている。上記した第１半導体素子１２と同じように、第２半導体素子１４の下面に設けられた電極３６は、金属細線を経由して各リードのボンディング部に接続される。第２半導体素子１４は、例えばＭＯＳＦＥＴである。具体的には、第２半導体素子１４の下面に設けた電極３６（ソース電極）は、金属細線３１Ｂ、３１Ｃを経由して、リード２０Ａのボンディング部２６に接続される。更に、第２半導体素子の他の電極３６（ゲート電極）は、金属細線３１Ａを経由して、リード２０Ｅのボンディング部２８の下面に接続される。また、第２半導体素子１４の上面に設けたドレイン電極は、第２アイランド１８の下面に実装される。
図３（Ｂ）を参照して、半導体装置１０Ｃでは、密なハッチングで示される第１リードフレームと、粗なハッチングで示される第２リードフレームとを、１８０度に回転対称に配置している。ここでは、この回転の中心となる対称点１３を図中に示している。ここでは、対称点１３は、封止樹脂２３の中心点と一致させても良い。この様にすることで、第１半導体素子１２および第２半導体素子１４から発生した熱を効率的に外部に放出させることができる。
次に、図４を参照して、半導体装置１０Ｂの断面の構成を説明する。図４（Ａ）は図３（Ａ）のＡ−Ａ’線に於ける断面であり、図４（Ｂ）はＢ−Ｂ’線に於ける断面図である。
図４（Ａ）を参照して、第１アイランド１６の上面には第１半導体素子１２が固着され、第１半導体素子１２の上面の電極は、金属細線３０Ｂを経由して、リードのボンディング部２４に接続されている。そして、第２アイランド１８の下面には、第２半導体素子１４が固着され、第２半導体素子１４の電極は、金属細線３１Ｂを経由してリードのボンディング部２８の下面と接続される。
ここで、第１アイランド１６と第２アイランド１８とは、厚み方向にずれて配置されると共に、厚み方向に対して部分的に重畳するように配置されている。ここでは、第１アイランド１６が、封止樹脂２３の内部に於いて若干上方に寄せて配置されている。そして、第２アイランド１８は、第１アイランド１６よりも下方に寄せて配置されている。ここで、両者は、部分的に重畳されても良いし、全く重畳しなくても良い。
ここでは、一例として、第１アイランド１６および第２アイランド１８の厚みは例えば０．５ｍｍ程度である。更に、両者の重畳する厚みＬ１は、この厚みよりも短く、例えば０．２ｍｍ程度である。また、第１アイランド１６の下面と第２半導体素子１４の上面とが離間する距離Ｌ２は、０．３ｍｍ程度である。更に、第１半導体素子１２の下面と第２アイランド１８の上面とが離間する距離Ｌ３は０．３ｍｍ程度である。
第１アイランド１６と第２アイランド１８とを、厚み方向に部分的に重畳させることにより、半導体装置１０Ｂの厚みを薄くすると共に、アイランドと半導体素子との絶縁を確保することができる。例えば、２つのアイランドの上下主面に２つの半導体素子を実装した場合と比較すると、半導体装置１０Ｂは、アイランド同士の厚み方向に重畳する長さ分（Ｌ１）だけ厚みが薄くなる。
更には、第１アイランド１６の上面には第１半導体素子１２が配置され、裏面および側面は全体を封止する封止樹脂２３により被覆されている。更に、第２アイランド１８の下面には第２半導体素子１４が固着され、上面および側面は封止樹脂２３により被覆されている。更に、第１アイランド１６および第２アイランド１８がずれて配置されることにより、第１アイランド１６と第２半導体素子１４が離間され、第２アイランド１８と第１半導体素子１２とが離間されている。従って、小型の半導体装置１０Ｂに比較的に大型の半導体素子を積層して内蔵させても、半導体素子とアイランドとのショートが防止できる。
更に、本形態では、第１アイランド１６の下面と第２半導体素子１４の上面との間隙、第２アイランド１８の上面と第１半導体素子１２の下面との間隙に、封止樹脂２３が充填されている。ここで、フィラーが含まれる封止樹脂２３をこの間隙に充填させることが困難であれば、樹脂封止の工程に先行して、流動性に優れる樹脂材料（例えばフィラーの混入量が比較的少ない樹脂）をこの間隙に充填させても良い。更に、上記間隙には、エポキシ樹脂等から成る接着剤を充填させても良い。
また、上記半導体素子は、裏面が電流を通過するものであれば、導電性接着材または共晶接合により、各々が実装されるアイランドの主面に固着される。更に、これらの半導体素子の裏面が導通を必要としないものであれば、絶縁性の接着剤を用いて、半導体素子がアイランドに実装されても良い。
図５から図７を参照して、次に、上記した構成の半導体装置１０Ｃの製造方法を説明する。本実施の形態では、２つのリードフレーム（図５に示すリードフレーム５０および図６に示すリードフレーム６０）に個別にダイボンディングおよびワイヤボンディングを行い、両者を積層させた後に樹脂封止を行って、半導体装置を製造している。
図５を参照して、リードフレーム５０の構成を説明する。図５（Ａ）はリードフレーム５０を部分的に示す平面図であり、図５（Ｂ）はユニット５２を拡大して示した斜視図である。
図５（Ａ）を参照して、リードフレーム５０は銅などの金属から成り、厚みが０．５ｍｍ程度の一枚の導電箔を加工（エッチング加工やパンチング加工）して所定の形状に成形されたものである。ここでは、リードフレーム５０は、概略的に短冊形形状を有している。リードフレーム５０の四方の側辺には額縁形状に外枠５４が設けられており、この外枠５４の内側に格子状に連結部５８が延在している。
更に、外枠５４を厚み方向に貫通して、ガイドホール５６が設けられている。このガイドホール５６は、各工程に於いて、搬送や位置決めに使用される。また、図５（Ａ）に示すリードフレーム５０に設けたガイドホール５６と、図６（Ａ）に示したリードフレーム６０のガイドホール６６とを重畳させることにより、各リードフレームに含まれるユニットを正確に位置合わせすることができる。
図５（Ｂ）を参照して、連結部５８の内側にユニット５２が設けられている。ユニット５２とは１つの半導体装置を構成する要素単位である。ここでは、１つのユニット５２が、図３（Ｂ）にて密なハッチングが施された部分に対応している。具体的には、紙面上にて奥の方の連結部５８から、３本のリード（リード２０Ｄ、リード２０Ｃ、リード２０Ｂ）が内側に延在している。リード２０Ｄおよびリード２０Ｃは、第１アイランド１６に連続している。また、リード２０Ｄの先端部にはボンディング部２２が設けられている。そして、紙面上にて手前の連結部５８から、先端部にボンディング部２４を有する１つのリード２０Ｈが内部に延在している。更に、各リードは、図４（Ｂ）に示した傾斜部４０および露出部４２を含む。また、各リードのユニット５２の内側の先端部および第１アイランド１６は、リードフレーム５０の他の部位（外枠５４や連結部５８）よりも上方にて同一平面上に位置している。
ここで、上記したように、本形態では、リードフレーム５０とリードフレーム６０（図６参照）とを重ね合わせて１つの半導体装置を構成する。ここで、製造される半導体装置１０Ｃ（図３参照）を見ると、各リードの露出部の下面は同一平面上に位置する。このことから、リードフレーム５０の各リードと連結部５８の接合箇所にて、各リードが上方に（厚み方向に）突出するようにプレス加工が行われても良い。このことにより、リードフレーム５０に含まれるリードの端部と、リードフレーム６０に含まれるリードの端部とを、同一平面上に位置させることができる。この事項は、以下に構造を詳述するリードフレーム６０も同様でよい。
図６を参照して、リードフレーム６０の構成を説明する。図６（Ａ）はリードフレーム６０の平面図であり、図６（Ｂ）はユニット６２を示す斜視図である。ここで、リードフレーム６０は、図３（Ｂ）に示す粗なハッチングが施された部位となる。更に、図５に示されたリードフレーム５０と、ここで図示されたリードフレーム６０とは、ユニット６２の内部構成が異なるのみであり、他の構成は基本的には同一である。
図６（Ａ）を参照して、リードフレーム６０は、外枠６４から内側に格子状に連結部６８が設けられた形状である。そして、連結部６８に囲まれる１つの開口部に２つのユニット６２が配置されている。ここでも、リードフレーム６０の外枠６４を厚み方向に貫通して、ガイドホール６６が設けられている。
図６（Ｂ）を参照して、奥の方の連結部６８から、１つのリード２０Ａが内側に延在しており、先端部が平坦なボンディング部２６と成っている。更に、手前側の連結部６８からは、３つのリード２０Ｇ、２０Ｆ、２０Ｅが内側に延在している。２つのリード２０Ｇ、２０Ｆの先端部が第２アイランド１８に連続している。更に、リード２０Ｅの先端部がボンディング部２８と成っている。
図５（Ｂ）および図６（Ｂ）を参照して、ユニット５２とユニット６２とはアイランドの形状と、リードが厚み方向に突出する向きが異なる。更に、図５（Ｂ）に示すユニット５２では、半導体素子が実装される方向（紙面上では上方向）にリードが突出している。一方、図６（Ｂ）に示すユニット６２では、半導体素子が実装される方向とは逆の方向（紙面上では上方向）に、リードが突出している。また、第１アイランド１６と第２アイランド１８とは、ある点（対称点）を中心に１８０度回転させると同一形状となる点対称な形状となっている。
図７を参照して、次に、ダイボンディングおよびワイヤボンディングの工程を説明する。この図は、両工程が終了した後のリードフレーム５０、６０のユニット５２を示す斜視図である。
図７（Ａ）を参照して、リードフレーム５０のユニット５２の内部では、第１アイランド１６の上面に第１半導体素子１２が固着され、第１半導体素子１２と、ボンディング部２２、２４とが金属細線を経由して接続される。この工程は、リードフレーム５０に含まれる全てのユニット５２に対して一括して行われる。
図７（Ｂ）を参照して、リードフレーム６０の第２アイランド１８の下面には、第２半導体素子１４が実装される。更に、第２半導体素子１４の下面に設けられた各電極は、不図示の金属細線を経由して、ボンディング部２６またはボンディング部２８の下面に接続される。実際は、リードフレーム６０を上下反転させた状態で（即ち第２半導体素子１４が実装される面を上面にした状態で）、この工程は行われる。
上記工程が終了した後は、リードフレーム５０およびリードフレーム６０を重ね合わせて一体化させる。このことにより、結合されたリードフレームの各ユニットは、図３に示す構成となる。更に、リードフレームの各ユニットを、モールド金型に個別に収納させて樹脂封止の工程を行う。具体的には、樹脂封止の工程では、各ユニットの半導体素子、アイランド、金属細線およびリードが封止樹脂により封止される。更に、封止樹脂から露出するリードの表面にメッキ膜を被着させる工程、樹脂封止された各ユニットをリードフレームから個別に分離する工程、各ユニットの良否や電気的特性を測定する工程、捺印工程等を経て、図３に示す構成の半導体装置１０Ｂが完成する。
本発明の半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の半導体装置を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。 本発明の半導体装置を示す図であり、（Ａ）は斜視図であり、（Ｂ）および（Ｃ）は平面図である。 本発明の半導体装置を示す図であり、（Ａ）および（Ｂ）は断面図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は斜視図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は平面図であり、（Ｂ）は斜視図である。 本発明の半導体装置の製造方法を示す図であり、（Ａ）は斜視図であり、（Ｂ）は斜視図である。
符号の説明
１０Ａ、１０Ｂ、１０Ｃ 半導体装置
１１ 対称線
１２ 第１半導体素子
１３ 対称点
１４ 第２半導体素子
１６ 第１アイランド
１８ 第２アイランド
２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｇ、２０Ｈ リード
２２ ボンディング部
２３ 封止樹脂
２４ ボンディング部
２６ ボンディング部
２８ ボンディング部
３０Ａ、３０Ｂ 金属細線
３１Ａ、３１Ｂ 金属細線
３２ 電極
３６ 電極
４０、４０Ｄ 傾斜部
４２、４２Ｄ 露出部
５０ リードフレーム
５２ ユニット
５４ 外枠
５６ ガイドホール
５８ 連結部
６０ リードフレーム
６２ ユニット
６４ 外枠
６６ ガイドホール
６８ 連結部
Ａ１、Ａ２、Ａ３、Ａ４ 接続部

Claims (5)

  1. 複数の半導体素子と、前記半導体素子と電気に接続されて外部に一部が露出するリードとを備えた半導体装置であり、
    第１半導体素子の裏面が固着された第１アイランドと、前記第１半導体素子の上面電極と金属細線を経由して接続されて外部に露出する第１リードとを含む第１リードフレームと、
    第２半導体素子の裏面が固着された第２アイランドと、前記第２半導体素子の上面電極と金属細線を経由して接続されて外部に露出する第２リードとを含む第２リードフレームと、を備え、
    前記第１リードフレームと前記第２リードフレームとが平面視で対称的に配置され、
    前記第１アイランドと前記第２アイランドまたは前記第１半導体素子と前記第２半導体素子とが平面視で重畳し、
    前記第１アイランドと前記第２アイランドとが離間していることを特徴とする半導体装置。
  2. 前記第１リードフレームと前記第２リードフレームとは、平面視で線対称に配置されることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１半導体素子と前記第２半導体素子は、同種のものであることを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記第１リードフレームと前記第２リードフレームとは、
    前記両リードフレームに実装される前記両半導体素子も含めて平面視で対称的に配置されることを特徴とする請求項１から請求項３の何れかに記載の半導体装置。
  5. 前記第１半導体素子は前記第１アイランドの上面に固着され、前記第２半導体素子は前記第２アイランドの下面に固着されることを特徴とする請求項１から請求項４の何れかに記載の半導体装置。


JP2007145760A 2007-05-31 2007-05-31 半導体装置 Expired - Fee Related JP5147295B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007145760A JP5147295B2 (ja) 2007-05-31 2007-05-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007145760A JP5147295B2 (ja) 2007-05-31 2007-05-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2008300671A JP2008300671A (ja) 2008-12-11
JP5147295B2 true JP5147295B2 (ja) 2013-02-20

Family

ID=40173879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007145760A Expired - Fee Related JP5147295B2 (ja) 2007-05-31 2007-05-31 半導体装置

Country Status (1)

Country Link
JP (1) JP5147295B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5621301B2 (ja) * 2010-04-06 2014-11-12 セイコーエプソン株式会社 電子装置および電子装置の製造方法
US8471373B2 (en) 2010-06-11 2013-06-25 Panasonic Corporation Resin-sealed semiconductor device and method for fabricating the same
JP6842270B2 (ja) * 2016-10-05 2021-03-17 ローム株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132475A (ja) * 1992-10-16 1994-05-13 Nippon Steel Corp 半導体パッケージ
JPH07101729B2 (ja) * 1993-03-26 1995-11-01 日本電気株式会社 マルチチップ半導体装置およびその製造方法
KR100186309B1 (ko) * 1996-05-17 1999-03-20 문정환 적층형 버텀 리드 패키지
JP4244318B2 (ja) * 2003-12-03 2009-03-25 株式会社ルネサステクノロジ 半導体装置
JP2007027402A (ja) * 2005-07-15 2007-02-01 Sanyo Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2008300671A (ja) 2008-12-11

Similar Documents

Publication Publication Date Title
JP5272191B2 (ja) 半導体装置および半導体装置の製造方法
JP5271886B2 (ja) 半導体装置およびその製造方法
US7800206B2 (en) Semiconductor device
US8203848B2 (en) Circuit device and method of manufacturing the same
JP5341337B2 (ja) 半導体装置及びその製造方法
JP2022177252A (ja) 半導体装置
JP6997340B2 (ja) 半導体パッケージ、その製造方法、及び、半導体装置
JP2005064479A (ja) 回路モジュール
CN111433909A (zh) 半导体装置
TWI292213B (ja)
KR101343199B1 (ko) 반도체 패키지
JP4918391B2 (ja) 半導体装置
JP5147295B2 (ja) 半導体装置
JPWO2014188632A1 (ja) 放熱構造を有する半導体装置および半導体装置の積層体
JP5172290B2 (ja) 半導体装置
JP5498604B1 (ja) 固体撮像素子用中空パッケージ
US20130256920A1 (en) Semiconductor device
JP2010109255A (ja) 半導体装置
US20220301966A1 (en) Semiconductor device
JP2008300672A (ja) 半導体装置
JP2007294884A (ja) 半導体装置
JP2009224529A (ja) 半導体装置およびその製造方法
JP2021082794A (ja) 電子部品および電子装置
JP2007141947A (ja) 半導体装置およびその製造方法
US20220301967A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100427

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121127

R150 Certificate of patent or registration of utility model

Ref document number: 5147295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees