JPH07101729B2 - マルチチップ半導体装置およびその製造方法 - Google Patents
マルチチップ半導体装置およびその製造方法Info
- Publication number
- JPH07101729B2 JPH07101729B2 JP5092378A JP9237893A JPH07101729B2 JP H07101729 B2 JPH07101729 B2 JP H07101729B2 JP 5092378 A JP5092378 A JP 5092378A JP 9237893 A JP9237893 A JP 9237893A JP H07101729 B2 JPH07101729 B2 JP H07101729B2
- Authority
- JP
- Japan
- Prior art keywords
- relay terminal
- semiconductor device
- lead
- island
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Description
【０００１】
【産業上の利用分野】本発明は、マルチチップ半導体装
置およびその製造方法に関し、特に複数の半導体素子を
リードフレーム上に搭載し同一のモールド樹脂内に封止
してなるマルチチップ半導体装置およびその製造方法に
関する。
置およびその製造方法に関し、特に複数の半導体素子を
リードフレーム上に搭載し同一のモールド樹脂内に封止
してなるマルチチップ半導体装置およびその製造方法に
関する。
【０００２】
【従来の技術】図３の（ａ）は、この種従来のマルチチ
ップ半導体装置のワイヤボンディング後の状態を示す平
面図であり、図３の（ｂ）は、そのＡ−Ａ線の断面図で
ある。半導体装置の組み立て工程においては、まずリー
ドフレーム２のアイランド２ａ上に半導体素子１をダイ
ボンドする。続いて、半導体素子１のボンディングパッ
ド１ａとリードフレーム２のリード２ｂとの間を金属細
線３により接続する。また、ボンディングパッド１ａ同
士を直接金属細線３により接続する。その後、トランス
ファモールド工程、リードフレーム切断工程を経てマル
チチップ半導体装置が作製される。
ップ半導体装置のワイヤボンディング後の状態を示す平
面図であり、図３の（ｂ）は、そのＡ−Ａ線の断面図で
ある。半導体装置の組み立て工程においては、まずリー
ドフレーム２のアイランド２ａ上に半導体素子１をダイ
ボンドする。続いて、半導体素子１のボンディングパッ
ド１ａとリードフレーム２のリード２ｂとの間を金属細
線３により接続する。また、ボンディングパッド１ａ同
士を直接金属細線３により接続する。その後、トランス
ファモールド工程、リードフレーム切断工程を経てマル
チチップ半導体装置が作製される。
【０００３】図４は、特開平２−２９４０６１号公報の
おいて提案されたマルチチップ半導体装置の平面図であ
る。この従来例では、まずパンチング等によりアイラン
ド２ａ、リード２ｂ、中継端子２ｃ′が一体形成された
リードフレーム２が作製される。このとき、中継端子２
ｃ′は独立しておらずリードフレーム２の部分に繋がれ
た状態にある。その状態でリードフレーム上に樹脂より
なる補強フィルム４を接着した後、中継端子２ｃ′を他
の部分から切り離す。このように形成された補強フィル
ム付きリードフレームのアイランド２ａ上に半導体素子
１をダイボンドし、半導体素子のボンディングパッド１
ａをリードフレームのリード２ｂまたは中継端子２ｃ′
と金属細線３により接続する。その後、トランスファモ
ールド工程、リードフレーム切断工程を経てマルチチッ
プ半導体装置の製造工程が完了する。
おいて提案されたマルチチップ半導体装置の平面図であ
る。この従来例では、まずパンチング等によりアイラン
ド２ａ、リード２ｂ、中継端子２ｃ′が一体形成された
リードフレーム２が作製される。このとき、中継端子２
ｃ′は独立しておらずリードフレーム２の部分に繋がれ
た状態にある。その状態でリードフレーム上に樹脂より
なる補強フィルム４を接着した後、中継端子２ｃ′を他
の部分から切り離す。このように形成された補強フィル
ム付きリードフレームのアイランド２ａ上に半導体素子
１をダイボンドし、半導体素子のボンディングパッド１
ａをリードフレームのリード２ｂまたは中継端子２ｃ′
と金属細線３により接続する。その後、トランスファモ
ールド工程、リードフレーム切断工程を経てマルチチッ
プ半導体装置の製造工程が完了する。
【０００４】
【発明が解決しようとする課題】上述した第１の従来例
では、半導体素子のボンディングパッド同士を金属細線
で接続するものであるため、図３の（ｂ）に示されるよ
うに、一方のボンディングパッドがボール側３ａとなる
と他方のボンディングパッドは必然的にステッチ側３ｂ
になる。ステッチ側では金属細線の切断が行われるがこ
のとき半導体素子に有害な応力がかかる。また、金属細
線の切断残りが発生しこれにより半導体素子上で短絡等
の不良が発生する危険性があるため、ボンディングパッ
ド間の間隔をあまり狭くできないという不都合があっ
た。さらに、接続すべきボンディングパッド間の距離が
長くなると金属細線の垂れ下がりにより短絡の発生する
虞も生じる。
では、半導体素子のボンディングパッド同士を金属細線
で接続するものであるため、図３の（ｂ）に示されるよ
うに、一方のボンディングパッドがボール側３ａとなる
と他方のボンディングパッドは必然的にステッチ側３ｂ
になる。ステッチ側では金属細線の切断が行われるがこ
のとき半導体素子に有害な応力がかかる。また、金属細
線の切断残りが発生しこれにより半導体素子上で短絡等
の不良が発生する危険性があるため、ボンディングパッ
ド間の間隔をあまり狭くできないという不都合があっ
た。さらに、接続すべきボンディングパッド間の距離が
長くなると金属細線の垂れ下がりにより短絡の発生する
虞も生じる。
【０００５】また、第２の従来例では、リードフレーム
が、中継端子が一体的に形成されたリードフレームの作
製工程、補強フィルムの貼着工程、中継端子の切断分離
工程、等の工程を経て形成されるものであるため、工数
が多くかかりリードフレームが高価なものになるという
欠点があった。
が、中継端子が一体的に形成されたリードフレームの作
製工程、補強フィルムの貼着工程、中継端子の切断分離
工程、等の工程を経て形成されるものであるため、工数
が多くかかりリードフレームが高価なものになるという
欠点があった。
【０００６】したがって、本発明の目的とするところ
は、第１に、ボンディングパッド同士を直接接続しない
ですむようにして半導体素子上でステッチボンディング
することに起因する不都合を回避することであり、第２
に、中継端子付きリードフレームを、補強フィルム等に
より補強することなく実現できるようにして、マルチチ
ップ半導体装置を安価に提供しうるようにすることであ
る。
は、第１に、ボンディングパッド同士を直接接続しない
ですむようにして半導体素子上でステッチボンディング
することに起因する不都合を回避することであり、第２
に、中継端子付きリードフレームを、補強フィルム等に
より補強することなく実現できるようにして、マルチチ
ップ半導体装置を安価に提供しうるようにすることであ
る。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、複数の半導体素子（１）と、それ
ぞれ半導体素子の搭載された複数のアイランド（２ａ）
と、アイランドの周辺からモールド樹脂外に導出される
複数のリード（２ｂ）と、中継端子（２ｃ）と、を備
え、前記中継端子（２ｃ）はモールド樹脂外に導出され
るリードに接続されるか前記アイランド（２ａ）に接続
されるかしており、かつ前記半導体素子（１）のボンデ
ィングパッド（１ａ）はボンディングワイヤ（３）によ
り前記リード（２ｂ）または前記中継端子（２ｃ）のい
ずれかに接続されていることを特徴とするマルチチップ
半導体装置が提供される。
め、本発明によれば、複数の半導体素子（１）と、それ
ぞれ半導体素子の搭載された複数のアイランド（２ａ）
と、アイランドの周辺からモールド樹脂外に導出される
複数のリード（２ｂ）と、中継端子（２ｃ）と、を備
え、前記中継端子（２ｃ）はモールド樹脂外に導出され
るリードに接続されるか前記アイランド（２ａ）に接続
されるかしており、かつ前記半導体素子（１）のボンデ
ィングパッド（１ａ）はボンディングワイヤ（３）によ
り前記リード（２ｂ）または前記中継端子（２ｃ）のい
ずれかに接続されていることを特徴とするマルチチップ
半導体装置が提供される。
【０００８】また、上記目的を達成するため、本発明に
よれば、複数のアイランド（２ａ）と、アイランドの周
辺から導出される複数のリード（２ｂ）と、中継端子
（２ｃ）と、を一体的に有するリードフレーム（２）の
各アイランド（２ａ）に半導体素子（１）を搭載する工
程と、各半導体素子（１）のボンディングパッド（１
ａ）を前記リード（２ｂ）または前記中継端子（２ｃ）
のいずれかに接続する工程と、を備えるマルチチップ半
導体装置の製造方法が提供される。
よれば、複数のアイランド（２ａ）と、アイランドの周
辺から導出される複数のリード（２ｂ）と、中継端子
（２ｃ）と、を一体的に有するリードフレーム（２）の
各アイランド（２ａ）に半導体素子（１）を搭載する工
程と、各半導体素子（１）のボンディングパッド（１
ａ）を前記リード（２ｂ）または前記中継端子（２ｃ）
のいずれかに接続する工程と、を備えるマルチチップ半
導体装置の製造方法が提供される。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例のマルチチ
ップ半導体装置の樹脂封止工程前の状態を示す平面図で
ある。本実施例で用いられるリードフレーム２は、図１
に示されるように、半導体素子が搭載されるアイランド
２ａ、リード２ｂおよび中継端子２ｃを有する。中継端
子２ｃは、中継リード２ｄによりアイランド２ａに接続
されている。図示は省略されているが、図の上・下に
は、それぞれタイバーとフレームとが左右に延在してお
り、そして、リード２ｂと、アイランド２ａから延びる
中継リード２ｅとは、タイバーに接続された後、フレー
ムと接続されている。
て説明する。図１は、本発明の第１の実施例のマルチチ
ップ半導体装置の樹脂封止工程前の状態を示す平面図で
ある。本実施例で用いられるリードフレーム２は、図１
に示されるように、半導体素子が搭載されるアイランド
２ａ、リード２ｂおよび中継端子２ｃを有する。中継端
子２ｃは、中継リード２ｄによりアイランド２ａに接続
されている。図示は省略されているが、図の上・下に
は、それぞれタイバーとフレームとが左右に延在してお
り、そして、リード２ｂと、アイランド２ａから延びる
中継リード２ｅとは、タイバーに接続された後、フレー
ムと接続されている。
【００１０】このリードフレーム２のアイランド２ａ上
に半導体素子１を搭載し、半導体素子のボンディングパ
ッド１ａを金属細線３によりリード２ｂまたは中継端子
２ｃに接続する。ボンディング工程終了後、エポキシ系
樹脂により樹脂封止を行い、各リードからタイバー、フ
レームを切断・分離して本実施例によるマルチチップ半
導体装置の製造を完了する。
に半導体素子１を搭載し、半導体素子のボンディングパ
ッド１ａを金属細線３によりリード２ｂまたは中継端子
２ｃに接続する。ボンディング工程終了後、エポキシ系
樹脂により樹脂封止を行い、各リードからタイバー、フ
レームを切断・分離して本実施例によるマルチチップ半
導体装置の製造を完了する。
【００１１】このように製造されたマルチチップ半導体
装置では、ボンディングパッド同士を接続する必要のあ
る場合には中継端子２ｃを介して接続されるため、ボン
ディングパッド上にステッチボンディングを行う必要が
なくなる。そのため、半導体素子１上において金属細線
３を切断することがなくなり、また、半導体素子上にワ
イヤの切断残りが発生することがなくなる。そして、中
継端子２ｃは、中継リード２ｄ、アイランド２ａおよび
中継リード２ｅを介してリードフレームのタイバー、フ
レームと接続されているため、ボンディング工程、樹脂
封止工程を通して、リードフレームの他の部分と一体化
されたままの状態に留まる。したがって、本発明によれ
ば、補強フィルム等によりリードフレームの一体化を保
持する必要がなくなるため、安価なリードフレームによ
りマルチチップ半導体装置を製造することが可能とな
る。
装置では、ボンディングパッド同士を接続する必要のあ
る場合には中継端子２ｃを介して接続されるため、ボン
ディングパッド上にステッチボンディングを行う必要が
なくなる。そのため、半導体素子１上において金属細線
３を切断することがなくなり、また、半導体素子上にワ
イヤの切断残りが発生することがなくなる。そして、中
継端子２ｃは、中継リード２ｄ、アイランド２ａおよび
中継リード２ｅを介してリードフレームのタイバー、フ
レームと接続されているため、ボンディング工程、樹脂
封止工程を通して、リードフレームの他の部分と一体化
されたままの状態に留まる。したがって、本発明によれ
ば、補強フィルム等によりリードフレームの一体化を保
持する必要がなくなるため、安価なリードフレームによ
りマルチチップ半導体装置を製造することが可能とな
る。
【００１２】図２は、本発明の第２の実施例のマルチチ
ップ半導体装置の樹脂封止工程前の状態を示す平面図で
ある。同図において、図１の部分と同等の部分には、同
一の参照番号を付して重複する説明は省略するが、本実
施例のリードフレームでは、ボンディングパッド同士を
接続するための中継端子２ｃは、モールド樹脂外に導出
される中継リード２ｄにより保持され、この中継リード
を介して図の上・下において左右方向に延在する、図示
されていないタイバー、フレームに接続されている。
ップ半導体装置の樹脂封止工程前の状態を示す平面図で
ある。同図において、図１の部分と同等の部分には、同
一の参照番号を付して重複する説明は省略するが、本実
施例のリードフレームでは、ボンディングパッド同士を
接続するための中継端子２ｃは、モールド樹脂外に導出
される中継リード２ｄにより保持され、この中継リード
を介して図の上・下において左右方向に延在する、図示
されていないタイバー、フレームに接続されている。
【００１３】第１の実施例のリードフレームでは、アイ
ランド２ａと中継端子２ｃとが連続して形成されている
ため、搭載される半導体素子の構造によっては半導体素
子サブストレートと電極とが短絡されることとなり使用
できない場合がある。しかし、本実施例のリードフレー
ムでは、アイランド２ａと中継端子２ｃとが独立してい
るため、半導体素子裏面と電極（ボンディングパッド）
とを電気的に絶縁状態に保つことができる。
ランド２ａと中継端子２ｃとが連続して形成されている
ため、搭載される半導体素子の構造によっては半導体素
子サブストレートと電極とが短絡されることとなり使用
できない場合がある。しかし、本実施例のリードフレー
ムでは、アイランド２ａと中継端子２ｃとが独立してい
るため、半導体素子裏面と電極（ボンディングパッド）
とを電気的に絶縁状態に保つことができる。
【００１４】
【発明の効果】以上説明したように、本発明のマルチチ
ップ半導体装置は、半導体素子のボンディングパッド同
士の接続を、リードフレームのアイランドまたは樹脂モ
ールドパッケージ外に導出されるリードに接続された中
継端子を介して行うようにしたものであるので、以下の
効果を奏することができる。 半導体素子のボンディングパッドにおいてステッチ
ボンディングを行う必要がなくなり、半導体素子上で金
属細線を切断する際に半導体素子に与える不要な応力を
回避することができる。また、細線の切断残りが発生す
ることがなくなりさらに繋線の長距離化によっておこる
細線の垂れ下がりを防止することができるので、不良の
発生を抑制することができる。 中継端子が直接あるいはアイランドを介してタイバ
ーとフレームに接続されているので、中継端子を保持す
るための補強フィルム等を使用する必要がなくなり、安
価なリードフレームにてマルチチップ半導体装置を製造
することが可能となる。
ップ半導体装置は、半導体素子のボンディングパッド同
士の接続を、リードフレームのアイランドまたは樹脂モ
ールドパッケージ外に導出されるリードに接続された中
継端子を介して行うようにしたものであるので、以下の
効果を奏することができる。 半導体素子のボンディングパッドにおいてステッチ
ボンディングを行う必要がなくなり、半導体素子上で金
属細線を切断する際に半導体素子に与える不要な応力を
回避することができる。また、細線の切断残りが発生す
ることがなくなりさらに繋線の長距離化によっておこる
細線の垂れ下がりを防止することができるので、不良の
発生を抑制することができる。 中継端子が直接あるいはアイランドを介してタイバ
ーとフレームに接続されているので、中継端子を保持す
るための補強フィルム等を使用する必要がなくなり、安
価なリードフレームにてマルチチップ半導体装置を製造
することが可能となる。
【図１】本発明の第１の実施例のマルチチップ半導体装
置の樹脂封止工程前の状態を示す平面図である。
置の樹脂封止工程前の状態を示す平面図である。
【図２】本発明の第２の実施例のマルチチップ半導体装
置の樹脂封止工程前の状態を示す平面図である。
置の樹脂封止工程前の状態を示す平面図である。
【図３】第１の従来例のマルチチップ半導体装置の樹脂
封止工程前の状態を示す平面図と断面図である。
封止工程前の状態を示す平面図と断面図である。
【図４】第２の従来例のマルチチップ半導体装置の樹脂
封止工程前の状態を示す平面図である。
封止工程前の状態を示す平面図である。
１ 半導体素子 １ａ ボンディングパッド ２ リードフレーム ２ａ アイランド ２ｂ リード ２ｃ、２ｃ′ 中継端子 ２ｄ、２ｅ 中継リード ３ 金属細線 ４ 補強フィルム
Claims (2)
- 【請求項１】 複数の半導体素子と、半導体素子を封止
する樹脂モールドパッケージと、それぞれ半導体素子の
搭載された複数のアイランドと、アイランドの周辺から
樹脂モールドパッケージ外に導出される複数のリード
と、中継端子と、を備えるマルチチップ半導体装置にお
いて、前記中継端子は樹脂モールドパッケージ外に導出
されるか前記アイランドに接続され、かつ前記半導体素
子のボンディングパッドはボンディングワイヤにより前
記リードまたは前記中継端子のいずれかに接続されてい
ることを特徴とするマルチチップ半導体装置。 - 【請求項２】 複数のアイランドと、アイランドの周辺
から導出される複数のリードと、中継端子と、が一体的
に形成されてなるリードフレームの各アイランドに半導
体素子を搭載する工程と、各半導体素子のボンディング
パッドを前記リードまたは前記中継端子のいずれかに接
続する工程と、を備えるマルチチップ半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5092378A JPH07101729B2 (ja) | 1993-03-26 | 1993-03-26 | マルチチップ半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5092378A JPH07101729B2 (ja) | 1993-03-26 | 1993-03-26 | マルチチップ半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0750384A JPH0750384A (ja) | 1995-02-21 |
| JPH07101729B2 true JPH07101729B2 (ja) | 1995-11-01 |
Family
ID=14052768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5092378A Expired - Fee Related JPH07101729B2 (ja) | 1993-03-26 | 1993-03-26 | マルチチップ半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07101729B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998024128A1 (fr) * | 1996-11-28 | 1998-06-04 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semi-conducteur |
| JP2006049694A (ja) * | 2004-08-06 | 2006-02-16 | Freescale Semiconductor Inc | 二重ゲージ・リードフレーム |
| JP5147295B2 (ja) * | 2007-05-31 | 2013-02-20 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
-
1993
- 1993-03-26 JP JP5092378A patent/JPH07101729B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0750384A (ja) | 1995-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3388609B2 (ja) | 半導体パッケージおよびその製造方法 | |
| US5468993A (en) | Semiconductor device with polygonal shaped die pad | |
| JPH04302164A (ja) | 半導体装置 | |
| JPH07101729B2 (ja) | マルチチップ半導体装置およびその製造方法 | |
| JPH088385A (ja) | 樹脂封止型半導体装置 | |
| US7009304B2 (en) | Resin-sealed semiconductor device | |
| JPH0582672A (ja) | 半導体装置及びその製造方法 | |
| JP2539763B2 (ja) | 半導体装置の実装方法 | |
| JPH0621305A (ja) | 半導体装置 | |
| JP2519651Y2 (ja) | 樹脂封止型マルチチップパッケージのリードフレーム | |
| JPH0936300A (ja) | 半導体装置およびその製造方法 | |
| JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
| JPH08279575A (ja) | 半導体パッケージ | |
| JPS60113932A (ja) | 樹脂封止半導体装置の組立方法 | |
| KR100267220B1 (ko) | 반도체소자패키지및그의제조방법 | |
| JPH0750388A (ja) | 樹脂封止型半導体装置及び製造方法 | |
| KR100218291B1 (ko) | 세라믹 패들을 이용한 반도체 패키지 및 그 제작방법 | |
| KR940008329B1 (ko) | 인터컨넥트 리드를 이용한 반도체 패키지 및 그 제조방법 | |
| JPH0714967A (ja) | リードフレーム | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
| JPH05335366A (ja) | 半導体装置 | |
| JPH0637234A (ja) | 半導体装置 | |
| JPH02303056A (ja) | 半導体集積回路の製造方法 | |
| JPH06334100A (ja) | 半導体装置及びそのリードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081101 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091101 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |