JPH0621305A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0621305A
JPH0621305A JP17242192A JP17242192A JPH0621305A JP H0621305 A JPH0621305 A JP H0621305A JP 17242192 A JP17242192 A JP 17242192A JP 17242192 A JP17242192 A JP 17242192A JP H0621305 A JPH0621305 A JP H0621305A
Authority
JP
Japan
Prior art keywords
internal terminals
semiconductor device
hollows
semiconductor chip
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17242192A
Other languages
English (en)
Inventor
Shuichi Yamamoto
秀一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP17242192A priority Critical patent/JPH0621305A/ja
Publication of JPH0621305A publication Critical patent/JPH0621305A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Abstract

(57)【要約】 【目的】 エポキシ樹脂で封止され形成された半導体装
置において、内部端子の機械的強度を増し、高信頼性の
半導体装置が実現出来る半導体リードフレームを提供す
る。 【構成】 半導体リードフレーム９の内部端子３ａ，３
ｂ……の表裏面に凹部である窪み８中にエポキシ樹脂６
が侵入し、密着性を向上させ、高信頼性の半導体装置７
が得られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂封止形半導体装置
を機械的衝撃等に耐えうるようにリードフレームの内部
端子の構造に改良を加えた半導体装置に関する。
【０００２】
【従来の技術】近年、半導体装置において半導体ウエハ
表面に写真彫刻技術を使用し、ウエハ表面上に適宜不純
物の拡散又、層間膜の形成、電極蒸着、保護膜等の工程
技術を用いて集積回路を形成してウエハを製造してい
る。ウエハ内に形成された半導体素子は、次工程である
組立工程で分離し、リードフレーム上のダイパッドに接
着して半導体チップ上のＡｌ電極と内部端子を金線で電
気的接合を行い樹脂封止工程を経て所定の半導体装置が
完成する。ここで半導体装置に使用されているパッケー
ジの種類は数多くあるが中でもエポキシ樹脂で封止され
るパッケージは低コストの民生用として大量に使用され
ている。以下、従来の半導体装置について説明する。
【０００３】図３は上記のような半導体装置を示すもの
であり、半導体チップ１はダイパッド２に固定するもの
で半導体チップ１とダイパッド２は接着材もしくは銀ペ
ーストによって接着されている。また、図４は図３で示
した半導体装置の断面構造を示すものである。以上のよ
うに構成された半導体装置について以下その動作につい
て説明する。まず半導体チップ１に対する複数の内部端
子３ａ，３ｂ……と外部端子４ａ，４ｂ……は対応し連
結しているものでダイパッド２と同一平面上に設置され
て、このダイパッド２の各辺に沿って等間隔で外方向に
向け配置されている。そして、半導体チップ１上の回路
端子に対して設置したＡｌ電極（図示せず）をそれぞれ
金線５と順次接続しこの金線５を内部端子３ａ，３ｂ…
…と対応して順次接着する。このように形成したものを
外部端子をエポキシ樹脂６等の合成樹脂でモールディン
グする。すなわち、エポキシ樹脂６で封止された樹脂封
止金型で半導体装置７が構成されるものである。このよ
うに構成される樹脂封止型パッケージの半導体装置７は
近年、機能の増大等にもかかわらずパッケージサイズが
小型化、薄型化の傾向が著しく要求されている。
【０００４】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、小型化、薄型化していく樹脂封止型パッケ
ージの半導体装置において半導体チップサイズがパッケ
ージサイズのほぼ７０％を占める半導体装置（メモリ
ー）になると内部端子の占める割合が小さくなり、内部
端子の機械的強度等が低下して、半導体装置の信頼性も
低下するという問題を有してくると考えられる。そこで
本発明は、上記従来の課題を解決するもので、小型化、
薄型化する半導体装置において内部端子とエポキシ樹脂
との密着性を向上させ、高信頼性の半導体装置を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するため
に本発明の半導体装置は、リードフレームの内部端子の
表裏面に複数の窪みを形成する構成を有している。
【０００６】
【作用】この構成である内部端子に複数の窪みを形成す
ることにより、半導体装置に使用しているエポキシ樹脂
と複数の窪みがパッケージ形成時に入り込むことによ
り、内部端子とエポキシ樹脂の密着を更に向上させ、高
信頼性の半導体装置を実現することが可能になる。
【０００７】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は、半導体リードフレームを示
すもので製造される半導体装置７を囲む充分の大きさの
正方形の枠体１０が連続して一体的に構成されている。
この半導体リードフレーム９は後、切断する部材と共に
例えば、銅等の薄板を打ち抜き等の手段で形成したもの
で枠体１０の対向する一対の辺１０ａ，１０ｂより中心
部に向け支持腕１１を突出形成し、この支持腕１１で四
角形状のダイパッド２を支持する。このダイパッド２の
各辺に沿って複数の内部端子３の先端が等間隔で配置さ
れるものでこの各内部端子３は放射状に延び、枠体１０
にそれぞれ直角に連続される。これら内部端子３は、そ
の中程のタイバー１２で保持されている。このように半
導体リードフレーム９で一体的に形成される内部端子３
は、図２の断面に示すように複数の内部端子３の表裏面
を凹部である窪み８ａ，８ｂ……を散在形状にする。例
えば、窪みはハーフエッチ等の技術によって凹部を形成
し、その残余の部分が一つの平面を形成するようにす
る。そして、半導体チップ１をダイボンディングした
後、金線５により半導体チップ１上のＡｌ電極（図示せ
ず）と内部端子３をワイヤボンディングする。しかし、
内部端子３で金線５を接着する部分においては窪みは形
成しない。次に図中の鎖線で示す範囲内を合成樹脂でモ
ールドし、パッケージを形成する。このタイバー１２内
部に沿ってその囲まれる範囲を切り離して半導体装置７
を形成する。このように構成される半導体装置７におい
て、樹脂封止された後に内部端子３はエポキシ樹脂６と
接合する面積が少ないため機械的強度を保持する必要が
あり、窪みを形成することにより、エポキシ樹脂と内部
端子の密着性が向上し、機械的強度が増し、信頼性が向
上する。
【０００８】なお、実施例において窪みは半円状の凹形
状を使用したがこの凹部は実質的に窪みになるものであ
ればよく内部端子に窪みを用いることで密着性が向上さ
れる機能を備えたものであればよい。
【０００９】
【発明の効果】以上のように本発明は、リードフレーム
の内部端子の表裏面に窪みを設けることにより、エポキ
シ樹脂と内部端子との密着性を向上させ、機械的強度が
増し、高信頼性の半導体装置を実現することができるも
のである。
【図面の簡単な説明】
【図１】本発明の一実施例にかかわる半導体装置を構成
するリードフレーム等の部材を示す平面図
【図２】本発明の一実施例を示す半導体装置の断面図
【図３】従来の半導体装置の斜視図
【図４】従来の半導体装置の断面図
【符号の説明】
１ 半導体チップ ２ ダイパッド ３ 内部端子 ４ 外部端子 ５ 金線 ６ エポキシ樹脂 ７ 半導体装置 ８ 窪み ９ 半導体リードフレーム １０ 枠体 １１ 支持腕 １２ タイバー

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体チップと、前記半導体チップの複数
    のＡｌ電極と金線で電気的接合した複数の窪みを有した
    リードフレームの内部端子とを有し、前記複数の内部端
    子が樹脂で一体的にモールドされたことを特徴とする半
    導体装置。
JP17242192A 1992-06-30 1992-06-30 半導体装置 Pending JPH0621305A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17242192A JPH0621305A (ja) 1992-06-30 1992-06-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17242192A JPH0621305A (ja) 1992-06-30 1992-06-30 半導体装置

Publications (1)

Publication Number Publication Date
JPH0621305A true JPH0621305A (ja) 1994-01-28

Family

ID=15941659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17242192A Pending JPH0621305A (ja) 1992-06-30 1992-06-30 半導体装置

Country Status (1)

Country Link
JP (1) JPH0621305A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996029778A1 (de) * 1995-03-19 1996-09-26 Hugo Lucca Verfahren und vorrichtung zur elektrischen ansteuerung von niederohmigen lasten
US5973388A (en) * 1998-01-26 1999-10-26 Motorola, Inc. Leadframe, method of manufacturing a leadframe, and method of packaging an electronic component utilizing the leadframe
US6197615B1 (en) * 1997-04-04 2001-03-06 Samsung Electronics Co., Ltd. Method of producing lead frame having uneven surfaces
US6252306B1 (en) 1998-05-12 2001-06-26 Mitsubishi Denki Kabushiki Kaisha Method of producing semiconductor device and configuration thereof, and lead frame used in said method
US6483178B1 (en) * 2000-07-14 2002-11-19 Siliconware Precision Industries Co., Ltd. Semiconductor device package structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996029778A1 (de) * 1995-03-19 1996-09-26 Hugo Lucca Verfahren und vorrichtung zur elektrischen ansteuerung von niederohmigen lasten
US6197615B1 (en) * 1997-04-04 2001-03-06 Samsung Electronics Co., Ltd. Method of producing lead frame having uneven surfaces
US5973388A (en) * 1998-01-26 1999-10-26 Motorola, Inc. Leadframe, method of manufacturing a leadframe, and method of packaging an electronic component utilizing the leadframe
US6252306B1 (en) 1998-05-12 2001-06-26 Mitsubishi Denki Kabushiki Kaisha Method of producing semiconductor device and configuration thereof, and lead frame used in said method
US6483178B1 (en) * 2000-07-14 2002-11-19 Siliconware Precision Industries Co., Ltd. Semiconductor device package structure

Similar Documents

Publication Publication Date Title
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US6277673B1 (en) Leads under chip in conventional IC package
US6483181B2 (en) Multi-chip package
JPH04302164A (ja) 半導体装置
JPH0621305A (ja) 半導体装置
JPH07101698B2 (ja) 樹脂封止型半導体装置の製造方法
JP2519651Y2 (ja) 樹脂封止型マルチチップパッケージのリードフレーム
JPH09330992A (ja) 半導体装置実装体とその製造方法
JPH0936300A (ja) 半導体装置およびその製造方法
JP2001332684A (ja) 樹脂封止型半導体装置及びその製造方法
KR950014116B1 (ko) 반도체 장치 및 그 제조방법
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
KR100267220B1 (ko) 반도체소자패키지및그의제조방법
JPS61241954A (ja) 半導体装置
JPH0621304A (ja) リードフレーム及び半導体装置の製造方法
JPH08279575A (ja) 半導体パッケージ
JPH06244313A (ja) 半導体パッケージ及び実装方法
JPH0366150A (ja) 半導体集積回路装置
JP3082562U (ja) マルチーチップパッケージ
JPH0498861A (ja) 樹脂封止型半導体装置
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
JPH0750384A (ja) マルチチップ半導体装置およびその製造方法
JPH05218273A (ja) 樹脂封止型半導体装置及びそれに用いる半導体チップの製造方法
JPS59198744A (ja) 樹脂封止型半導体装置