JP3082562U - マルチーチップパッケージ - Google Patents

マルチーチップパッケージ

Info

Publication number
JP3082562U
JP3082562U JP2001003760U JP2001003760U JP3082562U JP 3082562 U JP3082562 U JP 3082562U JP 2001003760 U JP2001003760 U JP 2001003760U JP 2001003760 U JP2001003760 U JP 2001003760U JP 3082562 U JP3082562 U JP 3082562U
Authority
JP
Japan
Prior art keywords
chip
tape
lead portion
inner lead
conductive wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001003760U
Other languages
English (en)
Inventor
世興 張
政賢 邱
Original Assignee
華東先進電子股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華東先進電子股▲分▼有限公司 filed Critical 華東先進電子股▲分▼有限公司
Priority to JP2001003760U priority Critical patent/JP3082562U/ja
Application granted granted Critical
Publication of JP3082562U publication Critical patent/JP3082562U/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 生産効率を向上でき、容易に製造できるマル
チーチップパッケージを提供する。 【解決手段】 ＬＯＣ形のリードフレームと、第１チッ
プ２１０と、第１テープ２４０と、複数の第１導電ワイ
ヤ２６０と、第２チップ２２０と、第２テープ２５０
と、複数の第２導電ワイヤ２７０と、パッケージ胴体２
８０とを備える。リードフレームは複数のリード２３０
を有し、リード２３０は内側から外部方向に第１インナ
ーリード部２３１、第２インナーリード部２３３および
アウトリード部２３４が配置されている。第２テープ２
５０は第２チップ２２０の下表面と第１インナーリード
部２３１との粘着に使用されている。第２テープ２５０
は所定の厚さを有しているため、第１導電ワイヤ２６０
は第２チップ２２０に押し付けられず、マルチーチップ
が封止されるとき、反転が不要である。

Description

【考案の詳細な説明】
【０００１】
【考案の属する技術分野】
本考案は、マルチーチップパッケージに関する。
【０００２】
【従来の技術】
従来の半導体装置は、リードフレーム（leadframe）に半導体チップ（semicon ductor chip）が搭載および電気的に接続され、パッケージ胴体（package bod y）でチップは封止されている。高性能や大メモリ容量の要求を満たすため、半 導体チップの製造は微小化と精密化の傾向にあり、封止行程で複数の半導体チッ プが積層され、パッケージ胴体に封止される方法が、米国特許No.５,３６６,９ ３３のダブルチップパッケージの製造方法に示されている。図１に示すように、 ダブルチップパッケージ構造１００は、下チップ１１０および上チップ１２０の 封止に使用され、下チップ１１０、上チップ１２０、リードフレーム、複数の導 電ワイヤ１６０、導電ワイヤ１７０およびパッケージ胴体１８０を有する。リー ドフレームは一般にみられる形状であり、複数のリード１３０とチップパッド１ ４０（chip pad）を有する。下チップ１１０と上チップ１２０とはリードフレ ームのチップパッド１４０の下表面および上表面に接着剤１５０で粘着されてい る。下チップ１１０とリード１３０とは複数の導電ワイヤ１６０でワイヤーボン ディングにより連結されている。上チップ１２０とリード１３０とは複数の導電 ワイヤ１７０でワイヤーボンディングにより連結されている。下チップ１１０と 上チップ１２０とは背面で粘着され、リードフレームのチップパッド１４０に固 着されているため、ワイヤーボンディングで導電ワイヤ１６０および導電ワイヤ １７０が形成されるとき、反転されなければいけない。反転され、ワイヤーボン ディングが行われるとき、ワイヤーボディングされた導電ワイヤの押し付けおよ び損傷を防止するため、下チップ１１０が粘着された後、下チップ１１０とリー ドフレームとが導電ワイヤ１６０でワイヤーボンディングにより接続され、モー ルドで焼かれ、パッケージ胴体１８０の下部が形成されている。さらに、上チッ プ１２０が粘着された後、上チップ１２０とリードフレームとが導電ワイヤ１７ ０でワイヤーボンディングにより接続され、モールドで焼かれ、パッケージ胴体 １８０の上部が形成され、ダブルチップパッケージ構造１００が形成されている 。しかしながら、前述のダブルチップパッケージ構造１００の製造方法は生産効 率および鋳型の開発コストの点で広く採用されることが困難である。
【０００３】 米国特許No.６,１１８,１７６に提示されているマルチーチップパッケージ構 造は、ＬＯＣ形リードフレームにより上下チップが封止されている。ＬＯＣ形リ ードフレームはリードーオンーチップ（Lead-On-Chip）形リードフレームである 。リードフレームのリードはチップの上部まで延伸しているため、リードフレー ムのチップパッド（chip pad）は不要であり、延伸するリードはチップに粘着 され、電気的に接続されている。マルチーチップパッケージ構造が有する上チッ プと下チップとは背面で粘着されている。ＬＯＣ形リードフレームのリードは下 チップの下表面まで延伸し接着剤（adhesive film）で固定されている。上チッ プの上表面には回路基板が粘着され、上チップと回路基板および回路基板とリー ドは導電ワイヤで電気的に連結されている。マルチーチップパッケージ構造は製 造行程でワイヤーボンディングされる前に反転されなければならないため、上チ ップがワイヤーボンディングされるとき、下チップの導電ワイヤは容易に損傷さ れる。
【０００４】
【考案が解決しようとする課題】
そこで、本考案の目的は、生産効率を向上でき、容易に製造できるマルチーチ ップパッケージを提供することにある。
【０００５】
【課題を解決するための手段】
本考案の請求項記載のマルチーチップパッケージによると、ＬＯＣ形のリード フレームと、第１チップと、第１テープと、複数の第１導電ワイヤと、第２チッ プと、第２テープと、複数の第２導電ワイヤと、パッケージ胴体とを備える。リ ードフレームは複数のリードを有し、リードは内側から外部方向に第１インナー リード部、第２インナーリード部およびアウトリード部が配置されている。第１ インナーリード部によりダウンセット（downset）が形成されている。第１チッ プは第１インナーリード部の下方に配置され、上表面に複数の第１はんだパッド を有する。第１テープは第１チップの上表面と第１インナーリード部との粘着に 使用されている。第１導電ワイヤは第１はんだパッドと第１インナーリード部と の電気的連結に使用されている。第２チップは第１インナーリード部の上方に配 置され、上表面に複数の第２はんだパッドを有する。第２テープは第２チップの 下表面と第１インナーリード部との粘着に使用されている。第１導電ワイヤが第 ２チップの下表面に接触しないように第２テープは所定の厚さを有する。第２導 電ワイヤは第２はんだパッドと第２インナーリード部との電気的連結に使用され ている。パッケージ胴体は第１チップ、第２チップ、第１導電ワイヤ、第２導電 ワイヤ、第１インナーリード部および第２インナーリード部を封止している。
【０００６】 ＬＯＣ形リードフレームと複数のテープにより複数の上下積層されるチップが 結合され、チップの下方のテープの厚さによりチップの下方の導電ワイヤはチッ プに押し付けられず、上下マルチーチップが封止されるとき、反転が不要である 。したがって、マルチーチップパッケージは製造が容易である。
【０００７】
【考案の実施の形態】
以下、本考案の実施の形態を図面に基づいて説明する。 図２および図３に示すように、本考案の一実施例によるマルチーチップパッケ ージによると、マルチーチップパッケージ構造２００はＬＯＣ形リードフレーム 、第１チップ２１０、第２チップ２２０およびパッケージ胴体２８０を備える。
【０００８】 ＬＯＣ形リードフレームは、リードーオンーチップ（Lead-On-Chip）形のリー ドフレームであり、現在、頻繁に利用されているスタムピング（stamping）また はエッチング（etching）方法により薄鋼板または薄銅板から形成され、複数の リード２３０を有する。リード２３０は内側から外方向に第１インナーリード部 ２３１、折曲部２３２、第２インナーリード部２３３およびアウトリード部２３ ４が配置されている。第１インナーリード部２３１、折曲部２３２および第２イ ンナーリード部２３３はパッケージ胴体２８０で封止され、折曲部２３２の傾き により第１インナーリード部２３１にダウンセット（downset）が形成され、ダ ウンセットに第２チップ２２０が配置されている。第１インナーリード部２３１ により第１チップ２１０および第２チップ２２０は固定され、第１チップ２１０ は電気的接続されている。第２インナーリード部２３３により第２チップ２２０ は電気的接続されている。アウトリード部２３４はマルチーチップパッケージ構 造２００の外接端子である。
【０００９】 第１チップ２１０はリード２３０の第１インナーリード部２３１の下方に固着 され、ポリイミド（polyimide）材質の絶縁性の両面テープである第１テープ２ ４０により第１チップ２１０の上表面はリード２３０の第１インナーリード部２ ３１に粘着されている。第１チップ２１０の上表面は複数のはんだパッド（bond ing pad）と集積回路素子（integrated circuit element 図に示していない ）とを有する。第１チップ２１０はＤＲＡＭ（dynamic random access memor y）、ＳＲＡＭ（static random access memory）およびフラッシュ（flash） 等のメモリチップ、マイクロプロセサ（microprocessor）またはロジック性（lo gic）機能を有するチップである。第１チップ２１０とリードフレームとの電気 的接続は、ワイヤーボンディング方法によりで複数の金材または銅材の第１導電 ワイヤ２６０（bonding wire）で第１チップ２１０の上表面のはんだパッドと リードフレームに対応するリード２３０の第１インナーリード部２３１とが連結 されている。
【００１０】 第２チップ２２０は第１チップ２１０と同様または異なる機能を有するチップ である。第１チップ２１０と第２チップ２２０は同じ大きさである。図３に示す ように、第２チップ２２０はリード２３０の第１インナーリード部２３１の上方 に固着され、ポリイミド（polyimide）材質の絶縁性の両面テープである第２テ ープ２５０により第２チップ２２０の下表面はリード２３０の第１インナーリー ド部２３１に粘着されている。第２チップ２２０の上表面は複数のはんだパッド および集積回路素子（図に表示していない）を有する。第２チップ２２０のはん だパッドとリードフレームに対応するリード２３０の第２インナーリード部２３ ３とはワイヤーボンディング方法により複数の第２導電ワイヤ２７０で接続され ている。第２テープ２５０は所定の厚さを有するため、第２チップ２２０は第１ インナーリード部２３１より高く配置され、第１導電ワイヤ２６０は第２チップ ２２０の下表面に接触しないように形成されている。第２テープ２５０は第１テ ープ２４０より厚い。マルチーチップパッケージ構造２００のパッケージ胴体２ ８０（package body）は熱硬化性の充填材であり、第１チップ２１０、第２チ ップ２２０、第１テープ２４０、第２テープ２５０、導電ワイヤ２６０、導電ワ イヤ２７０、リードフレームのリード２３０の第１インナーリード部２３１、折 曲部２３２および第２インナーリード部２３３が封止されている。リード２３０ のアウトリード２３４はパッケージ胴体２８０から露出されている。したがって 、マルチーチップパッケージ構造は保護されている。
【００１１】 マルチーチップパッケージ構造２００には少なくとも２個のチップが封止され 、ＬＯＣ形リードフレームによりチップは上下平行に配置されているため、マル チーチップパッケージ構造２００の結合面積（footprint）は減少されている。 チップのはんだパッドは同一表面の上表面に配置されているため、第１チップ２ １０が粘着およびワイヤーボンディングされ、第２チップ２２０が粘着およびワ イヤーボンディングされ、モールドで樹脂封止されている。したがって、第２テ ープ２５０の厚みにより第２チップ２２０が第１チップ２１０の導電ワイヤを押 し付けることは防止され、反転なくワイヤーボンディングが行われ、流れ作業の 連続生産が可能である。
【００１２】 図２に示すように、本考案の他の実施例によるマルチーチップパッケージによ ると、マルチーチップパッケージ構造２００のチップの数量とサイズは限定され ない。マルチーチップパッケージ構造３００は３個の異なるサイズのチップを有 し、ＬＯＣ形リードフレーム、第１チップ３１０、第２チップ３２０、第３チッ プ３９０およびパッケージ胴体３８０を有する。ＬＯＣ形リードフレームは複数 のリード３３０を有する。リード３３０は内側から外部方向に第１インナーリー ド部３３１、折曲部３３２、第２インナーリード部３３３およびアウトリード部 ３３４が配置されている。折曲部３３２の傾きにより第１インナーリード部３３ １にダウンセット（downset）が形成され、ダウンセットに第２チップ３２０が 配置されている。第１インナーリード部３３１により第１チップ３１０および第 ２チップ３２０が固定され、第１チップ３１０は電気的接続されている。第２イ ンナーリード部３３３により第３チップ３９０は固定され、第２チップ３２０お よび第３チップ３９０は電気的に連結されている。アウトリード部３３４はマル チーチップパッケージ構造３００の外接端子である。
【００１３】 第１チップ３１０はリード３３０の第１インナーリード部３３１の下方に固着 され、ポリイミド（polyimide）材質の絶縁性の両面テープである第１テープ３ ４０により第１チップ３１０の上表面はリード３３０の第１インナーリード部３ ３１に粘着されている。第１チップ３１０の上表面は複数のはんだパッド（bond ing pad）を有する。ワイヤーボンディング方法により複数の第１導電ワイヤ３ ６０（bonding wire）で第１チップ３１０の上表面のはんだパッドとリードフ レームに対応するリード３３０の第１インナーリード部３３１とは連結されてい る。
【００１４】 第２チップ３２０はリード３３０の第１インナーリード部３３１の上方に固着 され、絶縁性の第２テープ３５０により第２チップ３２０の下表面はリード３３ ０の第１インナーリード部３３１に粘着されている。第２チップ３２０の上表面 は複数のはんだパッド（図に表示していない）を有し、複数の第２導電ワイヤ３ ７０で第２チップ３２０のはんだパッドとリードフレームに対応するリード３３ ０の第２インナーリード部３３３とは電気的に接続されている。第２テープ３５ ０は所定の厚さを有するため、第２チップ３２０は第１インナーリード部３３１ より高く配置され、第１導電ワイヤ３６０は第２チップ３２０の下表面に接触し ない。第３チップ３９０はリード３３０の第２インナーリード部３３３の上方に 固着され、絶縁性の第３テープ３９１により第３チップ３９０の下表面はリード ３３０の第２インナーリード部３３３に粘着されている。第３チップ３９０の上 表面は複数のはんだパッド（図に表示していない）を有し、複数の第３導電ワイ ヤ３９２で第３チップ３９０のはんだパッドとリードフレームに対応するリード ３３０の第２インナーリード部３３３とは電気的に接続されている。第３テープ ３９１は所定の厚さを有するため、第３チップ３９０は第２インナーリード部３ ３３より高く配置され、第２導電ワイヤ３７０は第３チップ３９０の下表面に接 触しない。マルチーチップパッケージ構造３００のパッケージ胴体３８０には第 １チップ３１０、第２チップ３２０、第３チップ３９０、第１テープ３４０、第 ２テープ３５０、導電ワイヤ３６０、導電ワイヤ３７０、導電ワイヤ３９２、リ ードフレームのリード３３０の第１インナーリード部３３１、折曲部３３２およ び第２インナーリード部３３３が封止され、リード３３０のアウトリード部３３ ４はパッケージ胴体３８０から露出されている。したがって、マルチーチップパ ッケージ構造は保護されている。 本実施例の創作の精神と範囲内に抵触する様々な変更および修正は、全て本考 案の保護範囲に属する。
【図面の簡単な説明】
【図１】従来のダブルチップパッケージを示す断面図で
ある。
【図２】本考案の一実施例によるマルチーチップパッケ
ージを示す断面図である。
【図３】本考案の一実施例によるマルチーチップパッケ
ージを示す平面図である。
【図４】本考案の他の実施例によるマルチーチップパッ
ケージを示す断面図である。
【符号の説明】
１００ ダブルチップパッケージ構造 １１０ 下チップ １２０ 上チップ １３０ リード １４０ チップパッド １５０ 接着剤 １６０ 導電ワイヤ １７０ 導電ワイヤ １８０ パッケージ胴体 ２００ マルチーチップパッケージ構造 ２１０ 第１チップ ２２０ 第２チップ ２３０ リード ２３１ 第１インナーリード部 ２３２ 折曲部 ２３３ 第２インナーリード部 ２３４ アウトリード部 ２４０ 第１テープ ２５０ 第２テープ ２６０ 第１導電ワイヤ ２７０ 第２導電ワイヤ ２８０ パッケージ胴体 ２８１ 樹脂封止区 ３００ マルチーチップパッケージ構造 ３１０ 第１チップ ３２０ 第２チップ ３３０ リード ３３１ 第１インナーリード部 ３３２ 折曲部 ３３３ 第２インナーリード部 ３３４ アウトリード部 ３４０ 第１テープ ３５０ 第２テープ ３６０ 第１導電ワイヤ ３７０ 第２導電ワイヤ ３８０ パッケージ胴体 ３９０ 第３チップ ３９１ 第３テープ ３９２ 第３導電ワイヤ

Claims (8)

    【実用新案登録請求の範囲】
  1. 【請求項１】 ＬＯＣ形のリードフレームと、第１チッ
    プと、第１テープと、複数の第１導電ワイヤと、第２チ
    ップと、第２テープと、複数の第２導電ワイヤと、パッ
    ケージ胴体とを備え、 前記リードフレームは複数のリードを有し、前記リード
    は内側から外部方向に第１インナーリード部、第２イン
    ナーリード部およびアウトリード部が配置され、前記第
    １インナーリード部によりダウンセット（downset）が
    形成され、 前記第１チップは前記第１インナーリード部の下方に配
    置され、上表面に複数の第１はんだパッドを有し、 前記第１テープは前記第１チップの上表面と前記第１イ
    ンナーリード部との粘着に使用され、 前記第１導電ワイヤは前記第１はんだパッドと前記第１
    はんだパッドに対応する前記第１インナーリード部との
    電気的連結に使用され、 前記第２チップは前記第１インナーリード部の上方に配
    置され、上表面に複数の第２はんだパッドを有し、 前記第２テープは前記第２チップの下表面と前記第１イ
    ンナーリード部との粘着に使用され、前記第１導電ワイ
    ヤが前記第２チップの下表面に接触しないように前記第
    ２テープは所定の厚さを有し、 前記第２導電ワイヤは前記第２はんだパッドと前記第２
    はんだパッドに対応する前記第２インナーリード部との
    電気的連結に使用され、 前記パッケージ胴体は前記第１チップ、前記第２チッ
    プ、前記第１導電ワイヤ、前記第２導電ワイヤ、前記第
    １インナーリード部および前記第２インナーリード部を
    封止していることを特徴とするマルチーチップパッケー
    ジ。
  2. 【請求項２】 前記第２テープは、前記第１テープより
    厚いことを特徴とする請求項１記載のマルチーチップパ
    ッケージ。
  3. 【請求項３】 前記第２テープは、ポリイミド（polyim
    ide）材質のテープであることを特徴とする請求項１記
    載のマルチーチップパッケージ。
  4. 【請求項４】 第３チップおよび第３テープをさらに備
    え、前記第３チップは前記第２インナーリード部の上方
    に配置され、上表面に複数の第３はんだパッドを有し、
    前記第３テープは前記第３チップの下表面と前記第２イ
    ンナーリード部との粘着に使用され、前記第２導電ワイ
    ヤが前記第３チップの下表面に接触しないように前記第
    ３テープは所定の厚さを有することを特徴とする請求項
    １記載のマルチーチップパッケージ。
  5. 【請求項５】 パッケージ胴体と、ＬＯＣ形のリードフ
    レームと、第１チップと、第１テープと、複数の第１導
    電ワイヤと、第２チップと、第２テープとを備え、 前記リードフレームは複数のリードを有し、前記リード
    はインナーリード部およびアウトリード部を有し、前記
    アウトリード部は前記パッケージ胴体の外部に露出さ
    れ、 前記第１チップは前記インナーリード部の下方に配置さ
    れ、上表面に複数の第１はんだパッドを有し、 前記第１テープは前記第１チップの上表面と前記インナ
    ーリード部との粘着に使用され、 前記第１導電ワイヤは前記第１はんだパッドと前記第１
    はんだパッドに対応する前記インナーリード部との電気
    的連結に使用され、 前記第２チップは前記インナーリード部の上方に配置さ
    れ、上表面に複数の第２はんだパッドを有し、 前記第２テープは前記第２チップの下表面と前記インナ
    ーリード部との粘着に使用され、前記第１導電ワイヤが
    前記第２チップの下表面に接触しないように前記第２テ
    ープは所定の厚さを有することを特徴とするマルチーチ
    ップパッケージ。
  6. 【請求項６】 前記第２テープは、前記第１テープより
    厚いことを特徴とする請求項５記載のマルチーチップパ
    ッケージ。
  7. 【請求項７】 前記第２テープは、ポリイミド（polyim
    ide）材質のテープであることを特徴とする請求項５記
    載のマルチーチップパッケージ。
  8. 【請求項８】 前記第２導電ワイヤをさらに備え、前記
    第２導電ワイヤにより前記第２はんだパッドと前記第２
    はんだパッドに対応する前記インナーリード部とは電気
    的に連結されていることを特徴とする請求項５記載のマ
    ルチーチップパッケージ。
JP2001003760U 2001-06-11 2001-06-11 マルチーチップパッケージ Expired - Lifetime JP3082562U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001003760U JP3082562U (ja) 2001-06-11 2001-06-11 マルチーチップパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001003760U JP3082562U (ja) 2001-06-11 2001-06-11 マルチーチップパッケージ

Publications (1)

Publication Number Publication Date
JP3082562U true JP3082562U (ja) 2001-12-14

Family

ID=43215267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001003760U Expired - Lifetime JP3082562U (ja) 2001-06-11 2001-06-11 マルチーチップパッケージ

Country Status (1)

Country Link
JP (1) JP3082562U (ja)

Similar Documents

Publication Publication Date Title
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6744121B2 (en) Multi-chip package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US6476474B1 (en) Dual-die package structure and method for fabricating the same
US6864566B2 (en) Duel die package
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US7799610B2 (en) Method of fabricating a stacked die having a recess in a die BGA package
US6541846B2 (en) Dual LOC semiconductor assembly employing floating lead finger structure
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US6483181B2 (en) Multi-chip package
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3497775B2 (ja) 半導体装置
JPH07153904A (ja) 積層形半導体装置の製造方法及びそれによる半導体パッケージ
US20020084519A1 (en) Semiconductor chip stack package and fabrication method thereof
US20080283981A1 (en) Chip-On-Lead and Lead-On-Chip Stacked Structure
JP2002093993A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置
JP3082562U (ja) マルチーチップパッケージ
US20070267756A1 (en) Integrated circuit package and multi-layer lead frame utilized
TW200836306A (en) Multi-chip stack package
KR101686349B1 (ko) 반도체 패키지 및 그의 제조 방법
JP3082561U (ja) マルチーチップパッケージ
KR20050000972A (ko) 칩 스택 패키지
KR100967668B1 (ko) 반도체 패키지 및 그 제조방법
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070926

Year of fee payment: 6