JP3497775B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3497775B2 JP3497775B2 JP23490499A JP23490499A JP3497775B2 JP 3497775 B2 JP3497775 B2 JP 3497775B2 JP 23490499 A JP23490499 A JP 23490499A JP 23490499 A JP23490499 A JP 23490499A JP 3497775 B2 JP3497775 B2 JP 3497775B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lsi chip
- lsi
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
層した半導体装置に関するものである。 【0002】 【従来の技術】近年、LSI半導体装置の低コスト化及
び小型化を図るために、互いに異なる機能を有するLS
I又は互いに異なるプロセスにより形成されたLSIチ
ップを3次元実装するマルチチップパッケージが提案さ
れている。 【0003】以下、従来例として、特開平1−2353
63号公報で示されたマルチチップパケージについて図
面を参照しながら説明する。 【0004】まず、図6に示すように、第1のLSIチ
ップ53がリードフレームのダイパッド51にダイボン
ドされ、インナーリード52と電極55がボンディング
ワイヤ57にて接続されている。第1のLSIチップ5
3の表面には第2のLSIチップ54が絶縁性樹脂など
でダイボンドされ、外部電極56とインナーリード52
がボンディングワイヤ58にて接続され、トランスファ
モールドによりパッケージングされたものである。 【0005】この従来のマルチチップパッケージの製造
方法について説明する。まず、リードフレームのダイパ
ッド51にロジックやメモリ等の第1のLSIチップ5
3を導電性樹脂等のダイボンド樹脂61でダイボンドす
る。次に、第2のLSIチップ54を第1のLSIチッ
プ53の表面に絶縁性樹脂等のダイボンド樹脂62でダ
イボンドする。次に第1及び第2のLSIチップ53,
54の外部電極55,56とインナーリード52をワイ
ヤボンディングにて電気的に接続する。次に、トランス
ファモールド等により封止樹脂59を形成しパッケージ
ングしたものである。 【0006】この従来の構成および製造方法によれば、
第1および第2のLSIチップ53,54をダイボンド
した後で、ワイヤボンディングを行うため、第1のLS
Iチップ53のワイヤボンディングを可能にするために
は第2のLSIチップ54のサイズは、ダイボンド時に
第1のLSIチップ53の外部電極55にはかからず、
ダイボンド樹脂62がはみ出し、第1のLSIチップ5
3の電極55を覆わないことが必要であり、第2のLS
Iチップ54は第1のLSIチップ53に比べ十分小さ
いものに限定される。 【0007】 【発明が解決しようとする課題】上記従来の3次元実装
によるマルチチップパッケージによると、3次元実装さ
れた上側に位置する第2のLSIチップ54のサイズは
下側の第1のLSIチップ53のサイズにくらべ十分小
さくすることが必要であるため、2つのチップの組み合
わせが適合できる適用範囲が狭い。特に、片側のチップ
にメモリチップを適用する場合は、通常メモリチップの
場合、縦横比の大きい長方形であり、四角形の直交する
2辺(長辺と短辺)において、もう一方のチップの2辺
に対し長辺は大きく、短辺は小さい組み合わせとなり、
3次元実装への適用が不可であるケースが多く発生する
ものであり、適用範囲の狭い構成である。 【0008】本発明の目的は、2つのチップを積層して
搭載する半導体装置において、搭載可能なチップサイズ
の組み合わせの適用範囲を広くとれる半導体装置を提供
することである。 【0009】 【課題を解決するための手段】請求項1記載の半導体装
置は、第1の半導体チップの上部に第2の半導体チップ
が搭載された半導体装置であって、第1の半導体チップ
の裏面を支持体の素子載置部に固着し、第1の半導体チ
ップの表面の電極と支持体の電極部とを第1の金属細線
で接続し、第2の半導体チップの裏面を金属細線の最上
部より高い位置で第1の半導体チップの表面に向かい合
うように配置して第2の半導体チップの裏面と第1の半
導体チップの表面との間を絶縁性接着剤で固着し、第2
の半導体チップの表面の電極と支持体の電極部とを第2
の金属細線で接続し、第2の半導体チップの平面形状の
直交する2辺のうち少なくとも1辺が、第1の半導体チ
ップの平面形状の直交する2辺よりも大きく、第2の半
導体チップの裏面の絶縁性接着剤の形成領域の端から第
2の金属細線が接続される位置までの距離が2[mm]以
下であることを特徴とする。 【0010】請求項1の発明によれば、第1の半導体チ
ップと第2の半導体チップとを固着する絶縁性接着剤に
よって、上側の第2の半導体チップの裏面を、下側の第
1の半導体チップの電極に接続された金属細線の最上部
より高い位置にすることにより、第2の半導体チップが
第1の半導体チップの電極に接続された金属細線と接触
することがなく、第1および第2の半導体チップのチッ
プサイズの制約を無くし、搭載可能なチップサイズの組
み合わせの適用範囲を広くできる。 【0011】 【発明の実施の形態】以下、本発明の実施の形態におけ
る半導体装置であるマルチチップパッケージ(以下MC
Pと記す)について図面を参照しながら説明する。 【0012】〔第1の実施の形態〕 図1は本発明の第1の実施の形態におけるMCPの製造
方法の工程順断面図を示すものである。図1において、
1はリードフレーム(支持体)のインナーリード(電極
部,内部電極部)、2はリードフレームのダイパッド
(素子載置部)、3は第1のLSIチップ(第1の半導
体チップ)、4は第1のLSIチップの電極、5は第1
のLSIチップの電極4とインナーリード1を接続する
ボンディングワイヤ(金属細線)、6は第2のLSIチ
ップ(第2の半導体チップ)、7は第2のLSIチップ
の電極、8は絶縁性樹脂(絶縁性接着剤)、9は第2の
LSIチップの電極7とインナーリード1を接続するボ
ンディングワイヤ、10は封止樹脂、11はリードフレ
ームのアウターリード(外部電極部)を示すものであ
る。また、図4は第1のLSIチップ3及び第2のLS
Iチップ6の構成(サイズ)例を示す平面図である。 【0013】本実施の形態におけるMCPの製造方法
は、まず、図1(a)に示すように、第1のLSIチッ
プ3をリードフレームのダイパッド2にダイボンドす
る。リードフレームの材質は、42アロイやCu等であ
り、厚みは0.15mm程度である。ダイパッド2は、
後に行うトランスファモールド工程での樹脂の流動を良
好にすること、パッケージの厚みを薄くする事などの目
的から、リードフレームのインナーリード1の位置より
下げた位置になるよう、あらかじめプレス加工を施して
おく。ダイボンド工程では、図示はしていないが、導電
性あるいは絶縁性のエポキシやポリイミド系の樹脂を用
い加熱により樹脂を硬化し、第1のLSIチップ3を固
定する。そして、第1のLSIチップ3の電極4とイン
ナーリード1をボンディングワイヤ5で接続する。ボン
ディングワイヤ5の径,材質やワイヤボンディングの方
式ついては、後述のボンディングワイヤ9と同様であ
る。 【0014】次に、図1(b)に示すように、第2のL
SIチップ6の裏面を第1のLSIチップ2の表面に絶
縁性樹脂8を用いて固着する。このとき、絶縁性樹脂8
の厚みは、第2のLSIチップ6の裏面が第1のLSI
チップ3のボンディングワイヤ5の最上部より高い位置
になるよう設定する。通常ボンディングワイヤ5のルー
プ高さは50μm〜200μm程度であり、絶縁性樹脂
8の厚みは55μm〜300μm程度に設定する。絶縁
性樹脂8の材質は、液状のエポキシ、ポリイミド、アク
リル等であり、ディスペンス法やスタンピング法等で第
1のLSIチップ3の表面に形成した後、第2のLSI
チップ6を設置し、加熱することで硬化する。絶縁性樹
脂8の性状は、液状だけでなく、Bステージで固形状に
したものや、絶縁フィルム、両面に粘着材が形成された
フィルム、あるいは、熱可塑性のフィルム等を用いるこ
とができる。ここでの絶縁性樹脂8の形成領域は、第1
のLSIチップ3の電極4部より内側の領域としてお
り、この場合、絶縁性樹脂8にフィルムタイプのものを
用いることができるため、作業性が向上し、コストを低
く抑えられる。 【0015】次に、図1(c)に示すように、第2のL
SIチップ6の電極7とインナーリード1をワイヤボン
ディングにより、ボンディングワイヤ9で接続すること
で電気的に接続する。ボンディングワイヤ9は、通常1
8μm〜30μm程度の径であり、材質は、Au、C
u、Al等であり、ボンディングワイヤ9の表面に絶縁
性皮膜が形成されたものを用いることもできる。ワイヤ
ボンディングの方式は、超音波熱圧着ボンディングによ
るボールボンディングや、ウエッジボンディングを用い
る。この時、第2のLSIチップ6の電極7が位置する
裏面の部分は、絶縁性樹脂8で固定されていないが、そ
の固定されていない部分である絶縁性樹脂8の形成領域
の端からボンディングワイヤ9が接続される位置までの
距離が2mm程度までであれば、第2のLSIチップ6
の剛性で、ワイヤボンディング時の荷重には十分耐える
ことができ、ワイヤボンディング性は十分確保できる。
また、後述の図2、図3に示した構成とすることにより
第2のLSIチップ6のワイヤボンディングを容易に行
うことができる。 【0016】次に、図1(d)に示すように、トランス
ファモールドにより、封止樹脂10を形成し、その後ア
ウターリード11をフォーミングしMCPを完成する。 【0017】この図1(d)に示されるように、本実施
の形態のMCPは、第1のLSIチップ2の表面に厚い
絶縁性樹脂8を設け、第2のLSIチップ6の裏面を、
第1のLSIチップ3を接続するボンディングワイヤ5
の最上部より高い位置にしているため、第2のLSIチ
ップ6が第1のLSIチップ3に接続されたボンディン
グワイヤ5と接触することがない。従来では、積み重ね
る2つのLSIチップのサイズは、上側のLSIチップ
を下側のLSIチップより小さくする必要があったが、
本実施の形態では、図1からも明らかなように、絶縁性
樹脂8を、第1のLSIチップ3のボンディングワイヤ
5のループ高さ(最上部)より高くなるように厚く設け
ているため、図4に示すように、上側の第2のLSIチ
ップ6の平面形状の直交する2辺のうち少なくとも1辺
が、第1のLSIチップ3の平面形状の直交する2辺よ
りも大きくても、ボンディングワイヤ5を損傷すること
なく積層することができる。そのため、2つのLSIチ
ップ3,6のサイズの制約を少なくし、2つのLSIチ
ップ3,6のサイズの組み合わせの適用範囲が広く、汎
用性の高いものとなる。 【0018】なお、本実施の形態では、第1,第2のL
SIチップ3,6のサイズ(平面形状)が図4に示され
た場合であるため、上側の第2のLSIチップ6が下側
の第1のLSIチップ3に接続されたボンディングワイ
ヤ5の一部分と重なるように配置されるが、第2のLS
Iチップ6のサイズが小さく、第1のLSIチップ3の
電極4の内側に配置されるような場合には、第2のLS
Iチップ6が第1のLSIチップ3に接続されるボンデ
ィングワイヤ5と重ならないことは言うまでもない。 【0019】〔第2の実施の形態〕 図2は本発明の第2の実施の形態におけるMCPの断面
図であり、図1と対応する部分には同一符号を付し、そ
の説明を省略する。 【0020】この図2に示す第2の実施の形態では、絶
縁性樹脂8の形成領域を第1のLSIチップ3の表面全
面としている。他の構成及び製造方法は第1の実施の形
態と同様である。この第2の実施の形態によれば、第1
の実施の形態と比べ、第2のLSIチップ6が絶縁性樹
脂8で固定される領域が広がり、積層する第2のLSI
チップ6のサイズを第1の実施の形態に比べて大きくし
ても、第2のLSIチップ6へのワイヤボンディングを
容易に行うことができる。 【0021】この第2の実施の形態の場合、絶縁性樹脂
8を第1のLSIチップ3の表面全面に形成するため、
少なくとも第1のLSIチップ3と第2のLSIチップ
6とが重なり合う領域の全部に絶縁性樹脂8が形成され
ることになる。 【0022】〔第3の実施の形態〕 図3は本発明の第3の実施の形態におけるMCPの断面
図であり、図1と対応する部分には同一符号を付し、そ
の説明を省略する。 【0023】この図3に示す第3の実施の形態では、リ
ードフレームのダイパッド2のサイズ(平面形状)を第
2のLSIチップ6のサイズ(平面形状)とほぼ同等に
しておき、第2のLSIチップ6を固定する絶縁性樹脂
8の形成領域を第2のLSIチップ6の裏面全面から第
1のLSIチップ4及びダイパッド2の表面に至る領域
としたものであり、他の構成及び製造方法は第1の実施
の形態と同様である。この構成であれば、第2のLSI
チップ6の電極7の位置に対応する裏面が絶縁性樹脂8
で固定されているため、第2のLSIチップ6へのワイ
ヤボンディング性が向上し、第1の実施の形態、第2の
実施の形態よりも更に、第1のLSIチップ3と第2の
LSIチップ6のサイズ差を大きくすることができ、適
用範囲をさらに広げることができるものである。 【0024】この第3の実施の形態の場合、絶縁性樹脂
8が第2のLSIチップ6の裏面全面の下に形成される
ため、第1のLSIチップ3と第2のLSIチップ6と
が重なり合う領域の全部に絶縁性樹脂8が形成されるこ
とは言うまでもなく、図3に示されるように第1のLS
Iチップ3の少なくとも一部の側面にも絶縁性樹脂8が
形成されることになる。 【0025】上記の第1〜第3の実施の形態では、パッ
ケージングは樹脂封止によるQFPやSOPの場合につ
いて示したが、キャリアを用いるCSPやBGAのパッ
ケージでもかまわない。このCSPやBGAのパッケー
ジの場合を図5に示す。図5の(a),(b),(c)
はそれぞれ第1,第2,第3の実施の形態に対応したも
のである。図5において、31はキャリアと呼ばれる配
線基板(支持体)であり、この配線基板31は、一般に
セラミックやエポキシ樹脂からなる複数層の絶縁基板に
銅配線されたもので、通常パッケージサイズがキャリア
(配線基板31)のサイズとなる。32,33は配線基
板31の電極部であり、電極部32が第1のLSIチッ
プ3の電極4に接続され、電極部33が第2のLSIチ
ップ6の電極7に接続されている。なお、支持体の素子
載置部は、図5(a),(b)の場合には配線基板31
上で第1のLSIチップ3が載置された部分であり、図
5(c)の場合には配線基板31上で第1のLSIチッ
プ3が載置された部分および絶縁性樹脂8が形成されて
いる部分である。 【0026】 【発明の効果】以上のように、本発明によれば、積層す
る上側の第2の半導体チップの裏面を、下側の第1の半
導体チップに電極に接続された金属細線より高い位置に
なる構造であるため、積み重ねる2つの半導体チップの
サイズの制約が無く、MCPの適用範囲が広く、コスト
の安い、小型・高密度・高機能の積層型半導体装置を提
供することができるものである。
の製造方法の工程順断面図。 【図2】本発明の第2の実施の形態における半導体装置
の断面図。 【図3】本発明の第3の実施の形態における半導体装置
の断面図。 【図4】本発明の実施の形態における第1のLSIチッ
プ及び第2のLSIチップの組み合わせ例を示す平面
図。 【図5】本発明の第1,第2,第3の実施の形態におけ
る他の例を示す半導体装置の断面図。 【図6】従来の半導体装置の断面図。 【符号の説明】 1 リードフレームのインナーリード 2 リードフレームのダイパッド3 第1のLSIチップ 4 第1のLSIチップの電極 5 第1のLSIチップを接続するボンディングワイヤ 6 第2のLSIチップ 7 第2のLSIチップの電極 8 絶縁性樹脂 9 第2のLSIチップを接続するボンディングワイヤ 10 封止樹脂 11 リードフレームのアウターリード
Claims (1)
- (57)【特許請求の範囲】 【請求項1】 第1の半導体チップの上部に第2の半導
体チップが搭載された半導体装置であって、 前記第1の半導体チップの裏面を支持体の素子載置部に
固着し、前記第1の半導体チップの表面の電極と前記支
持体の電極部とを第1の金属細線で接続し、前記第2の
半導体チップの裏面を前記金属細線の最上部より高い位
置で前記第1の半導体チップの表面に向かい合うように
配置して前記第2の半導体チップの裏面と前記第1の半
導体チップの表面との間を絶縁性接着剤で固着し、前記
第2の半導体チップの表面の電極と前記支持体の電極部
とを第2の金属細線で接続し、前記第2の半導体チップ
の平面形状の直交する2辺のうち少なくとも1辺が、前
記第1の半導体チップの平面形状の直交する2辺よりも
大きく、前記第2の半導体チップの裏面の前記絶縁性接
着剤の形成領域の端から前記第2の金属細線が接続され
る位置までの距離が2[mm]以下であることを特徴とす
る半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23490499A JP3497775B2 (ja) | 1999-08-23 | 1999-08-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23490499A JP3497775B2 (ja) | 1999-08-23 | 1999-08-23 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003133324A Division JP3842241B2 (ja) | 2003-05-12 | 2003-05-12 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001060657A JP2001060657A (ja) | 2001-03-06 |
JP3497775B2 true JP3497775B2 (ja) | 2004-02-16 |
Family
ID=16978130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23490499A Expired - Fee Related JP3497775B2 (ja) | 1999-08-23 | 1999-08-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3497775B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4637380B2 (ja) * | 2001-02-08 | 2011-02-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
DE10231385B4 (de) * | 2001-07-10 | 2007-02-22 | Samsung Electronics Co., Ltd., Suwon | Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung |
JP4633971B2 (ja) * | 2001-07-11 | 2011-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2003218316A (ja) * | 2002-01-10 | 2003-07-31 | Ficta Technology Inc | マルチチップパッケージ構造及び製造方法 |
US6885093B2 (en) * | 2002-02-28 | 2005-04-26 | Freescale Semiconductor, Inc. | Stacked die semiconductor device |
JP2004221555A (ja) * | 2002-12-27 | 2004-08-05 | Sumitomo Bakelite Co Ltd | フィルム付き半導体素子、半導体装置およびそれらの製造方法 |
JP4767115B2 (ja) * | 2006-07-19 | 2011-09-07 | パナソニック株式会社 | 半導体装置及びその製造方法 |
JP2008041999A (ja) * | 2006-08-08 | 2008-02-21 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US8178982B2 (en) * | 2006-12-30 | 2012-05-15 | Stats Chippac Ltd. | Dual molded multi-chip package system |
-
1999
- 1999-08-23 JP JP23490499A patent/JP3497775B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001060657A (ja) | 2001-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2582013B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
US6723585B1 (en) | Leadless package | |
JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
TW516194B (en) | Wiring substrate, semiconductor device and package stack semiconductor device | |
US6762079B2 (en) | Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure | |
US8501542B2 (en) | Double-faced electrode package, and its manufacturing method | |
KR100477020B1 (ko) | 멀티 칩 패키지 | |
US7432583B2 (en) | Leadless leadframe package substitute and stack package | |
US8183687B2 (en) | Interposer for die stacking in semiconductor packages and the method of making the same | |
JP4195804B2 (ja) | デュアルダイパッケージ | |
JPH11354714A (ja) | マルチチップパッケ―ジ | |
US6893898B2 (en) | Semiconductor device and a method of manufacturing the same | |
JP3497775B2 (ja) | 半導体装置 | |
US6774479B2 (en) | Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device | |
JP2800967B2 (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
US20020180021A1 (en) | Three-dimension multi-chip stack package technology | |
JP3842241B2 (ja) | 半導体装置 | |
KR970001891B1 (ko) | 반도체장치와 반도체장치의 제조방법 | |
JP3082562U (ja) | マルチーチップパッケージ | |
JPH08130286A (ja) | 半導体装置 | |
JP2001085599A (ja) | 半導体装置 | |
JPH06163801A (ja) | 樹脂封止型半導体装置 | |
KR20020032013A (ko) | 적층형 반도체 패키지 | |
KR20010053953A (ko) | 멀티 칩 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |