JPH11354714A - マルチチップパッケ―ジ - Google Patents
マルチチップパッケ―ジInfo
- Publication number
- JPH11354714A JPH11354714A JP8134999A JP8134999A JPH11354714A JP H11354714 A JPH11354714 A JP H11354714A JP 8134999 A JP8134999 A JP 8134999A JP 8134999 A JP8134999 A JP 8134999A JP H11354714 A JPH11354714 A JP H11354714A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor chip
- lead
- semiconductor
- electrode pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
且つ構造的な安定性を達成することができるマルチチッ
プパッケージを提供する。 【解決手段】 マルチチップパッケージ10は、第1チ
ップ11と、第1チップ11が取り付けられる第2チッ
プ21と、第2チップ21が取り付けられ、第1チップ
11及び第2チップ21の電極パッド12、22が接続
される複数のリード31を有するリードフレームと、第
1チップ11、第2チップ21及びリード31の所定部
分を封止するパッケージ胴体45とを含んでおる。第1
チップ11の非活性面は、第2チップ21の活性面に取
り付けられ、リードフレームのリード31は、第1チッ
プ11が占める領域を除いて第2チップ21の活性面に
取り付けられる。
Description
ケージに関し、特に複数の半導体チップが構造的な安定
性をもって積層されているマルチチップパッケージに関
する。
び使用者の要求に応じて、一層小型化及び軽量化されて
いる。このような傾向に対応するための技術の1つが、
複数の半導体チップをリードフレームに搭載して1つの
パッケージに構成したマルチチップパッケージング技術
である。このマルチチップパッケージング技術は、主に
小型化及び軽量化が要求される携帯用電話機等に適用さ
れている。メモリ機能を行うフラッシュメモリ(flashm
emory)とSRAM(Synchronous RAM)等とをTSOP
(Thin Small OutlinePackage)等の単一パッケージに
構成する場合、小型化及び軽量化に有利である。
ケージ内に構成する方法には、複数の半導体チップを積
層する方法と、複数の半導体チップを並列に配列する方
法とがある。前者の場合、積層工程が複雑で微細厚さを
確保することが難しいという欠点がある。そして、後者
の場合、平面上に複数の半導体チップを配列する構造で
あるので、小型化されたパッケージを得がたい。パッケ
ージの小型化のため、積層方法が幅広く使用されている
が、このような積層方法を用いたマルチチップパッケー
ジの一例を図1に示す。
示す断面図である。マルチチップパッケージ60におい
て、第1チップ61が第2チップ71上に実装され、第
2チップ71がリードフレームのダイパッド82上に実
装される。第2チップ71の電極パッド72が設けられ
た活性面に、第1チップ61の電極パッド62が設けら
れていない非活性面が取り付けられ、第2チップ71の
非活性面がリードフレームのダイパッド82に取り付け
られている。ダイパッド82の周辺には、リード81が
配設されている。各々の半導体チップ61、71とリー
ド81とがワイヤボンディング法により導電性金属線9
3、94で電気的に接続されている。第1チップ61と
第2チップ71との間、及び第2チップ71とダイパッ
ド82との間は、液状の接着剤91、92により取り付
けられている。第1チップ61、第2チップ71及びリ
ード81の所定の部分は、封止樹脂で形成されたパッケ
ージ胴体95により外部環境から保護される。図1から
明らかなように、ダイパッド82がリード81の内側部
分のレベルから凹設されている。実際に、ダイパッド
は、それに半導体チップを安全に実装するため、リード
フレーム面から凹設されるが、これを「ダウンセット
(down set)」と呼ぶ。
は、その製造工程が1つの半導体チップを内在する一般
的なパッケージの製造工程に類似しているので、既存の
工程設備をそのまま利用することができるという利点を
有しているため、製造コストの上昇を抑制することがで
きる。
ージ胴体の厚肉化及びパッケージ内部の構造的不均衡が
問題視されている。最近ウェーハの直径が8インチから
12インチ等に増加するにつれて、ウェーハの反り又は
割れのような問題が生じやすく、ウェーハの裏面研磨が
限界に至っている。これにより、半導体チップ自体を薄
くするのは困難である。そして、チップを薄層化する困
難性は、小型化及び軽量化されたマルチチップパッケー
ジの製造に対する制約につながる。
ジを得るためにパッケージ製造工程中のモルディング工
程で、樹脂の量を減少させパッケージを物理的に薄く形
成すると、半導体チップとリード間の電気的連結に使用
される導電性金属線がパッケージ胴体の外部に露出する
という不良が発生する。このような問題は、特に、第2
チップの活性面にそのチップよりサイズが小さいチップ
が取り付けられる形態のマルチチップパッケージにおい
て一層激しくなる。その理由は、上部チップの電極パッ
ドとリード間の距離が遠くなるため、両者を連結する導
電性金属線の長さが長くなり、これによりワイヤループ
の高さも増加するためである。
ム上に積層される構造では、パッケージ内部の構造的不
均衡が発生する。ダイパッド上に2つの半導体チップが
積層しなければならないので、ダイパッドのダウンセッ
トが、1つの半導体チップを含むパッケージに比べて深
くなる。このため、封止樹脂の流れに差異が生じ、チッ
プ又はダイパッド上においてボイドが発生するという問
題がある。
のダイパッドの上下面に第1チップと第2チップを各々
取り付けることにより、封止樹脂の流れにおいて均衡を
取る積層パッケージが開発されている。しかし、このパ
ッケージの場合、リードフレームの上下部においてワイ
ヤボンディングを行わなければならないので、工程が複
雑になる。また、同一の役割をする電極パッドが対向配
設されたミラーチップを準備することが必要である。
約を克服するためになされたものであって、パッケージ
の厚さを減少させることができ、且つ構造的な安定性を
達成することができるマルチチップパッケージを提供す
ることにある。
め、本発明の請求項1記載のマルチチップパッケージに
よると、マルチチップパッケージは複数の半導体チップ
が積層されており、活性面及び非活性面を有する第1半
導体チップと、活性面及び非活性面を有し第1半導体チ
ップが搭載されている第2半導体チップと、第1半導体
チップの電極パッドと前記第2半導体チップの電極パッ
ドとを接続する複数のリードを有し第2半導体チップが
搭載されているリードフレームと、第1半導体チップ、
第2半導体チップ及びリードの所定部分を封止するパッ
ケージ胴体とを備えている。第1半導体チップの非活性
面は第2半導体チップの活性面に取り付けられ、リード
は第2半導体チップの活性面に取り付けられている。従
って、パッケージの厚さを減少させることができ、且つ
構造的な安定性を達成することができる。
マルチチップパッケージによると、第1、第2チップの
電極パッドとリード間との電気的連結は、ワイヤボンデ
ィングにより行われる。第2チップの活性面が第1チッ
プの非活性面より大きい。リードフレームは、第1チッ
プ及び第2チップに電気的に連結されることなく第2チ
ップの活性面に取り付けられる少なくとも1つの補助リ
ードを有する。補助リードは、第2チップの電極バッド
が設けられている位置より内側に取り付けられる。第1
チップは、補助リードより内側において第2チップの活
性面に取り付けられる。これにより、第1チップと第2
チップとを接着剤を用いて取り付ける際、接着剤が第2
チップの電極端子に流れ出すことを防止することができ
る。補助リードは、四角リング形状又はバー形状を有す
る。上記構造を効果的に利用するためには、電極パッド
がチップの活性面の端縁に配設されるエッジパッド型チ
ップを採用することが好ましい。
ップパッケージによると、マルチチップパッケージは複
数の半導体チップが積層されており、活性面及び非活性
面を有する第1半導体チップと、活性面及び非活性面を
有し第1半導体チップが搭載されている第2半導体チッ
プと、第1半導体チップの非活性面と接続される第1補
助リード、第2半導体チップの非活性面と接続される第
2補助リード、ならびに第1半導体チップ及び第2半導
体チップの電極パッドと接続される複数のリードを有し
第2半導体チップが搭載されるリードフレームと、第1
半導体チップ、第2半導体チップ及びリードの所定部分
を封止するパッケージ胴体とを備えている。
明によるマルチチップパッケージをより詳しく説明す
る。
チチップパッケージの第1実施例を示す断面図である。
図2に示すように、マルチチップパッケージ10は、電
極パッド12が端縁に沿って配設されている、いわゆる
エッジパッド型チップといわれる第1半導体チップとし
ての第1チップ11が、同様のエッジパッド型第2半導
体チップとしての第2チップ21上に実装されている。
第2チップ21は、リードフレームのリード31に取り
付けられている。半導体チップ11、12の各電極パッ
ド12、22が導電性金属線43、44によりリード3
1に各々電気的に連結されている。また、第1チップ1
1、第2チップ21及びリード31の内側部分がエポキ
シ成形樹脂のような封止樹脂45で封止されている。
21の活性面が、電極パッドが設けられていない第1チ
ップ11の非活性面に銀エポキシのような接着剤41に
より取り付けられている。そして、第1チップ11は、
対向するリード31の間に形成されている。リード31
は、第2チップ21の活性面上において第1チップ11
が占めていない領域に、ポリイミドテープ42で取り付
けられている。第1チップ11の電極パッド12及び第
2チップ21の電極パッド22は、各々導電性金属線4
3、44により対応するリード31に接続されている。
は第2チップ21がリードフレームのリード31に直接
取り付けられるため、付加的なダイパッド又は第2チッ
プ実装用チップパッドを必要としない。従って、2つの
チップ11、12及び金属線43を含むパッケージの厚
さが、非積層型パッケージに相当させることが可能とな
る。また、第1チップ及び第2チップがリードフレーム
を基準に均衡を取ることができる。これにより、モルデ
ィング工程の際、封止樹脂45が第1チップの上部側及
び第2チップの下部側に沿って均一に注入することがで
きる。さらに、第1チップの位置が従来に比べて低くな
るため、第1チップ11の電極パッド12がリード31
にもっと近くなり、導電性金属線の長さが減少する。一
般的なマルチチップパッケージの場合、第1チップのサ
イズが第2チップより小さいため、金属線の長さが増加
する傾向がある(図1参照)。一方、本発明によると、
リード31と第1チップ11の電極パッド12間の距離
が近くなるので、金属線43をより短くすることができ
る。
によりリード31に取り付けられている。従来のように
銀エポキシ等の液状接着剤を使用する場合、各々のリー
ドに対する接着剤塗布工程が必要である。しかしなが
ら、液状接着剤の代わりに、ポリイミドテープを使用す
る場合、塗布工程を省略することができ、工程の進行が
容易である。ポリイミドテープは、パッケージ製造工程
の前にリードフレームを準備する際、予めリードに取り
付けておくことができる。
がボンディングされたリード31に取り付けられてい
る。しかし、チップ実装用の別途の補助リードを形成
し、それに第2チップを取り付けることも可能である。
そして、補助リードは、必要によってバー形状、四角リ
ング形状等のいろいろの形態を有することができる。図
3図4及び図5は、第1実施例の変形例を示している。
プ11及び第2チップ21の左右側に配設され、2つの
バー形状補助リード32、33がリード方向に垂直な方
向に形成されている。電極パッド12、22は、各々第
1、第2チップ11、12の活性面の端縁に沿って配設
される。これらのチップ11、12は、エッジパッド型
チップである。
面に取り付けられている。第2チップ21は、補助リー
ド32、33の下面にポリイミドテープ42により取り
付けられている。補助リード32、33は、電極パッド
22整列方向の内側に位置する。また、この補助リード
32、33は、ワイヤボンディングに用いられない。こ
の補助リード32、33は、ただチップ実装用のもので
ある。
31に比べて大きいため、第2チップ21は、補助リー
ド32、33に安定的に支持される。また、補助リード
32、33は、液状の接着剤を用いて第1チップ11と
第2チップ21とを取り付ける際、接着剤が第2チップ
21の電極パッド22までに流れ出すことを防止する役
目をもする。
リード34が図示されている。この場合、補助リード3
4が第2チップ21の活性面の外周部に取り付けられる
ため、第2チップ21をより堅固に支持することができ
る。この四角リング形状の補助リード34は、活性面の
2端縁に電極パッドが設けられているチップだけでな
く、活性面の4端縁に電極パッドが設けられている半導
体チップを用いてマルチチップパッケージを構成する
際、接着剤が第2チップの電極パッドに流れ出すことを
防止することができる。
が下向きに段差をもって第2チップ21の活性面に取り
付けられてもよい。従って、金属線43がボンディング
されたリード34の部位と、金属線44がボンディング
されたリード34のボンディング部位とが、異なるレベ
ルに位置している。これにより、金属線43、44間の
距離が増加し、設計自由度が向上する。また、金属線4
3、44間の短絡が防止される。もし、第1チップ11
と第2チップ21とを互いに異なるリードと接続する
と、金属線43、44間の距離は一層増加する。
例を示している。図6に示すように、第1チップ11及
び第2チップ12は、いずれも電極パッドがチップの活
性面の対向2端縁に配設されるエッジパッド型チップで
ある。また、第1チップ11のサイズは、第2チップ2
1より小さい。リード31及び第1補助リード36が第
1チップの長手方向に沿って配置され、第2補助リード
35が第2チップ21の短方向に沿って配置される。第
1補助リード36、第2補助リード35は、第1、第2
チップ11、12が第1、第2補助リード36、35に
容易に取り付けられるように、バー形状を有する。第1
チップ11は、接着剤41により第1補助リード36の
上面に取り付けられる。第2チップ21は、ポリイミド
テープ42により第2補助リード35の下面に取り付け
られる。
1補助リード36が第1、第2チップ11、21の間に
挟持されるため、マルチチップパッケージ厚さの減少に
は大きな効果が得られないが、リードフレームを中心に
上下に半導体チップが位置するような内部構造を取るこ
とができる。また、各々のチップが個々の補助リードに
取り付けられ、第1チップが液状の接着剤により、第2
チップがポリイミドテープにより各補助リードに取り付
けられるため、製造工程が容易になり、第1、第2チッ
プ取付工程が互いに影響を受けない。例えば、液状の接
着剤を塗布して、第1チップを第1補助リード36に取
り付ける場合、接着剤が第2チップ21の電極パッド2
2までに流れ出すことを防止することができる。
ップパッケージによると、次のような効果が得られる。
第一に、第1チップが実装された第2チップの活性面の
端縁にリードフレームが取り付けられるため、従来のダ
イパッドを有するパッケージと比較してパッケージの厚
さを減少させることができる。従って、従来のマルチチ
ップパッケージに比べて1つのパッケージ内にチップを
より多く組み込むことができる。
ドフレームを基準に上下に配置されるため、パッケージ
内部の構造的安定を図ることができる。従って、モルデ
ィング工程で、封止樹脂の流れが均一になり、パッケー
ジ胴体内のボイドやクラックが防止される。
の距離が短くなる。これにより、金属線の長さが短くな
り、ワイヤループの高さも低くなる。また、ワイヤボン
ディングの信頼性が増加し、パッケージの厚さも減少す
る。さらに、モルディング工程において、隣接する金属
線間の不接続又は短絡を防止することができる。特に、
補助リードが接着剤に対するダムの役目をするので、接
着剤から電極パッドを保護することができ、パッケージ
の信頼性が一層向上する。もちろん、各々のチップが同
一方向に向くことができるので、ワイヤボンディングを
一層容易に進行することができる。
付にポリイミドテープが使用されるので、チップ取付工
程が容易になる。以上のように、本発明によるマルチチ
ップパッケージは、厚さの減少、品質の向上、作業時間
の短縮、工程進行の容易さ等の利点がある。
ある。
ージを示す断面図である。
プパッケージを図2のIII−III線と同様の位置で切断し
た状態を示す断面図である。
プパッケージを図2のIII−III線と同様の位置で切断し
た状態を示す断面図である。
プパッケージを示す断面図である。
ージを図2のIII−III線と同様の位置で切断した状態を
示す断面図である。
Claims (18)
- 【請求項1】 複数の半導体チップが積層されているマ
ルチチップパッケージであって、 複数の電極パッドが設けられている活性面、ならびに電
極パッドが設けられていない非活性面を有する第1半導
体チップと、 複数の電極パッドが設けられている活性面、ならびに電
極パッドが設けられていない非活性面を有し、前記第1
半導体チップが搭載されている第2半導体チップと、 前記第1半導体チップの電極パッド及び前記第2半導体
チップの電極パッドと接続される複数のリードを有し、
前記第2半導体チップが搭載されているリードフレーム
と、 前記第1半導体チップ、前記第2半導体チップ及び前記
リードの所定部分を封止するパッケージ胴体とを備え、 前記第1半導体チップの非活性面は前記第2半導体チッ
プの活性面に取り付けられ、前記リードは前記第2半導
体チップの活性面に取り付けられていることを特徴とす
るマルチチップパッケージ。 - 【請求項2】 前記第1半導体チップの電極パッド、及
び前記第2半導体チップの電極パッドと前記リードとの
間の電気的連結は、ワイヤボンディングであることを特
徴とする請求項1に記載のマルチチップパッケージ。 - 【請求項3】 前記第2半導体チップの活性面の面積
は、前記第1半導体チップの非活性面の面積よりも大き
いことを特徴とする請求項1に記載のマルチチップパッ
ケージ。 - 【請求項4】 前記リードフレームは、前記第1半導体
チップ及び第2半導体チップと電気的に連結されること
なく前記第2半導体チップの活性面に取り付けられる補
助リードを有することを特徴とする請求項1に記載のマ
ルチチップパッケージ。 - 【請求項5】 前記補助リードは、前記第2半導体チッ
プの外周に取り付けられる四角リング形状であることを
特徴とする請求項4に記載のマルチチップパッケージ。 - 【請求項6】 前記補助リードは、バー形状であること
を特徴とする請求項4に記載のマルチチップパッケー
ジ。 - 【請求項7】 前記補助リードの数は、少なくとも1つ
であることを特徴とする請求項6に記載のマルチチップ
パッケージ。 - 【請求項8】 前記第2半導体チップと前記リードと
は、ポリイミドテープにより取り付けられていることを
特徴とする請求項1に記載のマルチチップパッケージ。 - 【請求項9】 前記第2半導体チップと前記リードと
は、接着剤により取り付けられていることを特徴とする
請求項1に記載のマルチチップパッケージ。 - 【請求項10】 前記リードの内側部分は、下向きの段
差を有することを特徴とする請求項1に記載のマルチチ
ップパッケージ。 - 【請求項11】 前記第1半導体チップと前記リードと
の接続部位は、前記第2半導体チップと前記リードとの
接続部位と異なる高さの位置にあることを特徴とする請
求項2記載のマルチチップパッケージ。 - 【請求項12】 前記第1半導体チップ及び前記第2半
導体チップは、各々異なるリードにワイヤボンディング
されていることを特徴とする請求項1に記載のマルチチ
ップパッケージ。 - 【請求項13】 前記第1半導体チップは、電極パッド
が前記第1チップの活性面の端縁部に配設されるエッジ
パッド型であることを特徴とする請求項1に記載のマル
チチップパッケージ。 - 【請求項14】 複数の半導体チップが積層されている
マルチチップパッケージであって、 複数の電極パッドが設けられている活性面、ならびに電
極パッドが設けられていない非活性面を有する第1半導
体チップと、 複数の電極パッドが設けられている活性面、ならびに電
極パッドが設けられていない非活性面を有し、前記第1
半導体チップが搭載されている第2半導体チップと、 前記第1半導体チップの非活性面と接続される第1補助
リード、前記第2半導体チップの活性面と接続される第
2補助リード、ならびに前記第1半導体チップ及び前記
第2半導体チップの電極パッドと接続される複数のリー
ドを有し、前記第2半導体チップが搭載されるリードフ
レームと、 前記第1半導体チップ、前記第2半導体チップ及び前記
リードの所定部分を封止するパッケージ胴体と、 を備えることを特徴とするマルチチップパッケージ。 - 【請求項15】 前記第1半導体チップ及び前記第2半
導体チップの電極パッドは、各々前記第1半導体チップ
及び第2半導体チップの各活性面の端縁部に沿って配設
されることを特徴とする請求項14に記載のマルチチッ
プパッケージ。 - 【請求項16】 前記第2補助リードは、前記第2半導
体チップの一方の端縁部と他方の端縁部との間に位置す
ることを特徴とする請求項15に記載のマルチチップパ
ッケージ。 - 【請求項17】 前記第1補助リード及び前記第2補助
リードは、バー形状であることを特徴とする請求項14
に記載のマルチチップパッケージ。 - 【請求項18】 前記第1半導体チップは銀エポキシ接
着剤により前記第1補助リードに取り付けられ、前記第
2半導体チップはポリイミドテープにより前記第2補助
リードに取り付けられていることを特徴とする請求項1
4に記載のマルチチップパッケージ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1998P19523 | 1998-05-28 | ||
KR1019980019523A KR100277438B1 (ko) | 1998-05-28 | 1998-05-28 | 멀티칩패키지 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11354714A true JPH11354714A (ja) | 1999-12-24 |
JP3781913B2 JP3781913B2 (ja) | 2006-06-07 |
Family
ID=19537853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08134999A Expired - Fee Related JP3781913B2 (ja) | 1998-05-28 | 1999-03-25 | マルチチップパッケージ |
Country Status (4)
Country | Link |
---|---|
US (1) | US6087722A (ja) |
JP (1) | JP3781913B2 (ja) |
KR (1) | KR100277438B1 (ja) |
TW (1) | TW437033B (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001065605A1 (en) * | 2000-03-03 | 2001-09-07 | Hitachi, Ltd. | Semiconductor device |
JP2002299568A (ja) * | 2001-04-02 | 2002-10-11 | Fujitsu Ltd | Icチップ |
US6541870B1 (en) * | 2001-11-14 | 2003-04-01 | Siliconware Precision Industries Co., Ltd. | Semiconductor package with stacked chips |
US6972487B2 (en) | 2001-03-30 | 2005-12-06 | Fujitsu Limited | Multi chip package structure having a plurality of semiconductor chips mounted in the same package |
US7008824B2 (en) * | 1998-02-13 | 2006-03-07 | Micron Technology, Inc. | Method of fabricating mounted multiple semiconductor dies in a package |
JP2007258751A (ja) * | 2007-06-25 | 2007-10-04 | Renesas Technology Corp | 半導体装置 |
US7405486B2 (en) | 2004-03-26 | 2008-07-29 | Sanyo Electric Co., Ltd. | Circuit device |
Families Citing this family (87)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6297547B1 (en) * | 1998-02-13 | 2001-10-02 | Micron Technology Inc. | Mounting multiple semiconductor dies in a package |
US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
US7157314B2 (en) * | 1998-11-16 | 2007-01-02 | Sandisk Corporation | Vertically stacked field programmable nonvolatile memory and method of fabrication |
WO2000033379A1 (en) * | 1998-12-02 | 2000-06-08 | Hitachi, Ltd. | Semiconductor device, method of manufacture thereof, and electronic device |
US6225691B1 (en) * | 1999-07-02 | 2001-05-01 | Cts Computer Technology System Corporation | Integrated circuit packaging structure |
JP3768744B2 (ja) * | 1999-09-22 | 2006-04-19 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
KR100364842B1 (ko) * | 1999-09-28 | 2002-12-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그의 제조 방법 |
KR20010037247A (ko) * | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 |
US6488405B1 (en) * | 2000-03-08 | 2002-12-03 | Advanced Micro Devices, Inc. | Flip chip defect analysis using liquid crystal |
JP3737333B2 (ja) * | 2000-03-17 | 2006-01-18 | 沖電気工業株式会社 | 半導体装置 |
US7042068B2 (en) | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
US8575719B2 (en) | 2000-04-28 | 2013-11-05 | Sandisk 3D Llc | Silicon nitride antifuse for use in diode-antifuse memory arrays |
US6888750B2 (en) * | 2000-04-28 | 2005-05-03 | Matrix Semiconductor, Inc. | Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication |
US6472758B1 (en) * | 2000-07-20 | 2002-10-29 | Amkor Technology, Inc. | Semiconductor package including stacked semiconductor dies and bond wires |
AU2001286432A1 (en) | 2000-08-14 | 2002-02-25 | Matrix Semiconductor, Inc. | Dense arrays and charge storage devices, and methods for making same |
US6406940B1 (en) * | 2000-08-14 | 2002-06-18 | Intermedics Inc. | Method and apparatus for stacking IC devices |
TW546789B (en) * | 2000-09-06 | 2003-08-11 | Siliconware Precision Industries Co Ltd | Dual-chip structure without die pad |
US6340846B1 (en) * | 2000-12-06 | 2002-01-22 | Amkor Technology, Inc. | Making semiconductor packages with stacked dies and reinforced wire bonds |
KR100457424B1 (ko) * | 2000-12-26 | 2004-11-16 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
KR100729051B1 (ko) * | 2000-12-29 | 2007-06-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 및 그 제조 방법 |
US6503776B2 (en) * | 2001-01-05 | 2003-01-07 | Advanced Semiconductor Engineering, Inc. | Method for fabricating stacked chip package |
KR100731007B1 (ko) * | 2001-01-15 | 2007-06-22 | 앰코 테크놀로지 코리아 주식회사 | 적층형 반도체 패키지 |
JP2002231882A (ja) * | 2001-02-06 | 2002-08-16 | Mitsubishi Electric Corp | 半導体装置 |
JP4637380B2 (ja) * | 2001-02-08 | 2011-02-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7352199B2 (en) | 2001-02-20 | 2008-04-01 | Sandisk Corporation | Memory card with enhanced testability and methods of making and using the same |
US6417695B1 (en) * | 2001-03-15 | 2002-07-09 | Micron Technology, Inc. | Antifuse reroute of dies |
US6545345B1 (en) | 2001-03-20 | 2003-04-08 | Amkor Technology, Inc. | Mounting for a package containing a chip |
US6897514B2 (en) * | 2001-03-28 | 2005-05-24 | Matrix Semiconductor, Inc. | Two mask floating gate EEPROM and method of making |
US6707684B1 (en) | 2001-04-02 | 2004-03-16 | Advanced Micro Devices, Inc. | Method and apparatus for direct connection between two integrated circuits via a connector |
US6597059B1 (en) | 2001-04-04 | 2003-07-22 | Amkor Technology, Inc. | Thermally enhanced chip scale lead on chip semiconductor package |
US6559526B2 (en) * | 2001-04-26 | 2003-05-06 | Macronix International Co., Ltd. | Multiple-step inner lead of leadframe |
US6664618B2 (en) * | 2001-05-16 | 2003-12-16 | Oki Electric Industry Co., Ltd. | Tape carrier package having stacked semiconductor elements, and short and long leads |
US6525953B1 (en) | 2001-08-13 | 2003-02-25 | Matrix Semiconductor, Inc. | Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication |
US6841813B2 (en) * | 2001-08-13 | 2005-01-11 | Matrix Semiconductor, Inc. | TFT mask ROM and method for making same |
US6843421B2 (en) | 2001-08-13 | 2005-01-18 | Matrix Semiconductor, Inc. | Molded memory module and method of making the module absent a substrate support |
US6593624B2 (en) | 2001-09-25 | 2003-07-15 | Matrix Semiconductor, Inc. | Thin film transistors with vertically offset drain regions |
JP4738675B2 (ja) * | 2001-09-14 | 2011-08-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US6613606B1 (en) * | 2001-09-17 | 2003-09-02 | Magic Corporation | Structure of high performance combo chip and processing method |
US6624485B2 (en) | 2001-11-05 | 2003-09-23 | Matrix Semiconductor, Inc. | Three-dimensional, mask-programmed read only memory |
US6731011B2 (en) * | 2002-02-19 | 2004-05-04 | Matrix Semiconductor, Inc. | Memory module having interconnected and stacked integrated circuits |
US6853049B2 (en) * | 2002-03-13 | 2005-02-08 | Matrix Semiconductor, Inc. | Silicide-silicon oxide-semiconductor antifuse device and method of making |
US6608366B1 (en) | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
JP2003332522A (ja) * | 2002-05-17 | 2003-11-21 | Mitsubishi Electric Corp | 半導体装置 |
US6737675B2 (en) | 2002-06-27 | 2004-05-18 | Matrix Semiconductor, Inc. | High density 3D rail stack arrays |
US6818973B1 (en) | 2002-09-09 | 2004-11-16 | Amkor Technology, Inc. | Exposed lead QFP package fabricated through the use of a partial saw process |
US6841858B2 (en) * | 2002-09-27 | 2005-01-11 | St Assembly Test Services Pte Ltd. | Leadframe for die stacking applications and related die stacking concepts |
US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
KR100618812B1 (ko) * | 2002-11-18 | 2006-09-05 | 삼성전자주식회사 | 향상된 신뢰성을 가지는 적층형 멀티 칩 패키지 |
KR100477020B1 (ko) * | 2002-12-16 | 2005-03-21 | 삼성전자주식회사 | 멀티 칩 패키지 |
US6798047B1 (en) | 2002-12-26 | 2004-09-28 | Amkor Technology, Inc. | Pre-molded leadframe |
US6627990B1 (en) * | 2003-02-06 | 2003-09-30 | St. Assembly Test Service Ltd. | Thermally enhanced stacked die package |
US6750545B1 (en) | 2003-02-28 | 2004-06-15 | Amkor Technology, Inc. | Semiconductor package capable of die stacking |
SG143931A1 (en) | 2003-03-04 | 2008-07-29 | Micron Technology Inc | Microelectronic component assemblies employing lead frames having reduced-thickness inner lengths |
US6794740B1 (en) | 2003-03-13 | 2004-09-21 | Amkor Technology, Inc. | Leadframe package for semiconductor devices |
JP4096778B2 (ja) * | 2003-03-25 | 2008-06-04 | 沖電気工業株式会社 | マルチチップパッケージ |
US7816182B2 (en) * | 2004-11-30 | 2010-10-19 | Stmicroelectronics Asia Pacific Pte. Ltd. | Simplified multichip packaging and package design |
US20060185429A1 (en) * | 2005-02-21 | 2006-08-24 | Finemems Inc. | An Intelligent Integrated Sensor Of Tire Pressure Monitoring System (TPMS) |
US7196427B2 (en) * | 2005-04-18 | 2007-03-27 | Freescale Semiconductor, Inc. | Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element |
US7098073B1 (en) | 2005-04-18 | 2006-08-29 | Freescale Semiconductor, Inc. | Method for stacking an integrated circuit on another integrated circuit |
US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
US7298038B2 (en) * | 2006-02-25 | 2007-11-20 | Stats Chippac Ltd. | Integrated circuit package system including die stacking |
US7902660B1 (en) | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
US20070290333A1 (en) * | 2006-06-16 | 2007-12-20 | Intel Corporation | Chip stack with a higher power chip on the outside of the stack |
US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
US7439620B2 (en) * | 2006-08-04 | 2008-10-21 | Stats Chippac Ltd. | Integrated circuit package-in-package system |
US7687892B2 (en) * | 2006-08-08 | 2010-03-30 | Stats Chippac, Ltd. | Quad flat package |
JP5048685B2 (ja) * | 2006-12-29 | 2012-10-17 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置およびその製造方法 |
US8946878B2 (en) * | 2007-12-06 | 2015-02-03 | Stats Chippac Ltd. | Integrated circuit package-in-package system housing a plurality of stacked and offset integrated circuits and method of manufacture therefor |
US8399973B2 (en) * | 2007-12-20 | 2013-03-19 | Mosaid Technologies Incorporated | Data storage and stackable configurations |
CN101764126B (zh) * | 2008-12-23 | 2012-08-22 | 日月光封装测试(上海)有限公司 | 无外引脚的多芯片半导体封装构造及导线架 |
JP5275019B2 (ja) * | 2008-12-26 | 2013-08-28 | 株式会社東芝 | 半導体装置 |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
US9627395B2 (en) | 2015-02-11 | 2017-04-18 | Sandisk Technologies Llc | Enhanced channel mobility three-dimensional memory structure and method of making thereof |
US9478495B1 (en) | 2015-10-26 | 2016-10-25 | Sandisk Technologies Llc | Three dimensional memory device containing aluminum source contact via structure and method of making thereof |
DE102017124542B4 (de) | 2017-10-20 | 2023-12-21 | Infineon Technologies Ag | Magnetfeldsensoranordnung und verfahren zum messen eines externen magnetfelds |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1991014282A1 (en) * | 1990-03-15 | 1991-09-19 | Fujitsu Limited | Semiconductor device having a plurality of chips |
US5530292A (en) * | 1990-03-15 | 1996-06-25 | Fujitsu Limited | Semiconductor device having a plurality of chips |
JPH05235260A (ja) * | 1991-12-27 | 1993-09-10 | Fujitsu Ltd | 半導体装置 |
US5291061A (en) * | 1993-04-06 | 1994-03-01 | Micron Semiconductor, Inc. | Multi-chip stacked devices |
US5323060A (en) * | 1993-06-02 | 1994-06-21 | Micron Semiconductor, Inc. | Multichip module having a stacked chip arrangement |
KR0149798B1 (ko) * | 1994-04-15 | 1998-10-01 | 모리시다 요이치 | 반도체 장치 및 그 제조방법과 리드프레임 |
JPH08204118A (ja) * | 1995-01-31 | 1996-08-09 | Matsushita Electron Corp | 半導体装置 |
DE69621983T2 (de) * | 1995-04-07 | 2002-11-21 | Shinko Electric Industries Co., Ltd. | Struktur und Verfahren zur Montage eines Halbleiterchips |
US5739581A (en) * | 1995-11-17 | 1998-04-14 | National Semiconductor Corporation | High density integrated circuit package assembly with a heatsink between stacked dies |
US5814881A (en) * | 1996-12-20 | 1998-09-29 | Lsi Logic Corporation | Stacked integrated chip package and method of making same |
-
1998
- 1998-05-28 KR KR1019980019523A patent/KR100277438B1/ko not_active IP Right Cessation
- 1998-12-11 TW TW87120641A patent/TW437033B/zh not_active IP Right Cessation
-
1999
- 1999-03-25 JP JP08134999A patent/JP3781913B2/ja not_active Expired - Fee Related
- 1999-04-14 US US09/291,913 patent/US6087722A/en not_active Expired - Lifetime
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7008824B2 (en) * | 1998-02-13 | 2006-03-07 | Micron Technology, Inc. | Method of fabricating mounted multiple semiconductor dies in a package |
WO2001065605A1 (en) * | 2000-03-03 | 2001-09-07 | Hitachi, Ltd. | Semiconductor device |
US6492727B2 (en) | 2000-03-03 | 2002-12-10 | Hitachi, Ltd. | Semiconductor device |
US6501173B2 (en) | 2000-03-03 | 2002-12-31 | Hitachi, Ltd. | Semiconductor device |
US6531773B2 (en) | 2000-03-03 | 2003-03-11 | Hitachi, Ltd. | Semiconductor device |
KR100828855B1 (ko) * | 2000-03-03 | 2008-05-09 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
KR100842140B1 (ko) | 2000-03-03 | 2008-06-27 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 |
US6972487B2 (en) | 2001-03-30 | 2005-12-06 | Fujitsu Limited | Multi chip package structure having a plurality of semiconductor chips mounted in the same package |
JP2002299568A (ja) * | 2001-04-02 | 2002-10-11 | Fujitsu Ltd | Icチップ |
US6541870B1 (en) * | 2001-11-14 | 2003-04-01 | Siliconware Precision Industries Co., Ltd. | Semiconductor package with stacked chips |
US7405486B2 (en) | 2004-03-26 | 2008-07-29 | Sanyo Electric Co., Ltd. | Circuit device |
JP2007258751A (ja) * | 2007-06-25 | 2007-10-04 | Renesas Technology Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
KR19990086513A (ko) | 1999-12-15 |
KR100277438B1 (ko) | 2001-02-01 |
JP3781913B2 (ja) | 2006-06-07 |
TW437033B (en) | 2001-05-28 |
US6087722A (en) | 2000-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3781913B2 (ja) | マルチチップパッケージ | |
JP4195804B2 (ja) | デュアルダイパッケージ | |
KR100477020B1 (ko) | 멀티 칩 패키지 | |
US7582953B2 (en) | Package structure with leadframe on offset chip-stacked structure | |
US6853059B1 (en) | Semiconductor package having improved adhesiveness and ground bonding | |
JP2002231882A (ja) | 半導体装置 | |
WO2004004005A1 (ja) | 半導体装置およびその製造方法 | |
JP2006318996A (ja) | リードフレームおよび樹脂封止型半導体装置 | |
KR20020072145A (ko) | 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지 | |
JP2009099697A (ja) | 半導体装置及びその製造方法 | |
JP3540793B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP3415509B2 (ja) | 半導体装置 | |
JP3497775B2 (ja) | 半導体装置 | |
KR100422608B1 (ko) | 적층칩패키지 | |
KR20000040586A (ko) | 회로배선이 형성된 기판을 갖는 멀티 칩 패키지 | |
JP2003347504A (ja) | 半導体装置及びその製造方法 | |
JP2001332684A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP3250992B2 (ja) | 積層チップパッケージ | |
JP2003318362A (ja) | 樹脂封止形半導体装置 | |
KR100379092B1 (ko) | 반도체패키지 및 그 제조 방법 | |
JP4096778B2 (ja) | マルチチップパッケージ | |
JP3669986B2 (ja) | 半導体装置及びその製造方法 | |
JP3082562U (ja) | マルチーチップパッケージ | |
KR100753405B1 (ko) | 리드온칩형 패키지를 갖는 반도체 장치 | |
KR20020005935A (ko) | 멀티 칩 패키지와 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051028 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060131 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060308 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100317 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110317 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120317 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130317 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140317 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |