JP2003318362A - 樹脂封止形半導体装置 - Google Patents

樹脂封止形半導体装置

Info

Publication number
JP2003318362A
JP2003318362A JP2002121871A JP2002121871A JP2003318362A JP 2003318362 A JP2003318362 A JP 2003318362A JP 2002121871 A JP2002121871 A JP 2002121871A JP 2002121871 A JP2002121871 A JP 2002121871A JP 2003318362 A JP2003318362 A JP 2003318362A
Authority
JP
Japan
Prior art keywords
semiconductor chip
die pad
semiconductor
resin
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002121871A
Other languages
English (en)
Other versions
JP2003318362A5 (ja
Inventor
Koji Bando
晃司 板東
Hideki Ishii
秀基 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002121871A priority Critical patent/JP2003318362A/ja
Priority to TW091134291A priority patent/TW200305983A/zh
Priority to DE10258157A priority patent/DE10258157A1/de
Priority to KR1020020081615A priority patent/KR20030083561A/ko
Priority to CN02157072A priority patent/CN1453867A/zh
Priority to US10/348,015 priority patent/US20030201546A1/en
Publication of JP2003318362A publication Critical patent/JP2003318362A/ja
Priority to US10/981,472 priority patent/US7009304B2/en
Publication of JP2003318362A5 publication Critical patent/JP2003318362A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4945—Wire connectors having connecting portions of different types on the semiconductor or solid-state body, e.g. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の各構成部品の厚さを薄くしなく
ても半導体装置の全高を薄くすることが可能な樹脂封止
形半導体装置を提供する。 【解決手段】 ダイパッド１の一面に回路面を接着した
第１の半導体チップ１５と、この第１の半導体チップ１
５の裏面に裏面が接着された第２の半導体チップ１６
と、上記各半導体チップをそれぞれ外部リード５に接続
するワイヤ１７、１８と、上記ダイパッド１の他面が露
出するように上記ダイパッド１及び上記第１、第２の半
導体チップ１５、１６並びに上記ワイヤ１７、１８を覆
う封止樹脂８とを備えた構成とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、樹脂封止形半導
体装置、特に、複数の半導体チップを搭載した樹脂封止
形半導体装置に関するものである。
【０００２】
【従来の技術】図８は、従来のＭＣＰ（ Multi Chip Pa
ckage ）の例として２個の半導体チップを搭載した樹脂
封止形半導体装置の概略構成を示す断面図である。この
図において、１は半導体チップを保持するダイパッド、
２はダイパッド１の一面、即ち図８において上面に絶縁
性接着剤３を介して裏面が接着された第１の半導体チッ
プ、４はダイパッド１の他面、即ち図８において下面に
絶縁性接着剤３を介して裏面が接着された第２の半導体
チップ、５は第１、第２の半導体チップ２、４と図示し
ない外部回路とを接続するための外部リード、６は第１
の半導体チップ２の回路面と外部リード５とを接続する
ワイヤ、７は同じく第２の半導体チップ４の回路面と外
部リード５とを接続するワイヤ、８は封止樹脂で、ダイ
パッド１、第１、第２の半導体チップ２、４、ワイヤ
６、７及び外部リード５の内端部を図示のように覆い、
封止している。
【０００３】また、図９は、３個の半導体チップを搭載
した樹脂封止形半導体装置の概略構成を示す断面図であ
る。この半導体装置は、上述した第１の半導体チップ２
と第２の半導体チップ４とを同一サイズとして図８と同
様に構成し、更に第３の半導体チップ９の裏面を絶縁性
接着剤３を介して第１の半導体チップ２の回路面に接着
し、ワイヤ１０で外部リード５に接続すると共に、各半
導体チップ２、４、９及びワイヤ６、７、１０を封止樹
脂８によって図示のように覆ったものである。
【０００４】
【発明が解決しようとする課題】従来のＭＣＰは以上の
ように構成され、図８に示す半導体チップ２個搭載の半
導体装置においては、各半導体チップの厚さが約0.2ｍ
ｍであるため、外部リード５の下面から封止樹脂８の上
面までの全高Ｈａは0.9〜1.2ｍｍになっていた。これに
対して、一段の薄型化の要求があるため、上面側及び下
面側の封止樹脂の厚さを薄くしようとすると、ワイヤ
６、７がパッケージ表面に露出してしまうという問題点
があった。また、図９に示すように、半導体チップを３
個搭載している場合には、各半導体チップの厚さを0.09
〜0.15ｍｍと薄くすることにより、外部リード５の下面
から封止樹脂８の上面までの全高Ｈｂを図８の場合とほ
ぼ同じ0.9〜1.2ｍｍとしているが、単純に各構成部品の
厚さを薄くすることにより装置の薄型化を図ることにつ
いては製造上の限界が見えつつあるという問題点があ
る。
【０００５】この発明は、上記のような問題点に対処す
るためになされたもので、各構成部品の厚さを薄くしな
くても半導体装置の全高を薄くすることが可能な樹脂封
止形半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る樹脂封止
形半導体装置は、ダイパッドの一面に回路面を接着した
第１の半導体チップと、この第１の半導体チップの裏面
に裏面が接着された第２の半導体チップと、上記各半導
体チップをそれぞれ外部リードに接続するワイヤと、上
記ダイパッドの他面が露出するように上記ダイパッド及
び上記第１、第２の半導体チップ並びに上記ワイヤを覆
う封止樹脂とを備えた構成とすることにより、半導体チ
ップを２個搭載した樹脂封止形半導体装置の薄型化を図
ったものである。
【０００７】この発明に係る樹脂封止形半導体装置は、
また、ダイパッドの一面に回路面を接着した第１の半導
体チップと、この第１の半導体チップの裏面に回路面が
接着された第２の半導体チップと、この第２の半導体チ
ップの裏面に裏面が接着された第３の半導体チップと、
上記各半導体チップをそれぞれ外部リードに接続するワ
イヤと、上記ダイパッドの他面が露出するように上記ダ
イパッド及び上記第１、第２、第３の半導体チップ並び
に上記ワイヤを覆う封止樹脂とを備えた構成とすること
により、半導体チップを３個搭載した樹脂封止形半導体
装置の薄型化を図ったものである。
【０００８】この発明に係る樹脂封止形半導体装置は、
また、ダイパッドの一面に回路面を接着した第１の半導
体チップと、この第１の半導体チップの裏面に裏面が接
着された第２の半導体チップと、この第２の半導体チッ
プの回路面に裏面が接着された第３の半導体チップと、
上記各半導体チップをそれぞれ外部リードに接続するワ
イヤと、上記ダイパッドの他面が露出するように上記ダ
イパッド及び上記第１、第２、第３の半導体チップ並び
に上記ワイヤを覆う封止樹脂とを備えた構成とすること
により、半導体チップを３個搭載した樹脂封止形半導体
装置の薄型化を図ったものである。
【０００９】この発明に係る樹脂封止形半導体装置は、
また、ダイパッドの一面に回路面を接着した第１の半導
体チップと、この第１の半導体チップの裏面に回路面が
接着された第２の半導体チップと、上記各半導体チップ
をそれぞれ外部リードに接続するワイヤと、上記ダイパ
ッドの他面及び上記第２の半導体チップの裏面が露出す
るように上記ダイパッド及び上記第１、第２の半導体チ
ップ並びに上記ワイヤを覆う封止樹脂とを備えた構成と
することにより、半導体チップを２個搭載した樹脂封止
形半導体装置の更に薄型化を図ったものである。
【００１０】この発明に係る樹脂封止形半導体装置は、
また、上記第２の半導体チップの裏面の一部に切り欠き
部を形成した構成とすることにより、半導体チップと封
止樹脂との密着性の向上を図ったものである。
【００１１】この発明に係る樹脂封止形半導体装置は、
また、上記外部リードの内端をほぼＬ字状に折曲した構
成とすることにより、半導体装置製造上のプロセスマー
ジンの向上を図ったものである。
【００１２】この発明に係る樹脂封止形半導体装置は、
また、上記外部リードのほぼＬ字状に折曲した先端部裏
面を上記封止樹脂から露出させ、外部端子とすることに
より、外部リードと他の回路部との接続を容易にしたも
のである。
【００１３】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図にもとづいて説明する。図１は、実施
の形態１の概略構成を示す断面図で、半導体チップを２
個搭載する場合の一例を示すものである。この図におい
て、１は半導体チップを保持するダイパッド、１５はダ
イパッド１の一面、即ち図１において下面にポリイミド
テープあるいはエポキシ系樹脂等の絶縁性接着剤３を介
して回路面が接着された第１の半導体チップ、１６は第
１の半導体チップ１５の裏面に絶縁性接着剤３を介して
裏面が接着された第２の半導体チップ、５は第１、第２
の半導体チップ１５、１６と図示しない外部回路とを接
続するための外部リード、１７は第１の半導体チップ１
５の回路面と外部リード５とを接続するワイヤ、１８は
同じく第２の半導体チップ１６の回路面と外部リード５
とを接続するワイヤ、８は封止樹脂で、ダイパッド１の
他面を露出させた状態でダイパッド１、第１、第２の半
導体チップ１５、１６、ワイヤ１７、１８及び外部リー
ド５の内端部を図示のように覆い、封止している。
【００１４】実施の形態１は上記のように構成され、ダ
イパッド１の一面に第１の半導体チップ１５の回路面を
接着することにより、第１の半導体チップ１５の回路面
を外界から保護すると共に、ダイパッド１の他面を外界
に露出することにより、半導体装置全体の厚さを薄くす
ることができる。図１の場合、外部リード５の下面から
封止樹脂８の上面、即ち、ダイパッド１の他面までの全
高Ｈｃは0.7ｍｍとなる。
【００１５】実施の形態２．次に、この発明の実施の形
態２を図にもとづいて説明する。図２は、実施の形態２
の概略構成を示す断面図で、半導体チップを３個搭載す
る場合の一例を示すものである。この図において、図１
と同一または相当部分には同一符号を付して説明を省略
する。図１と異なる点は、第２の半導体チップ１９の回
路面を絶縁性接着剤３を介して第１の半導体チップ１５
の裏面に接着し、第２の半導体チップ１９の回路面をワ
イヤ２０で外部リード５に接続すると共に、第２の半導
体チップ１９の裏面に絶縁性接着剤３を介して第３の半
導体チップ２１の裏面を接着し、その回路面と外部リー
ド５とをワイヤ２２で接続するようにした点である。実
施の形態２は上記のように構成され、各半導体チップ１
５、１９、２１の厚さが図９の場合と同様に、0.09〜0.
15ｍｍと薄くされること及びダイパッド１の他面が露出
されることにより、外部リード５の下面からダイパッド
１の他面までの全高Ｈｄは、図１と同様、0.7ｍｍとす
ることができる。なお、第１、第２、第３の半導体チッ
プ１５、１９、２１を図２の結合状態で上下を反転さ
せ、図３に示すように、第３の半導体チップ２１の回路
面を絶縁性接着剤３を介してダイパッド１の一面に接着
する構成とすることもできる。この場合、全高Ｈｄは変
わらない。
【００１６】実施の形態３．次に、この発明の実施の形
態３を図にもとづいて説明する。図４は、実施の形態３
の概略構成を示す断面図で、半導体チップを２個搭載す
る場合の他の一例を示すものである。この図において、
図１と同一または相当部分には同一符号を付して説明を
省略する。図１と異なる点は、図１における第２の半導
体チップ１６の回路面を絶縁性接着剤３を介して第１の
半導体チップ１５の裏面に接着し、第２の半導体チップ
１６の裏面をも外界に露出するようにした点である。第
２の半導体チップ１６の裏面は外界に露出しても装置と
しての信頼性に影響を及ぼすことはない。このような構
成とすることにより、外部リード５の下面からダイパッ
ド１の他面までの全高Ｈｅが0.5ｍｍとなり、図１の場
合より更に薄くすることができる。
【００１７】実施の形態４．次に、この発明の実施の形
態４を図にもとづいて説明する。図５は、実施の形態４
の概略構成を示す断面図である。この図において、図４
と同一または相当部分には同一符号を付して説明を省略
する。図４と異なる点は、図４における第２の半導体チ
ップ１６の裏面の全周に切り欠き部を形成した点であ
る。即ち、図５において、２３は第２の半導体チップ１
６の裏面の全周にわたって形成された切り欠き部で、図
５における上下方向寸法がほぼ50μｍ、左右方向寸法が
ほぼ100μｍ程度でエッチングあるいはダイシングによ
って形成される。この切り欠き部２３は、図４における
第２の半導体チップ１６の側面に製造段階で異物が付着
した場合に、封止樹脂８との十分な密着性が確保できな
くなるため、封止樹脂８と第２の半導体チップ１６との
密着性を向上させる目的で形成するものである。
【００１８】実施の形態５．次に、この発明の実施の形
態５を図にもとづいて説明する。図６は、実施の形態５
の概略構成を示す断面図である。この図において、図４
と同一または相当部分には同一符号を付して説明を省略
する。図４と異なる点は、外部リード５の内端をほぼＬ
字状に折曲した点である。即ち、図６において、２４は
外部リード５の内端に形成したほぼＬ字状の折曲部で、
図４における第２の半導体チップ１６の回路面と外部リ
ード５とをワイヤ１８で接続する際、プロセスマージン
が十分ない場合に形成されるもので、ワイヤ１８をＬ字
状折曲部２４の先端部２４Ａに接続することにより、プ
ロセスマージンを上げることができる。
【００１９】実施の形態６．次に、この発明の実施の形
態６を図にもとづいて説明する。図７は、実施の形態６
の概略構成を示す断面図である。この図において、図６
と同一または相当部分には同一符号を付して説明を省略
する。図６と異なる点は、Ｌ字状折曲部２４の先端部２
４Ａの裏面を外界に露出させ、露出部分に外部との接続
用の端子２５を設けた点である。このＬ字状折曲部の先
端部２４Ａの裏面は、外界に露出しても装置としての信
頼性に影響を及ぼすことはない。このような構成とする
ことにより、外部リード５の他の回路部との接続が容易
となり、的確な配線が可能となる。
【００２０】
【発明の効果】この発明に係る樹脂封止形半導体装置
は、ダイパッドの一面に回路面を接着した第１の半導体
チップと、この第１の半導体チップの裏面に裏面が接着
された第２の半導体チップと、上記各半導体チップをそ
れぞれ外部リードに接続するワイヤと、上記ダイパッド
の他面が露出するように上記ダイパッド及び上記第１、
第２の半導体チップ並びに上記ワイヤを覆う封止樹脂と
を備えたものであるため、２個の半導体チップ、例えば
メモリとマイコンチップあるいはＳＲＡＭとフラッシュ
メモリ等を組み合わせることによって回路を小型化し、
高集積化した樹脂封止形半導体装置の厚さを薄くするこ
とができる。
【００２１】この発明に係る樹脂封止形半導体装置は、
また、ダイパッドの一面に回路面を接着した第１の半導
体チップと、この第１の半導体チップの裏面に回路面が
接着された第２の半導体チップと、この第２の半導体チ
ップの裏面に裏面が接着された第３の半導体チップと、
上記各半導体チップをそれぞれ外部リードに接続するワ
イヤと、上記ダイパッドの他面が露出するように上記ダ
イパッド及び上記第１、第２、第３の半導体チップ並び
に上記ワイヤを覆う封止樹脂とを備えたものであるた
め、３個の半導体チップを搭載し、更に高集積化した樹
脂封止形半導体装置の厚さを薄くすることができる。ま
た、３個の半導体チップのうち２個は裏面同士を接着す
るようにしているため、同じサイズの半導体チップとす
ることができる。
【００２２】この発明に係る樹脂封止形半導体装置は、
また、ダイパッドの一面に回路面を接着した第１の半導
体チップと、この第１の半導体チップの裏面に裏面が接
着された第２の半導体チップと、この第２の半導体チッ
プの回路面に裏面が接着された第３の半導体チップと、
上記各半導体チップをそれぞれ外部リードに接続するワ
イヤと、上記ダイパッドの他面が露出するように上記ダ
イパッド及び上記第１、第２、第３の半導体チップ並び
に上記ワイヤを覆う封止樹脂とを備えたものであるた
め、３個の半導体チップを搭載し、更に高集積化した樹
脂封止形半導体装置の厚さを薄くすることができる。ま
た、３個の半導体チップのうち２個は裏面同士を接着す
るようにしているため、同じサイズの半導体チップとす
ることができる。
【００２３】この発明に係る樹脂封止形半導体装置は、
また、ダイパッドの一面に回路面を接着した第１の半導
体チップと、この第１の半導体チップの裏面に回路面が
接着された第２の半導体チップと、上記各半導体チップ
をそれぞれ外部リードに接続するワイヤと、上記ダイパ
ッドの他面及び上記第２の半導体チップの裏面が露出す
るように上記ダイパッド及び上記第１、第２の半導体チ
ップ並びに上記ワイヤを覆う封止樹脂とを備えたもので
あるため、２個の半導体チップを搭載した樹脂封止形半
導体装置の厚さを更に薄くすることができる。
【００２４】この発明に係る樹脂封止形半導体装置は、
また、上記第２の半導体チップの裏面の一部に切り欠き
部を形成したものであるため、外界に露出する第２の半
導体チップの側面に製造段階で異物等が付着するような
ことがあっても、第２の半導体チップと封止樹脂とを十
分に密着させることができる。
【００２５】この発明に係る樹脂封止形半導体装置は、
また、上記外部リードの内端をほぼＬ字状に折曲したも
のであるため、半導体チップと外部リードとをワイヤで
接続する際のプロセスマージンを十分に上げることがで
きる。
【００２６】この発明に係る樹脂封止形半導体装置は、
また、上記外部リードのほぼＬ字状に折曲した先端部裏
面を上記封止樹脂から露出させ、外部端子とするもので
あるため、外部リードと他の回路部との接続が容易とな
り、的確な配線が可能となるものである。
【図面の簡単な説明】
【図１】 この発明の実施の形態１の概略構成を示す断
面図で、半導体チップを２個搭載する場合の一例を示す
ものである。
【図２】 この発明の実施の形態２の概略構成を示す断
面図で、半導体チップを３個搭載する場合の一例を示す
ものである。
【図３】 実施の形態２の実施例を示す断面図である。
【図４】 この発明の実施の形態３の概略構成を示す断
面図で、半導体チップを２個搭載する場合の他の一例を
示すものである。
【図５】 この発明の実施の形態４の概略構成を示す断
面図である。
【図６】 この発明の実施の形態５の概略構成を示す断
面図である。
【図７】 この発明の実施の形態６の概略構成を示す断
面図である。
【図８】 従来のＭＣＰの例として２個の半導体チップ
を搭載した樹脂封止形半導体装置の概略構成を示す断面
図である。
【図９】 従来のＭＣＰの例として３個の半導体チップ
を搭載した樹脂封止形半導体装置の概略構成を示す断面
図である。
【符号の説明】
１ ダイパッド、 ５ 外部リード、 ８ 封
止樹脂、１５ 第１の半導体チップ、 １６ 第２
の半導体チップ、１７、１８ ワイヤ。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ダイパッドの一面に回路面を接着した第
    １の半導体チップと、この第１の半導体チップの裏面に
    裏面が接着された第２の半導体チップと、上記各半導体
    チップをそれぞれ外部リードに接続するワイヤと、上記
    ダイパッドの他面が露出するように上記ダイパッド及び
    上記第１、第２の半導体チップ並びに上記ワイヤを覆う
    封止樹脂とを備えた樹脂封止形半導体装置。
  2. 【請求項２】 ダイパッドの一面に回路面を接着した第
    １の半導体チップと、この第１の半導体チップの裏面に
    回路面が接着された第２の半導体チップと、この第２の
    半導体チップの裏面に裏面が接着された第３の半導体チ
    ップと、上記各半導体チップをそれぞれ外部リードに接
    続するワイヤと、上記ダイパッドの他面が露出するよう
    に上記ダイパッド及び上記第１、第２、第３の半導体チ
    ップ並びに上記ワイヤを覆う封止樹脂とを備えた樹脂封
    止形半導体装置。
  3. 【請求項３】 ダイパッドの一面に回路面を接着した第
    １の半導体チップと、この第１の半導体チップの裏面に
    裏面が接着された第２の半導体チップと、この第２の半
    導体チップの回路面に裏面が接着された第３の半導体チ
    ップと、上記各半導体チップをそれぞれ外部リードに接
    続するワイヤと、上記ダイパッドの他面が露出するよう
    に上記ダイパッド及び上記第１、第２、第３の半導体チ
    ップ並びに上記ワイヤを覆う封止樹脂とを備えた樹脂封
    止形半導体装置。
  4. 【請求項４】 ダイパッドの一面に回路面を接着した第
    １の半導体チップと、この第１の半導体チップの裏面に
    回路面が接着された第２の半導体チップと、上記各半導
    体チップをそれぞれ外部リードに接続するワイヤと、上
    記ダイパッドの他面及び上記第２の半導体チップの裏面
    が露出するように上記ダイパッド及び上記第１、第２の
    半導体チップ並びに上記ワイヤを覆う封止樹脂とを備え
    た樹脂封止形半導体装置。
  5. 【請求項５】 上記第２の半導体チップの裏面の一部に
    切り欠き部を形成したことを特徴とする請求項４記載の
    樹脂封止形半導体装置。
  6. 【請求項６】 上記外部リードの内端をほぼＬ字状に折
    曲したことを特徴とする請求項４または請求項５記載の
    樹脂封止形半導体装置。
  7. 【請求項７】 上記外部リードのほぼＬ字状に折曲した
    先端部裏面を上記封止樹脂から露出させ、外部端子とす
    ることを特徴とする請求項６記載の樹脂封止形半導体装
    置。
JP2002121871A 2002-04-24 2002-04-24 樹脂封止形半導体装置 Pending JP2003318362A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002121871A JP2003318362A (ja) 2002-04-24 2002-04-24 樹脂封止形半導体装置
TW091134291A TW200305983A (en) 2002-04-24 2002-11-26 Resin-sealed semiconductor device
DE10258157A DE10258157A1 (de) 2002-04-24 2002-12-12 Harzversiegelte Halbleitervorrichtung
KR1020020081615A KR20030083561A (ko) 2002-04-24 2002-12-20 수지밀봉형 반도체장치
CN02157072A CN1453867A (zh) 2002-04-24 2002-12-23 树脂密封型半导体器件
US10/348,015 US20030201546A1 (en) 2002-04-24 2003-01-22 Resin-sealed semiconductor device
US10/981,472 US7009304B2 (en) 2002-04-24 2004-11-05 Resin-sealed semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002121871A JP2003318362A (ja) 2002-04-24 2002-04-24 樹脂封止形半導体装置

Publications (2)

Publication Number Publication Date
JP2003318362A true JP2003318362A (ja) 2003-11-07
JP2003318362A5 JP2003318362A5 (ja) 2005-09-22

Family

ID=29243606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002121871A Pending JP2003318362A (ja) 2002-04-24 2002-04-24 樹脂封止形半導体装置

Country Status (6)

Country Link
US (2) US20030201546A1 (ja)
JP (1) JP2003318362A (ja)
KR (1) KR20030083561A (ja)
CN (1) CN1453867A (ja)
DE (1) DE10258157A1 (ja)
TW (1) TW200305983A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020107697A1 (en) * 2001-02-05 2002-08-08 Jensen John Michael Method and system to enable, to organize, to facilitate, and to transact communications for a fee or cost utilizing a network such as the internet
US20060116900A1 (en) * 2001-02-05 2006-06-01 Jensen John M Method and system to enable, to organize, to facilitate, and to transact communications for a fee or cost born by a sender party (also known as a caller party) utilizing a network such as the internet
US7071421B2 (en) 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
US8106502B2 (en) * 2008-11-17 2012-01-31 Stats Chippac Ltd. Integrated circuit packaging system with plated pad and method of manufacture thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06188333A (ja) 1992-12-17 1994-07-08 Fujitsu Ltd 半導体装置
JPH0729925A (ja) 1993-07-13 1995-01-31 Seiko Epson Corp 半導体装置及び製造方法
JPH0837252A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
JPH1168016A (ja) 1997-08-12 1999-03-09 Nec Corp 樹脂封止型半導体装置
KR20000044989A (ko) 1998-12-30 2000-07-15 윤종용 멀티 칩 볼 그리드 어레이 패키지
US6396302B2 (en) * 1999-02-25 2002-05-28 Xilinx, Inc. Configurable logic element with expander structures
TW429494B (en) * 1999-11-08 2001-04-11 Siliconware Precision Industries Co Ltd Quad flat non-leaded package
US6559525B2 (en) 2000-01-13 2003-05-06 Siliconware Precision Industries Co., Ltd. Semiconductor package having heat sink at the outer surface
JP3468206B2 (ja) 2000-06-14 2003-11-17 松下電器産業株式会社 半導体装置
US20020180020A1 (en) * 2001-06-01 2002-12-05 Chih-Wen Lin Three-dimension multi-chip stack package technology
TW499743B (en) * 2001-09-13 2002-08-21 Siliconware Precision Industries Co Ltd Multi-chip semiconductor package having a die carrier with leads extended downwardly
TWI253730B (en) * 2003-01-10 2006-04-21 Siliconware Precision Industries Co Ltd Semiconductor package with heat dissipating structure

Also Published As

Publication number Publication date
US20030201546A1 (en) 2003-10-30
TW200305983A (en) 2003-11-01
CN1453867A (zh) 2003-11-05
US7009304B2 (en) 2006-03-07
DE10258157A1 (de) 2003-11-20
KR20030083561A (ko) 2003-10-30
US20050082689A1 (en) 2005-04-21

Similar Documents

Publication Publication Date Title
JP2978861B2 (ja) モールドｂｇａ型半導体装置及びその製造方法
JPH11354714A (ja) マルチチップパッケ―ジ
US20050212108A1 (en) Semiconductor chip package
WO2004004005A1 (ja) 半導体装置およびその製造方法
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP3415509B2 (ja) 半導体装置
JP2003188263A (ja) 半導体集積回路チップの製造方法とその半導体集積回路チップを用いた半導体パッケージ
KR20020084889A (ko) 반도체장치
JP2003318362A (ja) 樹脂封止形半導体装置
JP2000124235A (ja) 樹脂封止半導体装置
JP2007287809A (ja) 積層型半導体装置及び積層型半導体装置の製造方法
WO2001026146A1 (en) Semiconductor device and method of manufacture thereof
JP2005327967A (ja) 半導体装置
JPH06188333A (ja) 半導体装置
JP3013810B2 (ja) 半導体装置の製造方法
JP2003347504A (ja) 半導体装置及びその製造方法
JP2001332684A (ja) 樹脂封止型半導体装置及びその製造方法
JP3169072B2 (ja) 半導体装置
JP2522182B2 (ja) 半導体装置
JPS6276661A (ja) 樹脂封止型半導体装置
JPH08279575A (ja) 半導体パッケージ
JPS5998540A (ja) 半導体装置
JP5003451B2 (ja) 樹脂モールドパッケージタイプの電子装置およびその製造方法
JP2002314024A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JPH11307483A (ja) 半導体装置の製法および半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070410

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070731