JP3169072B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3169072B2
JP3169072B2 JP13379098A JP13379098A JP3169072B2 JP 3169072 B2 JP3169072 B2 JP 3169072B2 JP 13379098 A JP13379098 A JP 13379098A JP 13379098 A JP13379098 A JP 13379098A JP 3169072 B2 JP3169072 B2 JP 3169072B2
Authority
JP
Japan
Prior art keywords
tape
semiconductor element
opening
semiconductor device
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13379098A
Other languages
English (en)
Other versions
JPH11330130A (ja
Inventor
理彦 市瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13379098A priority Critical patent/JP3169072B2/ja
Priority to US09/310,725 priority patent/US6215169B1/en
Priority to TW088107937A priority patent/TW412813B/zh
Priority to KR1019990017469A priority patent/KR100324633B1/ko
Publication of JPH11330130A publication Critical patent/JPH11330130A/ja
Application granted granted Critical
Publication of JP3169072B2 publication Critical patent/JP3169072B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チップ表面に接着
されるテープ、例えば、ＬＯＣ（Ｌｅａｄ ＯｎＣｈｉ
ｐ）構造のテープの接着層が半導体素子表面のカバーの
開口部等と重ならないように配置されている半導体装置
に関する。
【０００２】
【従来の技術】図５（ａ）は、従来例の半導体装置の断
面図、（ｂ）は、（ａ）のうち、リードフレームを取り
除いた状態の 平面図、（ｃ）は、（ｂ）のテープを取
り除いた状態の平面図、（ｄ）は、（ｂ）のＤ−Ｄ線拡
大断面図である。
【０００３】ＬＯＣテープ３は、半導体素子２の能動面
すなわち、いわゆる回路面２ａの上に存在し、下面に半
導体素子２が固着され上面に内部リード７が固着され
る。内部リード７と半導体素子２のボンディングパッド
９はボンディングワイヤー（Ａｕ）５で電気的に接続さ
れる。したがって、ＬＯＣテープ３はボンディングパッ
ド９を避ける形状になっている。しかし、それ以外の半
導体素子の最表面のカバー開口部（ヒューズなど）１０
ａにはＬＯＣテープ３は重なるように貼り付けられてい
る。
【０００４】ＬＯＣテープ３は通常、基材の表裏面に接
着層を有する３層構造になっている。接着剤は熱硬化性
もしくは熱可塑性の接着剤であることが多い。そのよう
な接着剤はイオン性不純物を多く含んでいる。
【０００５】
【発明が解決しようとする課題】上述したようにＬＯＣ
テープと半導体素子の最表面のカバー開口部が重ならな
いようなＬＯＣテープの形状にすれば、ＬＯＣテープの
不純物による細い配線の腐食は発生しない。
【０００６】上述した内容はＣＳＰ（Ｃｈｉｐ Ｓｃａ
ｌｅ Ｐａｃｋａｇｅ）においても同様である。ＣＳＰ
の場合は、配線層を有するテープを絶縁性有する接着剤
等を用いてチップの表面に貼り付け、半導体素子のボン
ディングパッドとテープの配線層を、例えば金ワイヤー
を用いたワイヤーボンディングにより電気的に接続し、
配線層に外部へ接続する役目を果たす例えばはんだボー
ル端子を接続する。
【０００７】このＣＳＰで用いられる配線層を有するテ
ープの接着剤がＬＯＣテープと同様にボンディングパッ
ド以外の半導体素子の最表面のカバー開口部に貼り付け
られるので、テープの不純物が半導体素子の最表面のカ
バー開口部のヒューズなどの細い配線を腐食させて断線
してしまう。
【０００８】そこで、本発明の目的は、チップ表面に接
着されるテープ、例えば、ＬＯＣ（ Ｌｅａｄ Ｏｎ
Ｃｈｉｐ ） 構造のテープの接着層が半導体素子表面の
カバーの開口部等と重ならないように配置されている半
導体装置を提供することである。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
チップ表面に接着されるテープの接着層が、半導体素子
基板表面のボンディングパッドおよび配線上のカバーの
開口部と重ならないように配置されているものである。
【００１０】なお、テープは、半導体素子の表面のカバ
ー開口部に対して０．１ｍｍ以上離れていること、カバ
ーが２枚以上重ねられてある場合、テープは、半導体素
子の最表面のカバー開口部に対して０．１ｍｍ以上離れ
ていることが好ましい。
【００１１】また、開口部はヒューズ開口部を含むもの
であること、あるいはボンディングパッド部及びヒュー
ズ開口部を含むものであることが好ましい。
【００１２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【００１３】図１（ａ）は、本発明の半導体装置の一実
施形態例の側断面図、（ｂ）は、同じく平面図、（ｃ）
は、（ｂ）の線Ｃ−Ｃ拡大断面図、図２（ａ）は、本実
施形態例の組み立て工程中で、半導体素子上に搭載され
る前の内部リード、リードフレームおよびＬＯＣテープ
を示す平面図、（ｂ）は、同じく搭載後のそれらを示す
平面図、（ｃ）は、（ｂ）からリードフレームを取り除
き素子および開口部のテープの位置関係を示す平面図、
図３（ａ）は、カバーが１枚の場合に接着層とカバー開
口部との距離を示す拡大断面図、（ｂ）は、カバーが２
枚の場合に接着層と最表面のカバー開口部との距離を示
す拡大断面図である。
【００１４】図１ないし図３から判るように、本実施形
態例においては、ＬＯＣ（ＬｅａｄＯｎ Ｃｈｉｐ）構
造、すなわち内部リードが半導体素子の能動面（回路
面）の上に存在する構造の半導体装置において、半導体
素子の最表面のカバー（例えばポリイミドコート）開口
部（ボンディングパッドを含むヒューズなど全ての開口
部）にＬＯＣテープが存在しない。
【００１５】ＬＯＣテープ３は半導体素子２の回路面２
ａの上に存在し、下面に半導体素子２が固着され上面に
内部リード７が固着される。内部リード７と半導体素子
２のボンディングパッド９はボンディングワイヤー５
（Ａｕ）で電気的に接続され、したがって、ＬＯＣテー
プ３はボンディングパッド９を避ける形状になっている
ことは、従来同様である。さらに、本実施形態例は、図
１に示すように半導体素子２の最表面の全てのカバー開
口部（ヒューズなど）を避けた形状になっている。その
目的等について説明する。ＬＯＣテープは通常、基材の
表裏面に接着層を有する３層構造になっている。接着剤
は熱硬化性もしくは熱可塑性の接着剤であることが多
い。そのような接着剤はイオン性不純物を多く含んでい
る。
【００１６】通常、接着層と半導体素子の最表面のカバ
ー開口部はテープと半導体素子を接着させる装置の精度
は接着剤のはみ出しを見込んで、０．１ｍｍ以上離して
いる。 ＬＯＣテープ３がヒューズなどの半導体素子の
最表面のカバー開口部に重なっていないので、ＬＯＣテ
ープの不純物が半導体素子の最表面のカバー開口部のヒ
ューズなどの細い配線を腐食させて断線してしまうとい
う虞がない。
【００１７】次に、本実施形態例の製造工程について説
明すると、本発明の半導体装置１において、リードフレ
ーム８は通常のＬＯＣ構造用のリードフレーム８と同じ
く、図２（ａ）のように予めＬＯＣテープ３が内部リー
ド７の裏面に貼り付けられている。半導体素子２は、図
２（ｂ）のようにリードフレーム８の裏面から内部リー
ド７に貼り付けられたＬＯＣテープ３に熱圧着される。
ＬＯＣテープ３は半導体素子２が貼り付けられた際に半
導体素子２の最表面１０−２ａ（図３（ｂ）参照）の全
てのカバー１０開口部１０ａ，１０ｂに重ならないよう
な形状に設計されている。貼り付ける際はＬＯＣテープ
３が半導体素子の最表面の全てのカバー開口部に重なら
ないように搭載機でリードフレーム８と半導体素子２の
双方を位置決めしてＬＯＣテープ３に半導体素子２を熱
圧着する。
【００１８】次に、第２の実施形態例について説明す
る。
【００１９】図４（ａ）は、第２の実施形態例の断面図
、（ｂ）は、（ａ ）の平面図、（ｃ）は、（ｂ）のう
ち、配線層を除いた状態の平面図である。
【００２０】前述した第１の実施形態例としてＬＯＣ構
造の半導体装置を挙げたが、半導体素子表面に接着剤を
有するテープを張りつける半導体装置は他にもある。
【００２１】本発明の第２の実施形態例においては、Ｃ
ＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）の接着層
である。ＣＳＰは図４（ａ）のように、半導体素子２に
接着層４により配線層を有するテープ３ａを張り付け、
配線層とボンディングパッドとを接合し、そして配線層
に半田ボール１１を固着している。基板には半田ボール
１１をリフローにより溶融させて実装する。ＣＳＰパッ
ケージの場合も図４（ａ）のように半導体素子（チッ
プ）２の表面にボンディングパッド９を除くほぼ全面に
接着層４を有するテープ３ａを貼り付ける。
【００２２】この場合もＬＯＣテープ３と同様に、接着
層４がヒューズなどの半導体素子２の最表面１０−２ａ
のカバー１０開口部１０−１，１０−２に重なってしま
うと、接着剤が含有イオン性不純物により半導体素子の
最表面のカバー開口部のヒューズなどの細い配線を腐食
させてしまう。しかし、図４（ｃ）のように半導体素子
２の最表面のカバー開口部を接着層が避けた形状にして
いる。こうすることにより接着剤の含有イオン性不純物
によるヒューズなどの細い配線の腐食を避けることがで
きる。
【００２３】
【発明の効果】以上説明したように本発明は、チップ表
面に接着されるテープの接着層が、半導体素子表面のカ
バーの開口部と重ならないように配置され、通常、接着
層と半導体素子の最表面のカバー開口部はテープと半導
体素子を０．１ｍｍ以上離している等の構造とすること
により、ＬＯＣテープの不純物が半導体素子の最表面の
カバー開口部のヒューズなどの細い配線に悪影響を与え
ることがない半導体装置を提供できる効果がある。
【図面の簡単な説明】
【図１】（ａ）は、本発明の半導体装置の一実施形態例
の側断面図、（ｂ）は、同じく平面図、（ｃ）は、
（ｂ）の線Ｃ−Ｃ拡大断面図である。
【図２】（ａ）は、本実施形態例の組み立て工程中で、
半導体素子上に搭載される前の内部リード、リードフレ
ームおよびＬＯＣテープを示す平面図、（ｂ）は、同じ
く搭載後のそれらを示す平面図、（ｃ）は、（ｂ）から
リードフレームを取り除き素子および開口部のテープの
位置関係を示す平面図である。
【図３】（ａ）は、カバーが１枚の場合に接着層とカバ
ー開口部との距離を示す拡大断面図、（ｂ）は、カバー
が２枚の場合に接着層と最表面のカバー開口部との距離
を示す拡大断面図である。
【図４】（ａ）は、第２の実施形態例の断面図 、
（ｂ）は、（ａ ）の平面図、（ｃ）は、（ｂ）のう
ち、配線層を除いた状態の平面図である。
【図５】（ａ）は、従来例の半導体装置の断面図、
（ｂ）は、（ａ）のうち、リードフレームを取り除いた
状態の 平面図、（ｃ）は、（ｂ）のテープを取り除い
た状態の平面図、（ｄ）は、（ｂ）のＤ−Ｄ線拡大断面
図である。
【符号の説明】
１ 半導体装置 ２ 半導体素子（チップ） ２ａ 回路面 ３ ＬＯＣテープ ３ａ 配線層を有するテープ ４ 接着層 ５ ボンディングワイヤー ６ リード ７ 内部リード ８ リードフレーム ９ ボンディングパッド １０ カバー １０−１ カバー１ １０−２ カバー２ １０−２ａ 最表面 １０ａ カバー開口部（ヒューズ用等） １０ｂ カバー開口部（ボンディングパッド用） １１ 半田ボール １２ モールド樹脂 Ｌ１，Ｌ２ テープの接着層とカバー開口部との距離
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 23/50

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体装置において、 チップ表面に接着されるテープの接着層が、半導体素子
    基板表面のボンディングパッドおよび配線上のカバーの
    開口部と重ならないように配置されている半導体装置。
  2. 【請求項２】 前記テープは、半導体素子の表面のカバ
    ー開口部に対して０．１ｍｍ以上離れている、請求項１
    記載の半導体装置。
  3. 【請求項３】 前記カバーが２枚以上重ねられてある場
    合、前記テープは、半導体素子の最表面のカバー開口部
    に対して０．１ｍｍ以上離れている、請求項１記載の半
    導体装置。
  4. 【請求項４】 前記開口部はヒューズ開口部を含む、請
    求項１記載の半導体装置。
  5. 【請求項５】 前記開口部はボンディングパッド部及び
    ヒューズ開口部を含む、請求項１記載の半導体装置。
  6. 【請求項６】 半導体装置において、 チップ表面に接着されるテープの接着層が、半導体素子
    表面のボンディングパッド部及びヒューズ開口部を含む
    カバーの開口部に対し０．１ｍｍ以上離れて配置されて
    いる半導体装置。
JP13379098A 1998-05-15 1998-05-15 半導体装置 Expired - Fee Related JP3169072B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP13379098A JP3169072B2 (ja) 1998-05-15 1998-05-15 半導体装置
US09/310,725 US6215169B1 (en) 1998-05-15 1999-05-13 Semiconductor device with adhesive tape not overlapping an opening in the uppermost surface of the semiconductor element surface
TW088107937A TW412813B (en) 1998-05-15 1999-05-14 Semiconductor device
KR1019990017469A KR100324633B1 (ko) 1998-05-15 1999-05-15 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13379098A JP3169072B2 (ja) 1998-05-15 1998-05-15 半導体装置

Publications (2)

Publication Number Publication Date
JPH11330130A JPH11330130A (ja) 1999-11-30
JP3169072B2 true JP3169072B2 (ja) 2001-05-21

Family

ID=15113083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13379098A Expired - Fee Related JP3169072B2 (ja) 1998-05-15 1998-05-15 半導体装置

Country Status (4)

Country Link
US (1) US6215169B1 (ja)
JP (1) JP3169072B2 (ja)
KR (1) KR100324633B1 (ja)
TW (1) TW412813B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720233B1 (ko) * 2006-06-16 2007-05-23 주식회사 하이닉스반도체 반도체 소자
CN102244067A (zh) * 2011-07-28 2011-11-16 上海丽恒光微电子科技有限公司 熔丝结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2971594B2 (ja) 1991-03-18 1999-11-08 株式会社日立製作所 半導体集積回路装置
JPH0529528A (ja) 1991-07-19 1993-02-05 Hitachi Ltd 半導体集積回路装置およびそれに用いるリードフレーム
US5457071A (en) 1993-09-03 1995-10-10 International Business Machine Corp. Stackable vertical thin package/plastic molded lead-on-chip memory cube
JP3388369B2 (ja) 1994-01-31 2003-03-17 日本テキサス・インスツルメンツ株式会社 半導体パッケージ装置
JPH0831879A (ja) 1994-07-18 1996-02-02 Fujitsu Ltd 半導体装置とｔａｂテープ及びそれぞれの製造方法
JPH08162598A (ja) 1994-12-06 1996-06-21 Toshiba Corp 半導体装置
JP3561821B2 (ja) 1995-12-01 2004-09-02 日本テキサス・インスツルメンツ株式会社 半導体パッケージ装置
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP3427874B2 (ja) 1996-05-16 2003-07-22 沖電気工業株式会社 樹脂封止型半導体装置とその製造方法
US6046504A (en) * 1997-02-17 2000-04-04 Nippon Steel Corporation Resin-encapsulated LOC semiconductor device having a thin inner lead
JP3012575B2 (ja) 1997-10-03 2000-02-21 九州日本電気株式会社 Ｌｏｃ型半導体装置の製造方法
US5932485A (en) * 1997-10-21 1999-08-03 Micron Technology, Inc. Method of laser ablation of semiconductor structures

Also Published As

Publication number Publication date
JPH11330130A (ja) 1999-11-30
KR19990088318A (ko) 1999-12-27
KR100324633B1 (ko) 2002-02-27
US6215169B1 (en) 2001-04-10
TW412813B (en) 2000-11-21

Similar Documents

Publication Publication Date Title
JP3176542B2 (ja) 半導体装置及びその製造方法
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
JP3238004B2 (ja) 半導体装置の製造方法
JP2002110898A (ja) 半導体装置
JPH05109975A (ja) 樹脂封止型半導体装置
JPH1140694A (ja) 半導体パッケージおよび半導体装置とその製造方法
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
JP3065010B2 (ja) 半導体装置
US6080604A (en) Semiconductor device having tab-leads and a fabrication method thereof
JPH0722454A (ja) 半導体集積回路装置
JPS62232948A (ja) リ−ドフレ−ム
JP3169072B2 (ja) 半導体装置
JPH09186267A (ja) Ｂｇａ半導体パッケージ
JP3555062B2 (ja) 半導体装置の構造
US5728247A (en) Method for mounting a circuit
JP2756791B2 (ja) 樹脂封止型半導体装置
WO2001026146A1 (en) Semiconductor device and method of manufacture thereof
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JPH06120403A (ja) 電子回路素子搭載用リードフレーム
JP3215244B2 (ja) 素子パッケージおよびその製造方法
JPH06112402A (ja) 半導体装置
JP2003318362A (ja) 樹脂封止形半導体装置
JPH10303251A (ja) 半導体装置
JP3349465B2 (ja) 半導体装置
JPH09219463A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees