JP2891665B2 - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JP2891665B2
JP2891665B2 JP8066637A JP6663796A JP2891665B2 JP 2891665 B2 JP2891665 B2 JP 2891665B2 JP 8066637 A JP8066637 A JP 8066637A JP 6663796 A JP6663796 A JP 6663796A JP 2891665 B2 JP2891665 B2 JP 2891665B2
Authority
JP
Japan
Prior art keywords
wiring
integrated circuit
circuit device
semiconductor chip
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8066637A
Other languages
English (en)
Other versions
JPH09260535A (ja
Inventor
忠一 宮崎
雪治 秋山
正訓 柴本
智明 下石
一郎 安生
邦彦 西
朝雄 西村
英樹 田中
良輔 木本
邦宏 坪崎
昭男 長谷部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP8066637A priority Critical patent/JP2891665B2/ja
Priority to TW086103244A priority patent/TW328643B/zh
Priority to SG9904140A priority patent/SG90062A1/en
Priority to SG9904146A priority patent/SG90064A1/en
Priority to SG200100672A priority patent/SG94756A1/en
Priority to SG200100673A priority patent/SG94757A1/en
Priority to SG9904145A priority patent/SG90063A1/en
Priority to SG9904147A priority patent/SG87818A1/en
Priority to CNA2005100860738A priority patent/CN1728372A/zh
Priority to CN971048762A priority patent/CN1218392C/zh
Priority to KR1019970009768A priority patent/KR100559276B1/ko
Publication of JPH09260535A publication Critical patent/JPH09260535A/ja
Publication of JP2891665B2 publication Critical patent/JP2891665B2/ja
Application granted granted Critical
Priority to US09/449,834 priority patent/US6342726B2/en
Priority to US09/760,733 priority patent/US6342728B2/en
Priority to US09/764,378 priority patent/US6353255B2/en
Priority to US09/765,376 priority patent/US6521981B2/en
Priority to US09/768,451 priority patent/US6355500B2/en
Priority to US09/768,288 priority patent/US20010008304A1/en
Priority to US09/770,493 priority patent/US20010002724A1/en
Priority to US09/770,494 priority patent/US6365439B2/en
Priority to US09/771,670 priority patent/US6355975B2/en
Priority to US09/771,985 priority patent/US20010007781A1/en
Priority to US09/771,648 priority patent/US6472727B2/en
Priority to US10/058,711 priority patent/US6642083B2/en
Priority to US10/058,709 priority patent/US20020070461A1/en
Priority to US10/058,716 priority patent/US6664135B2/en
Priority to US10/058,319 priority patent/US6670215B2/en
Priority to US10/374,997 priority patent/US20040061220A1/en
Priority to US11/116,209 priority patent/US7091620B2/en
Priority to US11/116,308 priority patent/US20050212142A1/en
Priority to KR1020050129890A priority patent/KR100659635B1/ko
Priority to KR1020050129904A priority patent/KR100576668B1/ko
Priority to KR1020050129900A priority patent/KR100659634B1/ko
Priority to KR1020050129903A priority patent/KR100661424B1/ko
Priority to US11/492,165 priority patent/US7420284B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置技術に関し、特に小型、軽量、薄型化の動きが活発化
してきている携帯電話機やハンディタイプのパーソナル
コンピュータなどの携帯機器に適用して有効な技術に関
する。
【０００２】
【従来の技術】近年、電子機器の高機能化、高性能化と
ともに、小型、軽量、薄型化の動きが活発化してきてい
る。これは、最近の携帯電話機やハンディタイプのパー
ソナルコンピュータなどの携帯機器の急増によるところ
が大きい。また、個人で操作する機器のマン・マシンイ
ンタフェース的役割が増し、取り扱いの容易性や操作性
が益々重要視されるようになってきている。今後、本格
的なマルチメディア時代の到来とともに、この傾向は一
層強まるものと思われる。
【０００３】こうした状況の中で、半導体チップの高密
度化、高集積化の進展は止まるところを知らず、半導体
チップの大型化や多電極化が進み、パッケージは急激に
大型化してきている。このため、一方ではパッケージの
小型化を進めるために端子リードの狭ピッチ化も加速
し、これとともにパッケージの実装も急速に難しくなっ
てきている。
【０００４】そこで、近年、半導体チップと同面積の超
多ピン、高密度パッケージが提案されてきており、たと
えば日経ＢＰ社、１９９４年５月１日発行の「日経マイ
クロデバイス」Ｐ９８〜Ｐ１０２、同じく１９９５年２
月１日発行の「日経マイクロデバイス」Ｐ９６〜Ｐ９
７、工業調査会、平成７年４月１日発行の「電子材料」
Ｐ２２〜Ｐ２８などの文献に記載されるパッケージ技術
などが挙げられる。
【０００５】これらのパッケージ技術における構造の一
例は、たとえば半導体チップの表面上にエラストマを介
してフレキシブル配線基板が設けられ、前記フレキシブ
ル配線基板の配線の一端側であるリードが前記半導体チ
ップの表面上のボンディングパッドと電気的に接続さ
れ、かつ前記フレキシブル配線基板の配線の他端側であ
るバンプランドがはんだバンプと電気的に接続されるパ
ッケージ構造となっている。
【０００６】このパッケージ構造は、外形寸法が半導体
チップと同じ、または必要に応じて付ける保護枠分だけ
大きい程度であり、はんだバンプが形成されたフレキシ
ブル配線基板が用いられている。この配線基板の配線パ
ターンは、ＡｕめっきＣｕ箔で形成され、先端部はＣｕ
がエッチングされてＡｕリードになっている。このフレ
キシブル配線基板を半導体チップの表面にエラストマで
接着した上で、Ａｕリードを半導体チップのボンディン
グパッドに接続する構造となっている。
【０００７】
【発明が解決しようとする課題】ところで、前記のよう
なパッケージ構造において、本発明者が検討したところ
によれば、以下のようなことが考えられる。たとえば、
前記のパッケージ構造におけるフレキシブル配線基板
は、配線基板の配線面にエラストマを形成する、いわゆ
る裏配線構造を採用しているために、フレキシブル配線
基板上の配線パターンの凹凸が要因となってエラストマ
を均一に安定して搭載することが難しくなっている。
【０００８】すなわち、エラストマをフレキシブル配線
基板上に塗布または貼り付ける際に、配線パターンの凸
部の両側にエラストマが充填されないボイドが形成され
たり、さらにエラストマの寸法形状が安定しないために
半導体チップの接着工程も安定して行うことができない
という問題点の生じることも考えられる。
【０００９】そこで、本発明の一つの目的は、表配線構
造の採用によって弾性構造体を高精度に安定して配線基
板に搭載し、半導体チップの接着工程を安定させて歩留
まりの高い組み立てを行うことができる半導体集積回路
装置を提供することにある。
【００１０】本発明の一つの目的は、複数配線層構造の
採用によって耐ノイズ性などの面で優れた電気特性を得
ることができる半導体集積回路装置を提供することにあ
る。
【００１１】本発明の一つの目的は、表配線構造、複数
配線層構造を種々のタイプ、バリエーションのパッケー
ジ構造に適用することにある。
【００１２】本発明の一つの目的は、基板基材のひさし
最適化によって弾性構造体の成分による配線の汚染を防
止することにある。
【００１３】本発明の一つの目的は、パッケージ外形寸
法の最適化によって半導体チップの損傷防止、半導体チ
ップの信頼性向上、さらに弾性構造体と半導体チップと
の接着不良、配線基板の平坦度の悪化、信頼性の低下を
防止することにある。
【００１４】本発明の一つの目的は、平面Ｓ字配線構造
によってソフト改造した特殊なワイヤボンダを必要とせ
ず、さらにボンディングツールの軌跡を単純化してボン
ディング時のタクトタイム短縮の効果を得ることにあ
る。
【００１５】本発明の一つの目的は、片持ち梁配線構造
によって配線の切断時における問題を解決することにあ
る。
【００１６】本発明の一つの目的は、半導体チップの外
部端子周辺のパッシベーション開口部の拡大によって、
パッシベーションまたはその下の半導体チップへのダメ
ージを低減し、さらに配線の汚染防止によるボンディン
グ性を向上させることにある。
【００１７】本発明の一つの目的は、配線のノッチ終端
側の配線部の有効面積を大きくすることによって配線と
基板基材間の接着強度を増し、安定したノッチ切断性を
得ることにある。
【００１８】本発明の一つの目的は、弾性構造体の拡張
構造によって配線基板の反りを抑え、さらに接着材によ
る接着性を向上させ、また耐湿性や信頼性に優れたパッ
ケージを構成することにある。
【００１９】本発明の一つの目的は、弾性構造体の溝埋
め技術によって溝埋め性を向上させ、また片側吊り部を
複数本とすることによってメタルマスクの強度を上げる
ことができ、さらに封止材流れ止め用のダムの形成によ
って一層溝埋め性を向上させることにある。
【００２０】本発明の一つの目的は、インナーリードの
ボンディング技術において、接合性を向上し、さらに半
導体チップに対するダメージを防ぐことにある。
【００２１】本発明の一つの目的は、曲げ応力比を考慮
した配線設計によってボンディングツールのリターンな
しで、ボンディングツールを垂直に打ち下ろすだけで好
適なＳ字形状を形成することにある。
【００２２】本発明の一つの目的は、導電材料の芯材と
Ａｕめっきによる配線構造によって配線自体のクラック
を起こりにくくし、また半導体チップへのボンディング
ダメージを軽減することにある。
【００２３】本発明の一つの目的は、配線上への絶縁材
料の形成によって弾性構造体低分子量成分のブリードを
抑え、さらに表面が平坦化されることで弾性構造体形成
時のボイドの巻き込みなどの不具合を回避することにあ
る。
【００２４】本発明の一つの目的は、半導体集積回路装
置の製造方法において、表配線構造の採用によって絶縁
膜への穴径加工精度を高くすることにある。
【００２５】本発明の一つの目的は、半導体集積回路装
置の製造方法において、表配線構造の採用により絶縁膜
を薄く安定して塗布することによって小さいバンプ電極
を良好に接合でき、さらにバンプ電極の配列ピッチが小
さくできるので、より高密度な出力端子を有する半導体
パッケージを構成することにある。
【００２６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００２７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００２８】すなわち、本発明の一つの半導体集積回路
装置は、基板基材と、その上に形成された配線とよりな
る配線基板を使用し、この配線基板を半導体チップの主
面上に弾性構造体を介して配線基板を設け、前記配線基
板の配線の一端側であるリード部を撓ませた状態で前記
半導体チップの主面上の外部端子と電気的に接続させ、
かつ前記配線基板の配線の他端側であるランド部をバン
プ電極と電気的に接続させてなる半導体集積回路装置に
適用して、前記配線基板は基板基材の主面上に前記配線
が形成されて、前記基板基材の裏面側に前記弾性構造体
を配置させ、かつ前記配線の主面上に絶縁膜を形成させ
てなる、いわゆる表配線構造を採用したパッケージ構造
とするものである。特に、前記配線基板の配線を複数の
配線層構造とするようにしたものである。
【００２９】さらに、前記半導体チップの外部端子を半
導体チップの中央部または外周部に配置させて、前記半
導体チップの外部端子に前記配線基板の配線を介して接
続される前記バンプ電極を、前記半導体チップの外周よ
り内側、外側または内側と外側との両領域に配置させる
ようにしたものである。
【００３０】また、本発明の一つの半導体集積回路装置
は、前記半導体チップの外部端子側における前記弾性構
造体の端部と、前記配線とは反対側において前記弾性構
造体に接する前記基板基材の端部との寸法を、前記弾性
構造体の端部が前記バンプ電極と前記配線基板の前記基
板基材の端部との間に位置するように設定するものであ
る。
【００３１】さらに、本発明の一つの半導体集積回路装
置は、前記半導体集積回路装置の外周部側における前記
弾性構造体の端部と、その外周部側に位置する前記配線
基板の基板基材の端部との距離をＭ２、前記半導体チッ
プの端部と前記弾性構造体の外周部側に位置する前記基
板基材の端部との距離をＭ１とする場合に、 Ｍ１＞Ｍ２＞０ の関係を満たす範囲で前記Ｍ２と前記Ｍ１とを設定する
ものである。
【００３２】さらに、本発明の一つの半導体集積回路装
置は、前記配線基板の配線を、前記配線基板の基板基材
との固定部分と前記半導体チップの外部端子に接続され
る先端部分とを少なくとも前記配線の幅以上変位された
形状に形成するものである。
【００３３】さらに、本発明の一つの半導体集積回路装
置は、前記配線基板の配線を、前記配線基板の基板基材
に一方が固定された片持ち梁構造に形成するものであ
る。
【００３４】さらに、本発明の一つの半導体集積回路装
置は、前記半導体チップ上の表面保護膜の開口部の端部
を、少なくともボンディングツールを打ち下ろす側にお
いて、前記ボンディングツールを打ち下ろしたときに前
記配線が前記表面保護膜に干渉しない範囲の寸法に設定
するものである。
【００３５】さらに、本発明の一つの半導体集積回路装
置は、前記配線基板の配線を、前記配線のノッチ終端側
における配線部分の有効面積を大きく形成するものであ
る。特に、前記ノッチ終端側の配線部分を、対向する配
線のランド部につなげたり、配線の空き領域に縦方向ま
たは横方向に延長させたり、あるいは隣接する配線同士
を連結させるようにしたものである。
【００３６】さらに、本発明の一つの半導体集積回路装
置は、前記弾性構造体を、前記半導体チップの外形寸法
に比べて、少なくとも前記弾性構造体に形成される外周
部突起幅分以上で全周に渡って大きい範囲で形成するも
のである。
【００３７】さらに、本発明の一つの半導体集積回路装
置は、前記弾性構造体を前記半導体チップの外部端子上
に接着しないように分割して形成する場合に、前記分割
された弾性構造体の対向する空間のそれぞれの端部を溝
状に形成するものである。特に、前記弾性構造体のそれ
ぞれの端部に形成される溝を複数本で形成したり、前記
分割された弾性構造体の対向する空間のそれぞれの端部
の溝には、封止工程の際に予め封止材流れ止め用のダム
を形成するようにしたものである。
【００３８】さらに、本発明の一つの半導体集積回路装
置は、前記半導体チップの外部端子と前記配線基板の配
線との接続構造を、予め前記半導体チップの外部端子に
スタッドバンプを形成して、前記スタッドバンプを介し
て前記半導体チップの外部端子と前記配線基板の配線と
を接続するものである。
【００３９】さらに、本発明の一つの半導体集積回路装
置は、前記半導体チップの外部端子と前記配線基板の配
線との接続構造を、予め前記配線基板の配線を包み込む
ようにはんだを供給して、前記はんだを介して前記半導
体チップの外部端子と前記半導体チップの外部端子とを
接続するものである。
【００４０】さらに、本発明の一つの半導体集積回路装
置は、前記半導体チップの外部端子と前記配線基板の配
線との接続構造を、前記配線基板の配線を上部から包み
込むようなはんだまたはＡｕボールのスタッドバンプを
用いて、前記スタッドバンプを介して前記配線基板の配
線と前記半導体チップの外部端子とを接続するものであ
る。
【００４１】さらに、本発明の一つの半導体集積回路装
置は、前記半導体チップの外部端子と前記配線基板の配
線との接続構造を、Ａｌ、はんだまたはＡｕワイヤを用
いて前記配線基板の配線と前記半導体チップの外部端子
とを接続するものである。
【００４２】さらに、本発明の一つの半導体集積回路装
置は、前記配線基板の配線構造を、前記配線の幅寸法を
前記配線基板の基板基材の端部から配線先端に向けてし
だいに細くし、前記基板基材の端部において生ずる曲げ
応力σ０に対して、前記基板基材の端部と配線先端部と
の中間で生ずる最大応力σ１としたときの曲げ応力比α
が、 α＝σ１／σ０ また特に所定の位置から一定の幅寸法となるように形成
して、テーパ長をＬ１、配線長をＬ２、テーパ幅をｂ
１、配線幅をｂ２としたときの曲げ応力比αが、 α＝ｂ１×（Ｌ２−Ｌ１）／（ｂ２×Ｌ２） で示される場合に、前記曲げ応力比αが1.２〜1.５とな
るように前記配線の寸法および形状を設定するものであ
る。
【００４３】さらに、本発明の一つの半導体集積回路装
置は、前記配線基板の配線構造を、導電材料を芯材とし
て表面にＡｕめっきを施すものである。
【００４４】さらに、本発明の一つの半導体集積回路装
置は、前記配線基板は基板基材の裏面上に前記配線が形
成されて、前記配線の裏面上に絶縁膜を形成させ、前記
絶縁膜の裏面側に前記弾性構造体を配置するものであ
る。
【００４５】また、本発明の一つの半導体集積回路装置
の製造方法は、前記基板基材上に配線が形成された配線
基板の裏面上に弾性構造体を形成する工程と、前記弾性
構造体の裏面上に前記配線のリード部と半導体チップの
外部端子との相対位置が一致するように前記半導体チッ
プを接着する工程と、前記配線のリード部を前記半導体
チップの外部端子に接続する工程と、前記半導体チップ
の外部端子と前記配線との接続部分を樹脂封止する工程
と、前記半導体チップの外周よりやや外側において前記
配線基板の基板基材を切断する工程と、前記配線の主面
上に絶縁膜を形成する工程と、前記絶縁膜の前記配線の
ランド部とバンプ電極とが接合される位置に開口部を形
成する工程と、前記開口部を介して前記配線のランド部
に接合させてバンプ電極を形成する工程とからなるもの
である。
【００４６】特に、前記絶縁膜の開口部を、前記絶縁膜
を形成する工程において、前記絶縁膜の材料の塗布範囲
を規定することにより形成したり、前記絶縁膜の厚さ
を、前記絶縁膜を形成する工程において、前記絶縁膜の
材料の塗布条件を規定することにより設定するようにし
たものである。
【００４７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００４８】（実施の形態１）図１は本発明の実施の形
態１である半導体集積回路装置を示す平面図、図２は図
１のＡ−Ａ’切断線における断面図、図３および図４は
半導体集積回路装置の実装基板への実装状態を示す平面
図および断面図、図５は半導体集積回路装置の組み立て
工程を示すフロー図、図６〜図５８，図７６〜図８１は
本実施の形態１の半導体集積回路装置の特徴と本発明者
が検討した比較例である半導体集積回路装置との比較説
明のための図であり、これらの図の説明は後述するそれ
ぞれの技術項目毎に説明する。
【００４９】まず、図１および図２により本実施の形態
１の半導体集積回路装置の構成を説明する。
【００５０】本実施の形態１の半導体集積回路装置は、
たとえば４０ピンのボールグリッドアレイ形式の半導体
パッケージとされ、主面上に複数のボンディングパッド
が形成された半導体チップ１と、ボンディングパッドの
形成部分を除く半導体チップ１の主面上に接着されるエ
ラストマ２（弾性構造体）と、エラストマ２の主面上に
接着され、半導体チップ１のボンディングパッドに一端
が接続される配線が形成されたフレキシブル配線基板３
（配線基板）と、フレキシブル配線基板３の主面上に形
成されるソルダレジスト４（絶縁膜）と、ソルダレジス
ト４の主面上に形成され、このソルダレジスト４の開口
部を介して配線の他端に接続されるはんだバンプ５（バ
ンプ電極）とから構成され、半導体チップ１のボンディ
ング部分が樹脂などの封止材６により覆われたパッケー
ジ構造となっている。
【００５１】半導体チップ１は、たとえば図１に示すよ
うにセンターパッド構造とされ、長手方向の中央部に複
数のボンディングパッド７（外部端子）が一列状に形成
され、これらのボンディングパッド７は不均一な間隔で
並べられている。この半導体チップ１には、たとえばシ
リコンなどの半導体基板上に記憶回路、論理回路などの
所定の集積回路が形成され、これらの回路の外部端子と
してＡｌなどの材料からなるボンディングパッド７が設
けられている。
【００５２】エラストマ２は、たとえばシリコーン樹脂
などの弾性材料から構成され、半導体チップ１の主面上
に対して、ボンディングパッド７が形成された部分を除
くように長手方向の両端部に二分割して接着材８を介し
て接着されている。このエラストマ２は、温度特性試験
などにおいて、主に半導体チップ１とパッケージ実装基
板との熱膨張係数が異なることに起因するはんだバンプ
５に対する応力集中を緩和するために設けられている。
【００５３】フレキシブル配線基板３は、たとえば図２
に示すように、このフレキシブル配線基板３の基材とな
るテープ９（基板基材）と、このテープ９の主面上に接
着される配線１０とから構成され、配線１０の一端のリ
ード１１が半導体チップ１のボンディングパッド７に接
続され、他端のバンプランド１２がはんだバンプ５に接
続される。このフレキシブル配線基板３においては、テ
ープ９の裏面側がエラストマ２に接着され、また配線１
０の主面側にはソルダレジスト４が形成されている。
【００５４】このフレキシブル配線基板３を構成するテ
ープ９は、たとえばポリイミド樹脂などの材料から構成
され、また配線１０には、たとえばＣｕなどの材料が芯
材として用いられる。この配線１０のリード１１の部分
は、芯材の表面および裏面にＮｉなどの材料によるＮｉ
めっき層が形成され、さらにこのＮｉめっき層の表面に
Ａｕなどの材料からなるＡｕめっき層が形成されてい
る。
【００５５】ソルダレジスト４は、たとえば感光性エポ
キシ樹脂などによる絶縁材料から構成され、フレキシブ
ル配線基板３の配線１０の主面上に、このソルダレジス
ト４の開口部を介してはんだバンプ５が配線１０のバン
プランドに接続される接続部分を除く所定の範囲に形成
されている。
【００５６】はんだバンプ５は、たとえばＰｂ−Ｓｎ、
Ｐｂ−Ｓｎなどを主成分とする合金などの材料から構成
され、フレキシブル配線基板３を構成する配線１０のバ
ンプランド１２に接続されている。このはんだバンプ５
は、半導体チップ１のボンディングパッド７の両側の領
域に分割してそれぞれ二列に並べられて設けられてい
る。
【００５７】以上のように構成される半導体集積回路装
置は、たとえば図３および図４に示すように、ＤＲＡＭ
などのチップサイズパッケージ１３の半導体集積回路装
置として、メモリコントローラなどの一般パッケージ１
４の半導体集積回路装置とともにメモリカードなどの実
装基板１５に搭載され、外部接続端子１６を通じて携帯
電話機やハンディタイプのパーソナルコンピュータなど
の携帯機器に挿脱可能に装着されるようになっている。
【００５８】次に、本実施の形態１の作用について、始
めに図５のプロセスフローに基づいて半導体パッケージ
の組み立て工程の概要を説明する。
【００５９】まず、半導体パッケージの組み立てに先立
って、たとえばテープ９上に配線１０が形成され、この
配線１０の一部をエッチングして形成されたリード１１
を有するフレキシブル配線基板３、エラストマ２、所定
の集積回路が形成され、外部端子としてのボンディング
パッド７が設けられた半導体チップ１、封止材６、フラ
ックス、はんだボール１７を形成するはんだなどを用意
する。
【００６０】このフレキシブル配線基板３は、たとえば
ＴＡＢ（テープオートメーテッドボンディング）テープ
のような、ポリイミド樹脂からなるテープ９の上に薄い
金属を接着などで形成し、写真技術を用いて金属上に必
要なパターンをレジストにより形成した後、エッチング
により必要な配線１０（リード１１も含む）を形成し、
さらにその表面にＮｉ，Ａｕのめっき処理を施すことに
より作ることができる。
【００６１】そして、フレキシブル配線基板３のテープ
９上に、たとえばエラストマ２を印刷により５０〜１５
０μｍの厚さに形成し、さらにそのエラストマ２の表面
に、たとえばシリコーン系の接着材８を塗布して印刷す
る（ステップ５０１，５０２）。ここで、エラストマ２
は必ずしも印刷ではなく、予めフィルム状に形成したも
のを所定の形状に切断し、接着材８でテープ９の裏面に
接着してもよい。
【００６２】さらに、フレキシブル配線基板３の配線１
０の一端のリード１１と、半導体チップ１のボンディン
グパッド７との相対位置が一致するように位置合わせを
して、半導体チップ１をフレキシブル配線基板３のテー
プ９上に印刷されたエラストマ２に接着して貼り付ける
（ステップ５０３）。
【００６３】そして、半導体チップ１とフレキシブル配
線基板３のテープ９とがエラストマ２を介して貼り付け
られた状態で反転させ、リードボンディング工程におい
て、ボンディングツール１８によりリード１１を図２の
断面に示すようにＳ字形状に変形させながら半導体チッ
プ１のボンディングパッド７上に打ち下ろし、たとえば
超音波熱圧着などの手法によりリード１１とボンディン
グパッド７の接続を行う（ステップ５０４）。
【００６４】続いて、封止工程において、半導体チップ
１のボンディングパッド７とフレキシブル配線基板３の
リード１１とのリードボンディング部分を、たとえばエ
ポキシ樹脂などの封止材６をディスペンサ１９から塗布
して樹脂封止し、半導体チップ１とフレキシブル配線基
板３との接合部の信頼性を高める（ステップ５０５）。
【００６５】その後、フレキシブル配線基板３の切断工
程において、半導体チップ１のエッジよりやや外側にお
いてテープ９の外縁部を切断してＣＳＰ（チップサイズ
パッケージまたはチップスケールパッケージ）のパッケ
ージ外形を形成する（ステップ５０６）。
【００６６】さらに、はんだバンプ５のバンプ付け工程
において、はんだボール１７を対応するフレキシブル配
線基板３の配線１０のバンプランド１２に接合してはん
だバンプ５を形成し、最後に選別、マーキングを経て本
実施の形態１の半導体パッケージの組み立て工程が完了
する（ステップ５０７，５０８）。
【００６７】なお、この半導体パッケージの組み立て工
程において、テープ切断工程（ステップ５０６）とバン
プ付け工程（ステップ５０７）は逆でも構わない。
【００６８】これにより、本実施の形態１の場合には、
半導体チップ１の中央部にボンディングパッド７を一列
に集中配置し、このボンディングパッド７からフレキシ
ブル配線基板３の配線１０を介して接続される半導体チ
ップ１の外周より内側の領域にはんだバンプ５が設けら
れた、いわゆるファンイン−センターパッド構造と称さ
れる半導体パッケージ構造となっている。
【００６９】次に、本実施の形態１の半導体集積回路装
置のパッケージ構造の特徴を、本発明者が検討した技術
としてのパッケージ構造との比較により、図６〜図５８
に基づいて構造およびプロセスなどを含めて順に説明す
る。
【００７０】１．表配線構造 この表配線構造の技術説明において、図６は表配線構造
を示す要部断面図、図７は裏配線構造を示す要部断面
図、図８は両面配線を示す要部断面図である。
【００７１】本実施の形態１のパッケージ構造は、図６
に拡大して示すように、フレキシブル配線基板３のテー
プ９の裏面上（半導体チップ１側）にエラストマ２が接
着され、かつ配線１０の主面上（はんだバンプ５側）に
ソルダレジスト４が形成された、いわゆる表配線構造と
なっている。これに対して、本発明者が検討した技術に
おいては、図７に示すように、逆に配線１０の裏面上に
エラストマ２が接着され、テープ９がはんだバンプ５側
に形成された、いわゆる裏配線構造となっている。
【００７２】よって、検討した裏配線構造においては、
はんだバンプ５を接合するバンプランド１２は、たとえ
ばポリイミド樹脂などの材料のテープ９をパンチなどで
打ち抜いて形成するのに対して、本実施の形態１の表配
線構造では、配線１０の主面に感光性エポキシ樹脂など
の材料からなるソルダレジスト４を塗布し、所望の位置
に所望の大きさのバンプランド１２を露光、現像などの
写真法などにより形成するため、以下のような利点が期
待できる。
【００７３】(1).はんだバンプ５用の開口部をソルダレ
ジスト４の露光、現像によって形成するので、裏配線構
造のフレキシブル配線基板３のテープ９に機械加工によ
って開口部を開ける場合に比べて、より穴径加工精度を
高くできる。
【００７４】(2).テープ９は、実用的な厚さとして５０
μｍ程度が最小であるのに対して、ソルダレジスト４は
塗布条件によって１０〜２０μｍ程度の厚さで安定して
塗布することができるので、より小さいはんだボール１
７を良好に接合可能となる。
【００７５】(3).表配線構造は裏配線構造に比較しては
んだバンプ５の配列ピッチを小さくできるので、より高
密度なはんだバンプ５の出力端子を有する半導体パッケ
ージを構成することが可能となる。
【００７６】(4).テープ９の裏面の平坦な面にエラスト
マ２を配置するので、エラストマ２をより高精度に安定
してボイドレスでテープ９に搭載（塗布または貼り付
け）することができる。またエラストマ２の寸法形状が
安定するので、半導体チップ１の接着工程も安定し、歩
留まりの高い組み立てを行うことができる。
【００７７】以上のように、裏配線構造の技術において
は、フレキシブル配線基板３のテープ９への開口部の形
成、フレキシブル配線基板３の配線１０とエラストマ２
との接着性などの課題が生じるが、本実施の形態１にお
いては、これらの課題が表配線構造を採用することによ
り解決することができる。
【００７８】また、フレキシブル配線基板３の配線構造
においては、図６のように片面配線構造のほかに、たと
えば図８に示すような両面配線構造、すなわちテープ９
の両面に二層配線を有するフレキシブル配線基板３を使
用することも可能であり、さらに三層配線以上の複数層
配線構造にわたって広く適用可能である。
【００７９】この図８の例では、たとえば第１配線２０
を信号配線、第２配線２１をグランドプレーンとし、第
２配線２１とはんだバンプ５または第１配線２０との電
気的な接続はビアホール２２を介して行われる。このよ
うな構造では、耐ノイズ性などの面で優れた電気特性を
得ることができるという利点がある。
【００８０】２．エラストマに対するテープのひさし最
適化 このエラストマに対するテープのひさし最適化の技術説
明において、図９はウィンドウ開口部を示す平面図、図
１０は図９のウィンドウ開口部を示す断面図、図１１は
ウィンドウ開口部および半導体チップのエッジ部の寸法
説明のための断面図である。
【００８１】本実施の形態１のパッケージ構造において
は、図９に示すように、フレキシブル配線基板３の主面
にはんだバンプ５がマトリックス配置で並ぶＢＧＡ（ボ
ールグリッドアレイ）構造となっている。この例では、
図１０に示すように半導体チップ１はセンターパッド配
列であり、中央部に縦にウィンドウ開口部２３が設けら
れ、最終構造ではこの部分と半導体チップ１の周辺エッ
ジを封止材６で樹脂封止して耐湿性や信頼性の高い構造
となっている。
【００８２】ところで、本発明者が検討した技術におい
ては、エラストマ２の端部（ウィンドウ開口部２３側）
をテープ９のエッジまで近づける、つまり図１１の半導
体チップ１のボンディングパッド７側におけるエラスト
マ２の端部とテープ９の端部との寸法Ｌ１を小さくする
と、エラストマ２のブリード成分や揮発成分によるリー
ド１１の汚染が発生する。
【００８３】逆に、寸法Ｌ１を大きく、つまりテープ９
のエッジより後退させすぎると、エラストマ２の端部と
はんだバンプ５との寸法Ｌ２が小さくなり、最も内側の
はんだバンプ５の下にエラストマ２がなくなるため、は
んだバンプ５の高さばらつきを悪化させたり、ウィンド
ウ開口部２３の封止領域が広くなり、封止材６が埋めに
くくなるということが考えられる。
【００８４】これに対して、本実施の形態１において
は、適切な寸法Ｌ１を選択してエラストマ２の端部をテ
ープ９の端部とはんだバンプ５との間の最適な場所に配
置することにより、これらの問題を同時に解決すること
ができる。
【００８５】すなわち、ウィンドウ開口部２３に関して
は、前述したような問題点があるため、寸法を次のよう
に規定している。たとえば、この例ではエラストマ２の
印刷精度は±１００μｍ程度であるものとする。よっ
て、寸法Ｌ１を１００μｍ以下とすると印刷ずれでテー
プ９からはみ出してしまうため、最小でも印刷精度（１
００μｍ）以上は必要である。
【００８６】さらに、エラストマ２のブリード成分や揮
発成分によるリード１１の汚染性は、実績として３００
μｍ程度離せば問題ないことから、たとえば最小値３０
０μｍとしているが、汚染性、ブリード性の低いエラス
トマ２を使用する、または汚染分の洗浄などの対策を講
じれば最小値１００μｍに近い設計が可能となる。
【００８７】以上により、本実施の形態１のように適切
な寸法Ｌ１を選択することによって、エラストマ２のブ
リード成分や揮発成分によるリード１１の汚染を防止す
るとともに、はんだバンプ５の高さばらつきを安定さ
せ、ウィンドウ開口部２３の封止領域を容易に埋めるこ
とができる。
【００８８】３．パッケージの外形寸法最適化 このパッケージの外形寸法最適化の技術説明において、
図１１は前記で説明したウィンドウ開口部および半導体
チップのエッジ部の寸法説明のための断面図、図１２は
印刷後のエラストマの凹みを示す断面図、図１３は半導
体チップ貼り付け後のテープの反りを示す断面図であ
る。
【００８９】たとえば、本発明者が検討した技術では、
図１１において、パッケージの外周部側における半導体
チップ１の端部とフレキシブル配線基板３のテープ９の
端部との距離をＭ１、エラストマ２の端部とテープ９の
端部との距離をＭ２とすると、 (1).Ｍ１＜０の場合、パッケージ最外周が半導体チップ
１になるため、組み立て工程、ソケット抜き差し、トレ
イ搬送途中などに半導体チップ１のクラックを誘発する
可能性が大きい。
【００９０】(2).Ｍ１＜０、Ｍ２＞０の場合、半導体チ
ップ１の回路面が外に出るため、信頼性に問題があり、
またこれを防ぐために封止を行うこともできるが、工程
の増加につながる。
【００９１】(3).Ｍ１−Ｍ２＜０の場合、図１２に示す
印刷後のエラストマ２の周辺突起が、図１３に示すよう
に半導体チップ１の接着部にかかり、貼り付けの際の接
着不良、フレキシブル配線基板３の平坦度の悪化、信頼
性の低下の原因となる。
【００９２】(4).Ｍ２＝０の場合、エラストマ２を切断
する必要があり、切断が難しいなどの問題が生じる。
【００９３】これに対して、本実施の形態１において
は、半導体チップ１の端部またはエラストマ２の端部と
テープ９の端部との距離の関係をＭ１＞Ｍ２＞０とする
ことで、前記の問題点を解決することができる。すなわ
ち、図１１のパッケージのエッジ部を示す寸法説明図に
おいて、最終外形を決定するテープ切断工程の切断誤差
は１００μｍ程度であるため、エラストマ２に切断治具
がかからないためにはＭ２を１００μｍ以上確保するこ
とが望ましい。
【００９４】ところで、エラストマ２を印刷により形成
し、ベークにより硬化した後の断面形状は図１２に示す
ようになり、ある程度チキソ性の高い材料においては、
印刷後の版離れの際にマスクに引っ張られて周辺部が高
くなる傾向にある。たとえば、半導体チップ１の端部が
エラストマ２の端部より小さい、Ｍ１＜Ｍ２のような条
件で半導体チップ１を貼り付けると、図１３に示すよう
にテープ９の表面がエラストマ２の断面形状にならって
反るような問題が発生する。
【００９５】これを防ぐためには、Ｍ１＞Ｍ２としてエ
ラストマ２の周辺の高い部分を半導体チップ１より外に
逃がすことが効果的で、たとえば突起の幅が２００μｍ
前後であることから（Ｍ１−Ｍ２）が２４０μｍであ
り、切断性の距離Ｍ２＝１００μｍから距離Ｍ１は３６
０μｍ程度が望ましい。
【００９６】このように、外周のテープ９を切断するこ
とで、外形誤差が少なく、また半導体チップ１の多少の
大きさの変更に対してもソケット、トレイなどの周辺治
具の変更を行わないですむという利点がある。
【００９７】以上のように、本実施の形態１において
は、半導体チップ１のクラック、欠けの発生を回避で
き、切断工程の切断マージンを上げることができる。さ
らに、半導体チップ１の回路面を全てエラストマ２の下
に配置でき、耐湿性の向上、外周部への封止を行う必要
がないなどの利点がある。
【００９８】４．平面Ｓ字リード この平面Ｓ字リードの技術説明において、図１４は平面
Ｓ字リードを示す平面図、図１５は図１４のＢ矢視断面
図、図１６は図１４のＡ矢視断面図、図１７は標準Ｓ字
リード形成時のボンディングツールの軌跡を示す断面
図、図１８は平面Ｓ字リード形成時のボンディングツー
ルの軌跡を示す断面図である。
【００９９】たとえば、本発明者が検討した標準Ｓ字リ
ード２４の形成技術においては、図１４中に点線で示す
ような直線状のノッチリードまたはビームリードであ
り、ボンディング後に図１５中の細線に示すように熱変
形に耐えるに十分なたるみ（Ｓ字形状）を形成するため
には、図１７に示すようにリード１１を一度半導体チッ
プ１上のすれすれまで打ち下ろし、横方向に横ずらした
後にボンディングパッド７上に再び打ち下ろして接合す
るという特殊なボンディングツール軌跡２５に沿った動
きが必要であり、専用のワイヤボンダが必要となること
が考えられる。
【０１００】これに対して、本実施の形態１において
は、フレキシブル配線基板３のテープ９上に配線１０を
形成する際に、配線１０のリード１１は直線ではなく、
予め図１４に示すように、配線１０の付け根部分と先端
のボンディング部分が少なくともリード１１の幅以上ず
れているＳ字形状の平面Ｓ字リード２６に作成しておく
ことにより、前記の課題が解決できる。
【０１０１】このように平面Ｓ字リード２６にすれば、
図１８に示す一般のワイヤボンダでの単純な打ち下ろし
によるボンディングツール軌跡２５によって、図１５に
示すように突っ張ったリード形状となるものの、図１６
に示すようにもともとの平面Ｓ字形状によるところのた
るみができるので、安定した好適なＳ字形状の平面Ｓ字
リード２６を形成することができる。
【０１０２】これにより、ソフト改造した特殊なワイヤ
ボンダを必要とせず、安定したＳ字形状の平面Ｓ字リー
ド２６が形成でき、さらにボンディングツール軌跡２５
も単純化できるため、ボンディング時のタクトタイム短
縮の効果も期待できる。
【０１０３】５．ビームリード このビームリードの技術説明において、図１９はノッチ
リードおよびビームリードを説明するための平面図、図
２０は図１９のＡ部におけるノッチリードを示す平面
図、図２１はビームリードを示す平面図である。
【０１０４】たとえば、本発明者が検討した技術におい
ては、図１９におけるリード１１の拡大図である図２０
に示すように、切断部にＶ字状の切り込みなどのノッチ
２７が入れられたリード１１であり、ボンディング時に
ノッチ２７のやや内側をボンディングツール１８で打ち
下ろし、ノッチ２７の部分でリード１１を切断してい
る。しかし、フレキシブル配線基板３の製造工程におけ
る配線１０のエッチングばらつきなどでノッチ２７の太
さが変化し、ボンディング時に切断できないということ
が生じる。
【０１０５】また、切断できたとしても所望のノッチ２
７と異なる部分で切れたり、あるいは細くなりすぎてフ
レキシブル配線基板３のめっき工程前に切れてしまい、
めっきが着かないなどの問題点が生じることが考えられ
る。
【０１０６】これに対して、本実施の形態１において
は、図２１に示すように、フレキシブル配線基板３のテ
ープ９に一端を固定し、切断側であるノッチ２７が入れ
られた方を開放した片持ち梁構造、いわゆるビームリー
ド２８とすることで前記リード１１の切断時の問題点を
解決することができる。
【０１０７】６．ボンディングパッドの周辺ＰＩＱ（パ
ッシベーション）寸法 このボンディングパッドの周辺ＰＩＱ寸法の技術説明に
おいて、図２２はリードボンディング部を示す断面図、
図２３はリードボンディング部を示す平面図、図２４は
図２２のＡ部におけるツールの着地点を拡大して示す断
面図、図２５はパッシベーション開口寸法を改良したボ
ンディング部を示す断面図、図２６は双方向リードのボ
ンディング部を示す平面図である。
【０１０８】たとえば、本発明者が検討した技術におい
て、図２２，図２３，図２４に示すようなボンディング
シーケンスにおいては、ボンディングツール軌跡２５に
示すように、一度半導体チップ１上のすれすれまでリー
ド１１を打ち下ろしてから横方向に横ずらし、半導体チ
ップ１のボンディングパッド７上に再び打ち下ろして接
合するため、一回目の打ち下ろしで半導体チップ１上の
パッシベーション２９またはその下の半導体チップ１に
ダメージを受けたり、リード１１の下面のボンディング
部にパッシベーション２９の成分が付着して汚染し、ボ
ンディング性を悪化させるなどの問題が生じることが考
えられる。
【０１０９】これに対して、本実施の形態１において
は、前記図２２，図２３，図２４に示したボンディング
パッド７の開口部エッジからパッシベーション２９のボ
ンディングパッド７側のエッジまでの距離Ｌ３を、少な
くともボンディングツール１８を打ち下ろす側において
リード１１がパッシベーション２９に干渉しない範囲に
パッシベーション開口部３０を拡大し、図２５のように
改良すれば前記のような問題点が解決できる。
【０１１０】すなわち、図２４において、たとえばメモ
リなどの半導体チップ１の例では、寸法Ｌ３は約２５μ
ｍ程度である。また、ボンディングパッド７のサイズ
は、たとえば１００μｍ角、ボンディングツール１８の
先端寸法はそれと同等またはそれ以下程度であるから、
図２５におけるパッシベーション２９の後退量Ｌ３は、
たとえば１２５μｍ以上程度が望ましい。
【０１１１】以上により、半導体チップ１上のパッシベ
ーション２９または半導体チップ１にダメージを与えた
り、リード１１の下面のボンディング部にパッシベーシ
ョン２９の成分が付着して汚染するようなことがなく、
好適なボンディング性を実現することができる。
【０１１２】また、図２６のようにリード１１が双方向
から延びている場合にも、少なくともボンディングツー
ル１８を打ち下ろす側において、ボンディングパッド７
の開口部エッジからパッシベーション２９のボンディン
グパッド７側のエッジまでの距離を拡大することで同様
に対応できる。なお、このエッジ間の拡大は、半導体チ
ップ１の回路面が露出しない程度に反対側に適用しても
問題となることはない。
【０１１３】７．アンカー配線の改善 このアンカー配線の改善の技術説明において、図２７は
標準アンカー配線を示す平面図、図２８は改善アンカー
配線を示す平面図である。
【０１１４】たとえば、本発明者が検討した技術におい
て、図２７に示すようなノッチ２７の終端側の標準アン
カー配線３１のパターンにおいては、ノッチ２７が設計
値より太く形成された場合などにおいて、ノッチ２７の
部分では切れずに、その先の標準アンカー配線３１にお
ける配線１０とテープ９との接着強度が降伏して標準ア
ンカー配線３１の部分がテープ９から剥がれてしまうな
どの不具合が考えられる。
【０１１５】これに対して、本実施の形態１において
は、図２８に示すように終端側のアンカー配線の部分の
有効面積を大きくする拡大アンカー配線３２とすること
で、配線１０とテープ９間の接着強度を増し、安定した
ノッチ２７の切断性を得ることができる。
【０１１６】すなわち、図２８において、拡大アンカー
配線３２の改善例を示すと、(1).拡大アンカー配線３２
を対向する配線１１のバンプランド１２につなげる、
(2).配線１１の空きスペースに拡大アンカー配線３２を
縦方向に延長する、(3).配線１１の空きスペースに拡大
アンカー配線３２を横方向に延長する、(4).隣接する拡
大アンカー配線３２同士を連結する、などの例があり、
いずれも拡大アンカー配線３２の部分の実質面積を増加
させることで、配線１０とテープ９間の接着強度の増加
によってノッチ２７の切断性を安定させることができ
る。
【０１１７】８．ワイドエラストマ構造 このワイドエラストマ構造の技術説明において、図２９
は標準エラストマの構造を示す斜視図、図３０は標準エ
ラストマでの半導体チップの貼り付け状態を示す斜視
図、図３１はワイドエラストマの構造を示す斜視図、図
３２はワイドエラストマでの半導体チップの貼り付け状
態を示す斜視図、図３３はワイドエラストマでの半導体
チップの貼り付け状態を示す断面図である。
【０１１８】たとえば、本発明者が検討した技術におい
て、エラストマ２は半導体チップ１のボンディングパッ
ド７の両側に二分割して接着され、図２９，図３０に示
すような標準エラストマ３３による構造では、前記図１
３のようにエラストマ２の面積が半導体チップ１より小
さい構造では周辺の突起の影響を受けてフレキシブル配
線基板３の反りが発生し、この反りがはんだバンプ５の
形成時および基板実装時などに問題となることが考えら
れる。
【０１１９】これに対して、本実施の形態１において、
図３１に示すような半導体チップ１の外形よりも大きい
ワイドエラストマ３４による構造では、半導体チップ１
の貼り付け後は図３２，図３３に示すようにワイドエラ
ストマ３４の周辺の突起が半導体チップ１の外に出て、
実質的にワイドエラストマ３４の平坦な部分に半導体チ
ップ１が接着されるため、フレキシブル配線基板３の反
りが小さく抑えられる。
【０１２０】さらに、図３３に示すように、接着材８の
塗布エリアが広くとれるため、接着材８が行き渡らず不
接着になる部分が発生しにくく、また半導体チップ１の
周囲に接着材８がまんべんなくにじみ出して接着材しみ
出し３５ができるので、周辺封止をしなくても耐湿性や
信頼性に優れたパッケージを構成することができる。
【０１２１】すなわち、ワイドエラストマ３４の周辺の
突起の幅は材料の物性値により異なるが、たとえば２０
０〜３００μｍ程度であり、従って本実施の形態１では
図３３に示すように、半導体チップ１のチップサイズよ
り少なくとも突起幅分以上全周に渡って大きい範囲でワ
イドエラストマ３４を形成しておく。
【０１２２】また、十分広くワイドエラストマ３４を形
成すれば平坦度は向上するが、半導体チップ１のすぐ外
周でテープ９を切断しようとすれば、切断ライン３６に
てワイドエラストマ３４ごとテープ９を切断し、パッケ
ージ外形を規定する必要がある。
【０１２３】以上のように、半導体チップ１の外形より
大きいワイドエラストマ３４を用いることで、フレキシ
ブル配線基板３の反りを小さく抑えることができるとと
もに、半導体チップ１の接着性を安定させ、パッケージ
の耐湿性や信頼性を向上させることができる。
【０１２４】９．エラストマの溝埋め技術 このエラストマの溝埋め技術の説明において、図３１，
図３２は前記で説明したワイドエラストマの構造、半導
体チップの貼り付け状態を示す斜視図、図３４は標準エ
ラストマでの半導体チップの貼り付け後の構造を示す斜
視図、図３５はその断面図、図３６はワイドエラストマ
での半導体チップの貼り付け後の構造を示す斜視図、図
３７はその断面図、図３８はメタルマスク印刷の概念を
示す断面図、図３９は標準エラストマのメタルマスクを
示す平面図、図４０はワイドエラストマのメタルマスク
を示す平面図、図４１は複数本吊りのワイドエラストマ
の印刷形状を示す平面図、図４２はワイドエラストマの
溝埋めのためのポッティング位置を示す平面図である。
【０１２５】たとえば、本発明者が検討した技術におい
て、図３４，図３５に示すような標準エラストマ３３の
構造では、エラストマ２を図３８に示すようなメタルマ
スク３７による印刷で構成する場合、図４０に示すメタ
ルマスク３７の印刷エリア開口部３８の吊り部３９が必
ず存在するために、テープ吊り部下に半導体チップ１と
エラストマ２の壁に囲まれる溝４０（空間）が残る構造
となっている。
【０１２６】従って、このような半導体チップ１とエラ
ストマ２の空間に溝４０が残る構造でウィンドウ開口部
２３を樹脂封止すると、封止材６がこの溝４０から漏れ
てしまうため、前もってこの部分を別にポッティングす
るなどの方法で目止めしてからウィンドウ開口部２３を
封止する必要が生じる。
【０１２７】このようにメタルマスク３７の印刷の概念
は、たとえば標準エラストマ３３の場合には図３９、ワ
イドエラストマ３４の場合には図４０に示すような印刷
する部分のみに印刷エリア開口部３８を有するメタルマ
スク３７を被印刷物であるフレキシブル配線基板３の所
定の位置に位置決めして配置し、スキージ４１により印
刷物であるエラストマ２をメタルマスク３７の厚さ分だ
け塗り込むことで、所望の範囲に所望の厚さのエラスト
マ２を形成するものである。
【０１２８】よって、本実施の形態１においては、前記
に示す図３１のようなワイドエラストマ３４を図４０に
示すようなメタルマスク３７で印刷し、この場合にメタ
ルマスク３７の印刷エリア開口部３８の吊り部３９を細
くしたものでエラストマ２を印刷することにより半導体
チップ１とエラストマ２の壁に囲まれた溝４０を細くす
ることができる。たとえば、メタルマスク３７の吊り部
３９の強度から規定される溝４０の幅の最小値は約２０
０μｍ程度である。
【０１２９】また、このエラストマ２の主面に接着材８
を塗布して半導体チップ１を貼り付けた構造の場合、前
記に示す図３２、さらに図３６，図３７に示すように、
十分な量の接着材８を塗布しておけば、貼り付け時の圧
力により余分な接着材８がこの溝４０を埋め、ウィンド
ウ開口部２３を閉じた空間とすることができるので、目
止めなしでウィンドウ開口部２３の封止をすることがで
きる。
【０１３０】さらに、溝埋め性を向上するには、メタル
マスク３７の吊り部３９を細くして溝４０を狭くすれば
よいが、メタルマスク３７の強度が低下する問題が副作
用となる。そこで、図４１に示すようにそれぞれの片側
の吊り部３９を複数本とすることで、溝４０の幅は変え
ずに、溝４０の本数は増えるものの、メタルマスク３７
の強度を上げることも可能である。
【０１３１】さらに、溝埋め性を向上する目的で、図４
２に示すように、半導体チップ１の貼り付け直前にエラ
ストマ２の溝４０のポッティング位置４２に予め樹脂、
接着材などをたとえばポッティングして封止材流れ止め
のダムを形成しておけば、さらに溝埋め性を向上させる
ことができる。
【０１３２】また、検討した技術のように、半導体チッ
プ１の貼り付け、ボンディング後、ウィンドウ開口部２
３の封止前にポッティングで目止めする場合にしても、
溝４０の幅を狭くしておけば封止性は飛躍的に向上させ
ることもできる。
【０１３３】以上により、特にメタルマスク３７の吊り
部３９を細くして、エラストマ２の溝４０を細くするこ
とによって溝埋め性を向上させることができ、さらに複
数本の溝４０にしたり、予めポッティング位置４２に封
止材流れ止めのダムを形成しておくことにより、一層溝
埋め性の向上を可能とすることができる。
【０１３４】１０．インナーリードボンディング技術 このインナーリードボンディング技術の説明において、
図４３は標準リードボンディングによるボンディング部
を示す断面図、図４４はスタッドバンプを用いたボンデ
ィング部を示す断面図、図４５および図４６ははんだを
用いたリード接続を示す断面図および平面図、図４７お
よび図４８ははんだまたはＡｕボールを用いたリード接
続を示す断面図および斜視図、図４９はＡｌまたははん
だワイヤを用いた接続を示す断面図、図５０はＡｕワイ
ヤを用いた接続を示す断面図である。
【０１３５】たとえば、本発明者が検討した技術におい
て、図４３に示すようなボンディング構造では、Ａｕめ
っきを成長させたリード１１をボンディングパッド７に
直接打ち着け、超音波熱圧着している。この場合、ボン
ディング条件が悪い、またはボンディングツール１８の
形状が悪かったりするとボンディング強度が低かった
り、ボンディングパッド７またはその下などにダメージ
を受けるなどの問題が発生することが考えられる。
【０１３６】これに対して、本実施の形態１において
は、以下のようなボンディング形態における手段を採用
することにより、前記のようなボンディング条件、ボン
ディングツール１８の形状などが原因となる接合性やダ
メージなどの問題を解決することができる。
【０１３７】すなわち、図４４はスタッドバンプ４３を
使った例である。この例では、半導体チップ１のボンデ
ィングパッド７に予めめっき法、またはボールボンディ
ング法などの方法で形成したスタッドバンプ４３を有す
る半導体チップ１を使用するのが特徴であり、このスタ
ッドバンプ４３により接合性を向上し、さらにダメージ
を防ぐ構成となっている。
【０１３８】また、図４５，図４６ははんだ４４を用い
たリード１１の接続例であり、リード１１をはんだ４４
で包み込む接続形態を示す。この例は、半導体チップ１
のＡｌなどからなるボンディングパッド７と、ＣＳＰの
基板となるＴＡＢなどのテープ９の電極とを接続する接
続構造の技術である。このときのはんだ４４の供給方法
としては、はんだ４４をテープ９のリード１１を包み込
むように既に介在させたテープ９を用いて、半導体チッ
プ１のボンディングパッド７と接続させる方法がある。
【０１３９】このときの接続方法として、ボンダを用い
て加圧・加熱することにより接続させる方法において
は、ＴＡＢなどのテープ９に介在させたはんだ４４の形
状を半導体チップ１のボンディングパッド７に接する面
をできるだけ平坦にしてくことが望ましい。また、リフ
ロー炉を用いた接続方法では、はんだペーストもしくは
フラックスを半導体チップ１のボンディングパッド７の
面にＴＡＢなどのテープ９のはんだ４４と接するように
介在させる。
【０１４０】次に、はんだペーストを用いてはんだ４４
を供給する場合は、はんだペーストを半導体チップ１の
ボンディングパッド７の面に印刷もしくはシリンジを用
いて介在させる。このとき、ＴＡＢなどのテープ９は先
に接着されていても、後でもどちらでも構わないが、半
導体チップ１にテープ９を接着したときにテープ９のリ
ード１１がはんだ４４と接することが前提となる。
【０１４１】さらに、図４７，図４８は、はんだまたは
Ａｕボール４５などのスタッドバンプを用いてＴＡＢな
どのテープ９のリード１１を上から包み込む形で半導体
チップ１のボンディングパッド７上に接続させることを
特徴とした接続技術である。
【０１４２】また、図４９はＡｌまたははんだワイヤ４
６を用いて、フレキシブル配線基板３の配線１０と半導
体チップ１のボンディングパッド７を接続した例であ
る。さらに、図５０はＡｕワイヤ４７を用いてフレキシ
ブル配線基板３の配線１０と半導体チップ１のボンディ
ングパッド７を接続した例である。このような接続例で
は、ＴＡＢなどのインナーリードボンディングではな
く、一般のワイヤボンディングの概念で接続を可能とす
ることができる。
【０１４３】１１．ツールリターンなしでのＳ字形成可
能なリード設計技術 このツールリターンなしでのＳ字形成可能なリード設計
技術の説明において、図１７は前記で説明した標準Ｓ字
リード形成時のボンディングツールの軌跡を示す断面
図、図５１はリード設計を説明するための斜視図、図５
２はボンディング後のリード変形を示す斜視図、図５３
はリード寸法と曲げ応力比との関係を示す説明図、図７
６〜図８０は曲げ応力比に応じたリード変形形状を示す
断面図である。
【０１４４】たとえば、本発明者が検討した技術におい
て、前記平面Ｓ字リード２６の形成技術でも説明したよ
うに、前記図１７に示すようなリード１１のＳ字形成の
ためにはボンディングツール１８の横ずらし、すなわち
ツールリターンを含む特殊なボンディングツール軌跡２
５が必要である。
【０１４５】これに対して、本実施の形態１において
は、図５１に示すようなリード１１の寸法において、た
とえば図５３に示すような寸法とすれば、曲げ応力比α
は所望の1.２〜1.５の範囲となり、ツールリターンなし
でボンディングツール１８を垂直に打ち下ろすだけで図
５２に示すような好適なリード１１のＳ字形状が形成で
きる。図５２において、４８はテープ端、４９はテープ
側コーナー、５０はチップ側コーナーを示す。
【０１４６】たとえば、実施の形態のの例では、テー
パ長Ｌ１＝１００μｍ、配線長Ｌ２＝３８０μｍ、テー
パ幅ｂ１＝６５μｍ、リード幅ｂ２＝３８μｍ、リード
厚ｈ＝１８μｍの寸法において曲げ応力比α＝1.２６と
なる。同様にの例では1.２５、の例では1.２６、
の例では1.３１、の例では1.４６となる。
【０１４７】これに対して、検討した技術においては、
たとえばの例ではテーパ長Ｌ１＝１００μｍ、配線長
Ｌ２＝２８０μｍ、テーパ幅ｂ１＝６０μｍ、リード幅
ｂ２＝３８μｍ、リード厚ｈ＝１８μｍの寸法において
曲げ応力比αが1.２〜1.５の範囲外の1.０２となり、
の例では1.１３となる。
【０１４８】このように、曲げ応力比αが1.２〜1.５の
範囲では、配線動作の際にリード１１の中間部に曲げ応
力が集中するので、緩やかにたわんだ良好な配線状態と
なる。一方、検討した技術のように曲げ応力比αが1.２
未満の場合にはリード１１のテープ端４８に曲げ応力が
集中するので、突っ張った状態となり、また1.５を超え
る場合には、リード１１の中間部にのみ曲げ応力が集中
して曲率半径が小さい状態となるので、良好な配線状態
とはいえない。
【０１４９】ここで、具体的に曲げ応力比αに応じたリ
ード変形形状を図７６〜図８０に示す。まず、図７６に
示す配線前の初期リード形状に対してボンディングツー
ル１８を垂直に打ち下ろすだけの場合に、たとえばα＜
0.９の配線動作の際には、リード１１のテープ端４８に
曲げ応力が集中するので、図７７に示すような極端に突
っ張った配線状態となる。このため、配線後の温度サイ
クル時にリード１１に高い繰り返し応力がかかるので、
疲労寿命が極端に短くなる。
【０１５０】また、本発明者が検討した技術のように0.
９≦α＜1.２の配線動作の際には、リード１１のテープ
端４８に曲げ応力が集中するので、図７８に示すような
やや突っ張った配線状態となる。このため、配線後の温
度サイクル時にリード１１に高い繰り返し応力がかかる
ので、疲労寿命が短くなる。
【０１５１】これに対して、本実施の形態１のように1.
２≦α≦1.５の配線動作の際には、リード１１の中間部
に曲げ応力が集中するので、図７９に示すような緩やか
にたわんだ配線状態となる。このため、配線後の温度サ
イクル時にリード１１に高い繰り返し応力が作用しない
ので、疲労寿命が長くなる。
【０１５２】さらに、曲げ応力比を大きくした1.５＜α
の配線動作の際には、リード１１の中間部のみに曲げ応
力が集中するので、図８０に示すような曲率半径が小さ
い配線状態となる。このため、曲げ部の初期強度が低下
するので、配線後の温度サイクル時の疲労寿命が短くな
る。
【０１５３】この結果、本実施の形態１のように1.２≦
α≦1.５の範囲で曲げ応力比を設定することで、配線形
状が緩やかにたわんだ最適な配線状態となり、かつリー
ド１１の温度サイクル寿命も長くすることができる。
【０１５４】この曲げ応力比αの定義は、ボンディング
ツール１８によって、リード１１をボンディングパッド
７の直上で押し上げる動作を行った際に、リード１１の
テープ側コーナー４９で発生する応力σ１をリード１１
のテープ端４８で発生する応力σ０で割った値である。
すなわち、曲げ応力比αは、テーパ形状を特徴としたリ
ード１１の寸法から次式で表すことができる。
【０１５５】α＝σ１／σ０＝ｂ１×（Ｌ２−Ｌ１）／
（ｂ２×Ｌ２） 以上により、曲げ応力比αを1.２〜1.５となるようにリ
ード１１の寸法・形状を設計することで、前記の平面Ｓ
字リード２６の技術と同様に、ワイヤボンダでの単純な
打ち下ろし軌跡によって安定した好適なＳ字形状の配線
状態を形成することができる。よって、ソフト改造した
特殊なワイヤボンダを必要とせず、ボンディングツール
軌跡２５も単純化できるため、ボンディング時のタクト
タイム短縮の効果も期待できる。
【０１５６】１２．Ｎｉめっきレスリード このＮｉめっきレスリードの技術説明において、図５４
はリード接続の接続部を示す断面図、図５５はリードの
屈曲部を示す拡大断面図、図５６はＮｉめっきレスリー
ドの屈曲部を示す拡大断面図、図５７はリードの圧着部
を示す拡大断面図、図５８はＮｉめっきレスリードの圧
着部を示す拡大断面図である。
【０１５７】たとえば、本発明者が検討した技術におい
て、Ａｕ無垢リードに代わってＣｕコアリードとして表
面にＮｉめっき、さらにその表面にＡｕめっきを施すリ
ード１１の断面構造の場合には、Ｎｉめっき層が硬くて
脆いため、図５５のようにリード１１の屈曲部でクラッ
ク５１が入ったり、図５７のようにボンディングパッド
７またはその下にダメージ５２を与えるなどの問題が生
じることが考えられる。
【０１５８】これに対して、本実施の形態１において
は、Ｎｉめっきをなくしたリード１１を用いることで、
硬度、脆さともに低くなるので、リード自体のクラック
５１が起こりにくくなる他、対ボンディング面である半
導体チップ１へのダメージ５２も軽減することができ
る。
【０１５９】すなわち、図５４のようなリード１１の接
続状態において、この図５４のＡ部を拡大した図５５に
示すようにＣｕコア５３＋Ｎｉめっき５４＋Ａｕめっき
５５の構成のリード１１では、図示するように屈曲部の
曲率半径が小さくなるとクラック５１を生じやすく、一
方図５６に示すようにリード１１の表面をＮｉめっき５
４なしに、たとえばＡｕめっき５５のみとすれば、図５
５の場合と同じ曲率のときでもリード１１の屈曲部にク
ラック５１は発生しにくくなる。
【０１６０】また、図５４のＢ部を拡大して示す図５７
のリード１１の圧着部においても、Ｃｕコア５３＋Ｎｉ
めっき５４＋Ａｕめっき５５の構成のリード１１では、
図示するようにボンディングパッド７の周辺にダメージ
５２を生じやすく、一方図５８に示すようにリード１１
の表面をＮｉめっき５４なしに、たとえばＡｕめっき５
５のみとすれば、同じリードボンディング条件で接合し
た場合でもダメージ５２は発生しにくくなる。
【０１６１】以上により、リード１１の構成をＣｕコア
５３などの芯材にＡｕめっき５５などのめっき層のみを
形成することで、リード１１へのクラック５１の発生を
抑えるとともに、半導体チップ１へのダメージ５２を軽
減することが可能となる。
【０１６２】従って、本実施の形態１の半導体集積回路
装置によれば、半導体チップ１とほぼ同一サイズのＣＳ
Ｐパッケージ技術において、前記において本発明者が検
討したパッケージ構造との比較により順に説明したよう
に、１．表配線構造、２．エラストマに対するテープの
ひさし最適化、３．パッケージの外形寸法最適化、４．
平面Ｓ字リード、５．ビームリード、６．ボンディング
パッドの周辺ＰＩＱ寸法、７．アンカー配線の改善、
８．ワイドエラストマ構造、９．エラストマの溝埋め技
術、１０．インナーリードボンディング技術、１１．ツ
ールリターンなしでのＳ字形成可能なリード設計技術、
１２．Ｎｉめっきレスリード、のそれぞれの技術項目に
おいて優れた効果を得ることができる。
【０１６３】なお、本実施の形態１では、１．表配線構
造を前提として図面およびその技術内容を説明したが、
２〜１２までの技術項目については、表配線構造に限定
されるものではなく、前記図７に示すような裏配線構造
などの一般的なパッケージ構造についても適用可能な技
術であり、従って一般的なパッケージ構造に適用しても
前記項目毎に説明したような同様の効果を得ることが期
待できる。
【０１６４】また、本実施の形態１のパッケージ構造
（図１，図２）においては、エラストマ２が半導体チッ
プ１の外形よりも大きい場合について示したが、逆に図
８１に示すようにエラストマ２が半導体チップ１の外形
よりも小さい場合には、半導体チップ１、エラストマ２
の側面部分を封止材６により覆ったパッケージ構造に形
成することで、耐湿性などの向上を可能とすることがで
きる。
【０１６５】（実施の形態２）図５９および図６０は本
発明の実施の形態２である半導体集積回路装置におい
て、裏配線ソルダレジスト構造を示す断面図および斜視
図である。
【０１６６】本実施の形態２の半導体集積回路装置は、
前記実施の形態１と同様にボールグリッドアレイ形式の
半導体パッケージとされ、前記実施の形態１との相違点
は、表配線構造を前提とした技術ではなく、裏配線構造
を前提としてそれを改善するための技術であり、たとえ
ば図５９，図６０に示すように、半導体チップ１の主面
上に接着されるエラストマ２（弾性構造体）と、エラス
トマ２の主面上に接着されるフレキシブル配線基板３
（配線基板）との構造において、フレキシブル配線基板
３の裏面上にソルダレジスト５６（絶縁膜）が形成され
ている。
【０１６７】すなわち、フレキシブル配線基板３は、こ
のフレキシブル配線基板３の基材となるテープ９（基板
基材）と、このテープ９の裏面上に接着される配線１０
とから構成され、配線１０の裏面側がソルダレジスト５
６を介してエラストマ２に接着された構造となってい
る。このソルダレジスト５６は、たとえば前記実施の形
態１と同様に感光性エポキシ樹脂などによる絶縁材料か
ら構成されている。
【０１６８】ここで、本実施の形態２の半導体集積回路
装置のパッケージ構造の特徴を、本発明者が検討した技
術としてのパッケージ構造との比較により構造およびプ
ロセスなどを含めて説明する。
【０１６９】たとえば、本発明者が検討した技術とし
て、前記実施の形態１において図７に示すような裏配線
構造では、フレキシブル配線基板３の配線１０の主面上
に直接エラストマ２が形成されるため、エラストマ２の
低分子量成分などが直接リード１１にブリードし、リー
ド１１のボンディング点までにじんだ場合には、その汚
染により極端にボンディング性（配線接合強度）が低下
するなどの問題が生じる。
【０１７０】さらに、直接のリード１１のめっき面に比
較して、リード１１の間で配線１０がエッチアウトされ
たテープ９の面は、このテープ９と配線１０との間の接
着性を向上する意味もありテープ９の面が粗面化されて
いるためにブリードが非常に激しく、表面張力の効果も
加わってリード１１のエッジ部で最もブリードが激しい
傾向にある。
【０１７１】また、配線１０がある部分とない部分によ
る配線１０の凹凸がある面にエラストマ２を形成する裏
配線構造においては、配線１０と配線１０の隙間などに
ボイドが残りやすく、信頼性上懸念されるということも
考えられる。
【０１７２】これに対して、本実施の形態２において
は、フレキシブル配線基板３の製作工程において、配線
１０の形成後に配線１０上にソルダレジスト５６を形成
することで、直接エラストマ２が配線１０に接すること
を防止できる。同じく、テープ９の粗面化へのエラスト
マ２の接触も防止できる。これにより、エラストマ２の
低分子量成分のブリードを抑えることができる。
【０１７３】さらに、フレキシブル配線基板３の凹凸が
ある配線１０の面にソルダレジスト５６を塗ることで、
配線１０の表面が平坦化され、エラストマ２を形成する
時のボイドの巻き込みなどの不具合も回避することがで
きる。
【０１７４】従って、本実施の形態２の半導体集積回路
装置によれば、裏配線構造を前提としたＣＳＰの半導体
パッケージ技術において、フレキシブル配線基板３の配
線１０上にソルダレジスト５６を形成することで、リー
ド１１の汚染を防止してボンディング性の低下を抑制
し、さらにボイドのない信頼性の高いパッケージ構造を
得ることができる。
【０１７５】（実施の形態３）図６１は本発明の実施の
形態３である半導体集積回路装置を半導体チップ裏面か
ら見た平面図、図６２は平面図、図６３は断面図、図６
４は図６３のＡ部を示す拡大断面図、図６５は配線基板
の配線構造を説明するための平面図である。
【０１７６】本実施の形態３の半導体集積回路装置は、
前記実施の形態１および２のような、いわゆるファンイ
ン−センターパッド構造の半導体パッケージに代えて、
図６１〜図６５に示すように周辺パッド構造の半導体チ
ップ１ａを用い、さらにこの半導体チップ１ａのボンデ
ィングパッドに接続されるはんだバンプ５ａが半導体チ
ップ１ａの外周より内側の領域に配置される、いわゆる
ファンイン−周辺パッドのパッケージ構造となってい
る。なお、本実施の形態３においても、前記実施の形態
１において説明した１．表配線構造から１２．Ｎｉめっ
きレスリードまでの技術、さらに実施の形態２で説明し
た裏配線ソルダレジスト構造のそれぞれの技術項目の特
徴が取り入れられた構造となっている。
【０１７７】すなわち、本実施の形態３の半導体集積回
路装置は、たとえば２４ピンのボールグリッドアレイ形
式の半導体パッケージとされ、複数のボンディングパッ
ド７ａ（外部端子）が形成された半導体チップ１ａの主
面上に、エラストマ２ａ（弾性構造体）、テープ９ａ上
に配線１０ａが形成されたフレキシブル配線基板３ａ
（配線基板）、ソルダレジスト４ａ（絶縁膜）が設けら
れ、このソルダレジスト４ａの開口部にはんだバンプ５
ａ（バンプ電極）が形成され、ボンディングパッド７ａ
の形成部分、エラストマ２ａおよびフレキシブル配線基
板３ａの側面部分が封止材６ａにより覆われたパッケー
ジ構造となっている。
【０１７８】半導体チップ１ａは、たとえば図６５に示
すように周辺パッド構造とされ、半導体チップ１ａの外
周部に沿って複数のボンディングパッド７ａが四角形状
に並べられて形成されている。この半導体チップ１ａの
ボンディングパッド７ａに、一端のリード１１ａが接続
されるフレキシブル配線基板３ａの配線１０ａを介し
て、この配線１０ａの他端のバンプランド１２ａに接合
されるはんだバンプ５ａが電気的に接続されている。こ
のはんだバンプ５ａは半導体チップ１ａのボンディング
パッド７ａの配列位置より内側の領域に６行×４列で並
べられて設けられている。
【０１７９】従って、本実施の形態３の半導体集積回路
装置においても、ファンイン−周辺パッドの半導体パッ
ケージ構造としての違いはあるものの、前記実施の形態
１および２で説明したようなそれぞれの技術項目におい
て同様の優れた効果を得ることができる。特に、このフ
ァンインのパッケージ構造においては、前記実施の形態
１および２と同様に半導体チップ１ａとほぼ同一サイズ
のＣＳＰの半導体パッケージとすることができる。
【０１８０】（実施の形態４）図６６は本発明の実施の
形態４である半導体集積回路装置を半導体チップ裏面か
ら見た平面図、図６７は平面図、図６８は断面図、図６
９は図６８のＡ部を示す拡大断面図、図７０は配線基板
の配線構造を説明するための平面図である。
【０１８１】本実施の形態４の半導体集積回路装置は、
前記実施の形態１および２のような、いわゆるファンイ
ン−センターパッド構造の半導体パッケージに代えて、
図６６〜図７０に示すように周辺パッド構造の半導体チ
ップ１ｂを用い、さらにこの半導体チップ１ｂのボンデ
ィングパッドに接続されるはんだバンプ５ｂが半導体チ
ップ１ｂの外周より外側の領域に配置される、いわゆる
ファンアウト−周辺パッドのパッケージ構造となってい
る。なお、本実施の形態４においても、前記実施の形態
１において説明した１．表配線構造から１２．Ｎｉめっ
きレスリードまでの技術、さらに実施の形態２で説明し
た裏配線ソルダレジスト構造のそれぞれの技術項目の特
徴が取り入れられた構造となっている。
【０１８２】すなわち、本実施の形態４の半導体集積回
路装置は、たとえば８０ピンのボールグリッドアレイ形
式の半導体パッケージとされ、複数のボンディングパッ
ド７ｂ（外部端子）が形成された半導体チップ１ｂの主
面上に、エラストマ２ｂ（弾性構造体）、テープ９ｂ上
に配線１０ｂが形成されたフレキシブル配線基板３ｂ
（配線基板）、ソルダレジスト４ｂ（絶縁膜）が設けら
れ、このソルダレジスト４ｂの開口部にはんだバンプ５
ｂ（バンプ電極）が形成され、ボンディングパッド７ｂ
の形成部分が封止材６ｂにより覆われ、半導体チップ１
ｂの側面部分にサポートリング５７ｂが設けられたパッ
ケージ構造となっている。
【０１８３】半導体チップ１ｂは、たとえば図７０に示
すように周辺パッド構造とされ、半導体チップ１ｂの外
周部に沿って複数のボンディングパッド７ｂが四角形状
に並べられて形成されている。この半導体チップ１ｂの
ボンディングパッド７ｂに、一端のリード１１ｂが接続
されるフレキシブル配線基板３ｂの配線１０ｂを介し
て、この配線１０ｂの他端のバンプランド１２ｂに接合
されるはんだバンプ５ｂが電気的に接続されている。こ
のはんだバンプ５ｂは半導体チップ１ｂのボンディング
パッド７ｂの配列位置より外側の領域に四角形状で二列
に並べられて設けられている。
【０１８４】従って、本実施の形態４の半導体集積回路
装置においても、ファンアウト−周辺パッドの半導体パ
ッケージ構造としての違いはあるものの、前記実施の形
態１および２で説明したようなそれぞれの技術項目にお
いて同様の優れた効果を得ることができる。特に、この
ファンアウトのパッケージ構造においては、前記実施の
形態１および２に比べて半導体パッケージのサイズは大
きくなるものの、多ピン化に対応したパッケージ構造と
することができる。
【０１８５】（実施の形態５）図７１は本発明の実施の
形態５である半導体集積回路装置を半導体チップ裏面か
ら見た平面図、図７２は平面図、図７３は断面図、図７
４は図７３のＡ部を示す拡大断面図、図７５は配線基板
の配線構造を説明するための平面図である。なお、図７
５は配線の引き回しを明確にするために、ボンディング
パッド、はんだバンプの数などを一部省略し簡略化して
示している。
【０１８６】本実施の形態５の半導体集積回路装置は、
前記実施の形態１および２のような、いわゆるファンイ
ン−センターパッド構造の半導体パッケージに代えて、
図７１〜図７５に示すように周辺パッド構造の半導体チ
ップ１ｃを用い、さらにこの半導体チップ１ｃのボンデ
ィングパッドに接続されるはんだバンプ５ｃが半導体チ
ップ１ｃの外周より内側と外側の両方の領域に配置され
る、いわゆるファンイン／アウト−周辺パッドのパッケ
ージ構造となっている。なお、本実施の形態５において
も、前記実施の形態１において説明した１．表配線構造
から１２．Ｎｉめっきレスリードまでの技術、さらに実
施の形態２で説明した裏配線ソルダレジスト構造のそれ
ぞれの技術項目の特徴が取り入れられた構造となってい
る。
【０１８７】すなわち、本実施の形態５の半導体集積回
路装置は、たとえば１１０ピンのボールグリッドアレイ
形式の半導体パッケージとされ、複数のボンディングパ
ッド７ｃ（外部端子）が形成された半導体チップ１ｃの
主面上に、エラストマ２ｃ（弾性構造体）、テープ９ｃ
上に配線１０ｃが形成されたフレキシブル配線基板３ｃ
（配線基板）、ソルダレジスト４ｃ（絶縁膜）が設けら
れ、このソルダレジスト４ｃの開口部にはんだバンプ５
ｃ（バンプ電極）が形成され、ボンディングパッド７ｃ
の形成部分が封止材６ｃにより覆われ、半導体チップ１
ｃの側面部分にサポートリング５７ｃが設けられたパッ
ケージ構造となっている。
【０１８８】半導体チップ１ｃは、たとえば図７５（実
際の配置は図７２）に示すように周辺パッド構造とさ
れ、半導体チップ１ｃの外周部に沿って複数のボンディ
ングパッド７ｃが四角形状に並べられて形成されてい
る。この半導体チップ１ｃのボンディングパッド７ｃ
に、一端のリード１１ｃが接続されるフレキシブル配線
基板３ｃの配線１０ｃを介して、この配線１０ｃの他端
のバンプランド１２ｃに接合されるはんだバンプ５ｃが
電気的に接続されている。このはんだバンプ５ｃは半導
体チップ１ｃのボンディングパッド７ｃの配列位置より
内側の領域に６行×５列で並べられ、かつ外側の領域に
四角形状で二列に並べられて設けられている。
【０１８９】従って、本実施の形態５の半導体集積回路
装置においても、ファンイン／アウト−周辺パッドの半
導体パッケージ構造としての違いはあるものの、前記実
施の形態１および２で説明したようなそれぞれの技術項
目において同様の優れた効果を得ることができる。特
に、このファンイン／アウトのパッケージ構造において
は、前記実施の形態１および２に比べて半導体パッケー
ジのサイズは大きくなるものの、多ピン化に対応したパ
ッケージ構造とすることができる。
【０１９０】以上、本発明者によってなされた発明を発
明の実施の形態１〜５に基づき具体的に説明したが、本
発明は前記実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることはいう
までもない。
【０１９１】たとえば、前記実施の形態においては、い
わゆるセンタパッド−ファンイン、周辺パッド−ファン
イン、周辺パッド−ファンアウト、周辺パッド−ファン
イン／アウト構造のそれぞれの半導体パッケージについ
て説明したが、センタパッド−ファンアウトまたはセン
タパッド−ファンイン／アウト構造の半導体パッケージ
についても適用可能である。
【０１９２】また、半導体パッケージの外部接続端子と
してのはんだバンプ、このはんだバンプに電気的に接続
される半導体チップの外部端子であるボンディングパッ
ドの数については、前記実施の形態で説明したものに限
られるものではなく、半導体チップ上に形成される集積
回路などのパッケージ仕様に応じて適宜変更可能であ
る。
【０１９３】さらに、弾性構造体としてのエラストマ、
配線基板としてのフレキシブル配線基板のテープ、配線
およびリードのめっき、絶縁膜としてのソルダレジス
ト、バンプ電極としてのはんだバンプなどの材料につい
ても、それぞれの特性を備えている他の材料を用いる場
合などについても適用可能であることはいうまでもな
い。
【０１９４】たとえば、ソルダレジストとしては、メラ
ミン、アクリル、ポリスチロール、ポリイミドのほか、
ポリウレタン、シリコーンなどの材料を挙げられ、はん
だ付け温度に耐え、同時にフラックスと洗浄溶剤にさら
されることに耐える性質を持っていることが必要とな
る。
【０１９５】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１９６】(1).配線基板の基板基材の裏面側に弾性構
造体を配置し、かつ基板基材の主面上に形成された配線
の主面上に絶縁膜を形成する表配線構造を採用すること
で、基板基材裏面の平坦な面に弾性構造体を配置するの
で、弾性構造体をより高精度に安定してボイドレスで基
材基材に搭載することができ、さらに弾性構造体の寸法
形状が安定するので、半導体チップの接着工程も安定
し、歩留まりの高い組み立てを行うことが可能となる。
【０１９７】(2).配線基板の配線を複数の配線層構造と
することで、信号配線層と電源・グランド配線層とを異
なる層に分離することができるので、耐ノイズ性などの
面で優れた電気特性を得ることが可能となる。
【０１９８】(3).半導体チップの外部端子を中央部また
は周辺部に配置し、かつこの外部端子に接続されるバン
プ電極を半導体チップの外周より内側、外側またはその
両方の領域に配置することができるので、種々のタイ
プ、バリエーションのパッケージ構造に適用することが
可能となる。
【０１９９】(4).半導体チップの外部端子側における弾
性構造体の端部と、前記配線とは反対側において前記弾
性構造体に接する前記基板基材の端部との寸法を、弾性
構造体の端部が前記バンプ電極と前記配線基板の前記基
板基材の端部との間に位置するように設定することで、
弾性構造体に対する基板基材のひさしを最適化すること
ができるので、バンプ電極の高さばらつきを悪化させた
り、弾性構造体の開口部封止領域が広くなることによる
封止材が埋めにくくなることなく、弾性構造体のブリー
ド成分や揮発成分による配線の汚染を防止することが可
能となる。
【０２００】(5).半導体集積回路装置の外周部側におけ
る配線基板の基板基材の端部と弾性構造体の端部との距
離Ｍ２、半導体チップの端部と基板基材の端部との距離
Ｍ１の関係をＭ１＞Ｍ２＞０の範囲で設定することで、
パッケージの外形寸法を最適化することができるので、
パッケージ最外周が半導体チップになることがないの
で、組み立て工程、ソケット抜き差し、トレイ搬送途中
などにチップクラックを誘発する可能性が小さくなり、
半導体チップの回路面が外に出ることがないために信頼
性を向上させることができ、さらに印刷後の弾性構造体
の周辺突起が半導体チップの接着部にかかることがない
ので貼り付けの際の接着不良、配線基板の平坦度の悪
化、信頼性の低下を防止することが可能となる。
【０２０１】(6).配線基板の配線を基板基材との固定部
分と半導体チップの外部端子に接続される先端部分とが
少なくとも配線の幅以上変位された形状に形成すること
で、平面的にＳ字配線とすることができるので、一般の
ワイヤボンダでの単純な打ち下ろし軌跡によってもとも
との平面Ｓ字形状によるところのたるみができるので安
定した好適なＳ字形状リードを形成することができ、ソ
フト改造した特殊なワイヤボンダを必要とせず、安定し
たリードのＳ字形状が形成でき、さらにボンディングツ
ールの軌跡も単純化できるためにボンディング時のタク
トタイムの短縮も可能となる。
【０２０２】(7).配線基板の配線を基板基材に一方が固
定された片持ち梁構造に形成することで、ビーム配線と
することができるので、ノッチ入りの配線のようにノッ
チの太さが変化してボンディング時に切断できない、切
断できたとしても所望のノッチと異なる部分で切れる、
あるいは細くなりすぎて配線基板のめっき工程前に切れ
てしまってめっきが着かないなどの問題を解決すること
が可能となる。
【０２０３】(8).半導体チップ上の表面保護膜の開口部
の端部をボンディングツールを打ち下ろしたときに配線
が表面保護膜に干渉しない範囲の寸法に設定すること
で、打ち下ろしで半導体チップ上の表面保護膜または半
導体チップにダメージを受けたり、リード下面のボンデ
ィング部に表面保護膜の成分が付着して汚染し、ボンデ
ィング性を悪化させるなどの問題を解決することが可能
となる。
【０２０４】(9).配線基板の配線のノッチ終端側におけ
る配線を対向する配線のランド部につなげたり、配線の
空き領域に縦方向または横方向に延長したり、または隣
接する配線同士を連結することで、配線部分の有効面積
を大きくすることができるので、配線と基板基材間の接
着強度を増し、安定したノッチ切断性を得ることが可能
となる。
【０２０５】(10). 弾性構造体を半導体チップの外形寸
法に比べて少なくとも弾性構造体に形成される外周部突
起幅分以上で全周に渡って大きい範囲で形成すること
で、ワイド弾性構造体構造とすることができるので、半
導体チップの貼り付け後は弾性構造体周辺の突起が半導
体チップの外に出て実質的に弾性構造体の平坦な部分に
接着されるために配線基板の反りが小さく抑えられ、さ
らに接着材の塗布エリアが広くとれるために接着材が行
き渡らず不接着になる部分が発生しにくく、半導体チッ
プの周囲にまんべんなくにじみ出すので周辺封止をしな
くても耐湿性や信頼性に優れたパッケージを構成するこ
とが可能となる。
【０２０６】(11). 弾性構造体を半導体チップの外部端
子上に接着しないように分割して形成する場合に、この
分割された弾性構造体の対向する空間のそれぞれの端部
を溝状に形成することで、弾性構造体の溝埋め技術にお
いてメタルマスク吊り部を細くして弾性構造体の溝を細
くすることができるので、弾性構造体の溝埋め性を向上
させることが可能となる。
【０２０７】(12). 弾性構造体のそれぞれの端部に形成
される溝を複数本で形成することで、この溝を形成する
メタルマスクの強度を上げることが可能となる。
【０２０８】(13). 分割された弾性構造体の対向する空
間のそれぞれの端部の溝に予め封止材流れ止め用のダム
を形成することで、封止工程における溝埋め性をさらに
向上させることが可能となる。
【０２０９】(14). 予め半導体チップの外部端子にスタ
ッドバンプを形成し、このスタッドバンプを介して半導
体チップの外部端子と配線基板の配線とを接続すること
で、インナーリードのボンディング技術において接合性
やダメージなどの問題を解決し、スタッドバンプにより
接合性を向上させ、さらにダメージを防ぐことが可能と
なる。
【０２１０】(15). 予め配線基板の配線を包み込むよう
にはんだを供給し、このはんだを介して半導体チップの
外部端子と半導体チップの外部端子とを接続すること
で、ボンディング技術における接合性の向上およびダメ
ージの抑制が可能となる。
【０２１１】(16). 配線基板の配線を上部から包み込む
ようなはんだ、Ａｕなどのスタッドバンプを用い、この
スタッドバンプを介して配線基板の配線と半導体チップ
の外部端子とを接続することで、ボンディング技術にお
ける接合性の向上およびダメージの抑制が可能となる。
【０２１２】(17). Ａｌ、はんだまたはＡｕワイヤを用
いて配線基板の配線と半導体チップの外部端子とを接続
することで、接合性やダメージなどの問題を解決し、Ｔ
ＡＢのようなインナーリードボンディングではなく、一
般のワイヤボンディングの概念での接続を実現すること
が可能となる。
【０２１３】(18). 配線基板の配線の幅寸法を配線基板
の基板基材の端部から配線先端に向けてしだいに細く
し、所定の位置から一定の幅寸法となるように形成し
て、曲げ応力比αを1.２〜1.５となるように配線の寸法
および形状を設定することで、ボンディングツールのリ
ターンなしで、ボンディングツールを垂直に打ち下ろす
だけで好適なＳ字形状が形成できるので、ソフト改造し
た特殊なワイヤボンダを必要とせず、安定したリードの
Ｓ字形状が形成でき、さらにボンディングツールの軌跡
も単純化できるためにボンディング時のタクトタイムの
短縮も可能となる。
【０２１４】(19). 配線基板の配線構造を導電材料を芯
材として表面にＡｕめっきのみを施すことで、たとえば
Ｃｕなどの導電材料の芯材とＡｕめっきとの間にＮｉめ
っきを施すような場合に比べてリードの硬度、脆さとも
に低くなるのでリード自体のクラックが起こりにくくな
るほか、対ボンディング面である半導体チップへのダメ
ージも軽減することが可能となる。
【０２１５】(20). 配線基板の基板基材の裏面上に配線
を形成し、かつこの配線の裏面上に絶縁膜を形成して、
絶縁膜の裏面側に弾性構造体を配置することで、裏配線
絶縁膜構造とすることができるので、直接、弾性構造体
が配線に接することを防止でき、かつ基板基材の粗面化
への弾性構造体の接触も防止できるので弾性構造体の低
分子量成分のブリードを抑えることができ、さらに凹凸
がある配線面に絶縁膜を塗ることで表面が平坦化され、
弾性構造体形成時のボイドの巻き込みなどの不具合を回
避することが可能となる。
【０２１６】(21). 表配線構造において、絶縁膜の開口
部を絶縁膜材料の塗布範囲を規定することによって形成
することで、裏配線構造の配線基板の基板基材に機械加
工によって開口部を開ける場合に比べて、より一層、穴
径加工精度の向上が可能となる。
【０２１７】(22). 表配線構造において、絶縁膜の厚さ
を絶縁膜材料の塗布条件を規定することによって設定す
ることで、基板基材に比べて、より一層、薄い厚さで安
定して塗布し、小さい径で高密度に配置されるバンプラ
ンドの形成をすることができるので、より小さいバンプ
電極を良好に接合することが可能となる。
【０２１８】(23). 表配線構造は裏配線構造に比較して
バンプ電極の配列ピッチを小さくできるので、より高密
度な出力端子を有する半導体パッケージを構成すること
が可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である半導体集積回路装
置を示す平面図である。
【図２】本発明の実施の形態１において、図１のＡ−
Ａ’切断線における断面図である。
【図３】本発明の実施の形態１における半導体集積回路
装置の実装基板への実装状態を示す平面図である。
【図４】本発明の実施の形態１における半導体集積回路
装置の実装基板への実装状態を示す断面図である。
【図５】本発明の実施の形態１における半導体集積回路
装置の組み立て工程を示すフロー図である。
【図６】本発明の実施の形態１における半導体集積回路
装置と本発明者が検討した半導体集積回路装置との比較
説明において、表配線構造を示す要部断面図である。
【図７】本発明の実施の形態１における半導体集積回路
装置と本発明者が検討した半導体集積回路装置との比較
説明において、裏配線構造を示す要部断面図である。
【図８】本発明の実施の形態１における半導体集積回路
装置と本発明者が検討した半導体集積回路装置との比較
説明において、両面配線を示す要部断面図である。
【図９】本発明の実施の形態１における半導体集積回路
装置と本発明者が検討した半導体集積回路装置との比較
説明において、ウィンドウ開口部を示す平面図である。
【図１０】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、図９のウィンドウ開口部を示す断面図
である。
【図１１】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、ウィンドウ開口部および半導体チップ
のエッジ部の寸法説明のための断面図である。
【図１２】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、印刷後のエラストマの凹みを示す断面
図である。
【図１３】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、半導体チップ貼り付け後のテープの反
りを示す断面図である。
【図１４】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、平面Ｓ字リードを示す平面図である。
【図１５】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、図１４のＢ矢視断面図である。
【図１６】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、図１４のＡ矢視断面図である。
【図１７】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、標準Ｓ字リード形成時のボンディング
ツールの軌跡を示す断面図である。
【図１８】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、平面Ｓ字リード形成時のボンディング
ツールの軌跡を示す断面図である。
【図１９】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、ノッチリードおよびビームリードを説
明するための平面図である。
【図２０】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、図１９のＡ部におけるノッチリードを
示す平面図である。
【図２１】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、ビームリードを示す平面図である。
【図２２】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、リードボンディング部を示す断面図で
ある。
【図２３】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、リードボンディング部を示す平面図で
ある。
【図２４】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、図２２のＡ部におけるツールの着地点
を拡大して示す断面図である。
【図２５】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、パッシベーション開口寸法を改良した
ボンディング部を示す断面図である。
【図２６】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、双方向リードのボンディング部を示す
平面図である。
【図２７】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、標準アンカー配線を示す平面図であ
る。
【図２８】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、改善アンカー配線を示す平面図であ
る。
【図２９】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、標準エラストマの構造を示す斜視図で
ある。
【図３０】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、標準エラストマでの半導体チップの貼
り付け状態を示す斜視図である。
【図３１】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、ワイドエラストマの構造を示す斜視図
である。
【図３２】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、ワイドエラストマでの半導体チップの
貼り付け状態を示す斜視図である。
【図３３】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、ワイドエラストマでの半導体チップの
貼り付け状態を示す断面図である。
【図３４】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、標準エラストマでの半導体チップの貼
り付け後の構造を示す斜視図である。
【図３５】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、標準エラストマでの半導体チップの貼
り付け後の構造を示す断面図である。
【図３６】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、ワイドエラストマでの半導体チップの
貼り付け後の構造を示す斜視図である。
【図３７】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、ワイドエラストマでの半導体チップの
貼り付け後の構造を示す断面図である。
【図３８】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、メタルマスク印刷の概念を示す断面図
である。
【図３９】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、標準エラストマのメタルマスクを示す
平面図である。
【図４０】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、ワイドエラストマのメタルマスクを示
す平面図である。
【図４１】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、複数本吊りのワイドエラストマの印刷
形状を示す平面図である。
【図４２】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、ワイドエラストマの溝埋めのためのポ
ッティング位置を示す平面図である。
【図４３】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、標準リードボンディングによるボンデ
ィング部を示す断面図である。
【図４４】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、スタッドバンプを用いたボンディング
部を示す断面図である。
【図４５】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、はんだを用いたリード接続を示す断面
図である。
【図４６】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、はんだを用いたリード接続を示す平面
図である。
【図４７】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、はんだまたはＡｕボールを用いたリー
ド接続を示す断面図である。
【図４８】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、はんだまたはＡｕボールを用いたリー
ド接続を示す斜視図である。
【図４９】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、Ａｌまたははんだワイヤを用いた接続
を示す断面図である。
【図５０】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、Ａｕワイヤを用いた接続を示す断面図
である。
【図５１】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、リード設計を説明するための斜視図で
ある。
【図５２】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、ボンディング後のリード変形を示す斜
視図である。
【図５３】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、リード寸法と曲げ応力比との関係を示
す説明図である。
【図５４】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、リード接続の接続部を示す断面図であ
る。
【図５５】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、リードの屈曲部を示す拡大断面図であ
る。
【図５６】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、Ｎｉめっきレスリードの屈曲部を示す
拡大断面図である。
【図５７】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、リードの圧着部を示す拡大断面図であ
る。
【図５８】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、Ｎｉめっきレスリードの圧着部を示す
拡大断面図である。
【図５９】本発明の実施の形態２である半導体集積回路
装置において、裏配線ソルダレジスト構造を示す断面図
である。
【図６０】本発明の実施の形態２である半導体集積回路
装置において、裏配線ソルダレジスト構造を示す斜視図
である。
【図６１】本発明の実施の形態３である半導体集積回路
装置を半導体チップ裏面から見た平面図である。
【図６２】本発明の実施の形態３である半導体集積回路
装置を示す平面図である。
【図６３】本発明の実施の形態３である半導体集積回路
装置を示す断面図である。
【図６４】本発明の実施の形態３における半導体集積回
路装置において、図６３のＡ部を示す拡大断面図であ
る。
【図６５】本発明の実施の形態３における半導体集積回
路装置において、配線基板の配線構造を説明するための
平面図である。
【図６６】本発明の実施の形態４である半導体集積回路
装置を半導体チップ裏面から見た平面図である。
【図６７】本発明の実施の形態４である半導体集積回路
装置を示す平面図である。
【図６８】本発明の実施の形態４である半導体集積回路
装置を示す断面図である。
【図６９】本発明の実施の形態４における半導体集積回
路装置において、図６８のＡ部を示す拡大断面図であ
る。
【図７０】本発明の実施の形態４における半導体集積回
路装置において、配線基板の配線構造を説明するための
平面図である。
【図７１】本発明の実施の形態５である半導体集積回路
装置を半導体チップ裏面から見た平面図である。
【図７２】本発明の実施の形態５である半導体集積回路
装置を示す平面図である。
【図７３】本発明の実施の形態５である半導体集積回路
装置を示す断面図である。
【図７４】本発明の実施の形態５における半導体集積回
路装置において、図７３のＡ部を示す拡大断面図であ
る。
【図７５】本発明の実施の形態５における半導体集積回
路装置において、配線基板の配線構造を説明するための
平面図である。
【図７６】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、曲げ応力比に応じたリード変形形状を
示す断面図である。
【図７７】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、曲げ応力比に応じたリード変形形状を
示す断面図である。
【図７８】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、曲げ応力比に応じたリード変形形状を
示す断面図である。
【図７９】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、曲げ応力比に応じたリード変形形状を
示す断面図である。
【図８０】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、曲げ応力比に応じたリード変形形状を
示す断面図である。
【図８１】本発明の実施の形態１における半導体集積回
路装置と本発明者が検討した半導体集積回路装置との比
較説明において、パッケージ構造の変形例を示す断面図
である。
【符号の説明】
１，１ａ，１ｂ，１ｃ 半導体チップ ２，２ａ，２ｂ，２ｃ エラストマ（弾性構造体） ３，３ａ，３ｂ，３ｃ フレキシブル配線基板（配線基
板） ４，４ａ，４ｂ，４ｃ ソルダレジスト（絶縁膜） ５，５ａ，５ｂ，５ｃ はんだバンプ（バンプ電極） ６，６ａ，６ｂ，６ｃ 封止材 ７，７ａ，７ｂ，７ｃ ボンディングパッド（外部端
子） ８ 接着材 ９，９ａ，９ｂ，９ｃ テープ（基板基材） １０，１０ａ，１０ｂ，１０ｃ 配線 １１，１１ａ，１１ｂ，１１ｃ リード １２，１２ａ，１２ｂ，１２ｃ バンプランド １３ チップサイズパッケージ １４ 一般パッケージ １５ 実装基板 １６ 外部接続端子 １７ はんだボール １８ ボンディングツール １９ ディスペンサ ２０ 第１配線 ２１ 第２配線 ２２ ビアホール ２３ ウィンドウ開口部 ２４ 標準Ｓ字リード ２５ ボンディングツール軌跡 ２６ 平面Ｓ字リード ２７ ノッチ ２８ ビームリード ２９ パッシベーション ３０ パッシベーション開口部 ３１ 標準アンカー配線 ３２ 拡大アンカー配線 ３３ 標準エラストマ ３４ ワイドエラストマ ３５ 接着材しみ出し ３６ 切断ライン ３７ メタルマスク ３８ 印刷エリア開口部 ３９ 吊り部 ４０ 溝 ４１ スキージ ４２ ポッティング位置 ４３ スタッドバンプ ４４ はんだ ４５ はんだまたはＡｕボール ４６ Ａｌまたははんだワイヤ ４７ Ａｕワイヤ ４８ テープ端 ４９ テープ側コーナー ５０ チップ側コーナー ５１ クラック ５２ ダメージ ５３ Ｃｕコア ５４ Ｎｉめっき ５５ Ａｕめっき ５６ ソルダレジスト（絶縁膜） ５７ｂ，５７ｃ サポートリング
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴本 正訓 東京都小平市上水本町５丁目20番１号 株式会社日立製作所 半導体事業部内 (72)発明者 下石 智明 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイ・エンジニアリ ング株式会社内 (72)発明者 安生 一郎 東京都小平市上水本町５丁目20番１号 株式会社日立製作所 半導体事業部内 (72)発明者 西 邦彦 東京都小平市上水本町５丁目20番１号 株式会社日立製作所 半導体事業部内 (72)発明者 西村 朝雄 東京都小平市上水本町５丁目20番１号 株式会社日立製作所 半導体事業部内 (72)発明者 田中 英樹 東京都小平市上水本町５丁目20番１号 株式会社日立製作所 半導体事業部内 (72)発明者 木本 良輔 東京都小平市上水本町５丁目22番１号 株式会社日立マイコンシステム内 (72)発明者 坪崎 邦宏 東京都小平市上水本町５丁目20番１号 株式会社日立製作所 半導体事業部内 (72)発明者 長谷部 昭男 東京都小平市上水本町５丁目20番１号 株式会社日立製作所 半導体事業部内 (56)参考文献 特開 平７−321244（ＪＰ，Ａ) 特開 平９−181209（ＪＰ，Ａ) 特開 平８−78574（ＪＰ，Ａ) 特開 平９−246417（ＪＰ，Ａ) 特表 平６−504408（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 H01L 21/60 311

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板基材と、その上に形成された配線と
    よりなる配線基板を使用し、この配線基板を半導体チッ
    プの主面上に弾性構造体を介して設け、前記配線基板の
    配線の一端側であるリード部を撓ませた状態で前記半導
    体チップの主面上の外部端子と電気的に接続させ、かつ
    前記配線基板の配線の他端側であるランド部をバンプ電
    極と電気的に接続させてなる半導体集積回路装置であっ
    て、前記半導体チップの外部端子側における前記弾性構
    造体の端部と、前記配線とは反対側において前記弾性構
    造体に接する前記基板基材の端部との寸法は、前記弾性
    構造体の端部が前記バンプ電極と前記配線基板の前記基
    板基材の端部との間に位置するように設定させてなるこ
    とを特徴とする半導体集積回路装置。
  2. 【請求項２】 半導体チップの主面上に弾性構造体を介
    して配線基板を設け、前記配線基板の配線の一端側であ
    るリード部を撓ませた状態で前記半導体チップの主面上
    の外部端子と電気的に接続させ、かつ前記配線基板の配
    線の他端側であるランド部をバンプ電極と電気的に接続
    させてなる半導体集積回路装置であって、前記半導体集
    積回路装置の外周部側における前記弾性構造体の端部と
    その外周部側に位置する前記配線基板の基板基材の端部
    との距離をＭ２、前記半導体チップの端部と前記弾性構
    造体の外周部側に位置する前記基板基材の端部との距離
    をＭ１とする場合に、 Ｍ１＞Ｍ２＞０ の関係を満たす範囲で前記Ｍ２と前記Ｍ１とを設定させ
    てなることを特徴とする半導体集積回路装置。
JP8066637A 1996-03-22 1996-03-22 半導体集積回路装置およびその製造方法 Expired - Lifetime JP2891665B2 (ja)

Priority Applications (34)

Application Number Priority Date Filing Date Title
JP8066637A JP2891665B2 (ja) 1996-03-22 1996-03-22 半導体集積回路装置およびその製造方法
TW086103244A TW328643B (en) 1996-03-22 1997-03-15 Semiconductor device and process for producing the same
SG9904146A SG90064A1 (en) 1996-03-22 1997-03-20 Semiconductor device and manufacturing method thereof
SG200100672A SG94756A1 (en) 1996-03-22 1997-03-20 Semiconductor device and manufacturing method thereof
SG200100673A SG94757A1 (en) 1996-03-22 1997-03-20 Semiconductor device and manufacturing method thereof
SG9904145A SG90063A1 (en) 1996-03-22 1997-03-20 Semiconductor device and manufacturing method thereof
SG9904147A SG87818A1 (en) 1996-03-22 1997-03-20 Semiconductor device and manufacturing method thereof
SG9904140A SG90062A1 (en) 1996-03-22 1997-03-20 Semiconductor device and manufacturing method thereof
CNA2005100860738A CN1728372A (zh) 1996-03-22 1997-03-21 半导体器件
CN971048762A CN1218392C (zh) 1996-03-22 1997-03-21 半导体器件
KR1019970009768A KR100559276B1 (ko) 1996-03-22 1997-03-21 반도체장치
US09/449,834 US6342726B2 (en) 1996-03-22 1999-11-26 Semiconductor device and manufacturing method thereof
US09/760,733 US6342728B2 (en) 1996-03-22 2001-01-17 Semiconductor device and manufacturing method thereof
US09/764,378 US6353255B2 (en) 1996-03-22 2001-01-19 Semiconductor device and manufacturing method thereof
US09/765,376 US6521981B2 (en) 1996-03-22 2001-01-22 Semiconductor device and manufacturing method thereof
US09/768,451 US6355500B2 (en) 1996-03-22 2001-01-25 Semiconductor device and manufacturing method thereof
US09/768,288 US20010008304A1 (en) 1996-03-22 2001-01-25 Semiconductor device and manufacturing method thereof
US09/770,494 US6365439B2 (en) 1996-03-22 2001-01-29 Method of manufacturing a ball grid array type semiconductor package
US09/770,493 US20010002724A1 (en) 1996-03-22 2001-01-29 Semiconductor device and manufacturing method thereof
US09/771,670 US6355975B2 (en) 1996-03-22 2001-01-30 Semiconductor device and manufacturing method thereof
US09/771,648 US6472727B2 (en) 1996-03-22 2001-01-30 Semiconductor device and manufacturing method thereof
US09/771,985 US20010007781A1 (en) 1996-03-22 2001-01-30 Semiconductor device and manufacturing method thereof
US10/058,711 US6642083B2 (en) 1996-03-22 2002-01-30 Semiconductor device and manufacturing method thereof
US10/058,709 US20020070461A1 (en) 1996-03-22 2002-01-30 Semiconductor device and manufacturing method thereof
US10/058,716 US6664135B2 (en) 1996-03-22 2002-01-30 Method of manufacturing a ball grid array type semiconductor package
US10/058,319 US6670215B2 (en) 1996-03-22 2002-01-30 Semiconductor device and manufacturing method thereof
US10/374,997 US20040061220A1 (en) 1996-03-22 2003-02-28 Semiconductor device and manufacturing method thereof
US11/116,308 US20050212142A1 (en) 1996-03-22 2005-04-28 Semiconductor device and manufacturing metthod thereof
US11/116,209 US7091620B2 (en) 1996-03-22 2005-04-28 Semiconductor device and manufacturing method thereof
KR1020050129903A KR100661424B1 (ko) 1996-03-22 2005-12-26 반도체장치 및 그 제조방법
KR1020050129890A KR100659635B1 (ko) 1996-03-22 2005-12-26 반도체장치 및 그 제조방법
KR1020050129904A KR100576668B1 (ko) 1996-03-22 2005-12-26 반도체장치
KR1020050129900A KR100659634B1 (ko) 1996-03-22 2005-12-26 반도체장치 및 그 제조방법
US11/492,165 US7420284B2 (en) 1996-03-22 2006-07-25 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8066637A JP2891665B2 (ja) 1996-03-22 1996-03-22 半導体集積回路装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10185259A Division JPH1187409A (ja) 1998-06-30 1998-06-30 半導体集積回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH09260535A JPH09260535A (ja) 1997-10-03
JP2891665B2 true JP2891665B2 (ja) 1999-05-17

Family

ID=13321622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8066637A Expired - Lifetime JP2891665B2 (ja) 1996-03-22 1996-03-22 半導体集積回路装置およびその製造方法

Country Status (6)

Country Link
US (15) US6342726B2 (ja)
JP (1) JP2891665B2 (ja)
KR (5) KR100559276B1 (ja)
CN (2) CN1728372A (ja)
SG (6) SG94756A1 (ja)
TW (1) TW328643B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525412B2 (en) 2000-11-30 2003-02-25 Kabushiki Kaisha Toshiba Semiconductor device having chip scale package
CN107846773A (zh) * 2009-08-28 2018-03-27 日东电工株式会社 布线电路基板及其制造方法

Families Citing this family (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US7198969B1 (en) * 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US20020004320A1 (en) 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
JP3534583B2 (ja) * 1997-01-07 2004-06-07 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3639088B2 (ja) 1997-06-06 2005-04-13 株式会社ルネサステクノロジ 半導体装置及び配線テープ
KR100567677B1 (ko) * 1997-06-06 2006-08-11 히다치 덴센 가부시키 가이샤 반도체장치및반도체장치용배선테이프
JPH1140694A (ja) 1997-07-16 1999-02-12 Oki Electric Ind Co Ltd 半導体パッケージおよび半導体装置とその製造方法
US6890796B1 (en) 1997-07-16 2005-05-10 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor package having semiconductor decice mounted thereon and elongate opening through which electodes and patterns are connected
KR100282003B1 (ko) * 1997-10-15 2001-02-15 윤종용 칩 스케일 패키지
US6573609B2 (en) * 1997-11-25 2003-06-03 Tessera, Inc. Microelectronic component with rigid interposer
KR100536886B1 (ko) * 1998-02-11 2006-05-09 삼성전자주식회사 칩 스케일 패키지 및 그 제조방법
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
US6333565B1 (en) * 1998-03-23 2001-12-25 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP3169072B2 (ja) 1998-05-15 2001-05-21 日本電気株式会社 半導体装置
CA2301083A1 (en) * 1998-06-12 1999-12-16 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
KR100532863B1 (ko) * 1998-06-25 2006-05-17 삼성전자주식회사 탄성 중합체를 사용하는 반도체 패키지
JP3420706B2 (ja) 1998-09-22 2003-06-30 株式会社東芝 半導体装置、半導体装置の製造方法、回路基板、回路基板の製造方法
US6410366B1 (en) 1998-09-30 2002-06-25 Seiko Epson Corporation Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
KR100575853B1 (ko) * 1998-10-31 2007-09-05 주식회사 하이닉스반도체 반도체 마이크로 비지에이 패키지
DE10002426B4 (de) * 1999-01-21 2008-07-10 Hitachi Cable, Ltd. Bandträger für Kugelgitteranordnung und Halbleitervorrichtung die diesen verwendet
JP3424581B2 (ja) * 1999-01-26 2003-07-07 日立電線株式会社 Ｂｇａ用テープキャリアおよびそれを用いた半導体装置
KR100546285B1 (ko) * 1999-03-24 2006-01-26 삼성전자주식회사 칩 스케일 패키지 및 그 제조방법
KR100697623B1 (ko) * 1999-08-18 2007-03-22 삼성전자주식회사 접착테이프 스트립 및 이를 채용한 칩 스케일형 반도체 패키지
KR100604333B1 (ko) * 1999-12-29 2006-07-24 삼성테크윈 주식회사 반도체 장치용 기판 및, 그를 이용한 반도체 장치
KR100324332B1 (ko) * 2000-01-04 2002-02-16 박종섭 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
US6468891B2 (en) * 2000-02-24 2002-10-22 Micron Technology, Inc. Stereolithographically fabricated conductive elements, semiconductor device components and assemblies including such conductive elements, and methods
JP3551114B2 (ja) * 2000-02-25 2004-08-04 日本電気株式会社 半導体装置の実装構造およびその方法
JP2001267459A (ja) 2000-03-22 2001-09-28 Mitsubishi Electric Corp 半導体装置
KR100344833B1 (ko) * 2000-04-03 2002-07-20 주식회사 하이닉스반도체 반도체 패키지 및 그의 제조방법
US6515354B1 (en) * 2000-06-28 2003-02-04 Advanced Micro Devices, Inc. Micro-BGA beam lead connection with cantilevered beam leads
DE10034018A1 (de) * 2000-07-07 2002-01-24 Infineon Technologies Ag Trägermatrix für integrierte Halbleiter und Verfahren zu ihrer Herstellung
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
US7319265B1 (en) * 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
KR20020041221A (ko) * 2000-11-27 2002-06-01 이진혁 외부저장장치를 이용한 컴퓨터의 환경을 설정하고복구하는 방법 및 컴퓨터 환경 설정/복구 장치
JP3842548B2 (ja) * 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
SG103832A1 (en) * 2001-05-08 2004-05-26 Micron Technology Inc Interposer, packages including the interposer, and methods
JP3476442B2 (ja) * 2001-05-15 2003-12-10 沖電気工業株式会社 半導体装置及びその製造方法
JP4103342B2 (ja) * 2001-05-22 2008-06-18 日立電線株式会社 半導体装置の製造方法
EP1401020A4 (en) 2001-06-07 2007-12-19 Renesas Tech Corp SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
US7176506B2 (en) 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
DE10297316T5 (de) * 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
TWI245395B (en) * 2001-11-20 2005-12-11 Advanced Semiconductor Eng Multi-chip module package device
TW503496B (en) * 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US7901995B2 (en) * 2002-02-11 2011-03-08 Gabe Cherian Interconnections resistant to wicking
JP3831279B2 (ja) * 2002-03-18 2006-10-11 三菱電機株式会社 光ピックアップ装置の製造方法および光ピックアップ装置
US7109588B2 (en) * 2002-04-04 2006-09-19 Micron Technology, Inc. Method and apparatus for attaching microelectronic substrates and support members
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
US6646336B1 (en) * 2002-06-28 2003-11-11 Koninkl Philips Electronics Nv Wearable silicon chip
US20040000579A1 (en) * 2002-07-01 2004-01-01 Fuerst Robert M. Forming contact arrays on substrates
US6803303B1 (en) 2002-07-11 2004-10-12 Micron Technology, Inc. Method of fabricating semiconductor component having encapsulated, bonded, interconnect contacts
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
AU2003265417A1 (en) * 2002-08-16 2004-03-03 Tessera, Inc. Microelectronic packages with self-aligning features
US7323772B2 (en) * 2002-08-28 2008-01-29 Micron Technology, Inc. Ball grid array structures and tape-based method of manufacturing same
US7294928B2 (en) 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
US7061122B2 (en) * 2002-10-11 2006-06-13 Tessera, Inc. Components, methods and assemblies for multi-chip packages
JP3856130B2 (ja) * 2002-10-11 2006-12-13 セイコーエプソン株式会社 半導体装置
US7754537B2 (en) 2003-02-25 2010-07-13 Tessera, Inc. Manufacture of mountable capped chips
KR100475740B1 (ko) * 2003-02-25 2005-03-10 삼성전자주식회사 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치
US6759277B1 (en) * 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
EP1637587A4 (en) * 2003-05-19 2009-08-05 Japan Science & Tech Agency MICROCHAMBRE FOR CELL CULTURE
US6972480B2 (en) * 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
DE10356885B4 (de) * 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
JP4398305B2 (ja) * 2004-06-02 2010-01-13 カシオ計算機株式会社 半導体装置およびその製造方法
US7588963B2 (en) * 2004-06-30 2009-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming overhang support for a stacked semiconductor device
JP4689202B2 (ja) * 2004-07-07 2011-05-25 ルネサスエレクトロニクス株式会社 駆動装置及び表示装置
US7262121B2 (en) * 2004-07-29 2007-08-28 Micron Technology, Inc. Integrated circuit and methods of redistributing bondpad locations
KR100632257B1 (ko) * 2004-11-09 2006-10-11 삼성전자주식회사 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조
CN1312769C (zh) * 2004-12-17 2007-04-25 江苏长电科技股份有限公司 直接连结式芯片封装结构
US7183638B2 (en) * 2004-12-30 2007-02-27 Intel Corporation Embedded heat spreader
JP2006210852A (ja) * 2005-01-31 2006-08-10 Toshiba Corp 表面実装型回路部品を実装する回路基板及びその製造方法
US8278751B2 (en) * 2005-02-08 2012-10-02 Micron Technology, Inc. Methods of adhering microfeature workpieces, including a chip, to a support member
US7705445B2 (en) * 2005-02-11 2010-04-27 Rambus Inc. Semiconductor package with low and high-speed signal paths
US8143095B2 (en) 2005-03-22 2012-03-27 Tessera, Inc. Sequential fabrication of vertical conductive interconnects in capped chips
KR100697624B1 (ko) * 2005-07-18 2007-03-22 삼성전자주식회사 접착제 흐름 제어를 위한 표면 구조를 가지는 패키지 기판및 이를 이용한 반도체 패키지
JP2007053121A (ja) * 2005-08-12 2007-03-01 Sharp Corp 半導体装置、積層型半導体装置、及び配線基板
KR100713445B1 (ko) * 2005-09-24 2007-04-30 삼성전자주식회사 다수개의 보드로 구성된 휴대 단말기의 보드간 연결 구조
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
US20070187808A1 (en) * 2006-02-16 2007-08-16 Easic Corporation Customizable power and ground pins
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
US7595553B2 (en) * 2006-11-08 2009-09-29 Sanyo Electric Co., Ltd. Packaging board and manufacturing method therefor, semiconductor module and mobile apparatus
KR20080042012A (ko) * 2006-11-08 2008-05-14 산요덴키가부시키가이샤 소자 탑재용 기판, 그 제조 방법, 반도체 모듈 및 휴대기기
JP5130867B2 (ja) * 2006-12-14 2013-01-30 日立電線株式会社 半導体装置用テープキャリアおよびその製造方法
US7547974B2 (en) * 2006-12-18 2009-06-16 Powertech Technology Inc. Wiring substrate with improvement in tensile strength of traces
US8604605B2 (en) * 2007-01-05 2013-12-10 Invensas Corp. Microelectronic assembly with multi-layer support structure
KR100834441B1 (ko) * 2007-01-11 2008-06-04 삼성전자주식회사 반도체 소자 및 이를 포함하는 패키지
CN100499102C (zh) * 2007-01-18 2009-06-10 南茂科技股份有限公司 增强静电消散能力的半导体封装基板
US20080203553A1 (en) * 2007-02-23 2008-08-28 Powertech Technology Inc. Stackable bare-die package
US8318535B2 (en) 2007-06-28 2012-11-27 Sandisk Technologies Inc. Method of fabricating a memory card using SiP/SMT hybrid technology
US7772686B2 (en) * 2007-06-28 2010-08-10 Sandisk Corporation Memory card fabricated using SiP/SMT hybrid technology
US8390107B2 (en) * 2007-09-28 2013-03-05 Intel Mobile Communications GmbH Semiconductor device and methods of manufacturing semiconductor devices
US7727813B2 (en) * 2007-11-26 2010-06-01 Infineon Technologies Ag Method for making a device including placing a semiconductor chip on a substrate
JP2009231891A (ja) * 2008-03-19 2009-10-08 Nec Electronics Corp 半導体装置
JP2010010249A (ja) * 2008-06-25 2010-01-14 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US8472199B2 (en) * 2008-11-13 2013-06-25 Mosaid Technologies Incorporated System including a plurality of encapsulated semiconductor chips
JP5645371B2 (ja) * 2009-05-15 2014-12-24 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
JP2010272680A (ja) * 2009-05-21 2010-12-02 Elpida Memory Inc 半導体装置
JP2011014871A (ja) * 2009-06-01 2011-01-20 Elpida Memory Inc 半導体装置
TWI378546B (en) * 2009-09-16 2012-12-01 Powertech Technology Inc Substrate and package for micro bga
KR101630394B1 (ko) * 2010-03-08 2016-06-24 삼성전자주식회사 패키지 기판, 이를 구비한 반도체 패키지 및 반도체 패키지의 제조방법
CN102263350B (zh) * 2010-05-26 2013-11-27 欣兴电子股份有限公司 连接器及其制作方法
US20100263918A1 (en) * 2010-06-29 2010-10-21 Layout Method And Circuit B Layout method and circuit board
US8198739B2 (en) 2010-08-13 2012-06-12 Endicott Interconnect Technologies, Inc. Semi-conductor chip with compressible contact structure and electronic package utilizing same
JP2012069764A (ja) 2010-09-24 2012-04-05 On Semiconductor Trading Ltd 回路装置およびその製造方法
KR20120036446A (ko) * 2010-10-08 2012-04-18 삼성전자주식회사 보드 온 칩 패키지용 인쇄회로기판, 이를 포함하는 보드 온 칩 패키지 및 이의 제조 방법
US20120199960A1 (en) * 2011-02-07 2012-08-09 Texas Instruments Incorporated Wire bonding for interconnection between interposer and flip chip die
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8610260B2 (en) * 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8659142B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
JP5947904B2 (ja) 2011-10-03 2016-07-06 インヴェンサス・コーポレイション 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化
WO2013052372A2 (en) 2011-10-03 2013-04-11 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
KR102215881B1 (ko) * 2014-02-17 2021-02-17 삼성디스플레이 주식회사 테이프 패키지 및 이를 포함하는 표시 장치
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
JP2016122802A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置
CN105828521B (zh) * 2015-01-08 2018-10-02 上海和辉光电有限公司 印刷电路板的布局方法及印刷电路板
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US10141353B2 (en) * 2016-05-20 2018-11-27 Qualcomm Incorporated Passive components implemented on a plurality of stacked insulators
US9875958B1 (en) * 2016-11-09 2018-01-23 International Business Machines Corporation Trace/via hybrid structure and method of manufacture
KR20180065426A (ko) * 2016-12-07 2018-06-18 삼성전자주식회사 반도체 저장 장치
CN109300862B (zh) * 2017-07-25 2020-07-10 致伸科技股份有限公司 指纹感测芯片封装结构
CN107889355B (zh) * 2017-11-10 2020-12-01 Oppo广东移动通信有限公司 一种电路板组件以及电子设备
US11065021B2 (en) 2018-10-03 2021-07-20 Daniel Ezra Walzman Osteotomy device
WO2020084691A1 (ja) 2018-10-23 2020-04-30 三菱電機株式会社 半導体装置の製造方法、半導体装置、電力変換装置、及び移動体
JP1643135S (ja) * 2019-03-15 2019-10-07
CN111559164B (zh) * 2020-06-12 2020-12-15 清华大学 柔性电子器件的曲面转印装置和曲面转印方法
CN112994643B (zh) * 2021-05-18 2022-04-19 成都频岢微电子有限公司 一种高隔离度及防进胶saw双工器

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4246595A (en) 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
US5040052A (en) 1987-12-28 1991-08-13 Texas Instruments Incorporated Compact silicon module for high density integrated circuits
JPH063819B2 (ja) * 1989-04-17 1994-01-12 セイコーエプソン株式会社 半導体装置の実装構造および実装方法
JPH0357248A (ja) 1989-07-26 1991-03-12 Hitachi Ltd テープキャリア方式による樹脂封止型半導体装置
US5191404A (en) 1989-12-20 1993-03-02 Digital Equipment Corporation High density memory array packaging
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5258330A (en) * 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
AU4782293A (en) 1992-07-24 1994-02-14 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
JPH06181236A (ja) * 1992-12-15 1994-06-28 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5272664A (en) 1993-04-21 1993-12-21 Silicon Graphics, Inc. High memory capacity DRAM SIMM
US5398863A (en) * 1993-07-23 1995-03-21 Tessera, Inc. Shaped lead structure and method
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
JP2852178B2 (ja) * 1993-12-28 1999-01-27 日本電気株式会社 フィルムキャリアテープ
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
US5776796A (en) 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
US5834339A (en) * 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
JP3146849B2 (ja) * 1994-05-27 2001-03-19 松下電器産業株式会社 電子部品および電子部品の製造方法
JPH0870082A (ja) 1994-06-21 1996-03-12 Hitachi Ltd 半導体集積回路装置およびその製造方法ならびにリードフレーム
US5706174A (en) 1994-07-07 1998-01-06 Tessera, Inc. Compliant microelectrionic mounting device
JPH0864636A (ja) * 1994-08-25 1996-03-08 Seiko Epson Corp 電子デバイス組立体
JP3104537B2 (ja) 1994-08-30 2000-10-30 松下電器産業株式会社 電子部品
JPH0878574A (ja) * 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
JP2780649B2 (ja) * 1994-09-30 1998-07-30 日本電気株式会社 半導体装置
JPH08116016A (ja) * 1994-10-15 1996-05-07 Toshiba Corp リードフレーム及び半導体装置
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JP3487524B2 (ja) * 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JPH08236586A (ja) 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
US5801446A (en) * 1995-03-28 1998-09-01 Tessera, Inc. Microelectronic connections with solid core joining units
JP2763020B2 (ja) 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
JP2814966B2 (ja) * 1995-09-29 1998-10-27 日本電気株式会社 半導体装置
US5863970A (en) * 1995-12-06 1999-01-26 Polyset Company, Inc. Epoxy resin composition with cycloaliphatic epoxy-functional siloxane
JPH09181209A (ja) 1995-12-26 1997-07-11 Hitachi Ltd 半導体装置およびその製造方法
US5760465A (en) * 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means
JP3070473B2 (ja) * 1996-02-28 2000-07-31 日本電気株式会社 半導体装置の実装方法及び構造
JPH09246417A (ja) 1996-03-12 1997-09-19 Hitachi Ltd 半導体装置の製造方法及びフレーム構造体
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
SG60102A1 (en) * 1996-08-13 1999-02-22 Sony Corp Lead frame semiconductor package having the same and method for manufacturing the same
JPH1098072A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd 半導体装置及びその製造方法
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
JPH1154534A (ja) 1997-08-04 1999-02-26 Hitachi Ltd ポッティング方法および機構ならびにそれを用いたダイボンダ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6525412B2 (en) 2000-11-30 2003-02-25 Kabushiki Kaisha Toshiba Semiconductor device having chip scale package
US6656766B2 (en) 2000-11-30 2003-12-02 Kabushiki Kaisha Toshiba Semiconductor device having chip scale package
CN107846773A (zh) * 2009-08-28 2018-03-27 日东电工株式会社 布线电路基板及其制造方法
CN107846773B (zh) * 2009-08-28 2020-09-18 日东电工株式会社 布线电路基板及其制造方法

Also Published As

Publication number Publication date
CN1218392C (zh) 2005-09-07
SG90063A1 (en) 2002-07-23
JPH09260535A (ja) 1997-10-03
TW328643B (en) 1998-03-21
US20010002064A1 (en) 2001-05-31
KR20060086834A (ko) 2006-08-01
US20020068380A1 (en) 2002-06-06
US20010004127A1 (en) 2001-06-21
US6472727B2 (en) 2002-10-29
US6365439B2 (en) 2002-04-02
US6342726B2 (en) 2002-01-29
US20010002724A1 (en) 2001-06-07
US20010002730A1 (en) 2001-06-07
US20020070461A1 (en) 2002-06-13
US6342728B2 (en) 2002-01-29
SG94756A1 (en) 2003-03-18
US20010005055A1 (en) 2001-06-28
KR100559276B1 (ko) 2006-07-03
US6642083B2 (en) 2003-11-04
KR100659635B1 (ko) 2006-12-21
CN1728372A (zh) 2006-02-01
SG90062A1 (en) 2002-07-23
CN1162841A (zh) 1997-10-22
US6355975B2 (en) 2002-03-12
KR100659634B1 (ko) 2006-12-20
US6670215B2 (en) 2003-12-30
US20010002069A1 (en) 2001-05-31
US20010007781A1 (en) 2001-07-12
SG94757A1 (en) 2003-03-18
US20020066181A1 (en) 2002-06-06
US20010003059A1 (en) 2001-06-07
SG87818A1 (en) 2002-04-16
US20020064901A1 (en) 2002-05-30
KR100661424B1 (ko) 2006-12-27
US20010008304A1 (en) 2001-07-19
US6521981B2 (en) 2003-02-18
SG90064A1 (en) 2002-07-23
US20010003048A1 (en) 2001-06-07
KR20060086833A (ko) 2006-08-01
KR100576668B1 (ko) 2006-05-08
KR20060086835A (ko) 2006-08-01
KR970067805A (ko) 1997-10-13
US6353255B2 (en) 2002-03-05
US6664135B2 (en) 2003-12-16
US6355500B2 (en) 2002-03-12
US20010035575A1 (en) 2001-11-01

Similar Documents

Publication Publication Date Title
JP2891665B2 (ja) 半導体集積回路装置およびその製造方法
US7420284B2 (en) Semiconductor device and manufacturing method thereof
JP2001332653A (ja) 半導体装置
JP5097174B2 (ja) 半導体集積回路装置の製造方法
US6320250B1 (en) Semiconductor package and process for manufacturing the same
JPH1187409A (ja) 半導体集積回路装置およびその製造方法
JP2006013553A (ja) 半導体集積回路装置
US20010010947A1 (en) Film ball grid array (BGA) semiconductor package
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4397920B2 (ja) 半導体集積回路装置の製造方法
JPH08222655A (ja) 電子部品の電極構造とその製造方法
JP2005228967A (ja) 支持用金属補強板付き半導体パッケージ及びそれに用いるｔａｂ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990119

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090226

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090226

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100226

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110226

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110226

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170226

Year of fee payment: 18

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170226

Year of fee payment: 18

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170226

Year of fee payment: 18

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term