JPH1154534A - ポッティング方法および機構ならびにそれを用いたダイボンダ - Google Patents

ポッティング方法および機構ならびにそれを用いたダイボンダ

Info

Publication number
JPH1154534A
JPH1154534A JP9209136A JP20913697A JPH1154534A JP H1154534 A JPH1154534 A JP H1154534A JP 9209136 A JP9209136 A JP 9209136A JP 20913697 A JP20913697 A JP 20913697A JP H1154534 A JPH1154534 A JP H1154534A
Authority
JP
Japan
Prior art keywords
potting
paste
nozzle
chip
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9209136A
Other languages
English (en)
Inventor
Yuji Ohashi
▲祐▼二 大橋
Shunei Uematsu
俊英 植松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Tokyo Electronics Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Tokyo Electronics Co Ltd, Hitachi Ltd filed Critical Hitachi Tokyo Electronics Co Ltd
Priority to JP9209136A priority Critical patent/JPH1154534A/ja
Publication of JPH1154534A publication Critical patent/JPH1154534A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【課題】 ポッティング状態を安定させて半導体装置の
不良発生を低減する。 【解決手段】 ポッティング時にリードフレーム４のリ
ード部４ａを支持するポッティング台３と、リード部４
ａにペースト２を滴下するノズル５と、ノズル５の近傍
にポッティング台３に向かってノズル５より突出して設
けられかつリード部４ａをポッティング台３に押し当て
る押さえバー６と、先端にノズル５が取り付けられかつ
ペースト２を収容するシリンジ７と、シリンジ７をホル
ダ８を介して支持しかつ押さえバー６をホルダ９を介し
て支持するポッティング機構本体１０とからなり、ポッ
ティング時に、押さえバー６によってリード部４ａをポ
ッティング台３に押し当ててリード部４ａとノズル５と
を所定距離に保ちながら、リード部４ａにペースト２を
塗布する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、ダイボンド時のペースト（接合材）をリー
ドフレームに対して安定して塗布するポッティング方法
および機構ならびにそれを用いたダイボンダに関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】半導体製造工程のダイボンディングには、
リードフレームに銀ペーストなどのペーストを塗布する
ポッティング工程と、その後にリードフレームと半導体
チップとを接合するボンディング工程とがある。
【０００４】なお、リードフレームにオフセット加工が
施されていない場合、すなわち、平坦なリードフレーム
の場合には、ペーストを吐出するノズルの先端面からリ
ードフレームの接合面までの距離がほぼ一定であるた
め、ペーストはその高さおよび面積が安定して塗布され
る。
【０００５】そこで、半導体装置がＣＯＬ（Chip On Le
ad) 構造で、このＣＯＬのダイボンディングの場合、リ
ードフレームのチップ搭載部（ダイパッドもしくはタブ
ともいう）に銀ペーストを塗布し、これにより、半導体
チップとチップ搭載部とを接合している。
【０００６】その際、銀ペーストの塗布箇所が前記チッ
プ搭載部であり、リードフレームの搬送ライン上のブロ
ック（ポッティング台）上面に密接している。したがっ
て、ポッティング時、リードフレームとノズルの先端面
との距離は、ほぼ一定であり、ペーストの安定した塗布
が行える。
【０００７】また、半導体装置がＬＯＣ（Lead On Chi
p) 構造の場合には、粘着テープやペーストを用いてリ
ードフレームのオフセット加工されたリード部に半導体
チップをボンディングする。
【０００８】ここで、ダイボンディングについては、例
えば、日経ＢＰ社、１９９３年５月３１日発行、「実践
講座ＶＬＳＩパッケージング技術（下）」香山晋、成瀬
邦彦（監修）、１７〜２２頁に記載されている。
【０００９】
【発明が解決しようとする課題】ところが、前記した技
術のＬＯＣにおいて、粘着テープを用いてダイボンドを
行う場合、前記粘着テープが熱可塑性の両面接着剤付き
絶縁テープであるため、非常に高価である。
【００１０】その結果、ＬＯＣの製品コストが高いこと
が問題とされる。
【００１１】また、ＬＯＣにおいて、ペーストを用いて
ダイボンドする場合、リード部がオフセット加工されて
いるため、リードフレームの搬送ライン上のブロック上
面からリード部が浮いた状態でペーストを滴下すること
になる。
【００１２】そこで、リードフレームのオフセット加工
されたリード部は、搬送時などの変形によってその曲げ
高さにばらつきを生じている場合があり、したがって、
リード部の高さが一定ではない。
【００１３】この状態でペーストの塗布を行うと、ペー
ストの塗布状態がばらつく。すなわち、塗布したペース
トの塗布高さや塗布面積にばらつきを生じ、塗布の安定
性に欠ける。
【００１４】したがって、ペーストの塗布状態がばらつ
くと、ダイボンディング時に半導体チップが傾斜した
り、また、半導体チップの接合強度の不足が発生した
り、さらには、ペースト溢れによる半導体装置の不良が
発生するという問題が起こる。
【００１５】本発明の目的は、ポッティング状態を安定
させて半導体装置の不良発生を低減するポッティング方
法および機構ならびにそれを用いたダイボンダを提供す
ることにある。
【００１６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１８】すなわち、本発明のポッティング方法は、
リードフレームのリード部またはダイパッドなどのチッ
プ接合部に接合材であるペーストを塗布するものであ
り、前記リードフレームの前記チップ接合部をポッティ
ング台に載置する工程と、前記ペーストを吐出するノズ
ルの近傍に前記ポッティング台に向かって前記ノズルよ
り突出して設けられた押さえ部材により、前記チップ接
合部を前記ポッティング台に押し当てて前記ノズルから
前記チップ接合部に前記ペーストを塗布する工程とを有
し、前記押さえ部材によって前記チップ接合部を前記ポ
ッティング台に押し当てて前記チップ接合部と前記ノズ
ルとを所定距離に保ちながら、前記チップ接合部に前記
ペーストを塗布するものである。
【００１９】また、本発明のポッティング機構は、リー
ドフレームのリード部またはダイパッドなどのチップ接
合部に接合材であるペーストを塗布するものであり、ポ
ッティング時に前記リードフレームの前記チップ接合部
を支持するポッティング台と、前記チップ接合部に前記
ペーストを滴下するノズルと、前記ノズルの近傍に前記
ポッティング台に向かって前記ノズルより突出して設け
られかつ前記チップ接合部を前記ポッティング台に押し
当てる押さえ部材とを有し、ポッティング時に、前記押
さえ部材によって前記チップ接合部を前記ポッティング
台に押し当てて前記チップ接合部と前記ノズルとを所定
距離に保ちながら、前記チップ接合部に前記ペーストを
塗布するものである。
【００２０】これにより、ノズルの先端面とリードフレ
ームのチップ接合部との距離を所定距離に保ちながらペ
ーストを塗布するため、ペーストのポッティング状態を
安定化させることができる。
【００２１】したがって、チップ接合部に対してのペー
ストの塗布高さや塗布面積を安定させることができる。
【００２２】その結果、チップ接合部からのペースト溢
れを防止できるため、半導体装置の不良発生を低減で
き、これにより、半導体装置の歩留りを向上できる。
【００２３】さらに、本発明のダイボンダは、リードフ
レームを搬送するフレーム搬送部と、前記ポッティング
機構を備えかつ前記ポッティング機構によって前記リー
ドフレームの前記チップ接合部に前記ペーストを塗布す
るポッティング部と、前記ペーストを用いて半導体チッ
プと前記チップ接合部との接合が行われるボンディング
部とを有し、ポッティング時に前記ポッティング部にお
いて、前記押さえ部材によって前記チップ接合部を前記
ポッティング台に押し当てて前記チップ接合部と前記ノ
ズルとを所定距離に保ちながら、前記ノズルから前記チ
ップ接合部に前記ペーストが塗布されるものである。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
【００２５】図１は本発明によるポッティング機構の構
造の実施の形態の一例を示す構成概略図、図２は本発明
のダイボンダの一例であるＬＯＣマウンタの構造の実施
の形態を示す構成概略図、図３は図２に示すＬＯＣマウ
ンタにおけるポッティング部の構造の実施の形態の一例
を示す側面図、図４は図２に示すＬＯＣマウンタを用い
て製造されたＬＯＣ（半導体装置）の構造の実施の形態
の一例を示す図であり、（ａ）は透過して内部を示す平
面図、（ｂ）は（ａ）のＡ−Ａ断面図、（ｃ）は（ａ）
のＢ−Ｂ断面図、（ｄ）は（ａ）のＣ−Ｃ断面図、図５
（ａ),（ｂ) は図２に示すＬＯＣマウンタにおけるポッ
ティング方法の実施の形態の一例を示す拡大部分断面
図、図６（ａ),（ｂ) は図２に示すＬＯＣマウンタにお
けるポッティング方法の実施の形態の一例を示す拡大部
分断面図、図７は本発明のポッティング方法によって塗
布されたペーストの塗布状態の実施の形態の一例を示す
拡大部分斜視図、図８（ａ),（ｂ) は、本発明のポッテ
ィング方法に対する比較例のペーストの塗布状態を示す
拡大部分斜視図である。
【００２６】図１に示す本実施の形態のポッティング機
構１は、ダイボンドを行う際に、リードフレーム４のチ
ップ接合部にペースト２を塗布（ポッティング）するも
のである。
【００２７】本実施の形態では、リードフレーム４のリ
ード部４ａ（チップ接合部）にペースト２を塗布する場
合について説明する。
【００２８】前記ポッティング機構１の基本構成は、ポ
ッティング時にリードフレーム４のリード部４ａを支持
するポッティング台３と、リード部４ａにペースト２を
滴下するノズル５と、ノズル５の近傍にポッティング台
３に向かってノズル５より突出して設けられかつリード
部４ａをポッティング台３に押し当てる押さえバー６
（押さえ部材）と、先端にノズル５が取り付けられかつ
ペースト２を収容するシリンジ７と、シリンジ７をホル
ダ８を介して支持しかつ押さえバー６をホルダ９を介し
て支持するポッティング機構本体１０とからなり、ポッ
ティング時に、押さえバー６によってリード部４ａをポ
ッティング台３に押し当ててリード部４ａとノズル５と
を所定距離に保ちながら、リード部４ａにペースト２を
塗布するものである。
【００２９】なお、本実施の形態においては、ノズル５
および押さえバー６がそれぞれ別々に動作制御可能に設
けられている場合を説明する。
【００３０】つまり、図１に示すように、ホルダ８およ
びホルダ９が個々に上下移動可能なようにポッティング
機構本体１０に設置されたリニアモーションガイド１１
上に別々に取り付けられている。
【００３１】また、本実施の形態のポッティング機構１
におけるノズル５の形状は、１点吐出式のものである
が、ノズル５の形状はこれに限らず、多点吐出式のもの
であってもよい。
【００３２】さらに、ポッティング機構本体１０には、
ノズル動作カム１２と押さえバー動作カム１４とがそれ
ぞれ図示しないサーボモータに直結かつ偏心回転自在に
取り付けられるとともに、これらに係合して各々揺動自
在にノズル動作アーム１３と押さえバー動作アーム１５
とが取り付けられている。
【００３３】ここで、ノズル５および押さえバー６のそ
れぞれの上下運動の駆動方法について説明する。
【００３４】まず、ノズル動作カム１２の回転によって
ノズル動作アーム１３が揺動し、このノズル動作アーム
１３に係合したホルダ８がリニアモーションガイド１１
上を往復移動する。これにより、ホルダ８に支持された
シリンジ７とその先端に設けられたノズル５とが上下運
動する。
【００３５】一方、押さえバー動作カム１４の回転によ
って押さえバー動作アーム１５が揺動し、この押さえバ
ー動作アーム１５に係合したホルダ９がリニアモーショ
ンガイド１１上を往復移動する。これにより、ホルダ９
に支持された押さえバー６が上下運動する。
【００３６】その結果、本実施の形態のポッティング機
構本体１０においては、ノズル５と押さえバー６とをそ
れぞれ別々に動作制御することができる。
【００３７】したがって、前記ポッティング機構１によ
れば、ポッティング時に、押さえバー６によってリード
部４ａをポッティング台３に押し当ててリード部４ａと
ノズル５とを所定距離に保つとともに、この状態でリー
ド部４ａにペースト２を塗布できる。
【００３８】次に、図１〜図４を用いて、前記ポッティ
ング機構１を用いた図２に示す本実施の形態のダイボン
ダの構造について説明する。
【００３９】本実施の形態では、前記ダイボンダの一例
として、図４に示すＬＯＣ１６を製造するＬＯＣマウン
タの場合を説明する。
【００４０】前記ＬＯＣマウンタの構成は、ダイシング
後の半導体ウェハ（図示せず）から半導体チップ１７を
取り出し（ピックアップし）かつ半導体チップ１７を移
送する移送ヘッド２２と、リードフレーム４を搬送する
フレームガイド１８（フレーム搬送部）と、ポッティン
グ機構１を備えかつポッティング機構１によってリード
フレーム４のリード部４ａ（チップ接合部）にペースト
２を塗布するポッティング部１９と、マウントヘッド２
０ａ（ボンディングヘッドともいう）によってペースト
２を用いて半導体チップ１７とリード部４ａとの接合が
行われるボンディング部２０と、ペースト２の塗布後に
リード部４ａの接合面４ｂ（図１参照）が半導体チップ
１７の回路形成面１７ａと対向する方向を向くようにリ
ードフレーム４を反転させるフレーム反転部２１とから
なる。
【００４１】これにより、前記ＬＯＣマウンタは、ポッ
ティング時にポッティング部１９において、押さえバー
６によってリード部４ａをポッティング台３に押し当て
てリード部４ａの接合面４ｂとノズル５の先端面５ａと
を所定距離に保ちながら、ノズル５からリード部４ａに
ペースト２を塗布し、かつ、ボンディング部２０におい
て、ペースト２によってリードフレーム４のリード部４
ａと半導体チップ１７の回路形成面１７ａとを接合して
半導体チップ１７のマウントを行うものである。
【００４２】ここで、前記ＬＯＣマウンタには、複数枚
のリードフレーム４を搬入するフレームローダ２３と、
複数枚のリードフレーム４を収容するローダフレームラ
ック２４と、リードフレーム４間の層間紙を排出する層
間紙排出部２５と、ダイシング後の前記半導体ウェハが
搬入されるウェハリフター部２６と、ダイシング後の前
記半導体ウェハを搬送するウェハ搬送アーム２７と、ダ
イシング後の前記半導体ウェハを搭載するウェハ支持台
２８とが設けられている。
【００４３】さらに、前記ＬＯＣマウンタには、フレー
ムガイド１８の途中に設けられかつ半導体チップ１７と
の接合直前にリードフレーム４を予備加熱するプリベー
ク部２９と、半導体チップ１７との接合を終了したリー
ドフレーム４を収容して搬出するアンローダ部３０とが
設置されている。
【００４４】なお、ポッティング部１９には、リードフ
レーム４のリード部４ａへのペースト２のポッティング
を行う図１に示すポッティング機構１が設置されている
が、図３に示すように、このポッティング機構１は、こ
れをＸＹ方向に移動させるＸＹテーブル１９ａ上に搭載
されている。さらに、シリンジ７には、ペースト２の吐
出圧力や塗布時間を制御するディスペンサ１９ｂが接続
されている。
【００４５】すなわち、ディスペンサ１９ｂは、ペース
ト２の管理を行うものであり、シリンジ７内のペースト
２の量が変動しても一定の塗布を行うように、吐出圧力
と塗布時間とを設定するものである。
【００４６】ここで、本実施の形態のＬＯＣマウンタ
（ダイボンダ）を用いて製造された図４に示すＬＯＣ１
６（半導体装置）の構造について説明する。
【００４７】ＬＯＣ１６は、リード部４ａと半導体チッ
プ１７の回路形成面１７ａとが対向して配置され、ペー
スト２（例えば、ポリエーテルアミドイミド樹脂を溶剤
で溶かして接着剤としたもの）によって半導体チップ１
７がリード部４ａに固定（搭載）されている。
【００４８】なお、本実施の形態のＬＯＣ１６において
は、図４（ａ）に示すように、それぞれ２列に配置され
たリード部４ａのうち、４つの角部に位置するリード部
４ａのみにおいて、リード部４ａと半導体チップ１７と
がペースト２によって接合されている。
【００４９】つまり、半導体チップ１７は４つの角部の
リード部４ａのみによって接合されて支持されている。
【００５０】そこで、リード部４ａと半導体チップ１７
との接合箇所の断面を示したものが、図４（ｂ),（ｄ）
に示すＡ−Ａ断面およびＣ−Ｃ断面であり、４つの角部
以外の箇所のリード部４ａの断面を示したものが図４
（ｃ）に示すＢ−Ｂ断面である。
【００５１】図４（ｂ),（ｄ) に示すように、ペースト
２によって半導体チップ１７と接合を行うリード部４ａ
は、オフセット加工（曲げ加工）が施されており、ま
た、図４（ｃ）に示すように、半導体チップ１７と接合
を行わないリード部４ａは、オフセット加工が施されて
いないフラットな形状である。
【００５２】したがって、本実施の形態のＬＯＣ１６に
おいては、４つの角部以外のリード部４ａでは、半導体
チップ１７との接合が行われていないため、前記接合が
行われていないリード部４ａの断面の構造は、Ｂ−Ｂ断
面と同様の構造である。
【００５３】なお、本実施の形態においては、４つの角
部のリード部４ａでのみペースト２によってリード部４
ａと半導体チップ１７とが接合されている場合を説明し
たが、ペースト２によって接合するリード部４ａの位置
および本数は、角部に限定されるものではなく、例え
ば、全てのリード部４ａにおいてペースト２によって接
合してもよく、また、角部と角部以外の箇所（例えば、
中央付近のリード部４ａ）とを組み合わせた箇所、ある
いは、角部以外の箇所のリード部４ａだけでの接合であ
ってもよい。
【００５４】また、半導体チップ１７のパッド１７ｂ
は、Ａｕ線などの金属細線３１によってリード部４ａと
電気的に接続されている。
【００５５】さらに、半導体チップ１７、金属細線３１
およびその周辺部が、エポキシ樹脂などの封止樹脂によ
って封止され、これによって、封止部３２が形成されて
いる。
【００５６】ここで、本実施の形態のポッティング方法
について説明する。
【００５７】前記ポッティング方法は、ポッティング部
１９にポッティング機構１を備えた図２に示すＬＯＣマ
ウンタの前記ポッティング部１９において、図４に示す
ＬＯＣ１６を製造する際のペースト２のリード部４ａ
（チップ接合部）への塗布方法である。
【００５８】まず、前記ＬＯＣマウンタにおいて、層間
紙排出部２５に層間紙を排出したリードフレーム４をロ
ーダフレームラック２４から取り出し、フレームガイド
１８上に搭載する。
【００５９】その後、フレームガイド１８によってリー
ドフレーム４を搬送し、このリードフレーム４をポッテ
ィング部１９に搬入する。
【００６０】続いて、ポッティング台３において、リー
ドフレーム４のオフセット加工されたリード部４ａを図
５（ｂ）に示すポッティング台３の所定箇所に、接合面
４ｂを上方に向けた状態で載置する。
【００６１】さらに、図３に示すＸＹテーブル１９ａを
移動させてポッティング機構１を動作させ、ペースト２
を吐出するノズル５の近傍にポッティング台３に向かっ
てノズル５より突出して設けられた押さえバー６とノズ
ル５とがリード部４ａ上に位置するように、ポッティン
グ機構１の位置合わせを行う。
【００６２】その後、まず、押さえバー動作カム１４を
回転させて押さえバー６を下降させ、この押さえバー６
によってリード部４ａをポッティング台３に押し当て
る。
【００６３】続いて、ノズル動作カム１２を回転させて
ノズル５を所定位置まで下降させ、そこで停止させる。
【００６４】これにより、リード部４ａの接合面４ｂと
ノズル５の先端面５ａとが所定距離に配置される。
【００６５】その後、リード部４ａの接合面４ｂとノズ
ル５の先端面５ａとの距離を前記所定距離（例えば、
０.1ｍｍ程度）に保ちながら、図６（ａ）に示すよう
に、ノズル５からリード部４ａにペースト２を塗布す
る。
【００６６】この際、ディスペンサ１９ｂによって、予
め、ペースト２の吐出圧力と塗布時間とを所定値に設定
しておき、これにより、ノズル５から所定量のペースト
２を吐出させる。
【００６７】なお、本実施の形態においては、この動作
を、オフセット加工された４つの角部のリード部４ａに
対してそれぞれ行う。
【００６８】ここで、ノズル５と押さえバー６とリード
部４ａのオフセット部４ｃとの位置関係におけるそれぞ
れの最適距離を説明すると、図５（ａ）に示すように、
押さえバー６は、例えば、ノズル５から１ｍｍ程度離れ
た箇所にノズル５より０.1ｍｍ程度突出して設置される
ことが好ましい。
【００６９】さらに、図６（ｂ）に示すように、リード
部４ａのオフセット部４ｃ（リード屈曲部）と押さえバ
ー６との距離は、例えば、２ｍｍ程度が好ましい。
【００７０】続いて、図６（ｂ）に示すように、リード
部４ａに所定時間ペースト２を塗布した後、押さえバー
６とノズル５とを上昇させる。
【００７１】その際、まず、ノズル５を上昇させた後、
僅かに遅れて押さえバー６を上昇させる。
【００７２】なお、本実施の形態のＬＯＣマウンタのポ
ッティング機構１においては、ノズル５および押さえバ
ー６がそれぞれ別々に動作制御可能に設けられている。
【００７３】これにより、先にノズル５のみを上昇さ
せ、その後、僅かに遅れて押さえバー６を上昇させる制
御を行う。
【００７４】その結果、ノズル５とペースト２とが分離
するまで押さえバー６によってリード部４ａを押し当て
ることが可能になる。
【００７５】すなわち、ノズル５が上昇する際に、ノズ
ル５におけるペースト２の糸引きが完全に終了するま
で、押さえバー６によってリード部４ａを押し当ててお
き、前記糸引きが完全に終了してから押さえバー６を上
昇させる制御を行う。
【００７６】続いて、ペースト２のポッティング終了
後、図２に示すＬＯＣマウンタにおいて、リードフレー
ム４をポッティング部１９からフレーム反転部２１に搬
送し、このフレーム反転部２１において、リードフレー
ム４を反転させる。
【００７７】すなわち、リードフレーム４のオフセット
加工されたリード部４ａの接合面４ｂを下方に向ける。
【００７８】その後、リードフレーム４をプリベーク部
２９に通し、ここで、リードフレーム４を加熱してペー
スト２の溶剤を揮発させる。
【００７９】さらに、フレームガイド１８によってリー
ドフレーム４をボンディング部２０まで搬送し、半導体
チップ１７との接合を行う所定位置（ボンディング位
置）までリードフレーム４を搬送する。
【００８０】一方、ウェハリフター部２６、ウェハ搬送
アーム２７などを介してウェハ支持台２８上に図示しな
いダイシング後の半導体ウェハを載置し、その後、前記
半導体ウェハから真空吸着などにより半導体チップ１７
を取り出し（ピックアップし）、さらに、移送ヘッド２
２によってこの半導体チップ１７をボンディング部２０
の所定位置（ボンディング位置）に移送する。
【００８１】その後、ボンディング部２０において、マ
ウントヘッド２０ａを用いてリードフレーム４のリード
部４ａと半導体チップ１７とに加圧・加熱を行い、ダイ
ボンディングを実施する。
【００８２】その結果、４つの角部のリード部４ａによ
ってペースト２を介して半導体チップ１７が支持され
る。
【００８３】これにより、半導体チップ１７のマウント
を終了する。
【００８４】本実施の形態のポッティング方法および機
構ならびにそれを用いたダイボンダによれば、以下のよ
うな作用効果が得られる。
【００８５】すなわち、ポッティング台３に向かってノ
ズル５より突出しかつリードフレーム４のリード部４ａ
（チップ接合部）をポッティング台３に押し当てる押さ
えバー６がノズル５の近傍に設けられたことにより、押
さえバー６によってリード部４ａをポッティング台３に
押し当ててリード部４ａとノズル５とを所定距離に保ち
ながら、リード部４ａにペースト２を塗布できる。
【００８６】したがって、ノズル５の先端面５ａとリー
ドフレーム４のリード部４ａとの距離を所定距離に保ち
ながらペースト２を塗布するため、ペースト２のポッテ
ィング状態を安定化させることができる。
【００８７】その結果、リードフレーム４の巾の狭いリ
ード部４ａに対してのペースト２の塗布高さや塗布面積
を安定させることができる。
【００８８】ここで、図７は、本実施の形態のＬＯＣマ
ウンタ（ダイボンダ）によってリード部４ａにポッティ
ングを行った際のペースト２の塗布状態を示すものであ
り、また、図８は、本実施の形態に対する比較例のペー
スト２の塗布状態を挙げたものである。
【００８９】図７に示す本実施の形態によれば、図８
（ａ）の比較例に示すようなペースト２の塗布位置ずれ
や、図８（ｂ）の比較例に示すようなペースト２の塗布
溢れなどの不具合の発生を防ぐことができ、リード部４
ａ上において、ペースト２の高さや面積を安定させた塗
布を行うことができる。
【００９０】その結果、リード部４ａにおけるペースト
２の溢れを防止できるため、ＬＯＣ１６（半導体装置）
の不良発生を低減でき、これにより、ＬＯＣ１６の歩留
りを向上できる。
【００９１】また、リード部４ａに対してのペースト２
の塗布高さや塗布面積を安定させることができるため、
ＬＯＣ１６においても、高価な熱可塑性の両面接着剤付
き絶縁テープ（粘着テープ）を用いずに、ペースト２を
用いて安定したダイボンドを行うことが可能になる。
【００９２】したがって、ＬＯＣ１６のダイボンドにお
いて、高価な前記粘着テープを用いずにダイボンドがで
きるため、ＬＯＣ１６の製品コストを低減できる。
【００９３】また、ノズル５および押さえバー６が、そ
れぞれ別々に動作制御可能に設けられていることによ
り、リードフレーム４のリード部４ａにペースト２を塗
布した後、押さえバー６を上昇させる際に、ノズル５を
上昇させた後、僅かに遅れて押さえバー６を上昇させる
ことができる。
【００９４】これにより、ノズル５とペースト２とが完
全に分離するまで押さえバー６によってリード部４ａを
ポッティング台３に押し当てることができる。
【００９５】したがって、ペースト２の糸引きが終わる
まで、押さえバー６によってリード部４ａを押し当てて
いるため、これにより、リード部４ａに対してのペース
ト２の安定した塗布を行うことができる。
【００９６】その結果、リード部４ａからのペースト２
溢れを防止できるため、ＬＯＣ１６（半導体装置）の不
良発生を低減でき、これにより、ＬＯＣ１６の歩留りを
向上できる。
【００９７】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００９８】例えば、前記実施の形態においては、ポッ
ティング機構１がＬＯＣ１６のリード部４ａにペースト
２を塗布するものであったが、前記ポッティング機構１
は、図１０に示す他の実施の形態のＣＯＬ構造のＳＯＰ
（Small Outline Package)３３（半導体装置）における
ダイパッド４ｄ（チップ接合部）にペースト２（この場
合は、銀ペースト）を塗布するものであってもよい。
【００９９】その際、ダイボンダは、ＬＯＣマウンタで
はなく、ＳＯＰ３３の製造の際に用いられるものとな
り、このダイボンダの構造を図９に示す。
【０１００】ここで、図９に示す他の実施の形態のダイ
ボンダについて説明する。
【０１０１】図９に示すダイボンダは、図１０に示すＳ
ＯＰ３３（半導体装置）を製造する際のダイボンドに用
いるものであり、その構成は、リードフレーム４を搬送
するフレームガイド１８（フレーム搬送部）と、図１に
示すポッティング機構１を備えかつ前記ポッティング機
構１によってリードフレーム４のチップ接合部であるダ
イパッド４ｄ（タブともいう）にペースト２を塗布する
ポッティング部１９と、ペースト２を用いて半導体チッ
プ１７とダイパッド４ｄとの接合が行われるボンディン
グ部２０とからなり、前記実施の形態の図２に示すＬＯ
Ｃマウンタと同様に、ポッティング時にポッティング部
１９において、押さえバー６によってダイパッド４ｄを
ポッティング台３に押し当ててダイパッド４ｄとノズル
５とを所定距離に保ちながら、ノズル５からダイパッド
４ｄにペースト２を塗布するものである。
【０１０２】なお、図９に示すダイボンダのポッティン
グ部１９におけるポッティング方法については、前記実
施の形態で説明した図２に示すＬＯＣマウンタにおける
ポッティング方法と同様であるためその重複説明は省略
する。
【０１０３】また、図２に示すＬＯＣマウンタおよび図
９に示すダイボンダにおけるポッティング機構１は、ノ
ズル５と押さえバー６とがそれぞれ別々に動作制御可能
に設けられているものであったが、ノズル５と押さえバ
ー６とは一体に形成されていてもよい。
【０１０４】その場合にも、押さえバー６が、ノズル５
の近傍でかつポッティング台３に向かってノズル５より
所定距離突出して設けられていることは言うまでもな
い。
【０１０５】さらに、図１１に示す他の実施の形態のポ
ッティング機構１のように、ノズル５と押さえバー６と
を一体に形成するとともに、押さえバー６をポッティン
グ台３に向かって進退移動自在にするコイルばね３４
（弾性部材）が押さえバー６に設けられていてもよい。
【０１０６】これにより、図１１（ａ）に示すように、
リード部４ａにペースト２を塗布する場合に、リードフ
レーム４のリード部４ａにペースト２を塗布した後、図
１１（ｂ）に示すように、押さえバー６を上昇させる
際、ノズル５を上昇させた後、コイルばね３４の弾性を
利用して僅かに遅れて押さえバー６を上昇させることが
できる。
【０１０７】その結果、ノズル５とペースト２とが完全
に分離するまで押さえバー６によってリード部４ａを押
し当てることができる。
【０１０８】したがって、前記実施の形態の場合と同様
に、ペースト２の糸引きが終わるまで、押さえバー６に
よってリード部４ａを押し当てているため、これによ
り、リード部４ａに対してのペースト２の安定した塗布
を行うことができる。
【０１０９】なお、前記弾性部材は、コイルばね３４に
限らず、弾性を有するものであれば、板ばね、あるいは
他の弾性部材であってもよい。
【０１１０】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１１１】（１）．リードフレームのチップ接合部を
ポッティング台に押し当てる押さえ部材がノズルの近傍
に設けられたことにより、チップ接合部とノズルとを所
定距離に保ちながら、チップ接合部にペーストを塗布で
きる。これにより、ペーストのポッティング状態を安定
化させることができる。
【０１１２】（２）．前記（１）により、リードフレー
ムのチップ接合部に対してのペーストの塗布高さや塗布
面積を安定させることができる。その結果、チップ接合
部からのペースト溢れを防止できるため、半導体装置の
不良発生を低減でき、これにより、半導体装置の歩留り
を向上できる。
【０１１３】（３）．リードフレームのチップ接合部に
対してのペーストの塗布高さや塗布面積を安定させるこ
とができるため、ＬＯＣにおいても、高価な熱可塑性の
両面接着剤付き絶縁テープを用いずに、ペーストを用い
て安定したダイボンドを行うことが可能になる。これに
より、ＬＯＣの製品コストを低減できる。
【０１１４】（４）．ノズルおよび押さえ部材がそれぞ
れ別々に動作制御可能に設けられているか、あるいは、
押さえ部材をポッティング台に向かって進退移動自在に
する弾性部材が押さえ部材に設けられていることによ
り、リードフレームのリード部にペーストを塗布した
後、押さえ部材を上昇させる際に、ノズルを上昇させた
後、僅かに遅れて押さえ部材を上昇させることができ
る。これにより、ペーストの糸引きが終わるまで、押さ
え部材によってリード部を押し当てているため、リード
部に対してのペーストの安定した塗布を行うことができ
る。
【図面の簡単な説明】
【図１】本発明によるポッティング機構の構造の実施の
形態の一例を示す構成概略図である。
【図２】本発明のダイボンダの一例であるＬＯＣマウン
タの構造の実施の形態を示す構成概略図である。
【図３】図２に示すＬＯＣマウンタにおけるポッティン
グ部の構造の実施の形態の一例を示す側面図である。
【図４】（ａ),（ｂ),（ｃ),（ｄ) は、図２に示すＬＯ
Ｃマウンタを用いて製造されたＬＯＣ（半導体装置）の
構造の実施の形態の一例を示す図であり、（ａ）は透過
して内部を示す平面図、（ｂ）は（ａ）のＡ−Ａ断面
図、（ｃ）は（ａ）のＢ−Ｂ断面図、（ｄ）は（ａ）の
Ｃ−Ｃ断面図である。
【図５】（ａ),（ｂ) は、図２に示すＬＯＣマウンタに
おけるポッティング方法の実施の形態の一例を一部断面
にして示す拡大部分断面図である。
【図６】（ａ),（ｂ) は、図２に示すＬＯＣマウンタに
おけるポッティング方法の実施の形態の一例を一部断面
にして示す拡大部分断面図である。
【図７】本発明のポッティング方法によって塗布された
ペーストの塗布状態の実施の形態の一例を示す拡大部分
斜視図である。
【図８】（ａ),（ｂ) は、本発明のポッティング方法に
対する比較例のペーストの塗布状態を示す拡大部分斜視
図である。
【図９】本発明の他の実施の形態であるダイボンダの構
造を示す斜視図である。
【図１０】図９に示すダイボンダによって製造された半
導体装置（ＣＯＬ）の構造の一例を示す断面図である。
【図１１】（ａ),（ｂ) は、本発明の他の実施の形態で
あるポッティング機構を用いたダイボンダのポッティン
グ方法を一部断面にして示す拡大部分断面図である。
【符号の説明】
１ ポッティング機構 ２ ペースト ３ ポッティング台 ４ リードフレーム ４ａ リード部（チップ接合部） ４ｂ 接合面 ４ｃ オフセット部 ４ｄ ダイパッド（チップ接合部） ５ ノズル ５ａ 先端面 ６ 押さえバー（押さえ部材） ７ シリンジ ８ ホルダ ９ ホルダ １０ ポッティング機構本体 １１ リニアモーションガイド １２ ノズル動作カム １３ ノズル動作アーム １４ 押さえバー動作カム １５ 押さえバー動作アーム １６ ＬＯＣ １７ 半導体チップ １７ａ 回路形成面 １７ｂ パッド １８ フレームガイド（フレーム搬送部） １９ ポッティング部 １９ａ ＸＹテーブル １９ｂ ディスペンサ ２０ ボンディング部 ２０ａ マウントヘッド ２１ フレーム反転部 ２２ 移送ヘッド ２３ フレームローダ ２４ ローダフレームラック ２５ 層間紙排出部 ２６ ウェハリフター部 ２７ ウェハ搬送アーム ２８ ウェハ支持台 ２９ プリベーク部 ３０ アンローダ部 ３１ 金属細線 ３２ 封止部 ３３ ＳＯＰ ３４ コイルばね（弾性部材）

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 リードフレームのリード部またはダイパ
    ッドなどのチップ接合部に接合材であるペーストを塗布
    するポッティング方法であって、 前記リードフレームの前記チップ接合部をポッティング
    台に載置する工程と、 前記ペーストを吐出するノズルの近傍に前記ポッティン
    グ台に向かって前記ノズルより突出して設けられた押さ
    え部材により、前記チップ接合部を前記ポッティング台
    に押し当てて前記ノズルから前記チップ接合部に前記ペ
    ーストを塗布する工程とを有し、 前記押さえ部材によって前記チップ接合部を前記ポッテ
    ィング台に押し当てて前記チップ接合部と前記ノズルと
    を所定距離に保ちながら、前記チップ接合部に前記ペー
    ストを塗布することを特徴とするポッティング方法。
  2. 【請求項２】 請求項１記載のポッティング方法であっ
    て、前記チップ接合部である前記リード部に前記ペース
    トを塗布した後、前記押さえ部材を上昇させる際に、前
    記ノズルを上昇させた後、僅かに遅れて前記押さえ部材
    を上昇させることにより、前記ノズルと前記ペーストと
    が分離するまで前記押さえ部材によって前記リード部を
    押し当てることを特徴とするポッティング方法。
  3. 【請求項３】 リードフレームのリード部またはダイパ
    ッドなどのチップ接合部に接合材であるペーストを塗布
    するポッティング機構であって、 ポッティング時に前記リードフレームの前記チップ接合
    部を支持するポッティング台と、 前記チップ接合部に前記ペーストを滴下するノズルと、 前記ノズルの近傍に前記ポッティング台に向かって前記
    ノズルより突出して設けられ、かつ前記チップ接合部を
    前記ポッティング台に押し当てる押さえ部材とを有し、 ポッティング時に、前記押さえ部材によって前記チップ
    接合部を前記ポッティング台に押し当てて前記チップ接
    合部と前記ノズルとを所定距離に保ちながら、前記チッ
    プ接合部に前記ペーストを塗布することを特徴とするポ
    ッティング機構。
  4. 【請求項４】 請求項３記載のポッティング機構であっ
    て、前記ノズルおよび前記押さえ部材がそれぞれ別々に
    動作制御可能に設けられていることを特徴とするポッテ
    ィング機構。
  5. 【請求項５】 請求項３記載のポッティング機構であっ
    て、前記ノズルと前記押さえ部材とが一体に形成されて
    いることを特徴とするポッティング機構。
  6. 【請求項６】 請求項５記載のポッティング機構であっ
    て、前記ノズルと前記押さえ部材とが一体に形成される
    とともに、前記押さえ部材を前記ポッティング台に向か
    って進退移動自在にする弾性部材が前記押さえ部材に設
    けられていることを特徴とするポッティング機構。
  7. 【請求項７】 請求項３，４，５または６記載のポッテ
    ィング機構を用いたダイボンダであって、 リードフレームを搬送するフレーム搬送部と、 前記ポッティング機構を備え、かつ前記ポッティング機
    構によって前記リードフレームの前記チップ接合部に前
    記ペーストを塗布するポッティング部と、 前記ペーストを用いて半導体チップと前記チップ接合部
    との接合が行われるボンディング部とを有し、 ポッティング時に前記ポッティング部において、前記押
    さえ部材によって前記チップ接合部を前記ポッティング
    台に押し当てて前記チップ接合部と前記ノズルとを所定
    距離に保ちながら、前記ノズルから前記チップ接合部に
    前記ペーストが塗布されることを特徴とするダイボン
    ダ。
  8. 【請求項８】 請求項７記載のダイボンダであって、前
    記ペーストの塗布後に前記チップ接合部である前記リー
    ド部の接合面が前記半導体チップの回路形成面と対向す
    る方向を向くように前記リードフレームを反転させるフ
    レーム反転部を有し、前記ペーストによって前記リード
    フレームの前記リード部と前記半導体チップの回路形成
    面との接合を行うことを特徴とするダイボンダ。
JP9209136A 1997-08-04 1997-08-04 ポッティング方法および機構ならびにそれを用いたダイボンダ Pending JPH1154534A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9209136A JPH1154534A (ja) 1997-08-04 1997-08-04 ポッティング方法および機構ならびにそれを用いたダイボンダ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9209136A JPH1154534A (ja) 1997-08-04 1997-08-04 ポッティング方法および機構ならびにそれを用いたダイボンダ

Publications (1)

Publication Number Publication Date
JPH1154534A true JPH1154534A (ja) 1999-02-26

Family

ID=16567900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9209136A Pending JPH1154534A (ja) 1997-08-04 1997-08-04 ポッティング方法および機構ならびにそれを用いたダイボンダ

Country Status (1)

Country Link
JP (1) JPH1154534A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365439B2 (en) * 1996-03-22 2002-04-02 Hitachi, Ltd. Method of manufacturing a ball grid array type semiconductor package
US7091620B2 (en) 1996-03-22 2006-08-15 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
JP2007109833A (ja) * 2005-10-13 2007-04-26 Fuji Electric Device Technology Co Ltd 金属部材の接合方法およびその組立治具
JP2013179199A (ja) * 2012-02-29 2013-09-09 Hitachi High-Tech Instruments Co Ltd 塗布装置、及び部品実装システム
JP2016179433A (ja) * 2015-03-24 2016-10-13 株式会社小坂研究所 ペースト塗布装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365439B2 (en) * 1996-03-22 2002-04-02 Hitachi, Ltd. Method of manufacturing a ball grid array type semiconductor package
US6521981B2 (en) 1996-03-22 2003-02-18 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6642083B2 (en) 1996-03-22 2003-11-04 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6664135B2 (en) 1996-03-22 2003-12-16 Renesas Technology Corporation Method of manufacturing a ball grid array type semiconductor package
US6670215B2 (en) 1996-03-22 2003-12-30 Renesas Technology Corporation Semiconductor device and manufacturing method thereof
US7091620B2 (en) 1996-03-22 2006-08-15 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US7420284B2 (en) 1996-03-22 2008-09-02 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
JP2007109833A (ja) * 2005-10-13 2007-04-26 Fuji Electric Device Technology Co Ltd 金属部材の接合方法およびその組立治具
JP2013179199A (ja) * 2012-02-29 2013-09-09 Hitachi High-Tech Instruments Co Ltd 塗布装置、及び部品実装システム
JP2016179433A (ja) * 2015-03-24 2016-10-13 株式会社小坂研究所 ペースト塗布装置

Similar Documents

Publication Publication Date Title
US7074646B2 (en) In-line die attaching and curing apparatus for a multi-chip package
US20020109217A1 (en) Apparatus for die bonding
KR102003130B1 (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JP2924760B2 (ja) ダイボンディング装置
JP3011694B2 (ja) ダイボンディング装置
CN110943008A (zh) 半导体制造装置、顶推夹具及半导体器件的制造方法
JPH1154534A (ja) ポッティング方法および機構ならびにそれを用いたダイボンダ
US20200075364A1 (en) Glue dispensing apparatus
JP2619123B2 (ja) 半導体製造装置
JP2000022394A (ja) 電子部品の実装装置および実装方法ならびにフラックス転写装置および転写方法
JP2000091403A (ja) ダイピックアップ方法およびそれを用いた半導体製造装置ならびに半導体装置の製造方法
KR100186517B1 (ko) 반도체소자 조립 공정용 멀티 칩 본딩 장치
KR100252317B1 (ko) 리드 프레임의 다이 본딩장치
KR0161436B1 (ko) 다이 본딩 장치
US4762267A (en) Wire bonding method
TWI719896B (zh) 黏晶裝置，剝離單元，夾頭及半導體裝置的製造方法
KR0119761Y1 (ko) 다이본딩 장비의 에폭시 도포장치
JPH07153766A (ja) ボール状バンプの接合方法及び接合装置
JP3479391B2 (ja) チップマウンタおよびチップ接続方法
KR20100003908A (ko) 반도체 패키지 제조 장치
JPH11260837A (ja) チップマウント方法および装置
KR19990017052A (ko) 접착제 도포 및 다이 본딩 겸용 장치 및 방법
JP2005311013A (ja) ダイボンディング装置
JPH0237729A (ja) 半導体装置の製造方法
JP2023134301A (ja) 半導体製造装置、塗布装置および半導体装置の製造方法