JP3479391B2 - チップマウンタおよびチップ接続方法 - Google Patents

チップマウンタおよびチップ接続方法

Info

Publication number
JP3479391B2
JP3479391B2 JP21636895A JP21636895A JP3479391B2 JP 3479391 B2 JP3479391 B2 JP 3479391B2 JP 21636895 A JP21636895 A JP 21636895A JP 21636895 A JP21636895 A JP 21636895A JP 3479391 B2 JP3479391 B2 JP 3479391B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor chip
lead frame
bonding means
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21636895A
Other languages
English (en)
Other versions
JPH0964073A (ja
Inventor
力 巳亦
Original Assignee
株式会社ルネサス東日本セミコンダクタ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ルネサス東日本セミコンダクタ filed Critical 株式会社ルネサス東日本セミコンダクタ
Priority to JP21636895A priority Critical patent/JP3479391B2/ja
Publication of JPH0964073A publication Critical patent/JPH0964073A/ja
Application granted granted Critical
Publication of JP3479391B2 publication Critical patent/JP3479391B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体製造技術におけ
る半導体チップとリードフレームとの接続技術に関し、
特にＣＯＬ（Chip On Lead) とＬＯＣ（Lead On Chip)
構造の半導体集積回路装置における半導体チップとリー
ドフレームとの接続を可能にするチップマウンタおよび
チップ接続方法に関するものである。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】リードフレームのリード部と半導体チップ
が積層状態に配置される半導体集積回路装置において
は、ＣＯＬとＬＯＣ構造とが知られている。
【０００４】ＣＯＬは、半導体チップの非回路形成面
（回路が形成されていない面）がリードフレームのリー
ド部と対向して形成された半導体集積回路装置であり、
ＬＯＣは、半導体チップの回路形成面（回路が形成され
た面）がリードフレームのリード部と対向して形成され
た半導体集積回路装置である。
【０００５】なお、比較的メモリの小さな半導体チップ
が搭載された半導体集積回路装置ではＣＯＬ構造が主流
であったが、半導体チップの大形化や半導体集積回路装
置の小形化に伴いＬＯＣ構造が主流になりつつある。
【０００６】さらに、ＣＯＬとＬＯＣ構造の組み立てに
際しては、それぞれ専用の別々のチップマウンタ（ダイ
ボンダとも呼ばれる）が使用される。
【０００７】ここで、半導体チップとリードフレームと
を接続するチップマウンタ（ダイボンダ）については、
例えば、１９９３年１１月２０日、工業調査会発行「超
ＬＳＩ製造・試験装置ガイドブック１９９４年版（電子
材料別冊）」１２１〜１２６頁に記載されている。
【０００８】
【発明が解決しようとする課題】ところが、前記した技
術においては、半導体チップのメモリのビット数が多く
なるにつれて半導体チップの外形が大きくなるが、半導
体集積回路装置の外形は大きくしたくないためＬＯＣ構
造によって形成する。
【０００９】これにより、ＣＯＬ用のチップマウンタは
使用できないためＬＯＣ用のチップマウンタが導入され
る。
【００１０】しかし、メモリ用の半導体チップは、原価
低減のため開発当初はその外形が大きくとも、時間の経
過とともに微細パターン化が促進され、半導体チップの
縮小化が行われる。
【００１１】ここで、ＬＯＣ構造の半導体集積回路装置
ではリードフレームに両面接着テープを予め付けておく
必要があるため、ＣＯＬ構造の半導体集積回路装置で使
用しているリードフレームに比べると高価である。
【００１２】したがって、半導体チップを小さくできる
のであれば、リードフレームの原価低減の面からＬＯＣ
構造をＣＯＬ構造に変更する必要が生じる。
【００１３】そこで、ＣＯＬ構造に変更してもＣＯＬ構
造が主流であれば、ＣＯＬ用のチップマウンタが使用で
きるため問題とはならないが、ＬＯＣ構造が主流になっ
ている場合、ＣＯＬ用のチップマウンタが使用できなく
なるため、ＣＯＬ構造への変更が簡単にはできないとい
う問題が発生する。
【００１４】本発明の目的は、ＣＯＬ構造とＬＯＣ構造
の半導体集積回路装置における半導体チップとリードフ
レームとの接続を可能にするチップマウンタおよびチッ
プ接続方法を提供することにある。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１７】
【００１８】本発明によるチップマウンタは、半導体チ
ップの回路形成面とリードフレームのリード部とを接続
する第１ボンディング手段と、前記半導体チップの非回
路形成面と前記リードフレームのタブであるリード部と
を接続する第２ボンディング手段とを有し、前記第１ボ
ンディング手段と前記第２ボンディング手段とが同一の
移動台に設置されているものである。
【００１９】さらに、本発明によるチップマウンタは、
半導体チップの回路形成面とリードフレームのリード部
とを接続する第１ボンディング手段もしくは前記半導体
チップの非回路形成面と前記リードフレームのタブであ
るリード部とを接続する第２ボンディング手段のうちの
何れか一方の手段を有し、前記第１ボンディング手段と
前記第２ボンディング手段とが相互に交換可能である。
【００２０】なお、本発明によるチップマウンタは、半
導体ウェハ上の半導体チップを第１ステージ上に搬送す
るチップ搬送手段と、前記第１ステージ上における前記
半導体チップの位置を認識するチップ位置認識手段と、
前記リードフレームの位置を認識するフレーム位置認識
手段とを有しているものである。
【００２１】また、本発明によるチップ接続方法は、半
導体チップの回路形成面とリードフレームのリード部と
を接続する第１ボンディング手段もしくは前記半導体チ
ップの非回路形成面と前記リードフレームのタブである
リード部とを接続する第２ボンディング手段のうちの何
れか一方の手段によって前記半導体チップを前記リード
フレームの前記リード部に接続し、同一のチップマウン
タ上において、前記第１ボンディング手段と前記第２ボ
ンディング手段とを交換し、前記第１もしくは前記第２
ボンディング手段のうちの他方の手段によって前記半導
体チップを前記リードフレームの前記リード部に接続す
るものである。
【００２２】
【作用】上記した手段によれば、半導体チップの回路形
成面とリードフレームのリード部とを接続する第１ボン
ディング手段と、半導体チップの非回路形成面とリード
フレームのタブであるリード部とを接続する第２ボンデ
ィング手段とを有することにより、半導体チップの非回
路形成面がリードフレームのタブであるリード部と接続
して形成されたＣＯＬ構造および半導体チップの回路形
成面がリードフレームのリード部と接続して形成された
ＬＯＣ構造の両半導体集積回路装置とも、同一のチップ
マウンタによって半導体チップをリードフレームに接続
することができる。
【００２３】これにより、半導体集積回路装置の構造が
ＣＯＬからＬＯＣに、あるいはその反対に変わっても、
同一のチップマウンタで組み立てることができる。
【００２４】また、半導体チップの回路形成面とリード
フレームのリード部とを接続する第１ボンディング手段
もしくは半導体チップの非回路形成面とリードフレーム
のタブであるリード部とを接続する第２ボンディング手
段のうちの何れか一方の手段を有し、第１ボンディング
手段と第２ボンディング手段とが相互に交換可能である
ことにより、前記同様、半導体集積回路装置の構造がＣ
ＯＬからＬＯＣに、あるいはその反対に変わっても、同
一のチップマウンタで組み立てることができる。
【００２５】さらに、同一のチップマウンタによってＣ
ＯＬおよびＬＯＣ構造の両半導体集積回路装置とも組み
立てることができるため、ＣＯＬまたはＬＯＣ専用のチ
ップマウンタと比べて装置（チップマウンタ）に対して
の投資効率を向上させることができる。
【００２６】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
【００２７】（実施例１）図１は本発明によるチップマ
ウンタの構造の一実施例を示す図であり、（ａ）は部分
平面図、（ｂ）は部分側面図、図２は本発明のチップマ
ウンタにおける第１ボンディング手段の構造の一実施例
を示す部分側面図、図３は本発明のチップマウンタにお
ける第２ボンディング手段の構造の一実施例を示す部分
側面図、図４は本発明のチップマウンタの第１ボンディ
ング手段によって製造されたＬＯＣ構造の半導体集積回
路装置の構造の一実施例を示す断面図、図５は本発明の
チップマウンタの第２ボンディング手段によって製造さ
れたＣＯＬ構造の半導体集積回路装置の構造の一実施例
を示す断面図である。
【００２８】なお、本実施例１によるチップマウンタは
ダイボンダとも呼ばれ、ＬＯＣおよびＣＯＬ構造の半導
体集積回路装置における半導体チップとリードフレーム
との接続を行うものであり、同一のチップマウンタによ
ってＬＯＣとＣＯＬ構造の半導体集積回路装置の組み立
てを行う。
【００２９】本実施例１のチップマウンタの構成につい
て説明すると、半導体チップ１の回路形成面１ａとリー
ドフレーム２のリード部２ａとを対向させて接続する第
１ボンディング手段であるＬＯＣ組み立て用の第１マウ
ントヘッド３と、半導体チップ１の非回路形成面１ｂと
リードフレーム２のリード部２ａとを対向させて接続す
る第２ボンディング手段であるＣＯＬ組み立て用の第２
マウントヘッド４とを有するものである。
【００３０】すなわち、第１マウントヘッド３と第２マ
ウントヘッド４とが同一の移動台であるＸＹテーブル５
に設置されている。
【００３１】なお、第１マウントヘッド３と第２マウン
トヘッド４とは、同一のＸＹテーブル５に設置されてい
なくてもよく、同一のチップマウンタ上であれば別々の
移動台に設置されていてもよい。
【００３２】さらに、本実施例１によるＸＹテーブル５
は、Ｘテーブル５ａとＹテーブル５ｂとからなり、Ｘテ
ーブル５ａをＸ方向（本実施例１ではフレーム搬送方向
１０ａと平行な方向）に移動させる駆動モータ５ｃと、
Ｙテーブル５ｂをＹ方向（前記Ｘ方向と直角をなす方
向）に移動させる駆動モータ５ｄとがそれぞれのテーブ
ルに設置されている。
【００３３】ここで、第１マウントヘッド３もしくは第
２マウントヘッド４は、各々ボンディングヘッドとも呼
ばれることもある。
【００３４】また、本実施例１によるチップマウンタに
は、半導体ウェハ６上の半導体チップ１、すなわちダイ
シング後の半導体チップ１を半導体ウェハ６からマウン
トステージ７（第１ステージ）上に搬送するチップ搬送
手段である移送ヘッド８と、マウントステージ７上にお
ける半導体チップ１の位置を認識するチップ位置認識手
段であるチップ認識用カメラ９と、リードフレーム２の
搬送を案内するフレーム搬送ガイド１０（シュートまた
はフィードトラックなどとも呼ばれる）と、リードフレ
ーム２の位置を認識するフレーム位置認識手段であるフ
レーム認識用カメラ１１とが設置されている。
【００３５】さらに、第１ボンディング手段である第１
マウントヘッド３は、ボンディング時にリードフレーム
２のリード部２ａとマウントステージ７に支持された半
導体チップ１とに荷重を掛けて加熱するものであり、第
２ボンディング手段である第２マウントヘッド４は、マ
ウントステージ７に支持された半導体チップ１をリード
フレーム２のリード部２ａ上に搬送しかつ半導体チップ
１とリードフレーム２のリード部２ａとに荷重を掛けて
加熱するものである。
【００３６】ここで、第１マウントヘッド３および第２
マウントヘッド４は、それぞれヘッド駆動モータ１２，
１３の駆動によって上下動（Ｚ方向移動）を行うことが
できる。
【００３７】また、移送ヘッド８にはチップ保持部材８
ａが設けられており、真空吸着などによって半導体ウェ
ハ６上からダイシング後の半導体チップ１をピックアッ
プし、マウントステージ７上に半導体チップ１を搬送す
る。
【００３８】なお、マウントステージ７は、ＸＹテーブ
ル５の移動方向と同方向であるＸまたはＹ方向への移
動、さらにθ回転を行うことができる。
【００３９】つまり、半導体チップ１を支持した後、チ
ップ認識用カメラ９によって半導体チップ１の画像を撮
影しながら、マウントステージ７の位置を微調整するこ
とによって半導体チップ１を位置決めするものである。
【００４０】また、マウントステージ７は半導体チップ
１とリードフレーム２との接続の際に、半導体チップ１
およびリードフレーム２を加熱するものでもあり、半導
体チップ１の表面を、例えば、４００℃程度まで加熱す
ることができる。
【００４１】さらに、第１マウントヘッド３の先端部に
設置されたヒートブロック部３ａは、半導体チップ１と
リードフレーム２とのボンディング時には、例えば、４
００℃程度まで加熱される。
【００４２】ここで、本実施例１のチップマウンタによ
って組み立てられる半導体集積回路装置の構造について
説明する。
【００４３】まず、第１ボンディング手段である第１マ
ウントヘッド３によって組み立てられる半導体集積回路
装置はＬＯＣ構造を有するものである。
【００４４】つまり、図４に示すＬＯＣ構造の半導体集
積回路装置は、リードフレーム２のリード部２ａと半導
体チップ１とが積層状態に配置され、半導体チップ１の
回路形成面１ａ（回路が形成された面）とリードフレー
ム２のリード部２ａとを対向させて接続するものであ
る。
【００４５】なお、リードフレーム２のリード部２ａと
半導体チップ１の回路形成面１ａとが接続部材である熱
可塑性テープ１４を介して接続（ボンディング）され、
また、回路形成面１ａの電極１ｃとリードフレーム２の
リード部２ａとがＡｕワイヤ１５などによってワイヤボ
ンディングされている。
【００４６】さらに、半導体チップ１とその周辺部とが
熱硬化性の樹脂１６などによって封止されている。
【００４７】ここで、熱可塑性テープ１４上には、接地
もしくは電源用のリード部２ａであるバスバーリード１
７が配置されている。
【００４８】また、第２ボンディング手段である第２マ
ウントヘッド４によって組み立てられる半導体集積回路
装置はＣＯＬ構造を有するものである。
【００４９】つまり、図５に示すＣＯＬ構造の半導体集
積回路装置は、リードフレーム２のリード部２ａ（ここ
ではタブ）と半導体チップ１とが積層状態に配置され、
半導体チップ１の非回路形成面１ｂ（回路が形成されて
いない面）とリードフレーム２のリード部２ａであるタ
ブとを対向させて接続するものである。
【００５０】なお、リードフレーム２の前記タブと半導
体チップ１の非回路形成面１ｂとが接続部材である熱可
塑性テープ１４を介して接続（ボンディング）され、ま
た、回路形成面１ａの電極１ｃとリードフレーム２のリ
ード部２ａとがＡｕワイヤ１５などによってワイヤボン
ディングされている。
【００５１】さらに、半導体チップ１とその周辺部とが
熱硬化性の樹脂１６などによって封止されている。
【００５２】次に、本実施例１によるチップマウンタの
チップ接続方法について説明する。
【００５３】まず、ＬＯＣ構造の半導体集積回路装置の
半導体チップ１を接続する場合、リード部２ａに熱可塑
性テープ１４が貼り付けられたリードフレーム２を準備
し、さらに、半導体チップ１のボンディングを行う所定
箇所（例えば、ホームポジション）に第１ボンディング
手段であるＬＯＣ組み立て用の第１マウントヘッド３を
配置する。
【００５４】その後、移送ヘッド８のチップ保持部材８
ａにより、粘着シート１９で貼られたダイシング済の半
導体ウェハ６から真空吸着などによって半導体チップ１
をピックアップし、移送ヘッド８上でチップ保持部材８
ａを移動させることにより、半導体チップ１を４００℃
程度に加熱されたマウントステージ７に搬送する。
【００５５】これにより、半導体チップ１はマウントス
テージ７上で支持される。
【００５６】続いて、マウントステージ７上に設置され
たチップ認識用カメラ９によって搬送後の半導体チップ
１のＸ，Ｙ，θの位置を読み取る。
【００５７】一方、リードフレーム２はフレーム搬送ガ
イド１０により、フレーム搬送方向１０ａに沿って第１
マウントヘッド３の下方のマウント位置に搬送され、そ
こで、前記マウント位置の上部に設置されたフレーム認
識用カメラ１１によって搬送後のリードフレーム２の
Ｘ，Ｙ，θの位置を読み取る。
【００５８】その後、マウントステージ７は半導体チッ
プ１を支持した状態で、リードフレーム２の真下に移動
する。
【００５９】この時、予め読み取ったリードフレーム２
のＸ，Ｙ，θの位置とマウントステージ７上の半導体チ
ップ１のＸ，Ｙ，θの位置との相関位置が一致するよう
に制御しながらマウントステージ７を移動させる。
【００６０】さらに、半導体チップ１とリードフレーム
２との相対位置の一致後、リードフレーム２と半導体チ
ップ１とが接触する箇所までマウントステージ７を上昇
させる。
【００６１】その後、第１マウントヘッド３をリードフ
レーム２上に移動させる。この時の第１マウントヘッド
３の移動は、ＸＹテーブル５のＸテーブル５ａやＹテー
ブル５ｂの移動により行う。
【００６２】さらに、ヘッド駆動モータ１２によって第
１マウントヘッド３を下降させてマウントステージ７上
の半導体チップ１とリードフレーム２とに所定時間（例
えば、１〜２秒）、所定荷重（例えば、４kgｆ/cm2程
度）を加える。
【００６３】続いて、第１マウントヘッド３が上昇し、
さらに、マウントステージ７が下降して各々元の位置
（例えば、各々のホームポジション）に戻る。この動作
の繰返しによってＬＯＣ構造の半導体集積回路装置にお
ける半導体チップ１とリードフレーム２との接続を行
う。
【００６４】次に、同一のチップマウンタによって、Ｃ
ＯＬ構造の半導体集積回路装置の半導体チップ１を接続
する場合について説明する。
【００６５】まず、リード部２ａであるタブに熱可塑性
テープ１４が貼り付けられたリードフレーム２を準備
し、さらに、半導体チップ１のボンディングを行う所定
箇所（例えば、ホームポジション）に第２ボンディング
手段であるＣＯＬ組み立て用の第２マウントヘッド４を
配置する。
【００６６】その後、移送ヘッド８のチップ保持部材８
ａにより、粘着シート１９で貼られたダイシング済の半
導体ウェハ６から真空吸着などによって半導体チップ１
をピックアップし、移送ヘッド８上でチップ保持部材８
ａを移動させることにより、半導体チップ１をマウント
ステージ７に搬送する。
【００６７】これにより、半導体チップ１はマウントス
テージ７上で支持される。
【００６８】続いて、マウントステージ７上に設置され
たチップ認識用カメラ９によって搬送後の半導体チップ
１のＸ，Ｙ，θの位置を読み取る。
【００６９】一方、リードフレーム２はフレーム搬送ガ
イド１０により、フレーム搬送方向１０ａに沿って第２
マウントヘッド４の下方のマウント位置に搬送され、そ
こで、前記マウント位置の上部に設置されたフレーム認
識用カメラ１１によって搬送後のリードフレーム２の
Ｘ，Ｙ，θの位置を読み取る。
【００７０】その後、半導体チップ１を支持した状態の
マウントステージ７をリードフレーム２と同じ高さまで
上昇させる。
【００７１】続いて、第２マウントヘッド４をマウント
ステージ７に支持された半導体チップ１上に移動させ
る。この時の第２マウントヘッド４の移動は、ＸＹテー
ブル５のＸテーブル５ａやＹテーブル５ｂの移動により
行う。
【００７２】さらに、第２マウントヘッド４をヘッド駆
動モータ１３によって下降させ、チップ保持部材８ａに
よって吸着保持された半導体チップ１をチップ保持部材
８ａごと第２マウントヘッド４が把持する。
【００７３】その後、予め読み取ったリードフレーム２
のＸ，Ｙ，θの位置と半導体チップ１のＸ，Ｙ，θの位
置との相関位置が一致するように制御しながら第２マウ
ントヘッド４を移動させる。この時の第２マウントヘッ
ド４の移動も、ＸＹテーブル５のＸテーブル５ａやＹテ
ーブル５ｂの移動により行う。
【００７４】一方、半導体チップ１が取り除かれたマウ
ントステージ７を下降させ、さらに、マウントステージ
７をリードフレーム２の下部に移動させた後、４００℃
程度に加熱した状態でリードフレーム２に接触するまで
再び上昇させる。
【００７５】さらに、半導体チップ１とリードフレーム
２との相対位置を一致させた後、リードフレーム２と半
導体チップ１とが接触する箇所までヘッド駆動モータ１
３によって第２マウントヘッド４を下降させる。
【００７６】その後、半導体チップ１とリードフレーム
２とに所定時間（例えば、１〜２秒）、所定荷重（例え
ば、４kgｆ/cm2程度）を加える。
【００７７】続いて、第２マウントヘッド４が上昇し、
さらに、マウントステージ７が下降して各々元の位置
（例えば、各々のホームポジション）に戻る。この動作
の繰返しによってＣＯＬ構造の半導体集積回路装置にお
ける半導体チップ１とリードフレーム２との接続を行
う。
【００７８】本実施例１のチップマウンタおよびそのチ
ップ接続方法によれば、以下のような作用効果が得られ
る。
【００７９】すなわち、半導体チップ１の回路形成面１
ａとリードフレーム２のリード部２ａとを対向させて接
続する第１ボンディング手段である第１マウントヘッド
３と、半導体チップ１の非回路形成面１ｂとリードフレ
ーム２のリード部２ａとを対向させて接続する第２ボン
ディング手段である第２マウントヘッド４とを有するチ
ップマウンタであることにより、半導体チップ１の非回
路形成面１ｂがリードフレーム２のリード部２ａと対向
して形成されたＣＯＬ構造の半導体集積回路装置、およ
び半導体チップ１の回路形成面１ａがリードフレーム２
のリード部２ａと対向して形成されたＬＯＣ構造の半導
体集積回路装置の両者とも、同一のチップマウンタによ
って半導体チップ１の接続を行うことができる。
【００８０】これにより、半導体集積回路装置がＣＯＬ
構造からＬＯＣ構造に、あるいはその反対に変わって
も、同一のチップマウンタによって組み立てることがで
きる。
【００８１】その結果、ＣＯＬ構造またはＬＯＣ構造専
用のチップマウンタの場合と比べて、安心して本実施例
１によるチップマウンタを導入することができる。
【００８２】また、同一のチップマウンタによってＣＯ
Ｌ構造およびＬＯＣ構造の両者とも組み立てることがで
きるため、ＣＯＬ構造またはＬＯＣ構造専用のチップマ
ウンタと比べて装置（チップマウンタ）に対しての投資
効率を向上させることができる。
【００８３】さらに、同一のチップマウンタによってＣ
ＯＬ構造およびＬＯＣ構造の両者とも組み立てることが
できるため、半導体集積回路装置の品種の切り換え（生
産変動など）に対しても素早く対応することができる。
【００８４】（実施例２）図６は本発明の他の実施例で
あるチップマウンタにおける第２ボンディング手段の構
造の一例を示す部分側面図である。
【００８５】なお、本実施例２によるチップマウンタは
ダイボンダとも呼ばれ、ＬＯＣ構造またはＣＯＬ構造の
半導体集積回路装置における半導体チップとリードフレ
ームとの接続を行うものであり、ＬＯＣ組み立て用の第
１ボンディング手段もしくはＣＯＬ組み立て用の第２ボ
ンディング手段のうちの何れか一方の手段を有し、前記
第１ボンディング手段と前記第２ボンディング手段とが
相互に交換可能とするものである。
【００８６】すなわち、前記第１ボンディング手段と前
記第２ボンディング手段とを交換することにより、同一
のチップマウンタによって、ＬＯＣ構造またはＣＯＬ構
造の半導体集積回路装置における半導体チップの接続を
行うものである。
【００８７】ここで、本実施例２においては、チップマ
ウンタに予めＬＯＣ組み立て用の前記第１ボンディング
手段が設けられている場合を説明する。
【００８８】図２，図４を用いて、本実施例２のチップ
マウンタの構成について説明すると、半導体チップ１の
回路形成面１ａとリードフレーム２のリード部２ａとを
対向させて接続する第１ボンディング手段であるＬＯＣ
組み立て用の第１マウントヘッド３と、第１マウントヘ
ッド３が移動可能かつ着脱式に取り付けられた移動台で
あるＸＹテーブル５とを有している。
【００８９】なお、本実施例２によるＸＹテーブル５
は、Ｘテーブル５ａとＹテーブル５ｂとからなり、Ｘテ
ーブル５ａをＸ方向（図１に示すフレーム搬送方向１０
ａと平行な方向）に移動させる駆動モータ５ｃと、Ｙテ
ーブル５ｂをＹ方向（前記Ｘ方向と直角をなす方向）に
移動させる駆動モータ５ｄとがそれぞれのテーブルに設
置されている。
【００９０】ここで、第１マウントヘッド３はボンディ
ングヘッドとも呼ばれることもある。
【００９１】また、本実施例２によるチップマウンタに
は、半導体ウェハ６上の半導体チップ１、すなわちダイ
シング後の半導体チップ１を半導体ウェハ６からマウン
トステージ７（第１ステージ）上に搬送するチップ搬送
手段である移送ヘッド８と、マウントステージ７上にお
ける半導体チップ１の位置を認識するチップ位置認識手
段であるチップ認識用カメラ９と、リードフレーム２の
搬送を案内するフレーム搬送ガイド１０（シュートまた
はフィードトラックなどとも呼ばれる）と、リードフレ
ーム２の位置を認識するフレーム位置認識手段であるフ
レーム認識用カメラ１１とが設置されている。
【００９２】さらに、第１ボンディング手段である第１
マウントヘッド３は、リードフレーム２のリード部２ａ
とマウントステージ７に支持された半導体チップ１とに
荷重を掛けて加熱するものである。
【００９３】続いて、本実施例２によるチップマウンタ
において、第１ボンディング手段と第２ボンディング手
段とを交換した場合のチップマウンタの構造を図５，図
６を用いて説明する。
【００９４】まず、前記チップマウンタの第１ボンディ
ング手段であるＬＯＣ組み立て用の第１マウントヘッド
３（図１参照）を取り外す。
【００９５】そこに、第２ボンディング手段を取り付け
る。なお、本実施例２による第２ボンディング手段は、
マウントステージ７に支持された半導体チップ１をリー
ドフレーム２のリード部２ａ上に搬送しかつ半導体チッ
プ１とリードフレーム２のリード部２ａとに荷重を掛け
て加熱する第２マウントヘッド４と、半導体チップ１お
よびリード部２ａを加熱する第２ステージであるヒート
ステージ１８とからなるものである。
【００９６】つまり、前記第１マウントヘッド３を取り
外した後に、第２ボンディング手段である第２マウント
ヘッド４とヒートステージ１８とを取り付けることによ
ってＣＯＬ組み立て用のチップマウンタとすることがで
きる。
【００９７】ここで、第２マウントヘッド４はボンディ
ングヘッドとも呼ばれることもある。
【００９８】なお、本実施例２によるチップマウンタの
その他の構造については、実施例１で説明したものと同
様であるため、その重複説明は省略する。
【００９９】次に、図２，図４，図５および図６を用い
て、本実施例２によるチップマウンタのチップ接続方法
について説明する。
【０１００】まず、図２に示す第１ボンディング手段で
ある第１マウントヘッド３が取り付けられた状態で、Ｌ
ＯＣ構造の半導体集積回路装置の半導体チップ１の接続
を行う。
【０１０１】この時の半導体チップ１の接続方法は、実
施例１で説明した第１ボンディング手段による接続方法
と全く同様であるため、その重複説明は省略する。
【０１０２】続いて、チップマウンタから第１マウント
ヘッド３を取り外し、第２マウントヘッド４を取り付け
る。すなわち、第１マウントヘッド３と第２マウントヘ
ッド４とを交換する。
【０１０３】さらに、半導体チップ１のボンディング箇
所にヒートステージ１８を取り付ける。
【０１０４】その後、移送ヘッド８のチップ保持部材８
ａにより、粘着シート１９で貼られたダイシング済の半
導体ウェハ６から真空吸着などによって半導体チップ１
をピックアップし、移送ヘッド８上でチップ保持部材８
ａを移動させることにより、半導体チップ１をマウント
ステージ７に搬送する。
【０１０５】これにより、半導体チップ１はマウントス
テージ７上で支持される。
【０１０６】続いて、マウントステージ７上に設置され
たチップ認識用カメラ９によって搬送後の半導体チップ
１のＸ，Ｙ，θの位置を読み取る。
【０１０７】一方、リードフレーム２はフレーム搬送ガ
イド１０によって第２マウントヘッド４の下方のマウン
ト位置に搬送され、そこで、前記マウント位置の上部に
設置されたフレーム認識用カメラ１１によって搬送後の
リードフレーム２のＸ，Ｙ，θの位置を読み取る。
【０１０８】その後、半導体チップ１を支持した状態の
マウントステージ７をリードフレーム２と同じ高さまで
上昇させる。
【０１０９】続いて、第２マウントヘッド４をマウント
ステージ７に支持された半導体チップ１上に移動させ
る。この時の第２マウントヘッド４の移動は、ＸＹテー
ブル５のＸテーブル５ａやＹテーブル５ｂの移動により
行う。
【０１１０】さらに、第２マウントヘッド４をヘッド駆
動モータ１３によって下降させ、チップ保持部材８ａに
よって吸着保持された半導体チップ１をチップ保持部材
８ａごと第２マウントヘッド４が把持する。
【０１１１】その後、予め読み取ったリードフレーム２
のＸ，Ｙ，θの位置と半導体チップ１のＸ，Ｙ，θの位
置との相関位置が一致するように制御しながら第２マウ
ントヘッド４を移動させる。この時の第２マウントヘッ
ド４の移動も、ＸＹテーブル５のＸテーブル５ａやＹテ
ーブル５ｂの移動により行う。
【０１１２】一方、半導体チップ１が取り除かれたマウ
ントステージ７を下降させ、停止させる。この時、ヒー
トステージ１８を４００℃程度に予め加熱しておく。
【０１１３】さらに、半導体チップ１とリードフレーム
２との相対位置を一致させた後、リードフレーム２と半
導体チップ１とが接触する箇所までヘッド駆動モータ１
３によって第２マウントヘッド４を下降させる。
【０１１４】その後、半導体チップ１とリードフレーム
２とに所定時間（例えば、１〜２秒）、所定荷重（例え
ば、４kgｆ/cm2程度）を加える。
【０１１５】これにより、図５に示すリードフレーム２
のタブであるリード部２ａ上の熱可塑性テープ１４を溶
かし、半導体チップ１をリード部２ａに接続する。
【０１１６】続いて、第２マウントヘッド４が上昇し、
元の位置（例えば、ホームポジション）に戻る。この動
作の繰返しによってＣＯＬ構造の半導体集積回路装置に
おける半導体チップ１とリードフレーム２との接続を行
う。
【０１１７】本実施例２のチップマウンタおよびそのチ
ップ接続方法によれば、以下のような作用効果が得られ
る。
【０１１８】すなわち、半導体チップ１の回路形成面１
ａとリードフレーム２のリード部２ａとを対向させて接
続する第１マウントヘッド３（第１ボンディング手
段）、もしくは半導体チップ１の非回路形成面１ｂとリ
ードフレーム２のリード部２ａとを対向させて接続する
第２マウントヘッド４およびヒートステージ１８（第２
ボンディング手段）のうちの何れか一方を有し、前記第
１ボンディング手段と前記第２ボンディング手段とが相
互に交換可能であることにより、半導体集積回路装置の
構造がＣＯＬからＬＯＣに、あるいはその反対に変わっ
ても同一のチップマウンタで組み立てることができる。
【０１１９】その結果、実施例１と同様に、ＣＯＬまた
はＬＯＣ専用のチップマウンタの場合と比べて、安心し
て本実施例２のチップマウンタを導入することができ
る。
【０１２０】なお、本実施例２のチップマウンタおよび
そのチップ接続方法によって得られるその他の作用効果
については、実施例１で説明したものと同様であるた
め、その重複説明は省略する。
【０１２１】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。
【０１２２】例えば、実施例２で説明した第１ボンディ
ング手段と第２ボンディング手段とを交換するチップマ
ウンタにおいては、ＬＯＣ組み立て用の第１ボンディン
グ手段からＣＯＬ組み立て用の第２ボンディング手段に
交換する場合を説明したが、前記チップマウンタはその
逆に交換する場合、すなわち、第２ボンディング手段か
ら第１ボンディング手段に交換するものであってもよ
い。
【０１２３】さらに、前記実施例２で説明した第１ボン
ディング手段と第２ボンディング手段とを交換するチッ
プマウンタにおいては、第２ボンディング手段が図６に
示す第２マウントヘッド４とヒートステージ１８とから
なる場合であったが、前記第２ボンディング手段は、第
２マウントヘッド４だけであってもよく、ヒートステー
ジ１８はなくてもよい。
【０１２４】この場合の半導体チップ１の接続方法は、
実施例１で説明した第２マウントヘッド４を用いる接続
方法と全く同様である。
【０１２５】したがって、その逆の場合、すなわち、実
施例１で説明した第１ボンディング手段と第２ボンディ
ング手段との両者を備えたチップマウンタにおいても、
第１ステージであるマウントステージ７と第２ステージ
であるヒートステージ１８との両者が予め設置されてい
てもよい。
【０１２６】このチップマウンタにおいては、第１ボン
ディング手段を使用する場合は、ボンディング時にマウ
ントステージ７を使用し、さらに、第２ボンディング手
段を使用する場合は、ボンディング時にヒートステージ
１８を使用することになる。
【０１２７】また、実施例１，２においては、半導体チ
ップ１とリードフレーム２のリード部２ａとを接続する
接続部材が熱可塑性テープ１４の場合について説明した
が、前記接続部材は、銀ペースト状フィルムあるいは銀
ペーストなどであってもよい。
【０１２８】なお、前記接続部材に銀ペーストを用いる
場合（ＣＯＬ構造の半導体集積回路装置を組み立てる場
合）は、銀ペーストを塗布するディスペンサ手段をチッ
プマウンタに予め設けておく。
【０１２９】これにより、予めリードフレーム２のリー
ド部２ａに銀ペーストを塗布しておき、その状態で半導
体チップ１とリードフレーム２とのボンディングを行
う。
【０１３０】その結果、リードフレーム２に熱可塑性テ
ープ１４を張り付けなくて済むことからリードフレーム
２の価格を低減できる。
【０１３１】さらに、予め第１ボンディング手段と第２
ボンディング手段とを備えたチップマウンタにおいて
も、また、第１ボンディング手段と第２ボンディング手
段とを交換するチップマウンタにおいても、前記接続部
材に銀ペーストを用いることにより、常温でのボンディ
ングが可能になるため、第２ステージであるヒートステ
ージ１８が必要なくなり、第１ステージであるマウント
ステージ７だけによって半導体チップ１とリードフレー
ム２との接続を行うことができる。
【０１３２】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１３３】（１）．半導体チップの回路形成面とリー
ドフレームのリード部とを対向させて接続する第１ボン
ディング手段と、半導体チップの非回路形成面とリード
フレームのリード部とを対向させて接続する第２ボンデ
ィング手段とを有することにより、ＬＯＣ構造およびＣ
ＯＬ構造の半導体集積回路装置の両者とも同一のチップ
マウンタによって半導体チップを接続することができ
る。これにより、半導体集積回路装置の構造がＣＯＬか
らＬＯＣに、あるいはその反対に変わっても、同一のチ
ップマウンタで組み立てることができるため、ＣＯＬま
たはＬＯＣ専用のチップマウンタの場合と比べて、安心
して本発明のチップマウンタを導入することができる。
【０１３４】（２）．半導体チップの回路形成面とリー
ドフレームのリード部とを対向させて接続する第１ボン
ディング手段もしくは半導体チップの非回路形成面とリ
ードフレームのリード部とを対向させて接続する第２ボ
ンディング手段のうちの何れか一方の手段を有し、第１
ボンディング手段と第２ボンディング手段とが相互に交
換可能であることにより、半導体集積回路装置の構造が
ＣＯＬからＬＯＣに、あるいはその反対に変わっても同
一のチップマウンタで組み立てることができる。
【０１３５】（３）．同一のチップマウンタによってＣ
ＯＬおよびＬＯＣ構造の両半導体集積回路装置とも組み
立てることができるため、ＣＯＬまたはＬＯＣ専用のチ
ップマウンタと比べて装置（チップマウンタ）に対して
の投資効率を向上させることができる。
【０１３６】（４）．同一のチップマウンタによってＣ
ＯＬおよびＬＯＣ構造の両半導体集積回路装置とも組み
立てることができるため、半導体集積回路装置の品種の
切り換え（生産変動など）に対しても素早く対応するこ
とができる。
【図面の簡単な説明】
【図１】本発明によるチップマウンタの構造の一実施例
を示す図であり、（ａ）は部分平面図、（ｂ）は部分側
面図である。
【図２】本発明のチップマウンタにおける第１ボンディ
ング手段の構造の一実施例を示す部分側面図である。
【図３】本発明のチップマウンタにおける第２ボンディ
ング手段の構造の一実施例を示す部分側面図である。
【図４】本発明のチップマウンタの第１ボンディング手
段によって製造されたＬＯＣ構造の半導体集積回路装置
の構造の一実施例を示す断面図である。
【図５】本発明のチップマウンタの第２ボンディング手
段によって製造されたＣＯＬ構造の半導体集積回路装置
の構造の一実施例を示す断面図である。
【図６】本発明の他の実施例であるチップマウンタにお
ける第２ボンディング手段の構造の一例を示す部分側面
図である。
【符号の説明】
１ 半導体チップ １ａ 回路形成面 １ｂ 非回路形成面 １ｃ 電極 ２ リードフレーム ２ａ リード部 ３ 第１マウントヘッド（第１ボンディング手段） ３ａ ヒートブロック部 ４ 第２マウントヘッド（第２ボンディング手段） ５ ＸＹテーブル（移動台） ５ａ Ｘテーブル ５ｂ Ｙテーブル ５ｃ 駆動モータ ５ｄ 駆動モータ ６ 半導体ウェハ ７ マウントステージ（第１ステージ） ８ 移送ヘッド（チップ搬送手段） ８ａ チップ保持部材 ９ チップ認識用カメラ（チップ位置認識手段） １０ フレーム搬送ガイド １０ａ フレーム搬送方向 １１ フレーム認識用カメラ（フレーム位置認識手段） １２ ヘッド駆動モータ １３ ヘッド駆動モータ １４ 熱可塑性テープ（接続部材） １５ Ａｕワイヤ １６ 樹脂 １７ バスバーリード １８ ヒートステージ（第２ステージ） １９ 粘着シート

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップとリードフレームとを接続
    するチップマウンタであって、 前記半導体チップの回路形成面と前記リードフレームの
    リード部とを接続する第１ボンディング手段と、 前記半導体チップの非回路形成面と前記リードフレーム
    のタブであるリード部とを接続する第２ボンディング手
    段とを有し、 前記第１ボンディング手段と前記第２ボンディング手段
    とが同一の移動台に設置されていることを特徴とするチ
    ップマウンタ。
  2. 【請求項２】 半導体チップとリードフレームとを接続
    するチップマウンタであって、前記半導体チップの回路
    形成面と前記リードフレームのリード部とを接続する第
    １ボンディング手段もしくは前記半導体チップの非回路
    形成面と前記リードフレームのタブであるリード部とを
    接続する第２ボンディング手段のうちの何れか一方の手
    段を有し、前記第１ボンディング手段と前記第２ボンデ
    ィング手段とが相互に交換可能であることを特徴とする
    チップマウンタ。
  3. 【請求項３】 請求項１または２記載のチップマウンタ
    であって、 半導体ウェハ上の半導体チップを第１ステージ上に搬送
    するチップ搬送手段と、 前記第１ステージ上における前記半導体チップの位置を
    認識するチップ位置認識手段と、 前記リードフレームの位置を認識するフレーム位置認識
    手段とを有していることを特徴とするチップマウンタ。
  4. 【請求項４】 請求項３記載のチップマウンタであっ
    て、前記第１ボンディング手段は、前記リードフレーム
    のリード部と前記第１ステージに支持された半導体チッ
    プとに荷重を掛けて加熱する第１マウントヘッドであ
    り、前記第２ボンディング手段は、前記第１ステージに
    支持された半導体チップを前記リードフレームのリード
    部上に搬送しかつ前記半導体チップと前記リードフレー
    ムのリード部とに荷重を掛けて加熱する第２マウントヘ
    ッドであることを特徴とするチップマウンタ。
  5. 【請求項５】 請求項３記載のチップマウンタであっ
    て、前記第１ボンディング手段は、前記リードフレーム
    のリード部と前記第１ステージに支持された半導体チッ
    プとに荷重を掛けて加熱する第１マウントヘッドであ
    り、前記第２ボンディング手段は、前記第１ステージに
    支持された半導体チップを前記リードフレームのリード
    部上に搬送しかつ前記半導体チップと前記リードフレー
    ムのリード部とに荷重を掛けて加熱する第２マウントヘ
    ッドと、前記半導体チップおよび前記リード部を加熱す
    る第２ステージとからなることを特徴とするチップマウ
    ンタ。
  6. 【請求項６】 半導体チップをリードフレームに接続す
    るチップ接続方法であって、 前記半導体チップの回路形成面と前記リードフレームの
    リード部とを接続する第１ボンディング手段もしくは前
    記半導体チップの非回路形成面と前記リードフレームの
    タブであるリード部とを接続する第２ボンディング手段
    のうちの何れか一方の手段によって前記半導体チップを
    前記リードフレームの前記リード部に接続し、 同一のチップマウンタ上において、前記第１ボンディン
    グ手段と前記第２ボンディング手段とを交換し、 前記第１もしくは前記第２ボンディング手段のうちの他
    方の手段によって前記半導体チップを前記リードフレー
    ムの前記リード部に接続することを特徴とするチップ接
    続方法。
JP21636895A 1995-08-24 1995-08-24 チップマウンタおよびチップ接続方法 Expired - Lifetime JP3479391B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21636895A JP3479391B2 (ja) 1995-08-24 1995-08-24 チップマウンタおよびチップ接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21636895A JP3479391B2 (ja) 1995-08-24 1995-08-24 チップマウンタおよびチップ接続方法

Publications (2)

Publication Number Publication Date
JPH0964073A JPH0964073A (ja) 1997-03-07
JP3479391B2 true JP3479391B2 (ja) 2003-12-15

Family

ID=16687487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21636895A Expired - Lifetime JP3479391B2 (ja) 1995-08-24 1995-08-24 チップマウンタおよびチップ接続方法

Country Status (1)

Country Link
JP (1) JP3479391B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924760B2 (ja) * 1996-02-20 1999-07-26 日本電気株式会社 ダイボンディング装置

Also Published As

Publication number Publication date
JPH0964073A (ja) 1997-03-07

Similar Documents

Publication Publication Date Title
KR100484088B1 (ko) 멀티 칩 패키지용 다이 어태치와 경화 인라인 장치
JPH10144705A (ja) 多重ボンディングシステムを有するダイボンディング装置
JP3011694B2 (ja) ダイボンディング装置
JP2003086758A (ja) 半導体装置の製造方法、製造装置、及び、半導体装置
JP3479391B2 (ja) チップマウンタおよびチップ接続方法
JP3857949B2 (ja) 電子部品実装装置
TWI753584B (zh) 半導體封裝多重夾片黏合裝置及同裝置製造的半導體封裝
KR100252317B1 (ko) 리드 프레임의 다이 본딩장치
JP2950821B1 (ja) ダイボンディング装置
JP3415283B2 (ja) バンプ形成装置、バンプ形成方法および半導体素子の製造方法
KR100914986B1 (ko) 칩 본딩 장비
KR100252316B1 (ko) 리드 프레임의 코팅장치
JPH08203962A (ja) チップ位置決め装置、チップステージおよびインナリードボンディング装置ならびに方法
JP2004274026A (ja) チップマウント方法および装置
JP2684465B2 (ja) 基板搬送位置決め装置
JPH0236556A (ja) ピングリッドアレイおよび半導体素子塔載方法
JP2001274179A (ja) チップマウンタおよび半導体装置の製造方法
JP3594502B2 (ja) 半導体パッケージの製造方法及びその装置
JPS6384130A (ja) ワイヤボンディング方法
JP2002261195A (ja) 半導体装置の形成方法及びボールマウント装置
JP2001284405A (ja) 半導体製造装置
JPH06216197A (ja) フリップチップボンディング装置
JP2005044870A (ja) ボンディング装置および半導体装置の実装方法
JP2001284406A (ja) 半導体製造装置
JP2001284407A (ja) 半導体製造装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term