JPH06216197A - フリップチップボンディング装置 - Google Patents

フリップチップボンディング装置

Info

Publication number
JPH06216197A
JPH06216197A JP50A JP749793A JPH06216197A JP H06216197 A JPH06216197 A JP H06216197A JP 50 A JP50 A JP 50A JP 749793 A JP749793 A JP 749793A JP H06216197 A JPH06216197 A JP H06216197A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding
circuit board
film carrier
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50A
Other languages
English (en)
Inventor
Koichiro Atsumi
幸一郎 渥美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP50A priority Critical patent/JPH06216197A/ja
Publication of JPH06216197A publication Critical patent/JPH06216197A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

(57)【要約】 【構成】このフリップチップボンディング装置は、半導
体チップ1がインナ−リ−ドボンディングされたフィル
ムキャリア12のインナ−リ−ド15を上記半導体チッ
プ1の近傍に位置する部位で切断し、これにより切断さ
れたインナ−リ−ドの切片15aを上記半導体チップ1
につけた状態で、この半導体チップ1を第2のボンディ
ングツ−ル28に保持し上記プリント基板5に対して加
圧し加熱することで上記インナ−リ−ドの切片15aと
上記プリント基板5の配線パタ−ン6を接合するもので
ある。 【効果】 プリント基板にボンディングする前に、イン
ナ−リ−ドを用いて半導体チップの電気テストをするこ
とができ、かつこの半導体チップを基板に高密度に実装
することができる効果がある。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体チップの電極
と基板の配線パタ−ンとを対向させ、この半導体チップ
を上記基板にフェ−スダウン式にボンディングするフリ
ップチップボンディング装置に関する。
【0002】
【従来の技術】複数個の半導体チップをプリント基板上
に高密度に実装することができるボンディング方法とし
て、フリップチップボンディング方法がある。
【0003】このフリップチップボンディング方法は、
まず、図6(a)に示すように、Al電極1a上にバン
プ2(突起電極)が形成された半導体チップ1を、上記
バンプ2が形成された面を下方に向けた状態でボンディ
ングツ−ル3の下面に吸着保持する(図中3aは吸引
孔)。
【0004】そして、上記半導体チップ1の各バンプ2
…を、プリント基板5の所定の各配線パタ−ン6…の上
方に対向位置決めする。上記各配線パタ−ン6…にはあ
らかじめハンダ材7等の接合材が供給されている。
【0005】ついで、図6(b)に示すように上記ボン
ディングツ−ル3を下降方向に駆動し、上記半導体チッ
プ1を上記プリント基板5に加圧すると共に、上記ボン
ディングツ−ル3の内部に設けられた加熱ヒ−タ8を作
動させ上記ハンダ材7を加熱する。このことで、上記ハ
ンダ材7は溶融し、バンプ2と上記プリント基板5の配
線パタ−ン6は接合される。
【0006】このフリップチップボンディング方法を用
いれば、上記半導体チップ1にこの半導体チップ1の外
側に突出する外部リ−ドを設ける必要がなく、また、接
合部は上記半導体チップ1の下側に隠れるので、1つの
半導体チップ1がプリント基板5上で占有する面積を小
さくすることができる。このことで、複数個の半導体チ
ップ1…を高密度に実装することができるのである。
【0007】
【発明が解決しようとする課題】上述のように、フリッ
プチップボンディング法においては、上記半導体チップ
に外部リ−ドを設けず、上記電極を直接プリント基板に
接続するようにしていた。
【0008】したがって、上記フリップチップボンディ
ングに用いる半導体チップ1の電気テスト(動作試験)
をする場合は、外部リ−ドがないため、この半導体チッ
プ1を上記プリント基板5に実装した後このプリント基
板5の配線パタ−ン6を利用して行わければならない。
そして、このような電気テストで不良と分かった半導体
チップ1は、上記プリント基板5からリペア(引き剥が
し)する必要がある。
【0009】しかし、実装される半導体チップ1…中に
不良のものが混入している確率は高く、この場合、すで
に多数個の半導体チップ1…が高密度にボンディングさ
れたプリント基板5から不良品である半導体チップ1だ
けを個別にリペアし、かつ、これに代わる新たな半導体
チップ1を実装し、再び電気テストを行うという作業を
行わなければならない。
【0010】このような作業は面倒であり作業能率が悪
い。このため、プリント基板5に実装する前に、半導体
チップ1の電気テストを行えるフリップチップボンディ
ング装置が望まれていた。
【0011】この発明は、このような事情に鑑みて成さ
れたもので、回路基板に搭載する前に半導体チップの電
気テストをすることができ、かつこの半導体チップを上
記回路基板に高密度に実装することができるフリップチ
ップボンディング装置を提供することを特徴とするもの
である。
【0012】
【課題を解決するための手段】この発明は、フィルム上
のインナ−リ−ドに半導体チップがボンディングされて
なるフィルムキャリアを保持し、上記インナ−リ−ドを
上記半導体チップの近傍に位置する部位で切断する切断
機構と、この切断機構によって切断されたインナ−リ−
ドの切片を上記半導体チップにつけた状態で、この半導
体チップをフィルムキャリアから取り出し、これをこの
半導体チップが実装される回路基板に搬送する搬送機構
と、上記半導体チップの上記インナ−リ−ドの切片の付
いた面を上記回路基板に対向させ、上記インナ−リ−ド
切片を上記回路基板の配線パタ−ンと接合することで、
上記半導体チップを上記回路基板にフリップチップボン
ディングするボンディング機構とを具備したことを特徴
とする。
【0013】
【作用】このような構成によれば、フィルムキャリアに
一旦インナ−リ−ドボンディングされ、このフィルムキ
ャリアのインナ−リ−ドを用いて電気テストがされた半
導体チップを、上記インナ−リ−ドの切片をつけた状態
でこのフィルムキャリアから接離し、上記インナ−リ−
ドの切片と回路基板の配線パタ−ンとを接合すること
で、この半導体チップを上記回路基板にフリップチップ
ボンディングすることができる。
【0014】
【実施例】以下、この発明の一実施例を図面を参照して
説明する。なお、従来例と同一の構成要素には同一符号
を付してその説明は省略する。
【0015】図1に10で示すのは、この発明(後述す
るフリップチップボンディング装置21)を利用する半
導体製造装置である。この半導体製造装置10は、TA
B(Tape Automated Bonnding )の技術を利用するもの
である。
【0016】図中11は、フィルムキャリア供給装置で
ある。このフィルムキャリア供給装置11は、未だ半導
体チップ1が搭載されていない状態のフィルムキャリア
12を巻回収納する供給リ−ル13を有する。このフィ
ルムキャリア供給装置11は、この供給リ−ル13から
上記フィルムキャリア12を繰出してインナ−リ−ドボ
ンディング装置14に送出する。
【0017】上記インナ−リ−ドボンディング装置14
は、所定の高さで上記フィルムキャリア12を走行させ
る。そして、このフィルムキャリア12のインナ−リ−
ド15(図2(a)に示す)を第1のボンディングツ−
ル16の下方のボンディング位置Aに停止させる。そし
て、このインナ−リ−ドボンディング装置14は第1の
ボンディングツ−ル16を下降駆動し、その下面に保持
した半導体チップ1を上記フィルムキャリア12のイン
ナ−リ−ド15にボンディングする。
【0018】図2に半導体チップ1がインナ−リ−ドボ
ンディングされた状態のフィルムキャリア12を示す。
上記インナ−リ−ドボンディング装置14は、このよう
なフィルムキャリア12を電気検査装置18に送出す
る。
【0019】上記フィルムキャリア12の上記インナ−
リ−ド15の基端部側は、図2(b)に示すようなテス
トパッド19に形成されている。上記電気検査装置18
は、上記テストパッド19に図示しないプロ−ブを当接
させ、この半導体チップ1の電気テスト(電気試験)を
行う。電気テストを終えた半導体チップ1は順次この発
明のフリップチップボンディング装置21に送出され
る。
【0020】このフリップチップボンディング装置21
は、上記フィルムキャリア12の送り方向と同方向に並
設された切断部22(切断機構)、部品撮像部23、ボ
ンディング部24(ボンディング機構)とからなる。こ
のフリップチップボンディング装置12の上部には、上
記切断部22、部品撮像部23、ボンディング部24と
に跨がるガイドレ−ル25が設けられている。
【0021】上記ガイドレ−ル25には、このガイドレ
−ル25に沿って位置決めスライド駆動されるスライダ
27が設けられている。そして、このスライダ27には
第2のボンディングツ−ル28が上下方向に移動自在に
設けられている。
【0022】この第2のボンディングツ−ル28は、図
3(a)に示すように、上記半導体チップ1の形状と略
同じ形状の断面を有するように構成され、さらに下端面
は平坦に形成されている。そして、この第2のボンディ
ングツ−ル28内には、上記下端面に吸着力を発生させ
る吸引孔28aが開口している。さらに、この第2のボ
ンディングツ−ル28の下端部内には、下端面に吸着し
た半導体チップ1を加熱するための加熱ヒ−タ29が設
けられている。
【0023】この第2のボンディングツ−ル28は、上
記ガイドレ−ル25に沿って駆動され、まず、図1に示
すように、上記切断部22に位置決めされる。この切断
部22は、検査を終えた半導体チップ1を保持したフィ
ルムキャリア12を走行させ、所定の切断位置Bに停止
させる。
【0024】この切断位置Bの下側には、ダイ30が配
置されている。また、このダイ30と上記フィルムキャ
リア12を挟んで対向する上方には、上記ダイ30と対
応する金型31が設けられている。
【0025】このダイ30および金型31の組み合わせ
は、図3に示すように、上記フィルムキャリア12のイ
ンナ−リ−ド15を上記半導体チップ1の近傍で切断す
ることができるように構成されている。
【0026】上記打ち抜き位置Bの上方に位置決めされ
た第2のボンディングツ−ル28は、図3(a)に示す
ように、下降駆動され上記金型31の内側に挿入され
る。ついで、図3(b)に示すように、上記ダイ30お
よび金型31はそれぞれフィルムキャリア12に当接す
る方向に駆動され、これと共に、上記第2のボンディン
グツ−ル28は図示しない真空装置を作動させて上記吸
引孔28aに吸着力を発生させながら下降駆動され、上
記半導体チップ1の上面に下端面を当接させる。
【0027】ついで、上記金型31およびダイ30は上
記インナ−リ−ド15を上記半導体チップ1の近傍で切
断し、図3(c)で示すように、バンプ2の下部に付け
られたインナ−リ−ド切片15aを上記半導体チップ1
と共にこのフィルムキャリアから切り離す。
【0028】上記インナ−リ−ド切片15aの大きさ
(長さ)は、上記金型31と半導体チップ1の隙間の量
によって定まるものである。高密度実装のためには、上
記インナ−リ−ド切片15aの長さはできるだけ短い方
が好ましい。
【0029】このように打ち抜かれた半導体チップ1
は、上記第2のボンディングツ−ル28の下面に吸着保
持され、この第2のボンディングツ−ル28が上昇駆動
されることで上記フィルムキャリア12から上方に取り
出される。
【0030】ついで、上記第2のボンディングツ−ル2
8は、上記ガイドレ−ル25に沿って図1に矢印(イ)
で示すようにスライド駆動され、部品撮像部23に位置
決めされる。この部品撮像部23には、上記第2のボン
ディングツ−ル28に吸着保持された半導体チップ1を
撮像可能なる撮像カメラ32が配置され、上記半導体チ
ップ1の姿勢および位置を認識する。
【0031】このとき、上記半導体チップ1の姿勢が、
プリント基板5に実装する姿勢と異なるときには、上記
第2のボンディングツ−ル28を垂直軸線回りに回転さ
せること等により上記半導体チップ1の姿勢を補正す
る。
【0032】この部品撮像部23で、姿勢を補正されか
つその位置が認識された半導体チップ1は、矢印(ロ)
に示す方向に駆動され、上記ボンディング部24に位置
決めされる。このボンディング部24には、XY(θ)
テ−ブル33が設けられ、このXY(θ)テ−ブル33
の上面には、上述したプリント基板5が載置されてい
る。
【0033】このプリント基板5には、図4(a)に示
すように、上記半導体チップの各バンプに対応する配線
パタ−ン6が形成されていて、各配線パタ−ン6上に
は、あらかじめ接合材としてのハンダペ−スト7が供給
されている。
【0034】図4(a)に示すように、上記プリント基
板5は、上記XYテ−ブル33により、XY方向に位置
決め駆動され、上記位置認識部23で認識した上記半導
体チップ1の位置に基づいて、上記プリント基板5の上
記半導体チップ1が実装される配線パタ−ン6…と上記
半導体チップ1とを対向位置決めする。
【0035】ついで、上記第2のボンディングツ−ル2
8は下降駆動され、上記半導体チップ1のバンプ2の下
面につけられたインナ−リ−ド切片15aと、上記プリ
ント基板5の配線パタ−ン6に供給されたハンダ材7と
を当接させると共に、上記加熱ヒ−タ29を作動させて
上記半導体チップ1を上記プリント基板5に押し付け
る。
【0036】このことで、上記ハンダ材7が溶融して上
記インナ−リ−ド切片15aと配線パタ−ン6とはハン
ダ材7を介して接合され、上記半導体チップ1は上記プ
リント基板5上に実装(フリップチップボンディング)
される。
【0037】上記半導体製造装置10は、上記一つの半
導体チップ1が上記プリント基板5に実装される毎に、
上記フィルムキャリア10を1チップピッチずつ間欠的
に送り駆動する。
【0038】そして、上記フリップチップボンディング
装置21は、上記フィルムキャリア12が1ピッチ送ら
れる毎に、インナ−リ−ド15の切断、インナ−リ−ド
切片15aの付いた半導体チップ1の位置認識および姿
勢補正、この半導体チップ1のプリント基板5への実装
の各動作を行い、上記半導体チップ1を上記プリント基
板5の所定の部位にフリップチップボンディングする。
このことで、複数個の半導体チップ1…が、上記プリン
ト基板5に高密度に実装される。
【0039】このような構成によれば、フリップボンデ
ィング法により半導体チップ1をプリント基板5に高密
度に実装する場合でも、半導体チップ1の電気テストを
この半導体チップ1をプリント基板5に実装する前に上
記インナ−リ−ド15を用いて行うことができる。
【0040】このことにより、不良の半導体チップ1が
ボンディングされることがなくなるから、高密度実装基
板を歩留まり良く製造することができると共に、従来例
のようにプリント基板5から実装した半導体チップ1を
リペアするという工程がなくなるので生産能率も向上す
る。なお、この発明は上記一実施例に限定されるもので
はなく、発明の要旨を変更しない範囲で種々変形可能で
ある。
【0041】例えば、上記一実施例では、図1に示す上
記インナ−リ−ドボンディング装置14は第1のボンデ
ィングツ−ル16に半導体チップ1を保持し、上記半導
体チップ1を上記フィルムキャリア12のインナ−リ−
ド15にフェ−スダウン方式でボンディングするように
していたが、これに限定されるものではない。
【0042】すなわち、上記フィルムキャリアの下側に
配置されたボンディングステ−ジ上に上記半導体チップ
1を載置し、上記第1のボンディングツ−ル16でイン
ナ−リ−ド15を上記半導体チップ1のバンプ2に押し
付けるようにしてもよい。
【0043】ただし、この場合、図2(a)に示す状態
とは異なり、半導体チップ1はバンプ2の形成された面
が上方に向いた状態で上記フィルムキャリア12にイン
ナ−リ−ドボンディングされてしまい、上記プリント基
板5に実装する場合の方向と反対向きになている。
【0044】したがって、この場合には、上記インナ−
リ−ド15の切断前に上記フィルムキャリア12を裏返
す手段か、あるいは切断後に上記フィルムキャリアから
取り出された半導体チップ1を裏返す手段を付加するよ
うにすれば良い。
【0045】また、上記一実施例では、第2のボンディ
ングツ−ル28に吸引孔28aを設けて、この第2のボ
ンディングツ−ル28により、上記半導体チップ1の搬
送を行っていたが、これに限定されるものではない。
【0046】すなわち、上記半導体チップ1を搬送する
搬送機構として、上記ガイドレ−ル25に吸着ノズルを
取り付け、この吸着ノズルで半導体チップ1をプリント
基板5の所定の部位に搬送し装着した後、第2のボンデ
ィングツ−ル28でこの半導体チップ1を加熱加圧する
ようにしても良い。
【0047】また、上述のように吸着ノズルを用いる場
合には、上記半導体チップ1を一つずつ加熱加圧するの
ではなく、あらかじめ上記プリント基板5上にボンディ
ングするすべての半導体チップ1…を装着した後、一つ
のボンディングツ−ルですべての半導体チップ1…を順
次一括的に加熱加圧してボンディングするようにしても
良い。
【0048】あるいは、半導体チップ1を基板5の装着
した後、加熱炉(リフロ−ハンダ炉)に挿入し、すべて
の半導体チップ1を一括的にハンダ付け(リフロ−ハン
ダ付け)するようにしても良い。こ場合には、上記ハン
ダ材7をペ−スト状のものにしておいて、リフロ−ハン
ダ付けをするようにする。
【0049】また、上記一実施例に示した半導体製造装
置10は、上記フリップチップボンディング装置21に
インナ−リ−ドボンディング装置14および電気検査装
置18が取り付けられているが、これに限定されるもの
ではない。
【0050】すなわち、図2(a)に示すようなすでに
上記半導体チップ1がインナ−リ−ドボンディングされ
ているフィルムキャリア12を用いるようにすれば、図
5(a)に示すように、インナ−リ−ドボンディング装
置14がなくても良い。
【0051】さらに、すでに半導体チップ1の電気テス
トを終えたフィルムキャリア12を用いるようにすれ
ば、図5(b)に示すように、インナ−リ−ドボンディ
ング装置14および電気検査装置18がなくても良い。
【0052】一方、上記一実施例では部品撮像部23に
おいて、上記半導体チップ1を回転させることによりこ
の半導体チップ1の姿勢を補正していたが、これの代わ
りに、上記ボンディング部24に設けられたXYθテ−
ブル33でプリント基板5を回転させるようにしても良
い。
【0053】
【発明の効果】以上のべたように、この発明のフリップ
チップボンディング装置は、フィルム上のインナ−リ−
ドに半導体チップがボンディングされてなるフィルムキ
ャリアを保持し、上記インナ−リ−ドを上記半導体チッ
プの近傍に位置する部位で切断する切断機構と、この切
断機構によって切断されたインナ−リ−ドの切片を上記
半導体チップにつけた状態で、この半導体チップをフィ
ルムキャリアから取り出し、これをこの半導体チップが
実装される回路基板に搬送する搬送機構と、上記半導体
チップの上記インナ−リ−ドの切片の付いた面を上記回
路基板に対向させ、上記インナ−リ−ド切片を上記回路
基板の配線パタ−ンと接合することで、上記半導体チッ
プを上記回路基板にフリップチップボンディングするボ
ンディング機構とを具備したものである。
【0054】このような構成によれば、半導体チップの
電気テストを回路基板にボンディングする前に行うこと
ができ、かつこの半導体チップを回路基板に高密度に実
装することができる効果がある。
【図面の簡単な説明】
【図1】この発明の一実施例を示す概略構成図。
【図2】同じく、(a)は、半導体チップが搭載された
フィルムキャリアを示す一部断面を有する側面図、
(b)はフィルムキャリアのインナ−リ−ドの基端部に
形成されたテストパッドを示す平面図。
【図3】(a)〜(c)は、同じく、工程をインナ−リ
−ドの切断工程を示す工程図。
【図4】(a)、(b)は、同じくフリップチップボン
ディングを示す工程図。
【図5】(a)、(b)は、他の実施例を示す概略構成
図。
【図6】(a)、(b)は、従来例を示す工程図。
【符号の説明】
1…半導体チップ、5…プリント基板(回路基板)、1
2…フィルムキャリア、15…インナ−リ−ド、15a
…インナ−リ−ド切片、22…切断部(切断機構)、2
4…ボンディング部(ボンディング機構)。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 フィルム上のインナ−リ−ドに半導体チ
    ップがボンディングされてなるフィルムキャリアを保持
    し、上記インナ−リ−ドを上記半導体チップの近傍に位
    置する部位で切断する切断機構と、 この切断機構によって切断されたインナ−リ−ドの切片
    を上記半導体チップにつけた状態で、この半導体チップ
    をフィルムキャリアから取り出し、これをこの半導体チ
    ップが実装される回路基板に搬送する搬送機構と、 上記半導体チップの上記インナ−リ−ドの切片の付いた
    面を上記回路基板に対向させ、上記インナ−リ−ド切片
    を上記回路基板の配線パタ−ンと接合することで、上記
    半導体チップを上記回路基板にフリップチップボンディ
    ングするボンディング機構とを具備したことを特徴とす
    るフリップチップボンディング装置。
JP50A 1993-01-20 1993-01-20 フリップチップボンディング装置 Pending JPH06216197A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50A JPH06216197A (ja) 1993-01-20 1993-01-20 フリップチップボンディング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50A JPH06216197A (ja) 1993-01-20 1993-01-20 フリップチップボンディング装置

Publications (1)

Publication Number Publication Date
JPH06216197A true JPH06216197A (ja) 1994-08-05

Family

ID=11667417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50A Pending JPH06216197A (ja) 1993-01-20 1993-01-20 フリップチップボンディング装置

Country Status (1)

Country Link
JP (1) JPH06216197A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102216B1 (en) * 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
KR101419642B1 (ko) * 2013-01-30 2014-07-15 앰코 테크놀로지 코리아 주식회사 반도체 다이 본딩 장치 및 이를 이용한 반도체 다이 본딩 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102216B1 (en) * 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
KR101419642B1 (ko) * 2013-01-30 2014-07-15 앰코 테크놀로지 코리아 주식회사 반도체 다이 본딩 장치 및 이를 이용한 반도체 다이 본딩 방법

Similar Documents

Publication Publication Date Title
JPS6332941A (ja) 電子回路用多層配線構造体、その形成方法およびそのための配線テープ
KR101053091B1 (ko) 실장기판의 제조방법
KR100919931B1 (ko) 레이저 솔더링 장치 및 방법과 이를 이용한 전력용 반도체모듈의 제조방법
KR20080036557A (ko) 전자 부품 실장 방법
JP4780858B2 (ja) 半導体装置の製造方法
JPH06216197A (ja) フリップチップボンディング装置
JP3728918B2 (ja) 基板、基板の製造方法及び突起製造装置
JPH0793305B2 (ja) バンプ形成方法およびバンプ形成装置
JPH06310563A (ja) 半導体装置および半導体装置の製造方法
JPH0964521A (ja) 半田供給装置及び半田供給方法
KR100283744B1 (ko) 집적회로실장방법
JP2019029647A (ja) 柱状部材搭載装置及び柱状部材搭載方法
JPH0737890A (ja) 半田ボール接合装置およびその接合方法
JP2000022031A (ja) 導電性ボールの実装方法
JP2000353717A (ja) 半導体装置の製造方法及び半導体製造装置
JP2001351938A (ja) 半導体装置の製造方法および半導体製造装置
JP2553810B2 (ja) ボンディング装置
JP3253761B2 (ja) アウタリ−ドボンディング装置および方法
JPH06310569A (ja) 半導体素子のフェースダウンボンディング法
JPH06216191A (ja) フリップチップボンディング方法
JP2621881B2 (ja) バンプ形成方法
JP3367513B2 (ja) 電子部品
JPH1074767A (ja) 微細ボールバンプ形成方法及び装置
JPH05347473A (ja) 配線基板
JP2002261195A (ja) 半導体装置の形成方法及びボールマウント装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050111

A521 Written amendment

Effective date: 20050314

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050524

A61 First payment of annual fees (during grant procedure)

Effective date: 20050616

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees