KR101053091B1 - 실장기판의 제조방법 - Google Patents

실장기판의 제조방법 Download PDF

Info

Publication number
KR101053091B1
KR101053091B1 KR1020040042135A KR20040042135A KR101053091B1 KR 101053091 B1 KR101053091 B1 KR 101053091B1 KR 1020040042135 A KR1020040042135 A KR 1020040042135A KR 20040042135 A KR20040042135 A KR 20040042135A KR 101053091 B1 KR101053091 B1 KR 101053091B1
Authority
KR
South Korea
Prior art keywords
electronic component
solder
mounting
substrate
flux
Prior art date
Application number
KR1020040042135A
Other languages
English (en)
Other versions
KR20040105625A (ko
Inventor
유우수케 야마모토
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20040105625A publication Critical patent/KR20040105625A/ko
Application granted granted Critical
Publication of KR101053091B1 publication Critical patent/KR101053091B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

적층구조를 저비용으로 광범위하게 적용할 수 있는 실장기판 제조방법을 제공하는 것을 목적으로 한다. 그 해결방법으로서, 하면에 땜납범프가 형성된 제 1 전자부품(11) 및 제 2 전자부품(12)을 기판(3)에 복수단으로 적층하여 실장하여 이루어진 실장기판을 제조하는 실장기판 제조방법에 있어서, 땜납공급후의 기판(3)에 제 1 전자부품(11)을 탑재한 후, 제 1 전자부품(11)의 상면에 형성된 전극(17)에 제 2 전자부품(12)의 땜납 범프(18)를 탑재하고, 이 후 리플로우 공정에서 기판(3)을 가열하여 제 1 전자부품(11)을 기판(3)에 땜납 접합하는 동시에 제 2 전자부품(12)을 제 1 전자부품(11)에 땜납접합한다. 이것에 의해, 적층구조를 저비용으로 광범위한 전자부품의 종류에 대하여 적용할 수 있다.
실장기판, 전자부품, 땜납

Description

실장기판의 제조방법{METHOD OF MANUFACTURING MOUNTING BOARDS}
도 1은 본 발명의 일실시예의 실장기판 제조 라인의 구성도.
도 2는 본 발명의 일실시예의 전자부품 실장장치의 평면도.
도 3은 본 발명의 일실시예의 실장기판에 실장되는 전자부품의 구조설명도.
도 4는 본 발명의 일실시예의 실장기판에 실장되는 전자부품의 구조설명도.
도 5는 본 발명의 일실시예의 실장기판의 제조방법의 공정설명도.
도 6은 본 발명의 일실시예의 실장기판의 제조방법의 공정설명도.
본 발명은 전자부품을 기판에 복수단으로 적층하여 실장하여 이루어진 실장기판을 제조하는 방법에 관한 것이다.
휴대전화나 비디오 카메라 등의 전자기기는 최근 급속하게 소형화·고기능화되어, 이러한 전자기기의 전자회로를 구성하는 실장기판에는 보다 고밀도 실장이 요구되고 있다. 이 실장 정밀도의 고정밀도화에 대응하기 위하여, 전자부품을 상하방향으로 적층한 구조의 반도체 패키지가 이용되고 있다(예를 들면, 일본 특개 2002-217359호 공보 참조).
이러한 적층구조의 반도체 패키지를 채용함으로써, 기판 사이즈를 증대시키지 않고 고기능의 실장기판을 제조하는 것이 가능하게 되었다.
그러나, 상술한 선행기술에 개시된 반도체 패키지는 다수의 전자부품을 조합하여 제조되는 것으로, 이러한 반도체 소자의 개발과정동안 적층상태에서의 기능검사 등 복잡한 단계를 필요로 하기 때문에, 단독의 전자부품으로서의 반도체 장치의 개발에 상당히 장기간을 요하고 있었다. 이 때문에, 적층구조의 반도체 패키지의 대상이 되는 전자부품의 종류는 한정되어, 적층구조를 저비용으로 광범위하게 적용하는 것이 어려웠다.
이러한 사정을 감안하여, 본 발명은 적층구조를 저비용으로 광범위하게 적용할 수 있는 실장기판 제조방법을 제공할 수 있다.
본 발명에 따른 실장기판 제조방법은 하면에 땜납 범프가 형성된 전자부품을 기판에 복수단으로 적층하여 실장하여 이루어진 실장기판을 제조하는 방법으로서, 상기 기판의 전극에 땜납을 공급하는 땜납 공급공정과, 상기 기판의 위치를 인식하는 제 1 인식공정과, 땜납 공급후의 상기 기판에 제 1 단의 전자부품을 상기 제 1 인식공정의 인식결과에 기초하여 위치결정하여 상기 땜납 범프를 상기 전극상에 착지시켜 탑재하는 제 1 탑재공정과, 상기 제 1 단의 전자부품의 위치를 인식하는 제 2 인식공정과, 상기 제 1 단의 전자부품에 제 2 단의 전자부품을 상기 제 2 인식공정의 인식결과에 기초하여 위치결정하여 제 2 단의 전자부품의 땜납 범프를 제 1 단의 전자부품의 상면에 형성된 접속용 전극상에 착지시켜 탑재하는 제 2 탑재 공정과, 제 1 단 및 제 2 단의 전자부품이 탑재된 기판을 가열함으로써 제 1 단의 전자부품을 상기 기판에 땜납 접합하는 동시에 제 2 단의 전자부품을 제 1 단의 전자부품에 땜납 접합하는 리플로우 공정을 포함한다.
본 발명에 따르면, 땜납 공급후의 기판에 제 1 단의 전자부품을 탑재한 후에 제 1 단의 전자부품에 제 2 단의 전자부품을 탑재하고, 제 1 단의 전자부품과 제 2 단의 전자부품이 탑재된 기판을 가열함으로써, 제 1 단의 전자부품을 기판에 땜납 접합하고 또한 제 2 단의 전자부품을 제 1 단의 전자부품에 땜납 접합하여 이들의 적층부품의 실장을 단일 실장과정으로 완료할 수 있어, 적층구조를 저비용으로 광범위하게 적용할 수 있다.
다음으로, 본 발명의 실시예를 도면을 참조하여 설명한다. 도 1은 본 발명의 일실시예의 실장기판 제조 라인의 구성도, 도 2는 본 발명의 일실시예의 전자부품 실장장치의 평면도, 도 3 및 4는 본 발명의 일실시예의 실장기판에 실장되는 전자부품의 구조설명도, 도 5 및 6은 본 발명의 일실시예의 실장기판의 제조방법의 공정설명도이다.
먼저, 도 1을 참조하여 실장기판 제조 라인에 대하여 설명한다. 도 1에서, 실장기판 제조라인은 스크린 인쇄기 M1, 전자부품 실장기 M2, 리플로우 장치 M3를 직렬로 접속하여 구성된다. 스크린 인쇄기 M1은 기판에 전자부품 접합용 크림 땜납을 인쇄한다. 전자부품 실장기 M2는 크림 땜납이 인쇄된 기판에 전자부품을 탑재한다. 리플로우 장치 M3는 전자부품이 탑재된 기판을 가열함으로써 크림 땜납중의 땜 납 성분을 용융시켜 전자부품을 기판에 땜납 접합한다.
다음으로, 도 2를 참조하여 전자부품 실장기 M2의 구조를 설명한다. 도 2에서, 베이스(1)의 중앙부에는 반송로(2)가 X 방향으로 배열되어 있다. 반송로(2)는 전자부품이 실장되는 기판(3)을 반송하고, 전자부품 실장 위치에서 기판(3)을 위치결정한다. 반송로(2)의 전방측에는 제 1 부품공급부(4A) 및 제 2 부품공급부(4B)가 X 방향으로 병렬로 배설되어 있고, 제 1 부품공급부(4A) 및 제 2 부품공급부(4B)에 구비된 부품 트레이에는 각각 제 1 전자부품(11) 혹은 제 2 전자부품(12)이 유지되어 있다. 반송로(2)의 후방측에는 제 3 부품공급부(4C)가 배설되어 있고, 제 3 부품공급부(4C)에 배열된 테이프 피더(5)는 제 3 전자부품(13)(도 5 참조)을 유지한 테이프를 피치 전진하여 이하에 설명하는 이송 헤드의 픽업 위치로 공급한다.
베이스(1)의 X 방향의 양단부에는 2개의 Y축 테이블(6A 및 6B)이 배설되어 있고, Y축 테이블(6A 및 6B)에는 X축 테이블(7A 및 7B)이 가설되어 있다. X축 테이블(7A 및 7B)에는 각각 이송 헤드(8A 또는 8B)가 장착되어 있다. 이송 헤드(8A 및 8B)는 다수의 단위 이송 헤드를 구비한 다연형의 이송 헤드이며, 기판 인식 카메라(9)와 일체로 이동한다.
X축 테이블(7A) 및 Y축 테이블(6A)을 구동함으로써 이송 헤드(8A)는 XY 방향으로 이동하여, 제 1 부품공급부(4A)에서 제 1 전자부품(11)을, 그리고 제 2 부품공급부(4B)에서 제 2 전자부품(12)을 각 단위 이송 헤드의 흡착 노즐로 취출하여 반송로(2)상에 위치결정된 기판(3)에 탑재한다. 또한, X축 테이블(7B) 및 Y축 테이블(6B)을 구동함으로써 이송 헤드(8B)는 동일하게 XY 방향으로 이동하여, 제 3 부 품공급부(4C)에서 제 3 전자부품(13)을 각 단위 이송 헤드의 흡착 노즐로 취출하여 반송로(2)상에 위치결정된 기판(3)에 탑재한다.
반송로(2)와 제 1 및 제 2 부품공급부(4A 및 4B)의 사이에는 라인 카메라(10), 노즐 스토커(14), 및 플럭스 전사 테이블(15)이 배설되어 있고, 반송로(2)와 제 3 부품공급부(4C)의 사이에는 라인 카메라(10)와 노즐 스토커(14)가 배설되어 있다. 각각의 부품 공급부에서 전자부품을 픽업한 이송 헤드(8A 또는 8B)가 기판(2)으로 이동하는 도중에, 이송 헤드(8A 또는 8B)가 라인 카메라(10)의 상방을 통과함으로써 이송 헤드(8A 또는 8B)에 유지된 상태의 전자부품을 인식한다.
노즐 스토커(14)는 기판(3)에 탑재되는 전자부품의 종류에 따른 흡착 노즐을 다수 종류 수납하고, 이송 헤드(8A 또는 8B)가 노즐 스토커(14)에 액세스함으로써 탑재 대상이 되는 전자부품에 따른 흡착 노즐을 선택하여 장착할 수 있도록 되어 있다. 플럭스 전사 테이블(15)은 땜납 접합에 사용되는 플럭스를 테이블상에 박막 형태로 공급한다. 전자부품을 유지한 이송 헤드를 플럭스 전사 테이블(15)에 대하여 승강시킴으로써, 전자부품의 하면에 형성된 땜납 범프에는 플럭스가 전사(轉寫)에 의해 공급된다.
다음으로, 도 3 및 4를 참조하여 제 1 전자부품(11) 및 제 2 전자부품(12)에 대하여 설명한다. 제 1 전자부품(11)은 반도체 소자를 수지봉지하여 형성된 패키지 부품으로, 도 3에 나타낸 것과 같이 하면(11a)에는 기판(3)과의 접속용 땜납 범프(16)가 형성되어 있고, 또한 상면(11b)에는 제 1 전자부품(11)에 적층하여 실장되는 전자부품과의 접속용 전극(17)이 형성되어 있다. 제 2 전자부품(12)도 마찬가지로 반도체 소자를 수지봉지하여 형성된 패키지 부품으로, 도 4에 나타낸 것과 같이, 하면(12a)에는 제 1 전자부품(11)과의 접속용 땜납 범프(18)가 제 1 전자부품(12)의 전극(17)과 같은 배열로 형성되어 있다.
다음으로, 기판(3)에 전자부품을 실장하여 실장기판을 제조하는 실장기판 제조방법에 대하여 설명한다. 여기서는, 하면에 땜납 범프가 형성된 제 1 전자부품(11)과, 제 2 전자부품(12)을 기판(3)에 복수단으로 적층하여 실장함으로써 실장기판을 제조한다.
도 5a에서, 기판(3)의 상면에는 전극(3a 및 3b)이 형성되어 있다. 전극(3a)은 제 1 전자부품(11)의 범프(16)의 배열과 같은 배열로 되어 있고, 전극(3b)은 제 3 전자부품(13)의 리드(13a)의 배열과 같은 배열로 형성되어 있다. 기판(3)은 먼저 도 1에 도시한 스크린 인쇄기 M1로 반입되고, 여기서 도 5b에 나타낸 것과 같이 기판(3)의 전극(3a 및 3b)에 스크린 인쇄에 의한 크림 땜납(19)을 인쇄하여 공급한다(땜납 공급 공정). 다음으로, 땜납 공급후의 기판(3)은 전자부품 실장기 M2로 반입되고, 반송로(2)상의 실장위치에 위치결정된다. 그리고, 이송 헤드(8A)(또는 8B)를 기판(3) 위로 이동시켜, 기판인식 카메라(9)로 기판(3)을 촬상함으로써 기판(3)의 위치를 인식한다(제 1 인식공정).
다음으로, 이송 헤드(8A 및 8B)에 의해, 도 5c에 나타낸 것과 같이 땜납 공급후의 기판(3)에 전자부품이 실장된다. 먼저, 제 1 전자부품(11)(제 1 단의 전자부품)을 제 1 인식공정의 인식결과에 기초하여 기판(3)의 전극(3a)에 대하여 위치결정하고, 다음으로, 도 5d에 나타낸 것과 같이, 땜납 범프(16)를 전극(3a)상에 착지시켜 탑재한다(제 1 탑재공정). 이 제 1 탑재공정에서는, 도 5c 및 d에 나타낸 것과 같이, 제 3 전자부품(13)의 탑재도 실행되고, 리드(13a)를 전극(3b)에 위치결정하여 탑재한다.
이 후, 제 2 단의 전자부품의 탑재가 행해진다. 먼저, 제 1 전자부품(11)의 위치인식을 기판인식 카메라(9)로 행한다. 여기에서는, 제 1 전자부품(11)의 상면(11b)에 형성된 전극(17)중, 최외주의 대각위치에 형성된 전극(16)을 전자부품의 특징부로 하여 인식함으로써 위치를 인식한다(제 2 인식공정).
다음으로, 제 2 부품공급부(4B)에서 제 2 전자부품(12)을 픽업한 이송 헤드(8A)는 플럭스 전사 테이블(15)로 이동하고, 여기서 도 6a에 나타낸 것과 같이, 플럭스(20)의 도포막에 대하여 제 2 전자부품(12)을 승강시킴으로써 땜납 범프(18)의 하면측에는 플럭스(20)가 전사에 의해 도포된다. 다음으로, 제 1 전자부품(11)에 제 2 전자부품(12)을 제 2 인식공정의 인식결과에 기초하여 위치결정하고, 제 1 전자부품(12)의 상면에 형성된 전극(17)에 제 2 전자부품(12)의 땜납 범프(18)를 착지시켜 탑재한다(제 2 탑재공정).
이 후, 기판(3)은 리플로우 장치 M3로 반입되고, 제 1, 제 2 및 제 3 전자부품(11,12,13)이 탑재된 기판(3)을 땜납 용융점보다 높은 리플로우 온도까지 가열함으로써, 제 1 전자부품(11)의 땜납 범프(16)를 기판(3)의 전극(3a)에 땜납 접합하고, 제 3 전자부품(13)의 리드(13a)를 전극(3b)에 땜납 접합하고, 또한 제 2 전자부품(12)의 땜납 범프(18)를 제 1 전자부품(11)의 전극(17)에 땜납 접합한다(리플로우 공정).
이것에 의해, 반도체 소자를 수지봉지하여 형성된 제 1 및 제 2 전자부품(11 및 12) 등의 패키지 부품을 적층한 구성의 고실장 정밀도의 실장기판이 완성된다. 상술한 실장기판 제조방법에서는, 적층구조를 구성하는 제 1 및 제 2 전자부품(11 및 12)은 단독 패키지 부품으로서의 제조과정에서 기능검사에 합격하기 위하여, 이러한 전자부품을 전극(17)과 땜납 범프(18)를 통하여 땜납 접합으로 실장한 전자부품의 실장구조는 높은 신뢰성을 가지고 있다. 더욱이, 이러한 실장구조는 기존의 전자부품 실장장치를 이용하여 실현할 수 있다.
따라서, 제 1 및 제 2 전자부품(11 및 12)에 내장되는 반도체 소자 자체를 적층한 후에 수지봉지하여 하나의 반도체 패키지를 형성하므로, 이 때문에 상당한 개발기간을 요하는 종래의 방법과 비교하여 저비용·단기간에 적층구조를 실현할 수 있어, 적층구조의 반도체 패키지의 대상이 되는 전자부품의 종류를 상당히 확대할 수 있다.
또한, 상기 실시예에서는, 플럭스 전사 테이블(15)에 의해 공급되는 플럭스(20)로서, 일반적인 땜납 접합에 사용되는 플럭스, 즉 땜납 범프(18)나 전극(17) 표면의 산화피막을 제거하는 활성작용을 가지는 페이스트형 재료를 이용한 예를 들었지만, 본 발명에서 사용되는 플럭스는 이러한 종류에 한정되지 않고, 플럭스(20)로서 이하에 설명한 것과 같이, 땜납 습윤성(wetting property)이 양호한 금속성분(예를 들면, 은 등의 귀금속이나 땜납범프(18)의 땜납보다도 용융점이 높은 종류의 땜납 등)을 함유한 것을 이용하여도 무방하다.
즉, 상술한 활성작용을 가지는 페이스트형 재료중에 박형 또는 입자형의 은을 혼입한 은 혼입 플럭스나, 땜납 입자를 플럭스중에 혼입한 땜납 페이스트 등을 플럭스(20)로서 이용할 수 있다. 이러한 플럭스를 사용함으로써, 리플로우 과정에서 땜납범프(18)를 전극(17)에 양호하게 땜납 접합하는 데에 다음과 같은 효과를 얻을 수 있다.
제 2 전자부품(12)으로서, 박형의 수지 기판에 반도체 소자를 실장한 BGA 타입의 전자부품 등 얇고 휘기 쉬운 것을 이용하는 경우에는, 제 1 전자부품(11)을 탑재한 상태에서 휘어짐 변형에 기인하여 땜납 범프(18)가 전극(17)에 균일하게 착지되지 않아, 일부의 땜납범프(18)가 전극(17)에서 부상한 상태가 되기 쉽다. 그리고, 이러한 상태인 채로 기판이 리플로우로 보내지면, 땜납 범프(18)가 용융한 액상의 땜납이 전극(17)의 표면까지 도달하지 않아 접합 불량이 생기는 경우가 있다.
반대로, 플럭스(20)로서 은 혼입 플럭스나 땜납 페이스트 등을 이용함으로써, 땜납 범프(18)와 전극(17)과의 사이에 극간이 존재하는 경우에도, 땜납 범프(18)가 용융된 액상의 땜납은 땜납범프(18)와 전극(17) 사이의 극간을 채우는 플럭스(20)중에 존재하고 땜납 습윤성이 양호한 은박이나 땜납 입자 등의 금속성분에 의해 순차적으로 인도되어 용이하게 전극(17)의 표면에 도달한다. 이것에 의해, 땜납범프(18)와 전극(17) 사이에 극간이 존재하는 경우에도, 미접합 부분이 없는 양호한 땜납 접합 결과를 얻을 수 있다.
본 발명의 실장기판 제조방법은 적층구조를 저비용으로 광범위하게 적용할 수 있는 효과를 가지며, 전자부품을 기판에 복수단으로 적층하여 실장하여 이루어 진 실장기판을 제조하는 분야에서 유용하다.

Claims (5)

  1. 하면에 땜납 범프가 형성된 전자부품을 기판에 복수단으로 적층하여 실장하여 이루어진 실장기판을 제조하는 실장기판 제조방법으로서,
    상기 기판의 제1 전극에 땜납을 공급하는 땜납 공급공정;
    상기 기판의 위치를 인식하는 제1 인식공정;
    상기 기판에 제1 단의 제1 전자부품을 상기 제1 인식공정의 인식결과에 기초하여 위치결정하여 상기 제1 전자부품의 땜납 범프를 상기 제1 전극상에 착지시켜 탑재하는 제1 탑재공정;
    상기 제1 전자부품의 위치를 인식하는 제2 인식공정;
    상기 제1 전자부품에 제2 단의 제2 전자부품을 상기 제2 인식공정의 인식결과에 기초하여 위치결정하여 상기 제2 전자부품의 땜납 범프를 상기 제1 전자부품의 상면에 형성된 제2 전극상에 착지시켜 탑재하는 제2 탑재 공정; 및
    상기 제1 전자부품과 상기 제2 전자부품이 탑재된 상기 기판을 가열함으로써, 상기 제1 전자부품을 상기 기판에 땜납 접합하는 동시에 상기 제2 전자부품을 상기 제1 전자부품에 땜납 접합하는 리플로우 공정을 포함하고,
    땜납 접합에 사용되는 플럭스를 플럭스 전사 테이블상에 공급하는 공정; 및
    상기 제2 탑재공정에 앞서 상기 플럭스 전사 테이블상에서 상기 제2 전자 부품의 상기 땜납 범프에 상기 플럭스를 전사하는 공정을 더 포함하는 것을 특징으로 하는 실장기판 제조방법.
  2. 삭제
  3. 제1항에 있어서, 상기 플럭스는 상기 땜납 범프나 상기 제 1 및 제 2 전극 표면의 산화피막을 제거하는 활성 작용을 가지는 페이스트형 재료인 것을 특징으로 하는 실장기판 제조방법.
  4. 제1항에 있어서, 상기 플럭스는 페이스트형 재료중에 박형 또는 입자형의 은을 혼입한 은 혼입 플럭스인 것을 특징으로 하는 실장기판 제조방법.
  5. 제1항에 있어서, 상기 플럭스는 땜납 입자를 플럭스중에 혼입한 땜납 페이스트인 것을 특징으로 하는 실장기판 제조방법.
KR1020040042135A 2003-06-09 2004-06-09 실장기판의 제조방법 KR101053091B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003163624 2003-06-09
JPJP-P-2003-00163624 2003-06-09
JP2003396908A JP4357940B2 (ja) 2003-06-09 2003-11-27 実装基板の製造方法
JPJP-P-2003-00396908 2003-11-27

Publications (2)

Publication Number Publication Date
KR20040105625A KR20040105625A (ko) 2004-12-16
KR101053091B1 true KR101053091B1 (ko) 2011-08-01

Family

ID=34196872

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040042135A KR101053091B1 (ko) 2003-06-09 2004-06-09 실장기판의 제조방법

Country Status (5)

Country Link
US (1) US7163137B2 (ko)
JP (1) JP4357940B2 (ko)
KR (1) KR101053091B1 (ko)
CN (1) CN100531524C (ko)
TW (1) TW200507712A (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059652A (ja) * 2005-08-25 2007-03-08 Matsushita Electric Ind Co Ltd 電子部品実装方法
JP5106774B2 (ja) * 2005-12-14 2012-12-26 パナソニック株式会社 電子部品実装方法
FR2897503B1 (fr) * 2006-02-16 2014-06-06 Valeo Sys Controle Moteur Sas Procede de fabrication d'un module electronique par fixation sequentielle des composants et ligne de production correspondante
JP4816194B2 (ja) * 2006-03-29 2011-11-16 パナソニック株式会社 電子部品実装システムおよび電子部品搭載装置ならびに電子部品実装方法
JP4618186B2 (ja) * 2006-04-13 2011-01-26 パナソニック株式会社 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法
JP4720608B2 (ja) * 2006-05-10 2011-07-13 パナソニック株式会社 部品実装装置および部品実装方法
US7793817B2 (en) * 2006-09-11 2010-09-14 Panasonic Corporation Electronic component placing apparatus and electronic component mounting method
JP4883181B2 (ja) * 2007-08-17 2012-02-22 富士通株式会社 部品実装方法
JP5305762B2 (ja) * 2008-07-03 2013-10-02 富士機械製造株式会社 電子部品実装方法、および電子部品実装装置
CN102069368B (zh) * 2010-12-07 2012-05-23 苏州和林精密科技有限公司 一种精密器件加工方法
JP5719999B2 (ja) * 2011-05-26 2015-05-20 パナソニックＩｐマネジメント株式会社 電子部品実装方法、電子部品搭載装置および電子部品実装システム
US9439335B2 (en) 2011-12-08 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting line and electronic component mounting method
CN103329644B (zh) * 2011-12-08 2016-02-17 松下知识产权经营株式会社 电子零件安装线及电子零件安装方法
CN103340029B (zh) 2011-12-22 2016-02-24 松下知识产权经营株式会社 电子零件安装线及电子零件安装方法
JP6215619B2 (ja) * 2013-08-22 2017-10-18 富士機械製造株式会社 電子部品装着システム及びその電子部品装着システムで用いられる印刷装置
DE102017206105A1 (de) * 2017-04-10 2018-10-11 Robert Bosch Gmbh Verfahren zum Herstellen eines elektronischen Steuermoduls
JP7365542B2 (ja) * 2020-02-18 2023-10-20 パナソニックＩｐマネジメント株式会社 部品実装システムおよび部品実装方法
WO2023272644A1 (zh) * 2021-06-30 2023-01-05 深南电路股份有限公司 一种电子组件、电压调节模块以及稳压器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200806A (ja) * 1999-01-06 2000-07-18 Ricoh Co Ltd フラックス転写方法
US6558978B1 (en) * 2000-01-21 2003-05-06 Lsi Logic Corporation Chip-over-chip integrated circuit package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5788143A (en) * 1992-04-08 1998-08-04 International Business Machines Corporation Solder particle deposition
US5435482A (en) * 1994-02-04 1995-07-25 Lsi Logic Corporation Integrated circuit having a coplanar solder ball contact array
US5531021A (en) * 1994-12-30 1996-07-02 Intel Corporation Method of making solder shape array package
SG75873A1 (en) * 1998-09-01 2000-10-24 Texas Instr Singapore Pte Ltd Stacked flip-chip integrated circuit assemblage
JP4586273B2 (ja) 2001-01-15 2010-11-24 ソニー株式会社 半導体装置構造
JP4142312B2 (ja) * 2002-02-28 2008-09-03 ハリマ化成株式会社 析出型はんだ組成物及びはんだ析出方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000200806A (ja) * 1999-01-06 2000-07-18 Ricoh Co Ltd フラックス転写方法
US6558978B1 (en) * 2000-01-21 2003-05-06 Lsi Logic Corporation Chip-over-chip integrated circuit package

Also Published As

Publication number Publication date
CN1575108A (zh) 2005-02-02
KR20040105625A (ko) 2004-12-16
CN100531524C (zh) 2009-08-19
US20050161492A1 (en) 2005-07-28
JP2005026648A (ja) 2005-01-27
TW200507712A (en) 2005-02-16
US7163137B2 (en) 2007-01-16
JP4357940B2 (ja) 2009-11-04

Similar Documents

Publication Publication Date Title
KR101053091B1 (ko) 실장기판의 제조방법
JP5519866B2 (ja) 電子部品実装ライン及び電子部品実装方法
KR101292635B1 (ko) 전자부품 실장 시스템 및 전자부품 실장방법
WO2010116636A1 (ja) 電子部品実装システムおよび電子部品実装方法
US9125329B2 (en) Electronic component mounting line and electronic component mounting method
US9439335B2 (en) Electronic component mounting line and electronic component mounting method
KR20080036557A (ko) 전자 부품 실장 방법
US20220102330A1 (en) Semiconductor module manufacturing method, electronic equipment manufacturing method, semiconductor module, and electronic equipment
JP3666468B2 (ja) 電子部品実装装置および電子部品実装方法
JP4702237B2 (ja) 電子部品搭載装置および電子部品実装方法
JP4743059B2 (ja) 電子部品実装システムおよび電子部品実装方法
JP2020205409A (ja) 半導体モジュールの製造方法、電子機器の製造方法、半導体モジュール、及び電子機器
JPH0964521A (ja) 半田供給装置及び半田供給方法
JP5106774B2 (ja) 電子部品実装方法
JP2014033084A (ja) 積層パッケージ構造体の製造方法、組み立て装置、および製造システム
JP2000353717A (ja) 半導体装置の製造方法及び半導体製造装置
JP5828095B2 (ja) 電子部品実装構造体の製造方法および電子部品実装装置
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP5887547B2 (ja) 半田接合用フラックスおよびその製造方法
JP2006093178A (ja) 電子機器の製造方法
JP2007287778A (ja) 電子部品搭載装置および半田ペースト転写ユニットならびに電子部品実装方法
JP2003273500A (ja) 電子部品実装システムおよび電子部品実装方法
JP2014033083A (ja) 積層パッケージ構造体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee