JP2000200806A - フラックス転写方法 - Google Patents
フラックス転写方法Info
- Publication number
- JP2000200806A JP2000200806A JP11001083A JP108399A JP2000200806A JP 2000200806 A JP2000200806 A JP 2000200806A JP 11001083 A JP11001083 A JP 11001083A JP 108399 A JP108399 A JP 108399A JP 2000200806 A JP2000200806 A JP 2000200806A
- Authority
- JP
- Japan
- Prior art keywords
- flux
- solder bump
- solder
- transferring
- transfer method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
- H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81009—Pre-treatment of the bump connector or the bonding area
- H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
- H01L2224/81011—Chemical cleaning, e.g. etching, flux
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
成できると共に、転写量の制御を精度よく行うことがで
きるフラックス転写方法を提供する。 【解決手段】 電子部品(11)の半田バンプ(12)
にフラックス(13)を転写するフラックス転写方法に
おいて、溶融されたフラックス(13)を半田バンプ
(12)の表面に転写し、フラックス(13)が転写さ
れた当該半田バンプ(12)を柔軟な材質のフラックス
形成部材(14)に押し当てて半田バンプ(12)の表
面の全面にフラックス(13)を均一の厚さに広げる。
Description
に関し、詳細には基板表面に半導体チップを実装する際
に用いる半田バンプにフラックスを転写する方法に関す
る。
プによって実装する実装方法において半田バンプへのフ
ラックスを供給する方法が提案されている。このフラッ
クスを用いる方法において、フラックスは基板側電極を
十分カバーできるだけの量が必要であるが、あまり多す
ぎると半田の溶融時に短絡する危険があり、かつ後工程
で洗浄工程に時間を要してしまう。そして、半田バンプ
の形状を歪みのない表面状態、形状カーブを得るために
は表面の酸化膜をフラックスで除去する必要があるため
にできるだけ全表面をフラックスで覆う必要がある。
18046号公報(以下従来例1と称す)及び特開平4
−122037号公報(以下従来例2と称す)に開示さ
れている。従来例1は、フラックスを薄い膜状に溶融し
て半田バンプを浸すことにより半田バンプにフラックス
を供給する方法である。また、従来例2は、半田フラッ
クスのスタンピングピンを用いて半導体チップ搭載領域
内に半田フラックスを転写する方法である。ここで従来
例1の方法を図面に従って以下説明する。
あり、図6は従来例1によるフラックス転写の様子を示
す図である。図5において、半田バンプ51をメッキ法
やワイヤバンピング法などにより形成し、その形状は中
央部に突起ができてしまうのでレベラー52を用いて通
常レベリングして高さを揃える。そのために、半田バン
プ51は先端の突起の潰れたような形状となる。このよ
うに形成された半田バンプにフラックスを転写する工程
の様子を図6に従って説明すると、図6の(a)に示す
ような半導体チップ61上に形成された半田バンプ51
の面を下向きにしてホールドした半導体チップ61上の
半田バンプ51を、図6の(b)に示すように、溶融し
て均一な膜厚にしたフラックス62に浸すと、フラック
ス62が図6の(c)に示すように、半田バンプ51に
転写する。そして、半田バンプ51と基板63側の電極
と位置合わせを行った後、図6の(d),(e)に示す
ように、半導体チップ61を基板63上にマウントし
て、図6の(f)に示すように、加熱溶融させてチップ
実装を完了する。
1の方法によれば、図7に示すように、単に平板上に薄
く膜状にして転写するだけでは半田バンプ先端にのみ供
給されるにとどまり、半田バンプの表面全体を覆うこと
ができない。また、従来例2の方法によれば、図8に示
すように、転写量の制御が難しく、隣接する半田バンプ
間でつながって短絡してしまう危険もある。
のであり、フラックスを半田バンプ表面の全体に薄く形
成できると共に、転写量の制御を精度よく行うことがで
きるフラックス転写方法を提供することを目的とする。
決するために、電子部品の半田バンプにフラックスを転
写するフラックス転写方法において、溶融されたフラッ
クスを半田バンプの表面に転写し、フラックスが転写さ
れた当該半田バンプを柔軟な材質のフラックス形成部材
に押し当てて半田バンプの表面の全面にフラックスを均
一の厚さに広げることに特徴がある。よって、半田バン
プの先端に転写されたフラックスをバンプ表面の全面に
薄く均一の厚さに形成することができる。
ンプにフラックスを転写するフラックス転写方法におい
て、柔軟な材質のフラックス形成部材の表面に溶融され
た均一の厚さのフラックス層を形成し、フラックス形成
部材の表面のフラックス層の上から半田バンプを押し当
ててフラックス層を半田バンプに転写することに特徴が
ある。よって、フラックスをバンプ表面の全面に薄く均
一の厚さに形成することができる。
ンプにフラックスを転写するフラックス転写方法におい
て、柔軟な材質のフラックス形成部材の内部に溶融され
たフラックスを染み込ませ、半田バンプをフラックス形
成部材に押し当てて半田バンプの表面の全面にフラック
スを転写することに特徴がある。よって、一回の転写工
程でフラックスをバンプ表面の全面に薄く均一の厚さに
形成することができる。
ンプにフラックスを転写するフラックス転写方法におい
て、半田バンプの所望の形状に合わせた凹みが形成さ
れ、かつ該凹みの一部にフラックス供給用の微小な穴が
設けられているフラックス形成部材の凹みに半田バンプ
を凹みの内面と半田バンプの表面に隙間を形成可能とな
る所定の位置まで入れ、半田バンプの表面の全面にフラ
ックスを転写することに特徴がある。よって、よって、
一回の転写工程でフラックスをバンプ表面の全面に薄く
均一の厚さに形成することができる。
ンプにフラックスを転写するフラックス転写方法におい
て、半田バンプの所望の形状に合わせた凹みが形成さ
れ、かつ該凹みの一部にフラックス供給用の微小な穴が
設けられているフラックス形成部材の凹みに半田バンプ
を凹みの内面と半田バンプの表面に隙間を形成可能とな
る所定の位置まで入れ、穴からフラックスを所定の量分
前記隙間内に供給し、半田バンプの表面の全面に前記フ
ラックスを転写することに特徴がある。よって、フラッ
クスの供給量を制御でき、フラックスの転写量を精度よ
く制御できる。
スを転写するフラックス転写方法において、溶融された
フラックスを半田バンプの表面に転写し、フラックスが
転写された当該半田バンプを柔軟な材質のフラックス形
成部材に押し当てて半田バンプの表面の全面にフラック
スを均一の厚さに広げる。
明する。図1は本発明の第1の実施例に係るフラックス
転写方法の工程の様子を示す図である。同図の(a)に
示すように、半導体チップ11上に上述した半田バンプ
形成(図5参照)によって形成された半田バンプ12に
先端のみ転写されたフラックス13を、同図の(b),
(c)に示すように、半田バンプを押し当てても半田バ
ンプが潰れないような柔らかい材質、例えばゴム、スポ
ンジ等のフラックス形成部材14に押し当てる。その結
果、同図の(d)に示すように、フラックスを半田バン
プ12の表面の全体に薄く形成される。
クス転写方法の工程の様子を示す図である。同図の
(a)に示すように、第1の実施例と同様な材質のフラ
ックス形成部材14の表面に薄くフラックス13を形成
しておく。そして、同図の(b),(c)に示すよう
に、半田バンプ12をフラックス13が薄く形成された
フラックス形成部材14の上から、半田バンプ12の表
面の全体にフラックス13が転写される位置まで押し当
ててる。そして、当該位置まで押し当てたならば半田バ
ンプ12及び半導体チップ11を引き上げる。その結
果、図1の(d)と同様にフラックスを半田バンプ12
の表面の全体に薄く形成される。
クス転写方法の工程の様子を示す図である。同図の
(a)に示すように、柔らかくかつ液体を染み込ませ可
能な材質のフラックス形成部材14にフラックス13を
予め染み込ませておき、同図の(b)に示すように、フ
ラックス13が染み込んでいるフラックス形成部材14
の上から、半田バンプ12の表面の全体にフラックス1
3が転写される位置まで押し当ててる。そして、当該位
置まで押し当てたならば半田バンプ12及び半導体チッ
プ11を引き上げる。その結果、図1の(d)と同様に
フラックスを半田バンプ12の表面の全体に薄く形成さ
れる。
クス転写方法の工程の様子を示す図である。同図の
(a)に示すように、フラックス形成部材15には半田
バンプの所望の形状に合わせた凹み16を形成され、か
つ当該凹みの一部にフラックス供給用の微小な穴17が
設けられている。また、凹み16の逆側にはフラックス
13の溜り18を設けておく。同図の(b)に示すよう
に、凹み16の中に半田バンプ12を入れるように位置
合わせを行って入れると、半田バンプ12と凹み16の
隙間に毛細管現象によってフラックス13が溜り18か
ら吸い上げられて半田バンプ12と凹み16の隙間に広
がる。そして、当該位置まで押し当てたならば半田バン
プ12及び半導体チップ11を引き上げる。その結果、
図1の(d)と同様にフラックスを半田バンプ12の表
面の全体に薄く形成される。この際に、フラックス13
の溜り18に圧力(正圧又は負圧)を加えてフラックス
13の供給を制御することも可能であり、これにより転
写量の制御を精度よくできる。なお、本実施例における
フラックス形成部材15は半田バンプの形状の整形工程
やレベリング工程を同時に行なえるように硬い材質から
形成されて連続生産に対応できる。
のではなく、特許請求の範囲内に記載であれば多種の変
形や置換可能であることは言うまでもない。
電子部品の半田バンプにフラックスを転写するフラック
ス転写方法において、溶融されたフラックスを半田バン
プの表面に転写し、フラックスが転写された当該半田バ
ンプを柔軟な材質のフラックス形成部材に押し当てて半
田バンプの表面の全面にフラックスを均一の厚さに広げ
ることに特徴がある。よって、半田バンプの先端に転写
されたフラックスをバンプ表面の全面に薄く均一の厚さ
に形成することができる。
ンプにフラックスを転写するフラックス転写方法におい
て、柔軟な材質のフラックス形成部材の表面に溶融され
た均一の厚さのフラックス層を形成し、フラックス形成
部材の表面のフラックス層の上から半田バンプを押し当
ててフラックス層を半田バンプに転写することに特徴が
ある。よって、フラックスをバンプ表面の全面に薄く均
一の厚さに形成することができる。
ンプにフラックスを転写するフラックス転写方法におい
て、柔軟な材質のフラックス形成部材の内部に溶融され
たフラックスを染み込ませ、半田バンプをフラックス形
成部材に押し当てて半田バンプの表面の全面にフラック
スを転写することに特徴がある。よって、一回の転写工
程でフラックスをバンプ表面の全面に薄く均一の厚さに
形成することができる。
ンプにフラックスを転写するフラックス転写方法におい
て、半田バンプの所望の形状に合わせた凹みが形成さ
れ、かつ該凹みの一部にフラックス供給用の微小な穴が
設けられているフラックス形成部材の凹みに半田バンプ
を凹みの内面と半田バンプの表面に隙間を形成可能とな
る所定の位置まで入れ、半田バンプの表面の全面にフラ
ックスを転写することに特徴がある。よって、よって、
一回の転写工程でフラックスをバンプ表面の全面に薄く
均一の厚さに形成することができる。
ンプにフラックスを転写するフラックス転写方法におい
て、半田バンプの所望の形状に合わせた凹みが形成さ
れ、かつ該凹みの一部にフラックス供給用の微小な穴が
設けられているフラックス形成部材の凹みに半田バンプ
を凹みの内面と半田バンプの表面に隙間を形成可能とな
る所定の位置まで入れ、穴からフラックスを所定の量分
前記隙間内に供給し、半田バンプの表面の全面に前記フ
ラックスを転写することに特徴がある。よって、フラッ
クスの供給量を制御でき、フラックスの転写量を精度よ
く制御できる。
法の工程の様子を示す図である。
法の工程の様子を示す図である。
法の工程の様子を示す図である。
法の工程の様子を示す図である。
を示す図である。
Claims (5)
- 【請求項1】 電子部品の半田バンプにフラックスを転
写するフラックス転写方法において、 溶融されたフラックスを前記半田バンプの表面に転写
し、前記フラックスが転写された当該半田バンプを柔軟
な材質のフラックス形成部材に押し当てて前記半田バン
プの表面の全面に前記フラックスを均一の厚さに広げる
ことを特徴とするフラックス転写方法。 - 【請求項2】 電子部品の半田バンプにフラックスを転
写するフラックス転写方法において、 柔軟な材質のフラックス形成部材の表面に溶融された均
一の厚さのフラックス層を形成し、前記フラックス形成
部材の表面の前記フラックス層の上から前記半田バンプ
を押し当てて前記フラックス層を前記半田バンプに転写
することを特徴とするフラックス転写方法。 - 【請求項3】 電子部品の半田バンプにフラックスを転
写するフラックス転写方法において、 柔軟な材質のフラックス形成部材の内部に溶融されたフ
ラックスを染み込ませ、前記半田バンプを前記フラック
ス形成部材に押し当てて前記半田バンプの表面の全面に
前記フラックスを転写することを特徴とするフラックス
転写方法。 - 【請求項4】 電子部品の半田バンプにフラックスを転
写するフラックス転写方法において、 前記半田バンプの所望の形状に合わせた凹みが形成さ
れ、かつ該凹みの一部にフラックス供給用の微小な穴が
設けられているフラックス形成部材の前記凹みに前記半
田バンプを前記凹みの内面と前記半田バンプの表面に隙
間を形成可能となる所定の位置まで入れ、前記半田バン
プの表面の全面に前記フラックスを転写することを特徴
とするフラックス転写方法。 - 【請求項5】 電子部品の半田バンプにフラックスを転
写するフラックス転写方法において、 前記半田バンプの所望の形状に合わせた凹みが形成さ
れ、かつ該凹みの一部にフラックス供給用の微小な穴が
設けられているフラックス形成部材の前記凹みに前記半
田バンプを前記凹みの内面と前記半田バンプの表面に隙
間を形成可能となる所定の位置まで入れ、前記穴からフ
ラックスを所定の量分前記隙間内に供給し、前記半田バ
ンプの表面の全面に前記フラックスを転写することを特
徴とするフラックス転写方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP108399A JP3597402B2 (ja) | 1999-01-06 | 1999-01-06 | フラックス転写方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP108399A JP3597402B2 (ja) | 1999-01-06 | 1999-01-06 | フラックス転写方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000200806A true JP2000200806A (ja) | 2000-07-18 |
JP3597402B2 JP3597402B2 (ja) | 2004-12-08 |
Family
ID=11491619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP108399A Expired - Fee Related JP3597402B2 (ja) | 1999-01-06 | 1999-01-06 | フラックス転写方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3597402B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101053091B1 (ko) * | 2003-06-09 | 2011-08-01 | 파나소닉 주식회사 | 실장기판의 제조방법 |
-
1999
- 1999-01-06 JP JP108399A patent/JP3597402B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101053091B1 (ko) * | 2003-06-09 | 2011-08-01 | 파나소닉 주식회사 | 실장기판의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
JP3597402B2 (ja) | 2004-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100044416A1 (en) | Method of manufacturing electronic components having bump | |
JPH10256416A (ja) | 配線基板における導電バンプの構造 | |
JP2000200806A (ja) | フラックス転写方法 | |
JP2008118129A (ja) | フリップチップ接続用基板及びその製造方法 | |
JP2010129555A (ja) | 金属膜の転写供給方法 | |
JPH0878422A (ja) | ボール状外部電極形成方法 | |
JPH08340174A (ja) | 半田電極の形成方法 | |
JP3186350B2 (ja) | 半田バンプの形成方法およびバンブ付き電子部品 | |
JPH0957432A (ja) | 半田供給用キャリア | |
JP4338056B2 (ja) | 選択的はんだ付けのためのプロセス | |
JP3307262B2 (ja) | 半田バンプの形成方法 | |
JPH04242943A (ja) | バンプ電極の半田供給方法 | |
JP3961876B2 (ja) | 半導体装置用はんだバンプの製造方法 | |
JPH08203909A (ja) | 半導体素子のバンプ形成方法 | |
JPH11145193A (ja) | 半田バンプ形成方法 | |
JPH11186325A (ja) | 半導体装置の製造方法 | |
JP2000271782A (ja) | 半田接合用の金属ペーストおよび半田接合方法 | |
JP2001135661A (ja) | バンプ形成方法及びバンプ形成に使用するマスク | |
JP3738714B2 (ja) | チップ電子部品の電極形成方法 | |
JP2007067039A (ja) | 半田ボールの搭載方法とこれを用いた半田バンプ付き絶縁基板およびモジュール部品 | |
JPH11307215A (ja) | 半田付けされる端子を具備する電子部品の面実装方法、及びその面実装構造 | |
JPS635817Y2 (ja) | ||
JPH05259342A (ja) | リードフレーム | |
JPH0722213A (ja) | 面実装部品への半田バンプ形成方法 | |
JPH08187928A (ja) | 印刷方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040615 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040908 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |