JP2010129555A - 金属膜の転写供給方法 - Google Patents

金属膜の転写供給方法 Download PDF

Info

Publication number
JP2010129555A
JP2010129555A JP2008299059A JP2008299059A JP2010129555A JP 2010129555 A JP2010129555 A JP 2010129555A JP 2008299059 A JP2008299059 A JP 2008299059A JP 2008299059 A JP2008299059 A JP 2008299059A JP 2010129555 A JP2010129555 A JP 2010129555A
Authority
JP
Japan
Prior art keywords
metal film
transfer
substrate
connection electrode
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008299059A
Other languages
English (en)
Inventor
Yuji Kimura
裕二 木村
Hirotaka Horiguchi
広貴 堀口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008299059A priority Critical patent/JP2010129555A/ja
Publication of JP2010129555A publication Critical patent/JP2010129555A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】転写時に不要な金属膜が転写されないようにして、安定した量の金属膜を転写できるようにした金属膜の転写供給方法を提供する。
【解決手段】転写基板１０１の表面に対して垂直方向の方向性で金属膜を蒸着することにより、凸部１１の上面に凸部上金属膜２１、凹部１２の底面に凹部内金属膜２２をそれぞれ形成する。凸部１１は逆テーパ形状を有していて、金属膜の蒸着を行うだけで、凸部上金属膜２１と凹部内金属膜２２とは不連続状態で形成される。この金属膜が付着した転写基板１０１に対して、電子部品３０を押圧し、加熱することにより、転写基板１０１の凸部上金属膜２１が電子部品３０の接続用電極３１に転写される。
【選択図】図３

Description

この発明は電子部品に対して金属膜を転写する金属膜の転写供給方法に関するものである。
基板上に金属膜のパターンを形成する一般的な方法はフォトリソグラフィである。その一つのエッチング法は、先ず基板上に金属膜を形成し、その上にフォトレジスト膜を塗布形成し、その後、露光・現像によりフォトレジスト膜に開口部を設け、開口部下の金属膜をエッチングにより除去した後、レジスト膜を剥離して、所定パターンの電極を形成するものである。また、リフトオフ法は、基板上にフォトレジスト膜を形成し、露光・現像によりフォトレジスト膜に開口部を設け、その後、金属膜を形成し、フォトレジストを剥離することによって電極パターンを形成するものである。
しかし、例えば半導体チップやＭＥＭＳ素子等に実装用の金属バンプを形成するプロセスとしては、前記フォトリソグラフィは高コストなプロセスである。また、ＭＥＭＳデバイスのように、基板に溝が形成されているものや、基板に凹凸があるものには、フォトレジスト膜を均―に塗布することが容易ではない、という問題もある。
一方、ＩＣの電極端子に対応する突部を設けたシリコン製転写基板の表面に導電粒子を塗布した後、ＩＣの電極端子と転写基板の突部とを相対向させて位置合わせし、ヘッドによって加熱加圧するプロセスが特許文献１に開示されている。
図１は、特許文献１に開示されている電子部品の製造方法を示す製造工程図である。図１（Ａ）のように、液晶駆動用ＩＣ１の電極端子２に対応する突部１５がエッチング法などによって転写基板８に形成される。この転写用基板８の表面には導電粒子６が搭載され、図１（Ｂ）に示されるように、液晶駆動用ＩＣ１の電極端子２と転写基板８の突部１５とが相対向して位置合わせされ、ヘッド９によって加熱加圧される。これにより、図１（Ｃ）に示すように、液晶駆動用ＩＣ１の電極端子２に導電粒子６が圧入される。
特開２００２−１９８３９１号公報
しかし、特許文献１に示されている方法は、導電粒子を転写するような場合に適しているが、蒸着膜のような連続性のある金属膜を電子部品に転写する場合には不適当である。すなわち、図１（Ａ）のように凸部を形成した転写用基板８の表面に金属膜を蒸着し、凸部上に形成された膜のみを素子電極に転写しようとしても、凸部の周囲に形成された金属膜も一緒に転写されてしまうため、金属膜の転写量が安定しない。
そこで、この発明の目的は、転写時に不要な金属膜が転写されないようにして、安定した量の金属膜を転写できるようにした金属膜の転写供給方法を提供することにある。
前記課題を解決するために、この発明は次の工程によって金属膜の転写を行う。
（１）基材の表面に、先端部に向かうほど幅が広がる逆テーパ形状の複数の凸部を、金属膜の転写先の位置に対応する位置に配列形成する凸部形成工程と、
前記基材の表面に前記金属膜を付着させる金属膜付着工程と、
前記基材の凸部を電子部品または実装基板に形成された接続用電極を当接させて、前記接続用電極に前記金属膜を転写させる金属膜転写工程とによって、電子部品の接続用電極へ金属膜を転写する。
（２）前記凸部は、前記基板の表面に例えば深掘りＲＩＥ法で形成すると最適である。
（３）基材の表面に、奥部に向かうほど幅が広がる逆テーパ形状の複数の凹部を、金属膜の転写先の位置に対応する位置に配列形成する凹部形成工程と、
前記基材の表面に前記金属膜を付着させる金属膜付着工程と、
前記基材の凹部に対して電子部品または実装先基板に突出形成された接続用電極を当接させて、前記接続用電極に前記金属膜を転写させる金属膜転写工程とによって、電子部品の接続用電極へ金属膜を転写する。
（４）前記凹部は、前記基板の表面に例えば深掘りＲＩＥ法で形成すると最適である。
（５）前記電子部品の接続用電極に対する前記金属膜の転写時の加熱温度は、例えば前記金属膜の融点以下の温度にして転写する。
この発明によれば、金属膜付着工程で、金属膜が凸部の逆テーパ部で途切れるので、金属膜転写工程で、不要な金属膜が転写されず、金属膜の供給量が安定化する。
転写される金属膜の厚み寸法は、転写基板に対する金属膜付着工程で制御できるので、電子部品の接続用電極などの転写先の条件に影響されず、常に安定した量の金属膜を転写できる。
また、金属膜の転写時の加熱温度を金属膜の融点以下の温度にすることによって、金属膜の溶融に伴う不要金属と転写金属のショートを避けることができるので、金属膜の供給量が安定化する。
さらに深掘りＲＩＥ法により基板を加工して任意の形状の転写基板を作成することができるので、種々のパターン形状を有する電子部品や実装先基板に対して高い設計自由度をもって適用することができる。
《第１の実施形態》
第１の実施形態に係る金属膜転写供給方法について図２〜図４を参照して説明する。
図２は、この「凸部形成工程」に相当する、転写基板１０１の製造工程を示す図である。まず、図２（Ａ），（Ｂ）に示すように、Ｓｉ基板（ウエハー）１０の表面にレジスト膜４０をパターン化する。その後、図２（Ｃ）に示すように、深堀りＲＩＥ（Deep-RIE）法によってエッチングし、基材１０の表面に複数の凸部１１及び複数の凹部１２を形成する。このとき、基材１０の厚み方向で先端部に向かうほど幅が広がる逆テーパ形状の凸部１１を形成する。
その後、図２（Ｄ）に示すようにレジスト膜４０を剥離して所定の転写基板１０１を構成する。
図３は、図２に示した転写基板１０１を用いた、電子部品に対する金属膜の転写供給方法を示す図である。
まず、「金属膜付着工程」では、図３（Ａ），図３（Ｂ）に示すように、転写基板１０１の表面に対して垂直方向の方向性で金属膜を蒸着する。この金属膜は後に電子部品の接合用金属膜として用いられる。これにより、凸部１１の上面に凸部上金属膜２１、凹部１２の底面に凹部内金属膜２２をそれぞれ形成する。前記金属膜の材質は、一般に電極間の接合に用いられる金属であり、例えば、Ａｕ、Ａｇ、Ｃｕ、Ｓｎ、Ｉｎ、Ｂｉなどの単一金属またはその合金である。
凸部１１は、先端部に向かうほど幅が広がる逆テーパ形状を有するため、前記蒸着を行うだけで、凸部上金属膜２１と凹部内金属膜２２とは不連続状態で形成される。
その後、「金属膜転写工程」では、図３（Ｃ）に示すように、下面に接続用電極３１が形成された電子部品３０を、その接続用電極３１が転写基板１０１の凸部１１の表面に、すなわち凸部上金属膜２１に当接するように、転写基板１０１に対して押圧し、加熱する。
電子部品３０側の接続用電極３１にはＣｕ、Ｎｉ、Ａｕなどを用いるが、最表層にＡｕを形成すれば、接続用電極３１の酸化を防ぐことができるので、接合性が向上する。
凸部１１の上面に対する凸部上金属膜２１の濡れ性は悪い（接合力が弱い）が、接続用電極３１に対する凸部上金属膜２１の濡れ性は良好である（接合力が高い）ので、凸部上金属膜２１が電子部品３０の接続用電極３１に熱転写される。
前記凸部上金属膜２１と凹部内金属膜２２とが導通することを避けるために、前記金属膜転写工程での接合温度は前記金属膜（凸部上金属膜２１及び凹部内金属膜２２）の融点以下にすることが望ましい。しかし接合性が悪い場合には、融点以上の温度で接合してもよい。この場合、凸部の高さを高くするなどして、溶融した凸部上金属膜２１と凹部内金属膜２２とがショートしないような対策を施すことが望ましい。また必要に応じて、前記ショートを避けるために、前記金属膜転写工程で加圧力を調整してもよい。
その後、図３（Ｄ）に示したように、電子部品３０を転写基板１０１から分離すると凹部内金属膜２２が残ったままとなる。この例で、凹部内金属膜２２は不要金属膜であるが、この凹部内金属膜２２（不要金属膜）を特に除去する必要はない。転写基板１０１を用いて、図３（Ａ）（Ｂ）に示したように、再び転写用の金属膜を蒸着すれば、凸部１１の上面には所定量の凸部上金属膜２１が形成される。転写基板１０１を用いた金属膜付着工程及び金属膜転写工程を繰り返すことによって、凹部内金属膜２２の厚みが増すが、この厚みが、凸部１１の高さに達するまではそのまま繰り返し用いることができる。また、基材１０に対する凹部内金属膜２２の接合強度は弱いので、必要な時点で凹部内金属膜２２を剥離すれば、図３（Ａ）に示した転写基板１０１の状態に再び戻すことができる。前記凹部内金属膜２２は酸洗浄等により容易に除去することができる。
図４（Ａ）は電子部品３０のウエハー状態での平面図、図４（Ｂ）はその部分拡大図である。この例では単一の電子部品３０毎に４つの接続用電極３１が形成されている。図２・図３に示した転写基板１０１は、ウエハー状態の電子部品３０に金属膜を転写するだけの面積があり、ウエハー状態の電子部品３０に対して同時に金属膜の転写を行う。その後、ダイシング等によって個片の電子部品に分離する。
《第２の実施形態》
図５は第２の実施形態に係る金属膜の転写供給方法について示す図である。転写基板１０２の形成方法は、凸部１１の高さを所定寸法に定めることを除いて図２に示したものと基本的に同様である。第１の実施形態と異なるのは、電子部品に対して凹部内金属膜２２を転写する点である。
まず、「金属膜付着工程」では、図５（Ａ）（Ｂ）に示すように、転写基板１０２の表面に対して垂直方向の方向性で金属膜を蒸着する。これにより、凸部１１の上面に凸部上金属膜２１、凹部１２の底面に凹部内金属膜２２をそれぞれ形成する。
凸部１１は、奥部に向かうほど幅が広がる逆テーパ形状を有するため、前記蒸着を行うだけで、凸部上金属膜２１と凹部内金属膜２２とは不連続状態で形成される。
その後、「金属膜転写工程」では、図５（Ｃ）に示すように、下面に接続用電極３１が形成された電子部品３０を、その接続用電極３１が基材１０の凹部１２の底面に、すなわち凹部内金属膜２２に当接するように、転写基板１０２に対して押圧し、加熱する。
凹部１２の底面に対する凹部内金属膜２２の濡れ性は悪い（接合力が弱い）が、接続用電極３１に対する凹部内金属膜２２の濡れ性は良好である（接合力が高い）ので、凹部内金属膜２２が電子部品３０の接続用電極３１に熱転写される。
その後、図５（Ｄ）に示したように、電子部品３０を転写基板１０２から分離すると凸部上金属膜２１が残ったままとなるが、これを特に除去する必要はない。転写基板１０２を用いて、図５（Ａ）（Ｂ）に示したように、再び転写用の金属膜を蒸着すれば、凹部１２の底面には所定量の凹部内金属膜２２が形成される。転写基板１０２を用いた金属膜付着工程及び金属膜転写工程を繰り返すことによって、凸部上金属膜２１の厚みが増すが、この厚みが、電子部品３０に形成されている接続用電極３１の高さに達するまではそのまま繰り返し用いることができる。また、基材１０に対する凸部上金属膜２１の接合強度は弱いので、必要な時点で凸部上金属膜２１を剥離すれば、図５（Ａ）に示した転写基板１０２の状態に再び戻すことができる。
《第３の実施形態》
図６は第３の実施形態に係る金属膜の転写供給方法を適用した実装先基板の構成及びそれに対する電子部品の実装時の様子を示す断面図である。
第１・第２の実施形態では、電子機器の回路基板等の実装先基板に対して実装する電子部品側に金属膜を転写する例を示したが、第３の実施形態は、電子部品の実装先基板に対して適用する例である。
図６において、実装先基板５０の上面には接続用電極５１が形成されている。この実装先基板５０に、ウエハーから個片に切り出した状態の電子部品３０を実装する。
先ず、図６（Ａ），図６（Ｂ）に示すように、転写基板１０１の表面に対して垂直方向の方向性で金属膜を蒸着する。この転写基板１０１は第１の実施形態で示したものと同様の工法で製造する。これにより、凸部１１の上面に凸部上金属膜２１、凹部１２の底面に凹部内金属膜２２をそれぞれ形成する。
その後、図６（Ｃ），図６（Ｄ）に示すように、上面に接続用電極５１が形成された実装先基板５０に対して、その接続用電極５１に転写基板１０１の凸部１１の表面、すなわち凸部上金属膜２１が当接するように、転写基板１０１を実装先基板５０に対して押圧し、加熱する。これにより、凸部上金属膜２１が実装先基板５０の接続用電極５１に熱転写され、その凸部上金属膜２１がバンプ２１ａとして形成される。
その後、図６（Ｅ）に示すように、下面に接続用電極３１が形成された電子部品３０を、その接続用電極３１が実装先基板５０の接続用電極５１の表面、すなわちバンプ２１ａに当接するように、電子部品３０を実装先基板５０に対して押圧し、加熱する。これにより実装先基板５０に電子部品３０を実装する。
なお、以上に示した実施形態では、転写基板を作製するための基板としてＳｉウエハーを用いたが、例えば石英等、Ｓｉウエハー以外の材料を転写基板に用いてもよい。
また、上述の例では真空蒸着法で転写基板に金属膜を形成したが、この金属膜をスパッタ法で成膜してもよい。
以上に示した実施形態によれば、つぎのような効果を奏する。
接合用の金属膜を供給するためのフォトリソグラフィ工程が不要であり、また転写基板を繰り返し利用できるので、大幅に低コスト化できる。さらに、フォトリソグラフィ工程が不要であるので、溝や凹凸を持つ素子など、フォトレジストの均一塗布が難しい素子に対しても、接合用の金属膜を転写供給できる。
また、金属膜の転写時の加熱温度を金属膜の融点以下の温度にすることによって、金属膜の溶融に伴う不要金属と転写金属のショートを避けることができるので、金属膜の供給量が安定化する。
さらに深掘りＲＩＥ法により基板を加工して任意の形状の転写基板を作成することができるので、種々のパターン形状を有する電子部品や実装先基板に対して高い設計自由度をもって適用することができる。
転写される金属膜の厚み寸法は、転写基板に対する金属膜付着工程で制御できるので、電子部品の接続用電極などの転写先の条件に影響されず、常に安定した量の金属膜を転写できる。
凸部上金属膜と凹部内金属膜とが不連続であるので、接合用金属膜を電子部品等の接続用電極に対して選択的に転写でき、不要金属膜を除去する工程が不要であるので、製造コストが低減できる。
特許文献１に開示されている電子部品の製造方法を示す製造工程図である。 凸部形成工程に相当する、転写基板１０１の製造工程を示す図である。 図２に示した転写基板１０１を用いた、電子部品に対する金属膜の転写供給方法を示す図である。 図４（Ａ）は電子部品３０のウエハー状態での平面図、図４（Ｂ）はその部分拡大図である。 第２の実施形態に係る金属膜の転写供給方法について示す図である。 第３の実施形態に係る金属膜の転写供給方法を適用した実装先基板の構成及びそれに対する電子部品の実装時の様子を示す断面図である。
符号の説明
１０…基材
１０１，１０２…転写基板
１１…凸部
１２…凹部
２１…凸部上金属膜
２１ａ…バンプ
２２…凹部内金属膜
３０…電子部品
３１…接続用電極
４０…レジスト膜
５０…実装先基板
５１…接続用電極

Claims (5)

  1. 基材の表面に、先端部に向かうほど幅が広がる逆テーパ形状の複数の凸部を、金属膜の転写先の位置に対応する位置に配列形成する凸部形成工程と、
    前記基材の表面に前記金属膜を付着させる金属膜付着工程と、
    前記基材の凸部を電子部品または実装基板に形成された接続用電極を当接させて、前記接続用電極に前記金属膜を転写させる金属膜転写工程と、
    を含む金属膜の転写供給方法。
  2. 前記凸部は、前記基材の表面に深掘りＲＩＥ法で形成する、請求項１に記載の金属膜の転写供給方法。
  3. 基材の表面に、奥部に向かうほど幅が広がる逆テーパ形状の複数の凹部を、金属膜の転写先の位置に対応する位置に配列形成する凹部形成工程と、
    前記基材の表面に前記金属膜を付着させる金属膜付着工程と、
    前記基材の凹部に対して電子部品または実装先基板に突出形成された接続用電極を当接させて、前記接続用電極に前記金属膜を転写させる金属膜転写工程と、
    を含む金属膜の転写供給方法。
  4. 前記凹部は、前記基材の表面に深掘りＲＩＥ法で形成する、請求項３に記載の金属膜の転写供給方法。
  5. 前記接続用電極に対する前記金属膜の転写時の加熱温度は、前記金属膜の融点以下の温度である、請求項１〜４のいずれかに記載の金属膜の転写供給方法。
JP2008299059A 2008-11-25 2008-11-25 金属膜の転写供給方法 Pending JP2010129555A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008299059A JP2010129555A (ja) 2008-11-25 2008-11-25 金属膜の転写供給方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008299059A JP2010129555A (ja) 2008-11-25 2008-11-25 金属膜の転写供給方法

Publications (1)

Publication Number Publication Date
JP2010129555A true JP2010129555A (ja) 2010-06-10

Family

ID=42329785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008299059A Pending JP2010129555A (ja) 2008-11-25 2008-11-25 金属膜の転写供給方法

Country Status (1)

Country Link
JP (1) JP2010129555A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153079A (ja) * 2012-01-25 2013-08-08 Toyota Motor Corp 半導体装置およびその製造方法
US9783256B2 (en) 2013-05-28 2017-10-10 Kawasaki Jukogyo Kabushiki Kaisha Heat-shielding structure for periphery of ignition switch
KR20190004413A (ko) * 2017-07-03 2019-01-14 한국생산기술연구원 요홈 패턴이 형성된 도너 기판, 그것의 가열을 통한 발광 패턴 형성방법, 발광 패턴, 및 발광 다이오드

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153079A (ja) * 2012-01-25 2013-08-08 Toyota Motor Corp 半導体装置およびその製造方法
US9783256B2 (en) 2013-05-28 2017-10-10 Kawasaki Jukogyo Kabushiki Kaisha Heat-shielding structure for periphery of ignition switch
KR20190004413A (ko) * 2017-07-03 2019-01-14 한국생산기술연구원 요홈 패턴이 형성된 도너 기판, 그것의 가열을 통한 발광 패턴 형성방법, 발광 패턴, 및 발광 다이오드
KR101992656B1 (ko) * 2017-07-03 2019-06-26 한국생산기술연구원 요홈 패턴이 형성된 도너 기판, 그것의 가열을 통한 발광 패턴 형성방법, 발광 패턴, 및 발광 다이오드

Similar Documents

Publication Publication Date Title
TWI569408B (zh) 微型元件穩定結構
US7008817B2 (en) Method for manufacturing micro electro-mechanical systems using solder balls
JP2010074153A (ja) 電子部品製造方法、電子部品、及び、冶具
JP4105150B2 (ja) 微細ソルダ・ボール具現のためのｕｂｍ及びこれを利用したフリップチップ・パッケージ方法
JP5272922B2 (ja) 半導体装置及びその製造方法
JP2004311574A (ja) インターポーザー及びその製造方法ならびに電子装置
US7560374B2 (en) Mold for forming conductive bump, method of fabricating the mold, and method of forming bump on wafer using the mold
JP2010114140A (ja) 半導体装置及びその製造方法
JP4586583B2 (ja) 半導体装置の接合方法
JP5500954B2 (ja) 粘着材供給装置及びその製造方法
JP2010129555A (ja) 金属膜の転写供給方法
JP2008118129A (ja) フリップチップ接続用基板及びその製造方法
US20030036220A1 (en) Printed circuit board having plating conductive layer with bumps and its manufacturing method
JP2009111063A (ja) 貫通電極形成方法及び半導体チップ
JP2004281634A (ja) 積層実装型半導体装置の製造方法
JPH11111761A (ja) 半導体チップ部品の実装体
JPWO2008032566A1 (ja) 半導体装置及びその製造方法
JP4144553B2 (ja) 半導体装置の製造方法
JP3994923B2 (ja) 半導体装置の製造方法
JP2004363177A (ja) 回路基板、半導体モジュールおよび回路基板の製造方法
JP2019140343A (ja) 半導体装置および半導体装置の製造方法
JP2008021792A (ja) デバイスとその製造方法並びに電子機器
JPH11243106A (ja) 半田ボールの製造治具およびそれを用いた半田ボールの製造方法並びにその半田ボールを用いた半田バンプの形成方法
JP3922768B2 (ja) バンプ形成方法および装置
JPH08203909A (ja) 半導体素子のバンプ形成方法