JP4586583B2 - 半導体装置の接合方法 - Google Patents

半導体装置の接合方法 Download PDF

Info

Publication number
JP4586583B2
JP4586583B2 JP2005066539A JP2005066539A JP4586583B2 JP 4586583 B2 JP4586583 B2 JP 4586583B2 JP 2005066539 A JP2005066539 A JP 2005066539A JP 2005066539 A JP2005066539 A JP 2005066539A JP 4586583 B2 JP4586583 B2 JP 4586583B2
Authority
JP
Japan
Prior art keywords
flux
semiconductor device
transfer
transfer pin
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005066539A
Other languages
English (en)
Other versions
JP2006253342A (ja
Inventor
哲理 青柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005066539A priority Critical patent/JP4586583B2/ja
Publication of JP2006253342A publication Critical patent/JP2006253342A/ja
Application granted granted Critical
Publication of JP4586583B2 publication Critical patent/JP4586583B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置と接合対象物とを互いの接合面に形成された突起電極どうしを接合させて一体とする半導体装置の接合方法及びこの接合に用いるフラックス転写ピンに関し、詳しくは両突起電極の接合前に先端部にフラックスが付与されたフラックス転写ピンを用いて一方の突起電極にフラックスを転写すると共にくぼみを形成するようにした半導体装置の接合方法及びフラックス転写ピンに関する。
従来より、例えばメモリ素子とプロセッサ素子というように異なる機能を持つ半導体集積回路を有する第1の半導体チップと第2の半導体チップとがフェイスダウンボンディング方式により接合されてなるCOC(chip on chip)構造の半導体装置が提案されている。例えば特許文献1参照。
特開2003−17655号公報
そのようなCOC構造において、図25Aに示すように、各半導体チップ1、5の集積回路形成面側にはパッド2、6、6aが形成され、それらパッド2、6aにははんだバンプ等の突起電極3、7が形成され、例えば下側のチップ5に対して上側のチップ1を押し付ける荷重を与えることで互いの突起電極3、7どうしを圧接させ、その状態で突起電極3、7を加熱溶融させることで、両半導体チップ1、5は互いに接合される。
はんだバンプ3、7は、通常、パッド2、6a上にはんだボールを配置してからリフローさせることで半球状に形成される。したがって、両チップ1、5のはんだバンプ3、7が圧接されると球面どうしでの圧接となりすべりが生じて図25Bに示すように面方向への位置ずれが生じやすい。この位置ずれは接合不良につながる。
また、はんだバンプ3、7どうしの接合においては、通常、その接合面の酸化膜等を除去して両バンプ3、7のぬれ性を高めて電気抵抗の小さい良好な接合となるようにフラックスが用いられる。従来は、図20に示すように、例えば一方の半導体チップ1のはんだバンプ3を、トレー9内に収容されたフラックス8に浸漬させて、はんだバンプ3に直接フラックス8を付着させる方法が採られていた。しかし、この方法では図20に示すように、はんだバンプ3間でフラックス8がつながるブリッジが発生しやすく、この状態のまま図21に示すように他方の半導体チップ5と接合させてしまうと、溶融したはんだバンプ3、7がブリッジされたフラックス8を伝わって隣接するはんだバンプ3、7の方へ流れて、結果として、図22に示すように、はんだバンプのブリッジ12’が形成され、隣接するランド間で短絡してしまう接合不良が生じる。
さらに、はんだバンプ3を直接フラックス8に浸ける方法では、図23に示すように、各バンプ3へのフラックス付着量にばらつきが生じ、例えば図23において一番左のバンプ3には必要量のフラックス8が付かないかすれが生じ、そのまま接合してしまうと、図24において一番左側のバンプ3、7のように、接合不良(単に表面上が接しているだけで電気的には抵抗大)が生じる。
本発明は上述の問題に鑑みてなされ、その目的とするところは、フラックスを介在させた突起電極どうしの接合を良好に行うことのできる半導体装置の接合方法及びこれに用いられるフラックス転写ピンを提供することにある。
本発明は前記課題を解決するため以下の構成を採用した。
すなわち、本発明の半導体装置の接合方法は、フラックス転写ピンの先端部にフラックスを付与する工程と、その先端部を、半導体装置に形成された突起電極と接合対象物に形成された突起電極の少なくともどちらか一方の突起電極に突き当ててその突起電極にくぼみを形成すると共にそのくぼみにフラックスを転写する工程と、くぼみが形成され且つフラックスが転写された一方の突起電極と、他方の突起電極とを圧接させた状態で加熱溶融させて接合させる工程と、を有する。
すなわち、本発明では、フラックスを一旦、突起電極の平面サイズより小さい転写ピン先端部に付着させてから、その先端部を1対1で対応する個々の突起電極に突き当ててくぼみを形成すると共にそのくぼみ内にフラックスはぬれ性にて集められるように付着するので、突起電極自体をフラックスに直に浸ける従来例に比べて、突起電極間でフラックスがブリッジしにくくできる。この結果、後工程における突起電極の加熱溶融時に、ブリッジしたフラックスを伝わって隣の突起電極とつながってしまうことを防げ、突起電極どうしの短絡を防げる。
半導体装置と接合対象物の少なくとも一方の突起電極に上記のようにフラックス転写が行われると、半導体装置と接合対象物とを互いの接合面(突起電極が形成された面)どうしを向き合わせて位置決めし、両者を近づけて互いの突起電極どうしを圧接させる。
上記転写ピンにてフラックス転写がなされた突起電極にはくぼみが形成されており、そのくぼみに他方の突起電極の先端部分が嵌まり込むようにして両突起電極は圧接される。すなわち、両突起電極は従来のような球面どうしの圧接ではなく、凹と凸との嵌合のように圧接されるので、面方向の位置ずれを防げる。この結果、その面方向の位置ずれに起因する隣接する突起電極間の短絡や、接合不良を防げる。
両突起電極は上記圧接された状態で加熱を受け、両突起電極は溶融し、さらにこのとき、一方の突起電極のくぼみに転写されたフラックスの活性作用により両突起電極の圧接面の酸化膜等の接合を阻害する異物が除去され両突起電極どうしがよくぬれて、電気抵抗が小さく良好な接合となる。以上のようにして、半導体装置と接合対象物とは突起電極を介して互いに電気的に接続される。
また、本発明のフラックス転写は、半導体装置と接合対象物とを接合する突起電極に、先端部が突き当てられて突起電極にくぼみを形成すると共にそのくぼみにフラックスを転写するためのフラックス転写ピンであって、先端部には、隣接する突起電極に対して同時に突き当てられる複数の角部が隣接する突起電極極間のピッチに合わせたピッチで形成されていることを特徴とする。
このような構成において例えば上記角部を1本の転写ピンにつき2つ形成した場合には、隣接する2つの突起電極に対して必要な転写ピンは1本でよく、突起電極の数と同じ数の転写ピンを有する構成に比べて、突起電極の数を同じとした場合には、転写ピンの本数を半分にでき、その転写ピンの製造コストを削減できる。
また、本発明のフラックス転写ピンは、半導体装置と接合対象物とを接合する突起電極に、先端部が突き当てられて突起電極にくぼみを形成すると共にそのくぼみにフラックスを転写するためのフラックス転写ピンであって、先端部に通じ、フラックス供給源からのフラックスをその先端部に押し出すための中空孔が内部に形成されていることを特徴としている。
このように、転写ピンの内部から先端部に強制的にフラックスを押し出すようにすれば、転写ピンの先端部をフラックスに浸けてその先端部にフラックスを付着させる場合に比べて、所望量のフラックスを安定して転写ピンの先端部に供給することができる。これにより、転写ピンから突起電極へのフラックス転写量のばらつきを抑えることができる。
本発明によれば、半導体装置と接合対象物とを接合する突起電極に、転写ピンの先端部を突き当てて突起電極にくぼみを形成すると共にそのくぼみにフラックスを転写するので、半導体装置と接合対象物の互いの突起電極が球面で圧接することを回避でき、面方向の位置ずれを防げる。この結果、その面方向の位置ずれに起因する隣接する突起電極間の短絡や、接合不良を防げる。また、フラックスは、突起電極に対してピン転写にて付与されるので、隣接する突起電極間でのブリッジの発生を防げ、よってそのブリッジしたフラックスを伝わって溶融した突起電極がつながってしまうことを防げ、突起電極間の短絡を防げる。
以下、本発明を適用した具体的な実施形態について、図面を参照しながら詳細に説明する。なお、本発明は以下の実施形態に限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
[第1の実施形態]
図1〜図5は、本発明の第1の実施形態に係る半導体装置の接合方法を示す。以下に詳述する接合方法によって、図5に示すように半導体装置1は突起電極12を介して接合対象物5と接合される。半導体装置1としては、フリップチップ、CSP(Chip Size Package)、BGA(Ball Grid Array)などが挙げられる。接合対象物5は、フリップチップ、CSP、BGAなどの半導体装置、インターポーザ基板、その配線基板などである。
先ず、図1に示すフラックス転写ピン(以下単に転写ピンとも称する)11の先端部にフラックス8を付与する。具体的には、トレー9内に入れられた液状またはペースト状のフラックス8に転写ピン11の先端部を浸けてその先端部にフラックス8を付着させる。
転写ピン11は複数本が転写ヘッド10に取り付けられている。個々の転写ピン11は、クッションシートなどの弾性部材を介して個々に独立して上下動自在に転写ヘッド10に取り付けられている。転写ピン11は例えば金属材料からなり、その先端部は円錐状を呈し先鋭となっている。あるいは、図19に示す転写ピン11’のように先端部がブレード状であってもよい。
フラックス8はトレー9内で図示しないスキージにより厚さ(深さ)が均等になるように伸ばされ、転写ヘッド10がトレー9に対して近づくように下降することで、転写ピン11の先端部がフラックス8に浸かり、フラックス8はその先端部にぬれ上がり付着する。このとき、転写ピン11の先端部はトレー9の底面に当接され、各転写ピン11は弾性部材を介して個々が独立して上下動自在に転写ヘッド10に取り付けられているので、トレー9底面からの接触圧を均等に受ける。これにより、転写ピン11の長さにばらつきがあっても、各転写ピン11の先端部がフラックス8に浸かる深さを揃えることができ付着量のばらつきを抑えられる。
次に、転写ヘッド10を上昇させ転写ピン11の先端部をフラックス8から離脱させ、図2に示すように接合対象物5の上方へと移動させる。転写ピン11の先端部には粘性によりフラックス8が付着されている。
接合対象物5の一面には、接合対象物5に形成された配線に接続された導体からなる複数のパッド6、6aが形成され、そのうちパッド6a上には突起電極7が形成されている。突起電極7は、例えばパッド6a上にはんだボールを搭載した後加熱溶融させて半球状にされたはんだバンプである。その他、突起電極7としては、例えばめっき法や印刷法で形成された金属バンプであってもよい。パッド6aのサイズ及び突起電極7の直径は例えば30μmほどである。
図2に示すように、フラックス8が付着された転写ピン11の先端部は、突起電極7に向き合わされる。転写ピン11間のピッチは突起電極7間のピッチに合わされており、個々の転写ピン11と突起電極7とは1対1で対応して向き合わされる。その状態で、転写ヘッド10が接合対象物5に近づく方向に下降して、各転写ピン11の各先端部を各突起電極7に対して同時に突き当てる。
これにより、突起電極7には図3に示すようにくぼみ7aが形成されると共に、そのくぼみ7aにフラックス8が転写される。接合対象物5はこれを支持する図示しないステージから加熱を受けており、この熱によって転写ピン11の先端部に付着していたフラックス8は突起電極7に突き当てられると流動性が増し、且つ重力の作用もあってくぼみ7aに移る。
以上のフラックス転写工程において、個々の転写ピン11は十分細く(パッド6a及び突起電極7の平面サイズより小さい)、隣接する転写ピン11間の距離は、隣接する突起電極7間の距離よりも大きい。すなわち、転写ピン11間の間隔が十分離れているため、転写ピン11間でフラックス8がブリッジを形成してつながることが生じにくく、よってその転写ピン11からフラックス8が転写される突起電極7間におけるフラックス8のブリッジも防げる。この結果、後述する突起電極7の加熱溶融時に、ブリッジしたフラックスを伝わって隣の突起電極7と接合することを防げ、突起電極7どうしの短絡を防げる。
以上のように、接合対象物5の突起電極7にフラックス転写が行われると、次に、図3に示すように半導体装置1と接合対象物5とを互いの接合面(パッド及び突起電極が形成された面)どうしを向き合わせて位置決めする。
半導体装置1には、その集積回路形成面側に複数のパッド2が形成され、そのパッド2上に突起電極3が形成されている。突起電極3は、例えばパッド2上にはんだボールを搭載した後加熱溶融させて半球状にされたはんだバンプである。その他、突起電極3としては、例えばめっき法や印刷法で形成された金属バンプであってもよい。各突起電極3の平面サイズ(直径)は各突起電極7の平面サイズ(直径)とほぼ等しくされ、また突起電極3間のピッチも突起電極7間のピッチとほぼ等しくされる。
例えば真空吸着具で保持された半導体装置1を、ステージ上に支持された接合対象物5に対して近づけて、互いの突起電極3、7どうしを圧接させる。この互いに圧接された突起電極3、7の拡大図を図4に示す。
接合対象物5の突起電極7は上記転写ピン11によってくぼみ7aが形成されており、そのくぼみ7aに半導体装置1の突起電極3の半球状の面が嵌まり込むようにして両突起電極3、7は圧接される。すなわち、両突起電極3、7は従来のような球面どうしの圧接ではなく、凹と凸との嵌合のように圧接されるので、面方向の位置ずれを防げる。この結果、その面方向の位置ずれに起因する隣接する突起電極3、7間の短絡や、接合不良を防げる。
両突起電極3、7は上記圧接された状態で加熱を受け、両突起電極3、7は溶融し、さらにこのとき、突起電極7のくぼみ7aに転写されたフラックス8の活性作用により両突起電極3、7の圧接面の酸化膜が除去され両突起電極3、7どうしがよくぬれて、図5に示すように、電気抵抗が小さく良好な接合形態である略球状の一体な突起電極12となる。また、上述したように、フラックス8は個々の突起電極7に対してピン転写にて付与されるので、隣接する突起電極7間でのブリッジの発生を防げ、よってそのブリッジしたフラックスを伝わって溶融した突起電極がつながってしまうことを防げ、突起電極12間の短絡を防げる。以上のようにして、半導体装置1と接合対象物5とは突起電極12を介して互いに電気的に接続される。
なお、先端部にフラックス8を付着した転写ピン11を、半導体装置1側の突起電極3に対して突き当てて、その突起電極3にくぼみを形成すると共にそのくぼみにフラックス8を転写するようにしてもよい。
[第2の実施形態]
次に、本発明の第2の実施形態について説明する。なお、上記第1の実施形態と同じ構成部分には同一の符号を付しその詳細な説明は省略する。
図6〜図8は、第2の実施形態に係る半導体装置の接合方法を示す。
先ず、図6に示すフラックス転写ピン(以下単に転写ピンとも称する)21の先端部にフラックス8を付与する。具体的には、トレー9内に入れられた液状またはペースト状のフラックス8に転写ピン21の先端部を浸けてその先端部にフラックス8を付着させる。
転写ピン21は複数本が転写ヘッド10に取り付けられている。個々の転写ピン21は、クッションシートなどの弾性部材を介して個々に独立して上下動自在に転写ヘッド10に取り付けられている。
転写ピン21は例えば金属材料からなり、その先端部には、円錐状またはブレード状に2つの角部22が形成されている。転写ピン21は、図7に示すように、隣接する2つの突起電極7に対して1本が対応するように配置されおり、1本の転写ピン21における2つの角部22間のピッチは、その転写ピン21が対応する隣接する突起電極7間のピッチに合わせて設定されている。
フラックス8はトレー9内で図示しないスキージにより厚さ(深さ)が均等になるように伸ばされ、転写ヘッド10がトレー9に対して近づくように下降することで、転写ピン21の角部22がフラックス8に浸かり、フラックス8はその角部22にぬれ上がり付着する。
次に、転写ヘッド10を上昇させ転写ピン21の角部22をフラックス8から離脱させ、図7に示すように接合対象物5の上方へと移動させる。転写ピン21の角部22には粘性によりフラックス8が付着されている。
図7に示すように、フラックス8が付着された各々の角部22は、各々の突起電極7に対して1対1で対応して向き合わされる。その状態で、転写ヘッド10が接合対象物5に近づく方向に下降して、各転写ピン21の各角部22を各突起電極7に対して同時に突き当てる。
これにより、突起電極7には図8に示すようにくぼみ7aが形成されると共に、そのくぼみ7aにフラックス8が転写される。接合対象物5はこれを支持する図示しないステージから加熱を受けており、この熱によって転写ピン21の角部22に付着していたフラックス8は突起電極7に突き当てられると流動性が増し、且つ重力の作用もあってくぼみ7aに移る。
本実施形態においても、トレー9内のフラックス8を一旦、突起電極7の平面サイズより小さい角部22に付着させてから、その角部22を1対1で対応する個々の突起電極7に突き当ててくぼみ7aを形成すると共にそのくぼみ7a内にフラックス8はぬれ性で集められるように付着するので、突起電極7自体をトレー9内のフラックス8に直に浸ける従来例に比べて、突起電極7間でフラックス8がブリッジしにくくできる。この結果、後工程における突起電極7の加熱溶融時に、ブリッジしたフラックスを伝わって隣の突起電極7とつながってしまうことを防げ、突起電極7どうしの短絡を防げる。
以上のように、接合対象物5の突起電極7にフラックス転写が行われると、次に、図8に示すように半導体装置1と接合対象物5とを互いの接合面(パッド及び突起電極が形成された面)どうしを向き合わせて位置決めする。
以降は上記第1の実施形態と同様、例えば真空吸着具で保持された半導体装置1を、ステージ上に支持された接合対象物5に対して近づけて、互いの突起電極3、7どうしを圧接させる。この互いに圧接された突起電極3、7の拡大図を図4に示す。
接合対象物5の突起電極7は上記転写ピン21の角部22によってくぼみ7aが形成されており、そのくぼみ7aに半導体装置1の突起電極3の半球状の面が嵌まり込むようにして両突起電極3、7は圧接される。すなわち、両突起電極3、7は従来のような球面どうしの圧接ではなく、凹と凸との嵌合のように圧接されるので、面方向の位置ずれを防げる。この結果、その面方向の位置ずれに起因する隣接する突起電極3、7間の短絡や、接合不良を防げる。
両突起電極3、7は上記圧接された状態で加熱を受け、両突起電極3、7は溶融し、さらにこのとき、突起電極7のくぼみ7aに転写されたフラックス8の活性作用により両突起電極3、7の圧接面の酸化膜が除去され両突起電極3、7どうしがよくぬれて、図5に示すように、電気抵抗が小さく良好な接合形態である略球状の一体な突起電極12となる。また、上述したように、フラックス8は個々の突起電極7に対してピン転写にて付与されるので、隣接する突起電極7間でのブリッジの発生を防げ、よってそのブリッジしたフラックスを伝わって溶融した突起電極がつながってしまうことを防げ、突起電極12間の短絡を防げる。以上のようにして、半導体装置1と接合対象物5とは突起電極12を介して互いに電気的に接続される。
本実施形態によれば、隣接する2つの突起電極7に対して必要な転写ピン21は1本でよく、突起電極7の数と同じ数の転写ピン11を有する第1の実施形態に比べて、突起電極7の数を同じとした場合には、転写ピンの本数を半分にでき、その転写ピン21の製造コスト及び転写ピン21を転写ヘッド10に取り付ける工数を削減できる。
なお、1本の転写ピン21の先端部に形成する角部22の数は2つに限らず、3つ以上であってもよい。ただし、1本の転写ピン21に対する角部22の数があまり多くなると各角部22の高さ位置を揃えることが難しく、角部22間における高さ位置のばらつきにより、フラックス8への浸漬深さがばらついてフラックス付着量にばらつきが生じるおそれがある。
[第3の実施形態]
次に、本発明の第3の実施形態について説明する。なお、上記第1、第2の実施形態と同じ構成部分には同一の符号を付しその詳細な説明は省略する。
図9〜図11は、第3の実施形態に係る半導体装置の接合方法を示す。
先ず、図9に示すフラックス転写ピン(以下単に転写ピンとも称する)31の先端部にフラックス8を付与する。具体的には、トレー9内に入れられた液状またはペースト状のフラックス8に転写ピン31の先端部を浸けてその先端部にフラックス8を付着させる。
転写ピン31は複数本が転写ヘッド10に取り付けられている。個々の転写ピン31は、クッションシートなどの弾性部材を介して個々に独立して上下動自在に転写ヘッド10に取り付けられている。
転写ピン31は例えば金属材料からなる角柱状を呈し、その先端部には、エッジ状の2つの角部32が形成されている。転写ピン31は、図10に示すように、隣接する2つの突起電極7に対して1本が対応するように配置されおり、1本の転写ピン31における2つの角部32間のピッチは、その転写ピン31が対応する隣接する突起電極7間のピッチに合わせて設定されている。
フラックス8はトレー9内で図示しないスキージにより厚さ(深さ)が均等になるように伸ばされ、転写ヘッド10がトレー9に対して近づくように下降することで、転写ピン31の角部32がフラックス8に浸かり、フラックス8はその角部32にぬれ上がり付着する。
次に、転写ヘッド10を上昇させ転写ピン31の角部32をフラックス8から離脱させ、図10に示すように接合対象物5の上方へと移動させる。転写ピン31の角部32には粘性によりフラックス8が付着されている。
図10に示すように、フラックス8が付着された各々の角部32は、各々の突起電極7に対して1対1で対応して向き合わされる。その状態で、転写ヘッド10が接合対象物5に近づく方向に下降して、各転写ピン31の各角部32を各突起電極7に対して同時に突き当てる。
これにより、突起電極7には、図12に示すように隣接する突起電極7間で左右対称な形状のくぼみ7b、7cが形成されると共に、そのくぼみ7b、7cにフラックス8が転写される。接合対象物5はこれを支持する図示しないステージから加熱を受けており、この熱によって転写ピン31の角部32に付着していたフラックス8は突起電極7に突き当てられると流動性が増し、且つ重力の作用もあってくぼみ7b、7cに移る。
本実施形態においても、トレー9内のフラックス8を一旦、突起電極7の平面サイズより小さい角部32に付着させてから、その角部32を1対1で対応する個々の突起電極7に突き当ててくぼみ7b、7cを形成すると共にそのくぼみ7b、7c内にフラックス8はぬれ性で集められるように付着するので、突起電極7自体をトレー9内のフラックス8に直に浸ける従来例に比べて、突起電極7間でフラックス8がブリッジしにくくできる。この結果、後工程における突起電極7の加熱溶融時に、ブリッジしたフラックスを伝わって隣の突起電極7とつながってしまうことを防げ、突起電極7どうしの短絡を防げる。
以上のように、接合対象物5の突起電極7にフラックス転写が行われると、次に、図11に示すように半導体装置1と接合対象物5とを互いの接合面(パッド及び突起電極が形成された面)どうしを向き合わせて位置決めする。
以降は上記第1の実施形態と同様、例えば真空吸着具で保持された半導体装置1を、ステージ上に支持された接合対象物5に対して近づけて、互いの突起電極3、7どうしを圧接させる。この互いに圧接された突起電極3、7の拡大図を図12に示す。
図12において左側の突起電極7には、図9に示す転写ピン31の左側の角部32によって、断面がL字に近い形状のくぼみ7bが形成され、右側の突起電極7には転写ピン31の右側の角部32によって、くぼみ7bを左右反転したようなくぼみ7cが形成される。したがって、半導体装置1における左側の突起電極3は、接合対象物5における左側の突起電極7に形成された壁部7dによって左方への位置ずれが規制され、半導体装置1における右側の突起電極3は、接合対象物5における右側の突起電極7に形成された壁部7eによって右方への位置ずれが規制されている。結果として、半導体装置1は左右方向への位置ずれが規制されている。この結果、その位置ずれに起因する隣接する突起電極3、7間の短絡や、接合不良を防げる。
両突起電極3、7は上記圧接された状態で加熱を受け、両突起電極3、7は溶融し、さらにこのとき、突起電極7のくぼみ7b、7cに転写されたフラックス8の活性作用により両突起電極3、7の圧接面の酸化膜が除去され両突起電極3、7どうしがよくぬれて、図5に示すように、電気抵抗が小さく良好な接合形態である略球状の一体な突起電極12となる。また、上述したように、フラックス8は個々の突起電極7に対してピン転写にて付与されるので、隣接する突起電極7間でのブリッジの発生を防げ、よってそのブリッジしたフラックスを伝わって溶融した突起電極がつながってしまうことを防げ、突起電極12間の短絡を防げる。以上のようにして、半導体装置1と接合対象物5とは突起電極12を介して互いに電気的に接続される。
本実施形態においても第2の実施形態と同様、隣接する2つの突起電極7に対して必要な転写ピン31は1本でよく、突起電極7の数と同じ数の転写ピン11を有する第1の実施形態に比べて、突起電極7の数を同じとした場合には、転写ピンの本数を半分にでき、その転写ピン31の製造コスト及び転写ピン31を転写ヘッド10に取り付ける工数を削減できる。さらに、転写ピン31は角柱状であるのでその加工も簡単である。
[第4の実施形態]
次に、本発明の第4の実施形態について説明する。なお、上記第1、第2、第3の実施形態と同じ構成部分には同一の符号を付しその詳細な説明は省略する。
図13に示すように、本実施形態に係る転写ピン41は、その根元部分(先鋭な先端部の反対側部分)が、フラックス供給源として機能するフラックス容器42と結合されている。転写ピン41の外形形状は上記第1の実施形態の転写ピン11と同じであるが、その内部には図17に示すように先端部41bに通じる中空孔41aが軸方向に沿って形成されパイプ状になっている。その中空孔41aは、フラックス容器42の内部と連通しており、そのフラックス容器42内に収容されたフラックス8を、例えば空気圧を利用して転写ピン41の中空孔41aに押し出し、フラックス8は中空孔41a内を先端部41bに向けて圧送され、先端部41bの開口から先端部41bの外側に押し出される。
トレー内のフラックス8に転写ピンを浸けることでその先端部にフラックスを付与する方法では、フラックス8の液面レベルや転写ピンの長さ等のばらつきで転写ピン先端部がフラックス8内に浸かる深さがばらついてフラックス付着量が転写ピン間でばらつく心配がある。転写ピンへのフラックス付着量がばらつくと突起電極への転写量もばらつき、突起電極に対するフラックス付着量が多すぎて隣接する突起電極間でブリッジを生じさせたり、逆に少なすぎて十分な活性作用を得られず接合不良をまねくおそれがある。
これに対して、本実施形態のように転写ピン41の内部から先端部に強制的にフラックス8を押し出す方法では、各転写ピン41の各先端部へのフラックス供給量を均一に且つ安定させることができ、よって突起電極へのフラックス転写量のばらつきを抑えることができる。
また、本実施形態の方法によれば、重力に逆らう方向へのフラックス転写となる上側の半導体装置1の突起電極3に対しても安定して所望量のフラックス8を供給できる。先に突起電極3に転写ピン41を突き当ててくぼみ3a(図14)を形成してからそのくぼみ3aにフラックス8を供給するようにしてもよいし、くぼみ3aを形成しつつ同時にフラックス8を転写ピン41の先端部から押し出してフラックス供給を行うようにしてもよい。
本実施形態においても、図15に示すように、半導体装置1の突起電極3に形成されたくぼみ3aに接合対象物5の突起電極7の半球状の面が嵌まり込むようにして両突起電極3、7は圧接される。すなわち、両突起電極3、7は従来のような球面どうしの圧接ではなく、凹と凸との嵌合のように圧接されるので、面方向の位置ずれを防げる。この結果、その面方向の位置ずれに起因する隣接する突起電極3、7間の短絡や、接合不良を防げる。
また、この第4の実施形態と上記第2の実施形態とを組み合わせてもよい。すなわち、図18に示すように、先端部に2つの角部52が形成されると共に内部に、先端部に通じる中空孔51aが軸方向に沿って形成されパイプ状になっている転写ピン51が、図16に示すように、フラックス供給源として機能するフラックス容器42と結合されている。
中空孔51aは、フラックス容器42の内部と連通しており、そのフラックス容器42内に収容されたフラックス8を、例えば空気圧を利用して転写ピン51の中空孔51aに押し出し、フラックス8は中空孔51a内を先端部に向けて圧送され、先端部の開口から先端部の外側に押し出され、角部52に付着する。
なお、フラックス8を押し出す手段としては、空気圧に限らず、油圧やピストンなどを用いてもよい。
本発明の第1の実施形態に係る半導体装置の接合方法(その1)を示す図である。 同第1の実施形態に係る半導体装置の接合方法(その2)を示す図である。 同第1の実施形態に係る半導体装置の接合方法(その3)を示す図である。 同第1の実施形態に係る半導体装置の接合方法(その4)を示す図である。 同第1の実施形態に係る半導体装置の接合方法(その5)を示す図である。 本発明の第2の実施形態に係る半導体装置の接合方法(その1)を示す図である。 同第2の実施形態に係る半導体装置の接合方法(その2)を示す図である。 同第2の実施形態に係る半導体装置の接合方法(その3)を図である。 本発明の第3の実施形態に係る半導体装置の接合方法(その1)を示す図である。 同第3の実施形態に係る半導体装置の接合方法(その2)を示す図である。 同第3の実施形態に係る半導体装置の接合方法(その3)を示す図である。 同第3の実施形態に係る半導体装置の接合方法(その4)を示す図である。 本発明の第4の実施形態に係る半導体装置の接合方法(その1)を示す図である。 同第4の実施形態に係る半導体装置の接合方法(その2)を示す図である。 同第4の実施形態に係る半導体装置の接合方法(その3)を示す図である。 本発明の変形例に係る半導体装置の接合方法を示す図である。 本発明の第4の実施形態に係るフラックス転写ピンの先端部側の断面図である。 変形例に係るフラックス転写ピンの先端部側の断面図である。 他変形例に係るフラックス転写ピンの斜視図である。 従来例の半導体装置の接合方法(その1)を示す図である。 従来例の半導体装置の接合方法(その2)を示す図である。 従来例の半導体装置の接合方法においてはんだブリッジが生じてしまった状態を示す図である。 従来例の半導体装置の接合方法において突起電極に対するフラックス付着量のばらつきを示す図である。 従来例の半導体装置の接合方法において突起電極の接合不良が生じた状態を示す図である。 従来例の半導体装置の接合方法において突起電極どうしの位置ずれを示す図である。
符号の説明
1…半導体装置、3…突起電極、5…接合対象物、7…突起電極、7a…くぼみ、8…フラックス、11…フラックス転写ピン。

Claims (2)

  1. 半導体装置と接合対象物とを互いの接合面にそれぞれ形成された突起電極どうしを接合させて一体とする半導体装置の製造方法であって、
    フラックス転写ピンの先端部を、前記半導体装置に形成された突起電極と前記接合対象物に形成された突起電極の少なくともどちらか一方の突起電極に突き当ててその突起電極にくぼみを形成
    前記フラックス転写ピンの内部に形成され前記先端部に通じる中空孔を介してフラックス供給源からのフラックスを前記先端部から前記くぼみに転写し、
    前記くぼみが形成され且つ前記フラックスが転写された一方の突起電極と、他方の突起電極とを圧接させた状態で加熱溶融させて接合させる
    導体装置の接合方法。
  2. 前記フラックス転写ピンの前記先端部には、隣接する前記突起電極間のピッチにあわせたピッチで複数の角部が形成され、
    前記複数の角部を前記複数の突起電極に対して同時に突き当てる
    求項1に記載の半導体装置の接合方法。
JP2005066539A 2005-03-10 2005-03-10 半導体装置の接合方法 Expired - Fee Related JP4586583B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005066539A JP4586583B2 (ja) 2005-03-10 2005-03-10 半導体装置の接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005066539A JP4586583B2 (ja) 2005-03-10 2005-03-10 半導体装置の接合方法

Publications (2)

Publication Number Publication Date
JP2006253342A JP2006253342A (ja) 2006-09-21
JP4586583B2 true JP4586583B2 (ja) 2010-11-24

Family

ID=37093512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005066539A Expired - Fee Related JP4586583B2 (ja) 2005-03-10 2005-03-10 半導体装置の接合方法

Country Status (1)

Country Link
JP (1) JP4586583B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5570044B2 (ja) * 2008-08-29 2014-08-13 富士機械製造株式会社 転写・検査装置
JP5604937B2 (ja) * 2010-03-31 2014-10-15 富士通株式会社 電子部品、電子機器及びそれらの製造方法
KR20120041500A (ko) * 2010-10-21 2012-05-02 삼성전자주식회사 플립 칩 패키지의 제조 방법 및 이 방법에 사용되는 반도체 칩의 접합 장치
JP6013862B2 (ja) * 2012-10-10 2016-10-25 Ntn株式会社 塗布ユニットおよび塗布装置
JP2014167975A (ja) * 2013-02-28 2014-09-11 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
CN106409703A (zh) * 2016-11-30 2017-02-15 广上科技(广州)有限公司 一种电子元件封装专用转印嘴及其应用
JP7177928B2 (ja) 2019-06-12 2022-11-24 株式会社Fuji 転写装置及び部品作業機並びに転写量補正方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357712A (ja) * 1999-06-15 2000-12-26 Matsushita Electric Works Ltd フリップチップ実装方法
JP2002134896A (ja) * 2000-10-19 2002-05-10 Ueno Seiki Kk ペースト材料転写ツール用転写ピン
JP3303109B2 (ja) * 1993-05-31 2002-07-15 シチズン時計株式会社 半田ボール供給装置と供給方法
JP2004071873A (ja) * 2002-08-07 2004-03-04 Nec Yamagata Ltd フラックス塗布装置および半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0866650A (ja) * 1994-08-30 1996-03-12 Matsushita Electric Ind Co Ltd 転写ヘッド
JPH09232372A (ja) * 1996-02-26 1997-09-05 Toshiba Microelectron Corp 半導体装置の製造方法
JPH11330679A (ja) * 1998-05-08 1999-11-30 Ueno Seiki Kk フラックス塗布ヘッド及びこれを備えた塗布装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3303109B2 (ja) * 1993-05-31 2002-07-15 シチズン時計株式会社 半田ボール供給装置と供給方法
JP2000357712A (ja) * 1999-06-15 2000-12-26 Matsushita Electric Works Ltd フリップチップ実装方法
JP2002134896A (ja) * 2000-10-19 2002-05-10 Ueno Seiki Kk ペースト材料転写ツール用転写ピン
JP2004071873A (ja) * 2002-08-07 2004-03-04 Nec Yamagata Ltd フラックス塗布装置および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2006253342A (ja) 2006-09-21

Similar Documents

Publication Publication Date Title
JP4586583B2 (ja) 半導体装置の接合方法
JP3663938B2 (ja) フリップチップ実装方法
JP4618260B2 (ja) 導体パターンの形成方法、半導体装置の製造方法、並びに半導体装置
JP5160450B2 (ja) 回路基板上への半導体部品の搭載方法
US6213386B1 (en) Method of forming bumps
JP5645592B2 (ja) 半導体装置の製造方法
US20070273011A1 (en) Method for fabricating a module having an electrical contact-connection
JP5226937B2 (ja) フリップチップボンディング技術を用いた、半導体チップの基板への実装方法
JP6197319B2 (ja) 半導体素子の実装方法
JP2006202991A (ja) 回路基板及びその製造方法、並びに半導体パッケージ及びその製造方法
US6189772B1 (en) Method of forming a solder ball
JP4692101B2 (ja) 部品接合方法
JP2008205321A (ja) 電子部品および電子装置の製造方法
JP5272922B2 (ja) 半導体装置及びその製造方法
EP1916712A2 (en) Method for mounting electronic component on substrate and method for forming solder surface
JP5097124B2 (ja) シリコンデバイス実装用基板及び実装方法
US20060027899A1 (en) Structure with spherical contact pins
TWI546922B (zh) 半導體裝置及其製造方法
US6852571B2 (en) Method of manufacturing stacked semiconductor device
JP2003218161A (ja) 半田バンプ平坦化用プレス治具およびこれを用いた配線基板の製造方法
JP4934831B2 (ja) 半導体パッケージの製造方法
TWI257657B (en) Chip module having a flip chip mounted on a metal film (COM), a chip card and the metal film carrier
JP3270813B2 (ja) 半導体装置とその製造方法
JPH11317469A (ja) 導電性要素配列シートおよび導電性要素配列シート製造装置
KR20090069825A (ko) 솔더 범프 제작용 템플릿

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070824

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20071028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100823

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees