JP3663938B2 - フリップチップ実装方法 - Google Patents

フリップチップ実装方法 Download PDF

Info

Publication number
JP3663938B2
JP3663938B2 JP26372298A JP26372298A JP3663938B2 JP 3663938 B2 JP3663938 B2 JP 3663938B2 JP 26372298 A JP26372298 A JP 26372298A JP 26372298 A JP26372298 A JP 26372298A JP 3663938 B2 JP3663938 B2 JP 3663938B2
Authority
JP
Japan
Prior art keywords
adhesive
chip
paste
substrate
anisotropic conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26372298A
Other languages
English (en)
Other versions
JPH11191569A (ja
Inventor
幸俊 佐古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP26372298A priority Critical patent/JP3663938B2/ja
Priority to US09/175,781 priority patent/US6137183A/en
Priority to DE19848834A priority patent/DE19848834A1/de
Publication of JPH11191569A publication Critical patent/JPH11191569A/ja
Application granted granted Critical
Publication of JP3663938B2 publication Critical patent/JP3663938B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/2939—Base material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

【０００１】
【発明の属する技術分野】
本発明は、ＩＣチップを基板に実装する方法およびその方法により製造される装置のうちで、フリップチップの実装方法および半導体装置に関する。
【０００２】
【従来の技術】
従来のフリップチップの実装方法は、図３で示すように、ＩＣチップ１と基板５の接続に、異方性導電材であるシート状の異方性導電接着剤（以下ＡＣＦと呼ぶ）４や、図４で示すようなペースト状の異方性導電接着剤（以下ＡＣＰと呼ぶ）９を介在させ、この状態においてＩＣチップ１を基板５に熱圧着し、電気的および機械的に接続するものであった。
【０００３】
また、図５で示すように、異方性導電材を使用しないで、モールド材６で接着するとともに、ＩＣチップの電極用パッド上に形成されたバンプ２と基板５の表面の金属との共晶を利用して電気的導通を得る方法もあった。
【０００４】
なお、ＡＣＦはシート状の異方性導電接着剤と記述したが、異方性導電膜、異方性導電シート等と表記される場合もある。
【０００５】
【発明が解決しようとする課題】
このように、従来技術では、ＡＣＦやＡＣＰをそれぞれ単独で使用していたので、たとえば、接続面の一部においてＡＣＦの接着が十分でなかったり、あるいは、図３に示すように、ＩＣチップの接着面に熱圧着時に発生した気泡７が残留することにより接続不良になったり、さらに、ＡＣＰの場合には、ＡＣＰの電気的・機械的接続能が十分でなかったりと、かならずしも信頼性の高い実装方法ではなかった。
【０００６】
また、ＩＣチップ上のバンプと基板表面の金属との金属共晶を利用する場合も同じように、バンプおよび基板の金属表面の仕上がり状態が少しでも悪ければ、うまく金属共晶を形成できず、接続不良になる場合が考えられた。
【０００７】
そこで、本発明は、異方性導電材を使用するフリップチップ実装方法において、接続の信頼性の高い実装方法を提供することを目的としている。
【０００８】
さらに、上述の実装方法によって製造される半導体装置を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上記の目的を達成するために、本発明は、
（１）一方の面に電極が形成されたＩＣチップの前記一方の面を基板に対して相対向する向きにて実装するフリップチップ実装方法において、
前記ＩＣチップと前記基板との間にシート状の異方性導電接着剤とペースト状の接着剤とを介在させた状態で、前記ＩＣチップと前記基板とを接続すること、
を含み、
前記ペースト状の接着剤は、異方性導電接着剤であることを特徴とするフリップチップ実装方法としたものである。
【００１０】
このような方法にすることで、ＩＣチップと基板とを接続する際に、流動性が高いペースト状の接着剤の特性により、ＩＣチップの電極の形成された面とＡＣＦとの隙間にペースト状の接着剤が入り込むので、この部分に気泡が発生しにくくなる。さらに、ＩＣチップにバンプを設けている場合、ＡＣＦがバンプ付近の変形に追従できず、バンプ付近に気泡が残ってしまっても、フリップチップボンダからの押圧力により、ペースト状の接着剤の流動に伴って気泡がＩＣチップおよび基板の接着面の外に放出されるので、これらの面の間に気泡が残留しない。その結果、ＩＣチップと基板との接続の信頼性をより高めることができる。
【００１２】
このような方法にすることで、ＩＣチップと基板とを接続する際に、ＩＣチップの電極やバンプと、基板のパターンやバンプとの間に、シート状の異方性導電接着剤に含まれる導電性粒子とともに、ＡＣＰに含まれる導電性粒子が介在することによって、ＩＣチップと基板との間の導電性を確保する。その結果、シート状の異方性導電接着剤に含まれる導電性粒子のみで導電性を確保する場合よりも、より確実に導電性を確保でき、ＩＣチップと基板との電気的接続の信頼性をより高めることができる。
【００１３】
（２）また、このフリップチップ実装方法において、前記ＩＣチップと前記基板との接続は、熱圧着により行われることを特徴とするフリップチップ実装方法としたものである。
【００１４】
このような方法にすることで、ＩＣチップと基板とを熱圧着する際に、ＩＣチップの電極やバンプと、基板のパターンやバンプとの間に介在するシート状の異方性導電接着剤に圧縮応力がかかり、導電性が発揮される。さらに、ペースト状の接着剤にも導電性粒子が含まれる場合は、ペースト状の接着剤も導電性を発揮する。また、シート状の異方性導電接着剤に圧縮応力がかかることにより、ＩＣチップの電極の形成された面の形状に相応して変形することが促進され、また、ペースト状の接着剤の流動性を高めて、ＩＣチップの電極の形成された面とＡＣＦとの隙間に入り込むことや、ＩＣチップ電極の形成された面と基板との間に残留した気泡を接着面の外に放出されることを促進する。その結果、ＩＣチップと基板との機械的・電気的接続の信頼性をより高めることができる。
【００１５】
（３）また、このフリップチップ実装方法において、前記シート状の異方性導電接着剤を前記基板側に、前記ペースト状の接着剤を前記ＩＣチップ側に配置することを特徴とするフリップチップ実装方法としたものである。
【００１６】
このような方法にすることで、基板の接続面が平坦なものである場合は、シート状の異方性導電接着剤も平坦面を持つので、基板上にシート状の異方性導電接着剤を置いた場合に、基板とシート状の異方性導電接着剤との間に間隙が生じにくいので接着性が良い。また、ＩＣチップの電極が形成された面にバンプが存在する場合には、ペースト状の接着剤を当該面の凹凸を埋めるようにして塗布することができるので、ＩＣチップと基板の接続する際、ＩＣチップと基板の間に空気が残留しにくくなる。その結果、ＩＣチップと基板との機械的・電気的接続の確実性をより高めることができる。
【００１７】
（４）また、このフリップチップ実装方法において、前記シート状の異方性導電接着剤は、前記ＩＣチップの熱圧着工程前において、前記基板に貼付されることを特徴とするフリップチップ実装方法としたものである。
【００１８】
このような方法にすることで、基板のパターン上に貼付されたシート状の異方性導電接着剤の上に、電極が形成された面にペースト状の接着剤を塗布したＩＣチップを置くだけで、あるいは、この異方性導電接着剤にペースト状の接着剤を塗布し、その上にＩＣチップを置くだけで、そのままフリップチップボンダにより熱圧着することができるので、ＩＣチップと基板との接着を容易に行える。また、ＩＣチップを所定の位置に正確に置きさえすれば、この異方性導電接着剤を貼付する位置については、さほど正確性が求められないので、貼付作業が容易になる。その結果、ＩＣチップと基板との接続工程の効率化を図ることができる。
【００１９】
（５）また、このフリップチップ実装方法において、前記ペースト状の接着剤は、前記熱圧着工程前において、前記基板に貼付された前記シート状の異方性導電接着剤に塗布されることを特徴とするフリップチップ実装方法としたものである。
【００２０】
このような方法にすることで、基板のパターン上に貼付されたシート状の異方性導電接着剤の上にペースト状の接着剤を塗布し、その上にＩＣチップを置くだけで、そのままフリップチップボンダにより熱圧着することができるので、ＩＣチップと基板との接着を容易に行える。その結果、ＩＣチップと基板との接続工程の効率化を図ることができる。
【００２１】
（６）また、このフリップチップ実装方法において、前記ペースト状の接着剤は、前記熱圧着工程前において、前記一方の面に塗布されることを特徴とするフリップチップ実装方法としたものである。
【００２２】
このような方法にすることで、ＩＣチップの電極が形成された面に、所定の厚さになるようにペースト状の接着剤を塗布すれば、この接着剤に求められる接着能等が確保できる。その結果、この接着剤の塗布量をコントロールすることが容易になり、ペースト状の接着剤の使用量が節約でき、同時に、ＩＣチップと基板との接続工程の管理が容易になる。
【００２３】
（７）また、このフリップチップ実装方法において、前記シート状の異方性導電接着剤は、前記熱圧着工程前において、前記一方の面に塗布された前記ペースト状の接着剤に貼付されることを特徴とするフリップチップ実装方法としたものである。
【００２４】
このような方法にすることで、電極が形成された面にペースト状の接着剤を塗布し、さらに、このペースト状の接着剤にシート状の異方性導電接着剤を貼付したＩＣチップを置くだけで、そのままフリップチップボンダにより熱圧着することができるので、ＩＣチップと基板との接着を容易に行える。また、ＩＣチップを所定の位置に正確に置きさえすれば、この異方性導電接着剤を貼付する位置については、さほど正確性が求められないので、貼付作業が容易になる。その結果、ＩＣチップと基板との接続工程の効率化を図ることができる。
【００２５】
（８）さらに、このフリップチップ実装方法において、前記ペースト状の接着剤は、前記ペースト状の接着剤を塗布した前記一方の面を下方に向けた状態において、前記一方の面から滴下しない粘性を有することを特徴とするフリップチップ実装方法としたものである。
【００２６】
このような方法にすることで、ＩＣチップの電極が形成された面にペースト状の接着剤を塗布した後、基板上に置く過程で、ペースト状の接着剤がＩＣチップの接続と関係ない部位に滴下して、当該部位と他の無関係な物品が接着されてしまうなどの予期せぬ事態の発生を未然に防止することができる。その結果、ＩＣチップと基板との接続工程の信頼性を高めることができる。
【００２７】
（９）さらに、このフリップチップ実装方法において、前記シート状の異方性導電接着剤と前記ペースト状の接着剤との厚さの計は、前記熱圧着工程前において、前記ＩＣチップおよび前記基板のいずれか一方に形成されたバンプの高さよりも高いものとすることを特徴とするフリップチップ実装方法としたものである。
【００２８】
このような方法にすることで、ＩＣチップの熱圧着時に、ペースト状の接着剤がフリップチップボンダからの押圧力で、ＩＣチップとシート状の異方性導電接着剤との間からＩＣチップの外縁に漏出し、この漏出したペースト状の接着剤により、ＩＣチップの周側面にフィレットが形成される。その結果、このフィレットがＩＣチップと基板との機械的な接続を確実にし、さらにモールド材としての役目を果たすので、ＩＣチップと基板との接続面に異物や水分が進入することを防ぐ。
【００２９】
（１０）さらに、このフリップチップ実装方法において、前記シート状の異方性導電接着剤と前記ペースト状の接着剤との厚さの計は、前記シート状の異方性導電接着剤と前記ペースト状の接着剤とにより前記熱圧着工程において形成されるフィレットの高さが、前記ＩＣチップの前記一方の面が位置する高さよりも高くなるとともに、前記ＩＣチップの前記一方の面とは反対の面が位置する高さよりも低くなる範囲内とすることを特徴とするフリップチップ実装方法としたものである。
【００３０】
このような方法にすることで、ＩＣチップの熱圧着時に、ＩＣチップとシート状の異方性導電接着剤との間からＩＣチップの外縁に漏出したペースト状の接着剤によりＩＣチップの周側面にフィレットを形成することができるとともに、このペースト状の接着剤がＩＣチップと同じあるいはそれ以上の高さとなり、フリップチップボンダの押圧用治具に付着して、ＩＣチップとこの治具が接着されることを防ぐことができる。その結果、ＩＣチップと基板との接続工程の信頼性を高めることができる。
【００３１】
（１１）さらに、このフリップチップ実装方法において、前記シート状の異方性導電接着剤の面積は、前記一方の面の面積よりも大きいものとすることを特徴とするフリップチップ実装方法としたものである。
【００３２】
このような方法にすることで、熱圧着時に、ＩＣチップとシート状の異方性導電接着剤との間からＩＣチップの外縁に漏出したペースト状の接着剤が、シート状の異方性導電接着剤において、ＩＣチップの電極を形成した面と接着されない部分、つまりＩＣチップの外周にはみ出した余地部分を基台としてフィレットを形成する。その結果、ＩＣチップの周側面にフィレットが形成されるのを助長して、ＩＣチップと基板との機械的な接続をより確実にする。
【００３３】
（１２）さらに、このフリップチップ実装方法において、前記シート状の異方性導電接着剤の面積は、前記シート状の異方性導電接着剤と前記ペースト状の接着剤とにより前記熱圧着工程後に形成されるフィレットの高さが、前記ＩＣチップの前記一方の面が位置する高さよりも高くなるとともに、前記ＩＣチップの前記一方の面とは反対の面が位置する高さよりも低くなる範囲内とすることを特徴とするフリップチップ実装方法としたものである。
【００３４】
このような方法にすることで、ＩＣチップの熱圧着時に、ＩＣチップとシート状の異方性導電接着剤との間からＩＣチップの外縁に漏出したペースト状の接着剤によりＩＣチップの周側面にフィレットを形成することができるとともに、このペースト状の接着剤がＩＣチップと同じあるいはそれ以上の高さとなり、フリップチップボンダの押圧用治具に付着して、ＩＣチップとこの治具が接着されることを防ぐことができる。その結果、ＩＣチップと基板との接続工程の信頼性を高めることができる。
【００３５】
（１３）さらに、このフリップチップ実装方法において、前記シート状の異方性導電接着剤と前記ペースト状の接着剤とに含まれる導電性粒子の径をほぼ同一としたことを特徴とする記載のフリップチップ実装方法としたものである。
【００３６】
このような方法にすることで、ＩＣチップの熱圧着時に、シート状の異方性導電接着剤に含まれる導電粒子と、ペースト状の接着剤に含まれる導電粒子とが共にＩＣチップの電極やバンプと基板のパターンやバンプとの間に介在する状態になるので、双方の導電性粒子が共にＩＣチップの電極やバンプと基板のパターンやバンプとの間に挟まって、電気的接続を担うことが可能となる。その結果、ＩＣチップと基板との電気的な接続の信頼性を高めることができる。
【００３７】
なお、シート状の異方性導電接着剤とペースト状の接着剤とに含まれる導電性粒子の径は、ＩＣチップと基板との電気的接続を確保する上で、２〜１０μｍ程度の範囲とするのが望ましい。
【００３８】
（１４）さらに、このフリップチップ実装方法において、前記ＩＣチップとともに実装される受動素子と前記基板との接続に、前記シート状の異方性導電接着剤と前記ペースト状の接着剤とを使用することを特徴とするフリップチップ実装方法としたものである。
【００３９】
このような方法にすることで、ハンダ付け実装に随伴する短絡等の不良の発生を回避することができる。また、ＩＣチップと受動素子との実装作業を１つの工程にまとめることができ、さらに、フラックス残渣を除去するための洗浄工程が不要になる。その結果、受動素子と基板との接続の信頼性を高めることができると同時に、受動素子の実装工程の効率化を図ることができる。
【００４１】
このような装置にすることで、実装されるＩＣチップと実装基板との電気的・機械的接続がより確実なものになる。その結果、より信頼性の高い半導体装置を提供できる。
【００４２】
【発明の実施の形態】
以下に本発明に係るフリップチップ実装方法および半導体装置の具体的な実施形態について図面を参照して詳細に説明する。
【００４３】
図１は、本発明の実施形態を示す断面図であり、図２は、図１のフリップチップのバンプ周辺の拡大図である。また、図６は、ペースト状の接着剤をＩＣチップに塗布する別の実施形態を示す断面図であり、図７は、ペースト状の接着剤にＡＣＦを貼付する別の実施形態を示す断面図である。
【００４４】
図１は、実装対象であるＩＣチップ１において、ＩＣチップの電極上に形成されたバンプ２と基板５とがペースト状の接着剤３およびＡＣＦ４によって電気的・機械的に接続された状態を表わしている。
【００４５】
具体的には、ＩＣチップ１と基板５とが、異方性導電材であるペースト状の接着剤３とＡＣＦ４とを間に介在させた状態で熱圧着されており、ＩＣチップ１の電極用パッド上に形成されたバンプ２は、基板５上のパターンと電気的に接続している。
【００４６】
ペースト状の接着剤３は、流動性が高く、接着対象物の表面に塗布することが可能である。また、この塗布されたペースト状の接着剤３は、ＡＣＦ４を介在させた状態のＩＣチップ１と基板５とに押圧力がかかると、押圧力が強くかかる部分、つまりＩＣチップ１と基板５とが強く当接している部分から押圧力が比較的弱くかかっている部分、例えばＩＣチップ１とＡＣＦ４の隙間などに流動して行くので、ペースト状の接着剤３が接着対象物の接着面全体に行き渡ることになる。よって、ペースト状の接着剤３の硬化後は、接着面全体にわたって接着されることになる。
【００４７】
ＡＣＦ４は、接着・絶縁状態を保持するための接着剤バインダと電気的導通の役割を果たす導電性粒子より構成されており、固体状である。また、ＩＣチップの接着に供するためにシート状に形成されている。接着剤バインダと導電性粒子の組み合わせにより、使用用途に応じた多種の製品が存在する。接着剤バインダでは、ここ数年ほど、接続の高信頼性化を目指して、熱可塑タイプのものから熱硬化タイプのものへと推移してきている。さらに、近年では、接続後のリペア（配線修理）やリワーク（チップ交換）の便宜性を考慮して、変性エポキシ樹脂を用いたリペア・リワーク可能な熱硬化型接着バインダも多く用いられるようになってきた。
【００４８】
また、導電性粒子は、当初、カーボンファイバやハンダ粒子等を用いたものが多かったが、近年では、用途に応じて使い分けられるようになってきている。使用用途として、金属粒子は、表面に酸化膜が発生しやすい材質によるパターンに用いることが多く、また、樹脂粒子にニッケルまたは金メッキを施した粒子は、粒子の反発力・熱膨張係数が接着バインダに近いことや、粒子径を均一にしやすいことなどの理由から、ファインピッチの接続に有利であり、ＬＣＤとの接続に多く用いられている。
【００４９】
また、図２に示されているように、フリップチップボンダからの押圧力によるペースト状の接着剤３及びＡＣＦ４の変形はバンプ２付近が最も大きくなる。バンプ２の下方に存在するペースト状の接着剤３およびＡＣＦ４は、熱圧着時にそれぞれの流動性が高まり、ペースト状の接着剤とＡＣＰの混在領域８が形成される。このペースト状の接着剤とＡＣＰの混在領域８では、例えば、ＩＣチップを基板５においた際、バンプ２の底面とペースト状の接着剤３との間に空気が気泡として残留していたとしても、熱圧着時には、フリップチップボンダからの押圧力によってペースト状の接着剤３とＡＣＦ４とがバンプ２の底面から周辺へ流動するのに従い、この気泡も移動して行くので、電気的導通を得る上で最も重要なバンプ２の底面側に気泡が残留することがない。さらに、流動性の高いペースト状の接着剤３の流動に伴って、気泡がバンプ２付近からＩＣチップ１の外縁まで運ばれるので、ＩＣチップ１の接着面に気泡が残留しない。他の部分に残留した気泡も、同様にペースト状の接着剤３の流動性の高さにより気泡がＩＣチップ外縁へ運ばれるので、気泡が残留することはない。
【００５０】
なお、ペースト状の接着剤３およびＡＣＦ４の厚みは、バンプ２と基板５の導体厚みとの合計とほぼ同等で、３０〜５０μｍ近辺であるため、図２に示すように変形させて電気的な接続を得るために、１バンプあたり５０〜１００ｇ程度の加圧が必要である。
【００５１】
また、有効な電気的接続を得るには、バンプ２と基板５の表面の金属との間に挟まれる導電性粒子が３個以上必要と言われている。
【００５２】
よって、上述の実施形態によれば、熱圧着時に、ＡＣＦ４とＩＣチップ１の接着面との間に気泡が残った場合、ＡＣＦ４のＩＣチップ１を接続する側にペースト状の接着剤３を塗布しているので、押圧による変形に追随して流動性の大きなペースト状の接着剤３がＡＣＦ４とＩＣチップ１の表面との間に隙間なく流入し、気泡がフリップチップボンダから加わる押圧力によりペースト状の接着剤３中を移動して、最終的には接着面の外に押し出されることになる。また、この押圧力によりＩＣチップ１の外周にペースト状の接着剤３とＡＣＦの流動性の高い部分とがはみ出すが、これはペースト状の接着剤３の硬化後にフィレット３１を形成し、モールド材の役目をする。
【００５３】
なお、パンプは、電解メッキにより形成するメッキ法、インナーリード側にバンプを転写・接合する転写法、ワイヤボンディングを応用したスタッドバンプ法など様々な方法で形成されるが、本発明の実施形態においては、バンプ２の形成方法は、上記のどの方法によっても良い。なお、ＩＣチップのバンプピッチは、通常６０〜７０μｍ程度と大変微小なものである。
【００５４】
以上のように、ＩＣチップ１と基板５とを熱圧着して電気的および機械的に接続することができる。
【００５５】
以下に、本発明の実施形態におけるフリップチップの実装手順を図９のフロー図にしたがって示す。
【００５６】
まず、最初の手順として、基板５のＩＣチップ１を実装する部位にＡＣＦ４の仮接着、およびＩＣチップ１にペースト状の接着剤３の塗布を行う。
【００５７】
ＡＣＦ４は、一般的に実装時の作業性を考慮して、厚みを一定にしたシート状態でメーカーより供給されている。この場合、熱硬化タイプのバインダを使用しているＡＣＦ４であれば、当然のことながら低温保管が必要となる。
【００５８】
そこで、シート状のＡＣＦ４をＩＣチップ１の接着面より少し大きいサイズに切り出す。次に、カットしたＡＣＦ４を基板５の接続対象となるパターンの上に置く。さらに次に、プレヒートを行って加熱して仮接着する。
【００５９】
他方、ＩＣチップ１のバンプ２のある面にペースト状の接着剤３を適量塗布する。このようにすると、バンプ２を目安にペースト状の接着剤３を塗布する厚さを調節することができるので、ペースト状の接着剤３を適量塗布することが容易になる。なお、ペースト状の接着剤３は、図６に示すように、バンプ２のある側の面を下に向けてから基板５の上に載せるまでの間に、滴下してしまわない程度の粘性を持たせる必要がある。これで熱圧着工程前の準備作業は終了する。
【００６０】
次の手順として、ＩＣチップ１の熱圧着を行う。
【００６１】
ＡＣＦ４の仮接着が完了した基板５をフリップチップボンダの作業台上に固定する。次に、フリップチップボンダに接続対象となる基板５上のパターンの位置を検出させる。パターンの位置が検出できたら、この位置に合わせてＡＣＰを塗布したＩＣチップ１をバンプ２がＡＣＦ４と接する方向、つまりバンプ２のある側を下に向けて基板５の上に載せ、フリップチップボンダにより熱圧着する。
【００６２】
ところで、上述のフィレット３１は、環境的要因、特に湿気からＩＣチップ１を保護して、安定的に動作させる上で有用なものである。そこで、フィレット３１を積極的に形成するために、熱圧着を行う前のペースト状の接着剤３とＡＣＦ４との厚さの計は、バンプ２の高さよりも大きいものとすることが望ましい。このようにすることによって、熱圧着時に、ペースト状の接着剤３がＩＣチップ１の外周にはみ出し、十分な大きさのフィレット３１を形成することが可能となる。
【００６３】
さらに、上述のように、フィレット３１を積極的に形成する上で、ＡＣＦ４をＩＣチップ１のバンプ２の形成面の面積より少し大きい面積にすることが有効である。これは、図１に示すように、ＡＣＦ４の面積がバンプ２の形成面よりも大きいと、ＡＣＦ４の外縁に載置されて、フィレット３２のように大きなものを形成することが可能となるからである。
【００６４】
ただし、ＩＣチップ１の高さに匹敵するほどペースト状の接着剤３がＩＣチップ１の外周にはみ出してしまうと、ＩＣチップ１を押圧しているフリップチップボンダの治具にペースト状の接着剤３が付着してしまう。したがって、フィレット３１の高さをＩＣチップ１のバンプ２を設けた面の反対側の面の高さより低くなるように、かつ、ＩＣチップ１のバンプ２を設けた面の高さよりも高くなるよに、ペースト状の接着剤３とＡＣＦ４との厚さの計、およびＡＣＦ４の面積を調整する必要がある。
【００６５】
ところで、ペースト状の接着剤３は、ＡＣＰとすることが望ましい。
【００６６】
ＡＣＰは、ペースト状の接着剤バインダと導電性粒子を組み合わせたものであり、ペースト状の接着剤と同様の流動性を持つ。さらに、異方性のある導電ペーストであるので、導電押圧力がかかった場合は、押圧力がかかった方向に導電性が発揮される。
【００６７】
よって、ＡＣＰを用いた場合は、ＡＣＦ４に含まれる導電性粒子とあわせて、ＡＣＰに含まれる導電性粒子によっても導電性が確保されるので、電気的接続の確実性をより高めることができる。
【００６８】
また、ペースト状の接着剤３としてＡＣＰを用いた場合は、このＡＣＰおよびＡＣＦ４に含まれる導電性粒子の径は、ほぼ同一ものであることが望ましい。これは、図２に示すように、ＡＣＦとペースト状の接着剤との混在領域８は、ペースト状の接着剤３としてのＡＣＰとＡＣＦ４とのそれぞれに含まれていた導電粒子がバンプ２と基板５との間に挟まれており、電気的接続を担う重要な領域である。よって、この部分のＡＣＦ４に含まれていた導電性粒子が偶然に不足するような場合、ＡＣＰに含まれていた導電性粒子により補完されることが期待できるが、この時、例えば、ＡＣＰに含まれていた導電性粒子がＡＣＦ４に含まれていた導電性粒子より小さいと、バンプ２と基板５との両方に接触せず、バンプ２と基板５との間の導電性を高める効果がなくなってしまう。
【００６９】
したがって、ＡＣＰおよびＡＣＦ４の導電性粒子の径をほぼ同一とすることによって、それぞれに含まれていた導電性粒子の双方により導電性を高められるようにすることが望ましい。
【００７０】
なお、これらの導電性粒子の径は、ＩＣチップと基板との電気的接続を確保と、ＡＣＦ４の厚さやバンプ２のピッチなどとを勘案すると、２〜１０μｍ程度の範囲とするのが望ましい。
【００７１】
また、別の実施形態として、基板５の上にＡＣＦ４を仮接着し、この上にペースト状の接着剤３を塗布した後、ＩＣチップ１をペースト状の接着剤３の上に載せ、その後熱圧着する手順としても良い。
【００７２】
さらに、図７に示すように、ペースト状の接着剤３をＩＣチップ１のバンプ２のある側に塗布した上で、このペースト状の接着剤３にＡＣＦ４を貼付し、このままの状態でＩＣチップ１を基板５に置き、その後熱圧着する手順としても良い。
【００７３】
この場合、ペースト状の接着剤３には、バンプ２のある側の面を下に向けてから基板５の上に載せるまでの間に、ＡＣＦ４が落下してしまわない程度の粘着力が必要になる。
【００７４】
また、さらに別の実施形態として、基板５にＩＣチップ１と一緒に実装される受動素子についても、ハンダ付けにより実装するかわりに、ペースト状の接着剤３およびＡＣＦ４で実装しても良い。これにより、ハンダ付け実装の場合に発生する短絡等の不良を回避することができる。また、ＩＣチップ１と受動素子との実装作業を１つの工程にまとめることができ、さらに、フラックス残渣を除去するための洗浄工程が不要になるので、実装にかかるコストを抑えることができる。
【００７５】
さらに、上述の実施形態においては、ＡＣＦ４に対してペースト状の接着剤３を組み合わせて使用するものとしたが、ペースト状の接着剤３の代わりに接着剤を使用しても良い。この場合、接着剤には導電性粒子が含まれていないので、電気的接続の確実性はペースト状の接着剤３よりも劣るが、低コスト化を図ることができる。
【００７６】
上述のように、これらの実施形態によれば、ＡＣＦ４のＩＣチップ１サイドにペースト状の接着剤３を塗布しているため、ペースト状で流動性が高いペースト状の接着剤３の特性により、バンプ２とＡＣＦ４との隙間に入り込むので、気泡が発生しにくくなる。さらに、ＡＣＦ４がバンプ２付近の変形に追従できず、ＩＣチップ１の接着面に気泡が残ってしまうような場合でも、ペースト状の接着剤３の流動性が高いので、フリップチップボンダからの押圧力により気泡が接着面の外に放出され、ＩＣチップ１の接続面に気泡が残留しない。
【００７７】
また、ＩＣチップ１と基板５との電気的および機械的接続を得るために、押圧力をかけるので、ＩＣチップ１とＡＣＦ４との間からはみ出したペースト状の接着剤３は、ＩＣチップ１の外周を被覆するようにフィレットを形成し、モールド材の役目を果たすので、外部からＩＣチップ１のバンプ形成面に異物や水分の進入を防ぐとともに、機械的接続の強度も向上する。
【００７８】
【発明の効果】
以上延べたように、本発明では、一方の面に電極が形成されたＩＣチップの前記一方の面を基板に対して相対向する向きにて実装するフリップチップ実装方法において、前記ＩＣチップと前記基板との間にシート状の異方性導電接着剤とペースト状の接着剤とを介在させた状態で、前記ＩＣチップと前記基板とを接続する構成としたことにより、電気的・機械的接続がより強固になり、フリップチップの実装の信頼性を大きく向上させることができる。
【００７９】
また、ペースト状の接着剤がＩＣチップの周側面にシート状の異方性導電接着剤を基台としてフィレットを形成するので、外部からの異物や水分の進入を防ぐとともに、機械的強度も向上する。ひいては、この実装方法により実装されるＩＣチップの製品寿命を向上させることができる。また、シート状の異方性導電接着剤とペースト状の接着剤とに含まれる導電性粒子径をほぼ同一としたので、電気的接続の信頼性が向上する。さらには、受動素子などＩＣチップとともに実装される部品についても同じ方法によって実装できるので、ＩＣチップを利用した製品の生産性を向上することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態を示す断面図である。
【図２】 図１のフリップチップのバンプ周辺の拡大図である。
【図３】 従来技術のうち、ＡＣＦを使用したフリップチップの実装状態の断面図である。
【図４】 従来技術のうち、ＡＣＰを使用したフリップチップの実装状態の断面図である。
【図５】 従来技術のうち、バンプと基板のパターンの表面金属との金属共晶を利用したフリップチップの実装状態の断面図である。
【図６】 ペースト状の接着剤をＩＣチップに塗布する別の実施形態を示す断面図である。
【図７】 ペースト状の接着剤にＡＣＦを貼付する別の実施形態を示す断面図である。
【図８】 ＩＣチップの基板への接続フローを示す図である。
【符号の説明】
１ ＩＣチップ
２ バンプ
３ ペースト状の接着剤
４ ＡＣＦ
５ 基板
６ モールド材
７ 気泡
８ ＡＣＦとペースト状の接着剤の混在領域
９ ＡＣＰ

Claims (14)

  1. 一方の面に電極が形成されたＩＣチップの前記一方の面を基板に対して相対向する向きにて実装するフリップチップ実装方法において、
    前記ＩＣチップと前記基板との間にシート状の異方性導電接着剤とペースト状の接着剤とを介在させた状態で、前記ＩＣチップと前記基板とを接続すること、
    を含み、
    前記ペースト状の接着剤は、異方性導電接着剤であることを特徴とするフリップチップ実装方法。
  2. 前記ＩＣチップと前記基板との接続は、熱圧着により行われることを特徴とする請求項１記載のフリップチップ実装方法。
  3. 前記シート状の異方性導電接着剤を前記基板側に、前記ペースト状の接着剤を前記ＩＣチップ側に配置することを特徴とする請求項１または請求項２のいずれか一つに記載のフリップチップ実装方法。
  4. 前記シート状の異方性導電接着剤は、前記ＩＣチップの熱圧着工程前において、前記基板に貼付されることを特徴とする請求項１乃至請求項３のいずれかに記載のフリップチップ実装方法。
  5. 前記ペースト状の接着剤は、前記熱圧着工程前において、前記基板に貼付された前記シート状の異方性導電接着剤に塗布されることを特徴とする請求項４に記載のフリップチップ実装方法。
  6. 前記ペースト状の接着剤は、前記熱圧着工程前において、前記一方の面に塗布されることを特徴とする請求項１乃至請求項４のいずれか一つに記載のフリップチップ実装方法。
  7. 前記シート状の異方性導電接着剤は、前記熱圧着工程前において、前記一方の面に塗布された前記ペースト状の接着剤に貼付されることを特徴とする請求項１乃至請求項３のいずれか一つに記載のフリップチップ実装方法。
  8. 前記ペースト状の接着剤は、前記ペースト状の接着剤を塗布した前記一方の面を下方に向けた状態において、前記一方の面から滴下しない粘性を有することを特徴とする請求項６または請求項７に記載のフリップチップ実装方法。
  9. 前記シート状の異方性導電接着剤と前記ペースト状の接着剤との厚さの計は、前記熱圧着工程前において、前記ＩＣチップおよび前記基板のいずれか一方に形成されたバンプの高さよりも高いものとすることを特徴とする請求項１乃至請求項８のいずれか一つに記載のフリップチップ実装方法。
  10. 前記シート状の異方性導電接着剤と前記ペースト状の接着剤との厚さの計は、前記シート状の異方性導電接着剤と前記ペースト状の接着剤とにより前記熱圧着工程において形成されるフィレットの高さが、前記ＩＣチップの前記一方の面が位置する高さよりも高くなるとともに、前記ＩＣチップの前記一方の面とは反対の面が位置する高さよりも低くなる範囲内とすることを特徴とする請求項９に記載のフリップチップ実装方法。
  11. 前記シート状の異方性導電接着剤の面積は、前記一方の面の面積よりも大きいものとすることを特徴とする請求項１乃至請求項１０のいずれか一つに記載のフリップチップ実装方法。
  12. 前記シート状の異方性導電接着剤の面積は、前記シート状の異方性導電接着剤と前記ペースト状の接着剤とにより前記熱圧着工程後に形成されるフィレットの高さが、前記ＩＣチップの前記一方の面が位置する高さよりも高くなるとともに、前記ＩＣチップの前記一方の面とは反対の面が位置する高さよりも低くなる範囲内とすることを特徴とする請求項１１に記載のフリップチップ実装方法。
  13. 前記シート状の異方性導電接着剤と前記ペースト状の接着剤とに含まれる導電性粒子の径をほぼ同一としたことを特徴とする請求項１乃至請求項１２のいずれか一つに記載のフリップチップ実装方法。
  14. 前記ＩＣチップとともに実装される受動素子と前記基板との接続に、前記シート状の異方性導電接着剤と前記ペースト状の接着剤とを使用することを特徴とする請求項１乃至請求項１３のいずれか一つに記載のフリップチップ実装方法。
JP26372298A 1997-10-24 1998-09-17 フリップチップ実装方法 Expired - Fee Related JP3663938B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP26372298A JP3663938B2 (ja) 1997-10-24 1998-09-17 フリップチップ実装方法
US09/175,781 US6137183A (en) 1997-10-24 1998-10-20 Flip chip mounting method and semiconductor apparatus manufactured by the method
DE19848834A DE19848834A1 (de) 1997-10-24 1998-10-22 Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-292853 1997-10-24
JP29285397 1997-10-24
JP26372298A JP3663938B2 (ja) 1997-10-24 1998-09-17 フリップチップ実装方法

Publications (2)

Publication Number Publication Date
JPH11191569A JPH11191569A (ja) 1999-07-13
JP3663938B2 true JP3663938B2 (ja) 2005-06-22

Family

ID=26546164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26372298A Expired - Fee Related JP3663938B2 (ja) 1997-10-24 1998-09-17 フリップチップ実装方法

Country Status (3)

Country Link
US (1) US6137183A (ja)
JP (1) JP3663938B2 (ja)
DE (1) DE19848834A1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW444307B (en) * 1998-12-02 2001-07-01 Seiko Epson Corp Anisotropic conductor film, method for packaging semiconductor chip, and semiconductor device
EP1030349B2 (de) * 1999-01-07 2013-12-11 Kulicke & Soffa Die Bonding GmbH Verfahren und Vorrichtung zum Behandeln von auf einem Substrat angeordneten elektronischen Bauteilen, insbesondere von Halbleiterchips
JP4036555B2 (ja) * 1999-01-14 2008-01-23 松下電器産業株式会社 実装構造体の製造方法および実装構造体
US6225704B1 (en) * 1999-02-12 2001-05-01 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device
JP3325000B2 (ja) * 1999-05-28 2002-09-17 ソニーケミカル株式会社 半導体素子の実装方法
KR100361640B1 (ko) * 1999-08-30 2002-11-18 한국과학기술원 도포된 이방성 전도 접착제를 이용한 웨이퍼형 플립 칩 패키지 제조방법
US6492738B2 (en) 1999-09-02 2002-12-10 Micron Technology, Inc. Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer
JP2001085470A (ja) * 1999-09-16 2001-03-30 Fujitsu Ltd 半導体装置及びその製造方法
WO2001029895A1 (en) * 1999-10-19 2001-04-26 Motorola Inc. Method of forming a microelectronic assembly
US6373142B1 (en) * 1999-11-15 2002-04-16 Lsi Logic Corporation Method of adding filler into a non-filled underfill system by using a highly filled fillet
DE19963292A1 (de) * 1999-12-27 2001-06-28 Tridonic Bauelemente Elektronisches Vorschaltgerät
US6853074B2 (en) * 1999-12-27 2005-02-08 Matsushita Electric Industrial Co., Ltd. Electronic part, an electronic part mounting element and a process for manufacturing such the articles
US6909180B2 (en) * 2000-05-12 2005-06-21 Matsushita Electric Industrial Co., Ltd. Semiconductor device, mounting circuit board, method of producing the same, and method of producing mounting structure using the same
JP2002231758A (ja) * 2001-01-31 2002-08-16 Toppan Forms Co Ltd Ｉｃチップの実装方法
JP2002231757A (ja) * 2001-01-31 2002-08-16 Toppan Forms Co Ltd Ｉｃチップの実装方法
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
TW536768B (en) * 2001-08-03 2003-06-11 Matsushita Electric Ind Co Ltd Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body
SG122743A1 (en) 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG111935A1 (en) * 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115455A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
US6975035B2 (en) 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG115456A1 (en) 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
US20040036170A1 (en) 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
FR2843742B1 (fr) 2002-08-26 2005-10-14 Commissariat Energie Atomique Microstructure a surface fonctionnalisee par depot localise d'une couche mince et procede de fabrication associe
FR2843828A1 (fr) * 2002-08-26 2004-02-27 Commissariat Energie Atomique Support de garniture et procede de garniture selective de plages conductrices d'un tel support
FR2843830A1 (fr) * 2002-08-26 2004-02-27 Commissariat Energie Atomique Support de garniture et procede de test du support
US7135780B2 (en) * 2003-02-12 2006-11-14 Micron Technology, Inc. Semiconductor substrate for build-up packages
JP4494745B2 (ja) * 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4494746B2 (ja) 2003-09-25 2010-06-30 浜松ホトニクス株式会社 半導体装置
JP4351012B2 (ja) 2003-09-25 2009-10-28 浜松ホトニクス株式会社 半導体装置
US20050161815A1 (en) * 2004-01-27 2005-07-28 Joseph Sun Package of a semiconductor device with a flexible wiring substrate and method for the same
US7303400B2 (en) * 2004-01-27 2007-12-04 United Microelectronics Corp. Package of a semiconductor device with a flexible wiring substrate and method for the same
JP2005353731A (ja) * 2004-06-09 2005-12-22 Nec Compound Semiconductor Devices Ltd チップ部品実装体及び半導体装置
DE102004032605B4 (de) * 2004-07-05 2007-12-20 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip und elektrischen Verbindungselementen zu einer Leiterstruktur
KR100833194B1 (ko) * 2006-12-19 2008-05-28 삼성전자주식회사 반도체 칩의 배선층이 기판에 직접 연결된 반도체 패키지및 그 제조방법
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
TW200908246A (en) * 2007-08-07 2009-02-16 Chipmos Technologies Inc Adhesion structure for a package apparatus
US8243391B2 (en) * 2008-09-26 2012-08-14 Hitachi Global Storage Technologies, Netherlands B.V. Slider and suspension composite fiber solder joints
KR101526278B1 (ko) * 2012-12-21 2015-06-05 제일모직주식회사 경화 필름과 도전 필름을 포함하는 분리형 이방 도전성 필름
US9365749B2 (en) 2013-05-31 2016-06-14 Sunray Scientific, Llc Anisotropic conductive adhesive with reduced migration
US9777197B2 (en) 2013-10-23 2017-10-03 Sunray Scientific, Llc UV-curable anisotropic conductive adhesive
DE102013225109A1 (de) * 2013-12-06 2015-06-11 Robert Bosch Gmbh Verfahren zum Befestigen eines Mikrochips auf einem Substrat
US10692917B2 (en) * 2016-07-06 2020-06-23 Kingpak Technology Inc. Sensor package structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391397A (en) * 1994-04-05 1995-02-21 Motorola, Inc. Method of adhesion to a polyimide surface by formation of covalent bonds
JP2814477B2 (ja) * 1995-04-13 1998-10-22 ソニーケミカル株式会社 非接触式ｉｃカード及びその製造方法
US5861661A (en) * 1995-12-27 1999-01-19 Industrial Technology Research Institute Composite bump tape automated bonded structure

Also Published As

Publication number Publication date
US6137183A (en) 2000-10-24
DE19848834A1 (de) 1999-07-01
JPH11191569A (ja) 1999-07-13

Similar Documents

Publication Publication Date Title
JP3663938B2 (ja) フリップチップ実装方法
JP3927759B2 (ja) 回路基板への電子部品の実装方法
JP4659262B2 (ja) 電子部品の実装方法及びペースト材料
JP5066935B2 (ja) 電子部品および電子装置の製造方法
KR100563890B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
KR100701133B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
JP2006261565A (ja) 電子機能部品実装体及びその製造方法
JPH10284535A (ja) 半導体装置の製造方法及び半導体部品
JPH08236578A (ja) 半導体素子のフリップチップ実装方法およびこの実装方 法に用いられる接着剤
JP3974834B2 (ja) 電子部品の装着方法
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JP4934831B2 (ja) 半導体パッケージの製造方法
JP2010073972A (ja) 接合シート及び電子回路装置並びに製造方法
JPH11135561A (ja) 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板
JP4483131B2 (ja) 実装構造体及びその実装方法
KR100275440B1 (ko) 전도성 필림을 이용한 회로기판의 실장 방법 및 지그
JP2010062589A (ja) 電子部品の実装方法
JP2002299810A (ja) 電子部品の実装方法
JP2005353803A (ja) 電子回路素子の製造方法
JP2001093937A (ja) 半導体素子の実装方法とその実装構造体
JPH11274238A (ja) 電子部品の実装構造および電子部品の実装方法
JP2007288228A (ja) 電子部品の実装方法及びその装置
JP2008078280A (ja) 電子回路素子の製造方法
JP2001230272A (ja) 鉛フリーはんだ多層バンプを有するフリップチップ及び鉛フリー・フリップチップアセンブリ
JP2005019523A (ja) 半導体部品の樹脂接合方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050321

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080408

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090408

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100408

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110408

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120408

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130408

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees