JPH11135561A - 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板 - Google Patents

異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板

Info

Publication number
JPH11135561A
JPH11135561A JP29569497A JP29569497A JPH11135561A JP H11135561 A JPH11135561 A JP H11135561A JP 29569497 A JP29569497 A JP 29569497A JP 29569497 A JP29569497 A JP 29569497A JP H11135561 A JPH11135561 A JP H11135561A
Authority
JP
Japan
Prior art keywords
flip
flip chip
conductive particles
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29569497A
Other languages
English (en)
Inventor
Keisuke Matsunami
敬祐 松波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29569497A priority Critical patent/JPH11135561A/ja
Publication of JPH11135561A publication Critical patent/JPH11135561A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H01L2224/27334—Manufacturing methods by local deposition of the material of the layer connector in solid form using preformed layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 仮接続の状態でフリップチップ単体の接続・
動作の検査ができ、検査時に不良が出たときにはその場
でリペアができる異方性導電接着フィルム、およびこれ
を使用したフリップチップ実装方法を提供する。 【解決手段】 本発明の異方性導電接着フィルム８は、
熱硬化型接着剤７からなる膜に導電粒子を含むものであ
る。ここで、導電粒子は弾力性導電粒子９であり、弾力
性導電粒子９の直径は、熱硬化型剤接着剤７の膜の厚さ
より少し大きく、弾力性導電粒子９の表面は、膜の両面
から露出し、弾力性導電粒子９の熱硬化型接着剤７の膜
の平面方向の位置は、弾力性導電粒子９がフリップチッ
プ１の電極２に接触する位置にある。基板４の電極５と
フリップチップ１の電極２の間に、この異方性導電接着
フィルム８の弾力性導電粒子９を挟み付けて、基板４の
電極５とフリップチップ１の電極２を接続・接着する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、異方性導電接着フ
ィルム（ＡＣＦ）、その製造方法、フリップチップ実装
方法、およびフリップチップ実装基板に関する。詳しく
は、異方性導電接着フィルムを使用するフリップチップ
実装プロセスにおいて、フリップチップを基板の基板パ
ターンに仮接続された後に接続・動作の検査ができ、基
板とフリップチップをリペアできる異方性導電接着フィ
ルムに係るものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来使
用されてきた異方性導電接着フィルム（ＡＣＦ）は、エ
ポキシ系の接着剤に、プラスチック粒子に金（Ａｕ）メ
ッキした導電粒子またはＮｉの導電粒子を均一に分散さ
せたものであった。
【０００３】この異方性導電接着フィルムを使用するフ
リップチップ実装プロセスとは、異方性導電接着フィル
ムを基板に貼り付けて、基板の基板パターンとフリップ
チップのバンプとの位置合わせをし、その後、加熱・加
圧して接続する工程であり、基板とフリップチップの接
着、基板パターンとフリップチップのバンプの接続、基
板パターン間、バンプ間、および基板パターンとバンプ
間の絶縁を一括処理するプロセスである。
【０００４】ここで、電極ピッチは最小で７０μｍ以下
まで対応でき、このときの接続部の抵抗は０．０１オー
ム以下で、はんだバンプでの接続法に比べて遜色ないレ
ベルにある。
【０００５】図７は、従来の異方性導電接着フィルムに
より、フリップチップ１のバンプ３と基板の基板パター
ン５を接続した状態を断面図で表したものである。フリ
ップチップ１のバンプ３と基板パターン５の間には導電
粒子６が強固に挟持され電気的接続が確保されている。
ここで、バンプ３は、金（Ａｕ）スタッドバンプ、金
（Ａｕ）メッキされたバンプなどを用いることができ
る。また、基板４は、セラミック基板、ビルドアップ基
板などを用いることができる。
【０００６】図８は、従来のフリップチップ実装方法を
工程順に表したものである。このフリップチップ実装方
法に用いる基板は、図に示すように、基板４上に基板パ
ターンを設けたものである。
【０００７】また、このフリップチップ実装方法に用い
る異方性導電接着フィルム８は、図に示すように、熱硬
化型接着剤７に導電粒子６を分散させた薄いフィルムで
あり、このフィルムの一方の面にはセパレータ１５が付
いている。この異方性導電接着フィルム８は、使用に際
しては、冷蔵保管から常温に戻して用いる。冷蔵保管す
るのは、熱硬化型接着剤の重合反応が発生するのを抑制
するためである。
【０００８】仮圧着の工程では、図に示すように、異方
性導電接着フィルム８をそのセパレータ１５を上側にし
て、基板に貼り付ける。このとき、仮圧着を確実なもの
とするために、加熱・加圧をする。加熱は、８０〜１２
０℃の範囲の温度で行い、異方性導電接着フィルムの流
動化を促進させる。この温度範囲では、熱硬化型接着剤
の重合反応は発生しない。また、加圧は、数１００ｇ／
ｍｍ2 程度の圧力で行う。
【０００９】セパレータの剥離の工程では、図に示すよ
うに、異方性導電接着フィルムに付いているセパレータ
１５を剥離する。これにより、導電粒子６を分散した熱
硬化型接着剤のフィルムが基板上の基板パターンに固定
された状態になる。
【００１０】一方、このフリップチップ実装方法に用い
るフリップチップ１は、図に示すように、その一方の面
にバッド２を形成したものである。このパッド２はアル
ミニウムよりなる。
【００１１】バンプ形成の工程では、図に示すように、
フリップチップ１のパッド２の上にバンプ３を形成す
る。ここで、バンプ３は、ワイヤボンダの１ｓｔボンド
を使用して形成する。また、バンプ３は、金（Ａｕ）ス
タッドバンプからなる。
【００１２】アライメントとフリップチップ仮接続の工
程では、図に示すように、基板パターン５とフリップチ
ップ１のバンプ３のアライメント（位置を合わせ）を行
い、その後、基板パターン５とフリップチップ１のバン
プ３との仮接続を行う。この工程では、上述したフリッ
プチップを反転してフリップチップ接続を行う。ここで
仮接続とは、熱硬化型接着剤が半硬化（８０〜１２０℃
の範囲の温度で加熱し、熱硬化型接着剤の重合反応が発
生しない）状態で、フリップチップ１のバンプ３が基板
パターン５に機械的に完全に接続していない状態の接続
をいう。この仮接続の状態では、フリップチップ１のリ
ペアはできるが、フリップチップ１の接続・動作の検査
はできない。異方性導電接着フィルム中の導電粒子６の
周囲には熱硬化型接着剤が付着しているので、基板パタ
ーン５とフリップチップ１のバンプ３とを電気的に接続
することができないからである。
【００１３】本接続の工程では、図に示すように、ヒー
タツール１６により加熱・加圧することにより、異方性
導電接着フィルムを硬化させ、基板パターン５とフリッ
プチップ１のバンプ３との接続・接着を行う。ここで、
本接続とは、加熱（１８０〜２１０℃の温度の範囲で熱
硬化型接着剤の重合反応を発生させる）と加圧（数１０
ｋｇ／ｍｍ2 ）により異方性導電接着フィルム中の熱硬
化型接着剤を硬化させ、フリップチップのバンプと基板
パターンとの接続・接着を行うことをいう。このとき
の、温度・圧力・時間の実装プロセスは、フリップチッ
プと基板材料から最適なパラメータ数値を求めている。
この本接続の状態では、フリップチップ１の接続・動作
の検査はできるが、フリップチップ１のリペアはできな
い。異方性導電接着フィルム中の導電粒子６の周囲にあ
った熱硬化型接着剤のうち、基板パターンと導電粒子の
間、およびフリップチップ１のバンプ３と導電粒子６の
間の熱硬化型接着剤は熱流動により除去されるので、基
板パターン５とフリップチップ１のバンプ３とを電気的
に接続することができるが、加熱した後は熱硬化型接着
剤は重合反応が生じて硬化しているので、機械的な力を
加えてもフリップチップを基板から引き剥がすことがで
きない。無理に引き剥がそうとすれば、基板パターンを
損傷することになるからである。
【００１４】上述したように、仮接続の状態であれば、
基板を加熱すると簡単にフリップチップを基板から剥が
すことができるが、接続・動作の検査ができない。圧力
および温度が不十分なため導電粒子の周囲に付いている
熱硬化型接着剤の除去が十分でなく、フリップチップの
バンプと基板パターンの電気的接続ができないからであ
る。
【００１５】また、本接続して熱硬化型接着剤を硬化さ
せると接着剤を簡単には除去できなくなるため、フリッ
プチップのリペアがむずかしいという問題がある。一
方、接続の信頼性を向上させるために、強力な接着力が
要求される。
【００１６】本発明はこのような課題に鑑みてなされた
ものであり、仮接続の状態でフリップチップ単体の接続
・動作の検査ができ、検査時に不良が出たときにはその
場でリペアができる異方性導電接着フィルム、その製造
方法、フリップチップ実装方法、およびフリップチップ
実装基板を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明の異方性導電接着
フィルムは、セパレータ上に形成した、熱硬化型接着剤
からなる膜に、導電粒子を含む異方性導電接着フィルム
において、導電粒子は弾力性導電粒子であり、弾力性導
電粒子の直径は、膜の厚さより少し大きく、弾力性導電
粒子の表面は、膜の両面から露出し、弾力性導電粒子の
膜の平面方向の位置は、弾力性導電粒子がフリップチッ
プの電極に接触する位置であるものである。
【００１８】また、本発明の異方性導電接着フィルムの
製造方法は、フリップチップの電極に対応する位置に、
スルーホールを有する金型を、カバーフィルムの上に載
せる工程と、スルーホールに弾力性導電粒子を入れる工
程と、金型を上記カバーフィルムより剥離して、弾力性
導電粒子をカバーフイルム上に固定する工程と、カバー
フィルム上に、弾力性導電粒子の直径よりもその厚さが
薄くて、少なくとも熱硬化型接着剤からなる膜を形成す
る工程を有するものである。
【００１９】また、本発明のフリップチップ実装方法
は、上述構成の異方性導電接着フィルムの弾力性導電粒
子を、基板の電極に位置合わせをする工程と、加圧・加
熱により異方性導電接着フィルムを基板に仮圧着する工
程と、フリップチップの電極を基板の電極に位置あわせ
をした後に、加圧・加熱によりフリップチップの仮接続
をする工程と、フリップチップを加圧しながら、フリッ
プチップの接続・動作の検査を行う工程と、加圧・加熱
により異方性導電接着フィルムの熱硬化型接着剤を硬化
させ、基板の電極とフリップチップの電極の接続・接着
を行う工程を有するものである。
【００２０】また、本発明のフリップチップ実装基板
は、基板の電極とフリップチップの電極の間に、上述構
成の異方性導電接着フィルムの弾力性導電粒子を挟み付
けて、基板の電極とフリップチップの電極を接続・接着
するものである。
【００２１】本発明の異方性導電接着フィルムは、導電
粒子が弾力性導電粒子であり、弾力性導電粒子の直径
は、膜の厚さより少し大きく、弾力性導電粒子の表面
は、膜の両面から露出し、弾力性導電粒子の膜の平面方
向の位置は、弾力性導電粒子がフリップチップの電極に
接触する位置であるので、基板の電極とフリップチップ
の電極の間に、上述構成の異方性導電接着フィルムの弾
力性導電粒子を挟み付けて、基板の電極とフリップチッ
プの電極を接続・接着するフリップチップ実装方法にお
いては、仮接続の状態で、フリップチップ単体の接続・
動作の検査ができる。
【００２２】
【発明の実施の形態】以下、本発明に係る異方性導電接
着フィルム、その製造方法、フリップチップ実装方法、
およびフリップチップ実装基板の発明の実施の形態につ
いて図１〜図６を参照しながら説明する。
【００２３】この発明は、既存の異方性導電接着フィル
ムに弾力性導電粒子を組み込み、さらにフリップチップ
の全てのパッドの上にこの弾力性導電粒子が載るように
高精度に位置合わせをすることにより、フリップチップ
を基板に仮接続させたときに接続・動作の電気的検査が
できるようにしたものである。
【００２４】これを実現するために、この弾力性導電粒
子としては、異方性導電接着フィルムの厚さよりも少し
大きい直径を有するプラスチック粒子であって、その表
面を金メッキしたものを用いる。
【００２５】ここで、弾力性導電粒子の基材は、プラス
チックばかりでなく、弾力性を有する他の材料を使用で
きることはもちろんである。また、弾力性導電粒子の表
面のメッキは金ばかりでなく、導電性を有する他の金属
を使用することができる。
【００２６】また、この弾力性導電粒子は、弾力性を有
するので、加圧時に生じる応力を吸収することができ、
また基板パターンの厚さのばらつきを吸収することがで
きる。また、弾力性導電粒子の表面には金メッキが施さ
れているので、フリップチップのパッドと基板パターン
を低抵抗で接続することができる。
【００２７】また、フリップチップの電極を損傷させず
に接続の確認ができる。一般に、金属からなる微粒子
は、球形ではなくその表面に鋭い凹凸を有する形状を有
するので、接続の際に電極を損傷させる場合が多いが、
本発明の弾力性導電粒子は弾力性を有する基材の表面に
滑らかな金属メッキが施されているので、接続の際に電
極を損傷させることがない。
【００２８】一方、仮接続のみではフリップチップの接
続・動作の確実な検査ができないので、フリップチップ
の接続・動作の検査時にはフリップチップをある一定圧
力で押して確実な接続を実現することができる。
【００２９】また、フリップチップの接続・動作の検査
の結果、異常が検出されたときは、フリップチップを基
板から簡単に引き剥がすことができる。すなわち、基板
を一定温度で加熱し、他方、はんだこてであってその
「こて部」にフリップチップサイズより一回り大きな穴
を開けたものを加熱する。つぎに、そのこて部をフリッ
プチップに押しつけ、さらにずらすことによりフリップ
チップを基板から簡単に引き剥がすことができる。
【００３０】つぎに、本発明に係る異方性導電接着フィ
ルム、その製造方法、フリップチップ実装方法、および
フリップチップ実装基板について、その実施例を具体的
に説明する。
【００３１】図１は、本発明の異方性導電接着フィルム
により、フリップチップ１のパッド２と基板の基板パタ
ーン５を接続した状態を断面図で表したものである。フ
リップチップ１のパッド２と基板パターン５の間には弾
力性導電粒子９が挟持され電気的接続が確保されてい
る。さらに、後述する本接続においては、フリップチッ
プ１のバンプ３と基板パターン５の間に導電粒子６が強
固に挟持され（図１では仮接続の状態を図示しているの
で、バンプ３と基板パターン５の間に導電粒子６は挟持
されていない）、電気的接続が確保される。また、本接
続のときは、異方性導電接着フィルム中の弾力性導電粒
子９は、圧力によりつぶれてその断面形状が楕円形にな
る。なおここで、バンプ３は、金（Ａｕ）スタッドバン
プ、金（Ａｕ）メッキされたバンプなどを用いることが
できる。また、基板４は、セラミック基板、ビルドアッ
プ基板などを用いることができる。
【００３２】図１では、弾力性導電粒子９がフリップチ
ップ１のバッド２と基板４の基板パターン５を接続し、
導電粒子６がフリップチップ１のバンプ３と基板４の基
板パターン５の接続をしているが、この構造に拘束され
るものではない。例えば、フリップチップ１のバンプ３
の形成を省略し、またさらに、異方性導電接着フィルム
の中には導電粒子６を入れるのを省略して弾力性導電粒
子９のみを入れることにより、フリップチップ１のパッ
ド２と基板４の基板パターン５の接続を弾力性導電粒子
９のみにより行う構造とすることもできる。
【００３３】図２は、本発明の異方性導電接着フィルム
により、フリップチップ１のパッド２と基板の基板パタ
ーン５を接続した状態を平面図で表したものである。
【００３４】図３は、フリップチップを基板に仮接続す
るときの、フリップチップ１のパッド２と異方性導電接
着フィルム８の弾力性導電粒子の水平方向の位置関係を
表した図である。この異方性導電接着フィルム中の弾力
性導電粒子は、フリップチップのパッドと１対１で正確
に位置あわせされ、各電極に１個必ず入るようにしてい
る。
【００３５】また、図３に示すように、異方性導電接着
フィルム８中の弾力性導電粒子９は、その表面の一部を
熱硬化型接着剤の表面および裏面から露出させている。
これは、仮接続の際に弾力性導電粒子９がフリップチッ
プ１のパッド２および基板パターン５に接触したとき
に、小さな圧力でも電気的接続を確保できるようにする
ためである。
【００３６】つぎに、本発明の異方性導電接着フィルム
の製造方法を図４を参照しながら説明する。図４に示す
ように、カバーフィルム１１はプラスチックなどの柔ら
かい薄膜からなる。また、カバーフィルム１１は異方性
導電接着フィルムに付けるセパレータを兼ねることもで
きる。
【００３７】弾力性導電粒子は、図に示すように、直径
がｄの弾力性を有する球形の粒子である。この直径ｄ
は、異方性導電接着フィルムの厚さより少し大きくす
る。これは、弾力性導電粒子９が、異方性導電接着フィ
ルムの表面と裏面からその表面の一部を露出することが
できるようにするためである。
【００３８】また、この弾力性導電粒子はブラスチック
を基材としており、その表面には金（Ａｕ）メッキが施
されている。このように弾力性導電粒子はプラスチック
からなるので、仮接続または本接続のときの加圧時に応
力を緩和することができる。また、金（Ａｕ）メッキを
施したのは、フリップチップ１のパッド２と基板パター
ン５の電気的接続を確保するためである。
【００３９】弾力性導電粒子の搭載１の工程では、図に
示すように、カバーフィルム１１に金属金型１４を載
せ、この金属金型１４を用いて、弾力性導電粒子９の位
置合わせをする。この弾力性導電粒子の位置は、フリッ
プチップのパッドに正確に合うようにする。
【００４０】金属金型１４は、フリップチップのパッド
に１対１に正確に対応したスルーホール１５を開けてい
るものである。このスルーホール１５の内径は、弾力性
導電粒子の直径よりも５μｍ程度大きくして余裕を持た
せる。
【００４１】また、スルーホールに弾力性導電粒子を入
れる方法は、ロボットを用いて入れる方法や、弾力性導
電粒子を入れたふるいを金型の上に設置して振動を与え
ながら入れる方法など種々の方法を採ることができる。
【００４２】弾力性導電粒子の搭載２の工程では、図に
示すように、カバーフイルム上にあった金属金型を除去
して、スルーホール中にあった弾力性導電粒子を正確な
位置を保持したままカバーフィルム上に設置する。この
場合、弾力性導電粒子９が、カバーフィルムの上で移動
するのを防止するために、カバーフィルムの表面には粘
性の低い接着剤を塗布しておく。
【００４３】熱硬化型接着剤の流し込みの工程では、図
に示すように、弾力性導電粒子を設置したカバーフィル
ム上に、熱硬化型接着剤を流し込む。ここで、熱硬化型
接着剤の流し込みは、弾力性導電粒子の移動を防止する
ため、ゆっくりと行う。
【００４４】なお、図示した実施例では、熱硬化型接着
剤７中に導電粒子６を含有するものを用いたが、この導
電粒子６を含有しないものであって熱硬化型接着剤のみ
を用いてもよいことはもちろんである。
【００４５】つぎに、本発明のフリップチップ実施方法
について図５および６を参照しながら説明する。このフ
リップチップ実装方法に用いる基板は、図５に示すよう
に、基板４上に基板パターンを設けたものである。
【００４６】また、このフリップチップ実装方法に用い
る異方性導電接着フィルム８は、図に示すように、熱硬
化型接着剤７に弾力性導電粒子９を正確な水平位置に設
置するとともに、導電粒子６を分散させた薄いフィルム
であり、このフィルムの一方の面にはセパレータ１５が
付いている。この異方性導電接着フィルム８は、使用に
際しては、冷蔵保管から常温に戻して用いる。冷蔵保管
するのは、熱硬化型接着剤の重合反応が発生するのを抑
制するためである。
【００４７】異方性導電接着フィルムのアライメントの
工程では、図に示すように、異方性導電接着フィルムを
カットして、異方性導電接着フィルム中の弾力性導電粒
子と基板パターンの位置あわせをする。この位置あわせ
の方法は、後述するフリップチップのパッドと基板パタ
ーンの位置合わせに用いる通常の方法により行うことが
できる。
【００４８】仮圧着の工程では、図に示すように、異方
性導電接着フィルム８をそのセパレータ１５を上側にし
て、基板に貼り付ける。このとき、仮圧着を確実なもの
とするために、加熱・加圧をする。加熱は、８０〜１２
０℃の範囲の温度で行い、異方性導電接着フィルムの流
動化を促進させる。この温度範囲では、熱硬化型接着剤
の重合反応は発生しない。また、加圧は、数１００ｇ／
ｍｍ2 程度の圧力で行う。
【００４９】セパレータの剥離の工程では、図に示すよ
うに、異方性導電接着フィルムに付いているセパレータ
１５を剥離する。これにより、弾力性導電粒子を設置す
るとともに導電粒子６を分散した熱硬化型接着剤のフィ
ルムが、基板上の基板パターンに固定された状態にな
る。
【００５０】一方、このフリップチップ実装方法に用い
るフリップチップ１は、図に示すように、その一方の面
にバッド２を形成したものである。このパッド２はアル
ミニウムよりなる。
【００５１】バンプ形成の工程では、図に示すように、
フリップチップ１のパッド２の上にバンプ３を形成す
る。ここで、バンプ３は、ワイヤボンダの１ｓｔボンド
を使用して形成する。また、バンプ３は、金（Ａｕ）ス
タッドバンプからなる。
【００５２】アライメントとフリップチップ仮接続の工
程では、図に示すように、基板パターン５とフリップチ
ップ１のバンプ３のアライメント（位置を合わせ）を行
い、その後、基板パターン５とフリップチップ１のバン
プ３との仮接続を行う。この工程では、上述したフリッ
プチップを反転してフリップチップ接続を行う。
【００５３】ここで仮接続とは、熱硬化型接着剤が半硬
化（８０〜１２０℃の範囲の温度で加熱し、熱硬化型接
着剤の重合反応が発生しない）状態で、フリップチップ
１のバンプ３が基板パターン５に機械的に完全に接続し
ていない状態の接続をいう。
【００５４】図６に示すように、フリップチップの接続
・動作の検査の工程では、フリップチップの接続が確保
されているか、また動作に異常がないかを検査する。こ
の工程では、常温下で、フリップチップサイズの加圧ツ
ール１７をフリップチップの上から数１０ｋｇ／ｍｍ2
程度の圧力で押さえ、フリップチップのパッドと基板パ
ターンの接続を確実にする。このとき、電力を供給して
フリップチップの動作を確認することができる。
【００５５】リペアの工程では、前工程での検査に異常
が検出されたときは、フリップチップを基板から引き剥
がす。このとき、基板をホットプレート上におき、チッ
プサイズより一回り大きい穴を空けたはんだこてを使用
する。
【００５６】本接続の工程では、図に示すように、ヒー
タツール１６により加熱・加圧することにより、異方性
導電接着フィルムを硬化させ、基板パターン５とフリッ
プチップ１のバンプ３との接続・接着を行う。本接続
は、前の工程でフリップチップの接続・動作に異常がな
いときに行う。
【００５７】ここで、本接続とは、加熱（１８０〜２１
０℃の温度の範囲で熱硬化型接着剤の重合反応を発生さ
せる）と加圧（数１０ｋｇ／ｍｍ2 ）により異方性導電
接着フィルム中の熱硬化型接着剤を硬化させ、フリップ
チップのバンプと基板パターンとの接続・接着を行うこ
とをいう。このときの、温度・圧力・時間の実装プロセ
スは、フリップチップと基板材料から最適なパラメータ
数値を求めることができる。
【００５８】本接続の結果、異方性導電接着フィルム中
に設置された弾力性導電粒子により基板パターン５とフ
リップチップ１のパッド２の電気的接続が確保されると
ともに、異方性導電接着フィルム中の導電粒子６の周囲
にあった熱硬化型接着剤のうち、基板パターンと導電粒
子の間、およびフリップチップ１のバンプ３と導電粒子
６の間の熱硬化型接着剤は熱流動により除去されるの
で、基板パターン５とフリップチップ１のバンプ３とを
電気的に接続することができる。
【００５９】従来は、フリップチップの接続の確認が本
接続後にしかできないために、全ての部品を搭載した後
にしか基板の試験・検査ができなかった。そのため、フ
リップチップの接続部が不良であるときには、実装済み
のプリント基板を廃棄していた。
【００６０】本発明により、フリップチップ単体の接続
・動作の検査ができ、検査時に不良が出たときにはその
場でリペアができる。また、基板を廃棄することが大幅
に減少でき、コストの低減を実現できる。
【００６１】なお、本発明は上述の実施例に限らず本発
明の要旨を逸脱することなくその他種々の構成を採り得
ることはもちろんである。
【００６２】
【発明の効果】以上説明したように、本発明によれば、
フリップチップ単体の接続・動作の検査ができ、検査時
に不良が出たときにはその場でリペアができる。また、
基板を廃棄することが大幅に減少でき、コストの低減を
実現できる。
【図面の簡単な説明】
【図１】本発明に係る異方性導電接着フィルムを用いた
フリップチップ実装の実施例を示す断面図である。
【図２】本発明に係る異方性導電接着フィルムを用いた
フリップチップ実装の実施例を示す平面図である。
【図３】弾力性導電粒子とフリップチップのパッドの位
置関係の説明に用いる断面図である。
【図４】本発明に係る異方性導電接着フィルムの製造方
法を示す工程図である。
【図５】本発明に係るフリップチップ実装方法を示す工
程図である（その１）。
【図６】本発明に係るフリップチップ実装方法を示す工
程図である（その２）。
【図７】従来の異方性導電接着フィルムを用いたフリッ
プチップ実装の例を示す断面図である。
【図８】従来のフリップチップ実装方法の例を示す工程
図である。
【符号の説明】
１ フリップチップ、２ パッド、３ バンプ、４ 基
板、５ 基板パターン、６ 導電粒子、７ 熱硬化型接
着剤、８ 異方性導電接着フィルム、９ 弾力性導電粒
子、１１ カバーフィルム、１２ プラスチック粒子、
１３ 金（Ａｕ）メッキ、１４ 金属金型、１５ セパ
レータ、

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 セパレータ上に形成した、熱硬化型接着
    剤からなる膜に、導電粒子を含む異方性導電接着フィル
    ムにおいて、 上記導電粒子は弾力性導電粒子であり、 上記弾力性導電粒子の直径は、上記膜の厚さより少し大
    きく、 上記弾力性導電粒子の表面は、上記膜の両面から露出
    し、 上記弾力性導電粒子の上記膜の平面方向の位置は、上記
    弾力性導電粒子がフリップチップの電極に接触する位置
    であることを特徴とする異方性導電接着フィルム。
  2. 【請求項２】 フリップチップの電極に対応する位置
    に、スルーホールを有する金型を、カバーフィルムの上
    に載せる工程と、 上記スルーホールに弾力性導電粒子を入れる工程と、 上記金型を上記カバーフィルムより剥離して、上記弾力
    性導電粒子をカバーフイルム上に固定する工程と、 上記カバーフィルム上に、上記弾力性導電粒子の直径よ
    りもその厚さが薄くて、少なくとも熱硬化型接着剤から
    なる膜を形成する工程を有することを特徴とする異方性
    導電接着フィルムの製造方法。
  3. 【請求項３】 請求項１記載の異方性導電接着フィルム
    の弾力性導電粒子を、基板の電極に位置合わせをする工
    程と、 加圧・加熱により上記異方性導電接着フィルムを基板に
    仮圧着する工程と、 フリップチップの電極を上記基板の電極に位置あわせを
    した後に、加圧・加熱によりフリップチップの仮接続を
    する工程と、 上記フリップチップを加圧しながら、上記フリップチッ
    プの接続・動作の検査を行う工程と、 加圧・加熱により上記異方性導電接着フィルムの熱硬化
    型接着剤を硬化させ、上記基板の電極と上記フリップチ
    ップの電極の接続・接着を行う工程を有することを特徴
    とするフリップチップ実装方法。
  4. 【請求項４】 基板の電極とフリップチップの電極の間
    に、請求項１の異方性導電接着フィルムの弾力性導電粒
    子を挟み付けて、上記基板の電極と上記フリップチップ
    の電極を接続・接着することを特徴とするフリップチッ
    プ実装基板。
JP29569497A 1997-10-28 1997-10-28 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板 Pending JPH11135561A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29569497A JPH11135561A (ja) 1997-10-28 1997-10-28 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29569497A JPH11135561A (ja) 1997-10-28 1997-10-28 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板

Publications (1)

Publication Number Publication Date
JPH11135561A true JPH11135561A (ja) 1999-05-21

Family

ID=17823967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29569497A Pending JPH11135561A (ja) 1997-10-28 1997-10-28 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板

Country Status (1)

Country Link
JP (1) JPH11135561A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388321B1 (en) 1999-06-29 2002-05-14 Kabushiki Kaisha Toshiba Anisotropic conductive film and resin filling gap between a flip-chip and circuit board
JP2007262412A (ja) * 2000-03-07 2007-10-11 Sony Chemical & Information Device Corp 絶縁性接着剤、異方導電性接着剤、絶縁性接着フィルム、異方導電性接着フィルム、電極の接続方法
JP2012007093A (ja) * 2010-06-25 2012-01-12 Nitto Denko Corp 導電性粘着テープ
CN110752194A (zh) * 2018-07-23 2020-02-04 美科米尚技术有限公司 微型粘合结构和其形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388321B1 (en) 1999-06-29 2002-05-14 Kabushiki Kaisha Toshiba Anisotropic conductive film and resin filling gap between a flip-chip and circuit board
JP2007262412A (ja) * 2000-03-07 2007-10-11 Sony Chemical & Information Device Corp 絶縁性接着剤、異方導電性接着剤、絶縁性接着フィルム、異方導電性接着フィルム、電極の接続方法
JP4644692B2 (ja) * 2000-03-07 2011-03-02 ソニーケミカル＆インフォメーションデバイス株式会社 電極間接続体の製造方法
JP2012007093A (ja) * 2010-06-25 2012-01-12 Nitto Denko Corp 導電性粘着テープ
CN110752194A (zh) * 2018-07-23 2020-02-04 美科米尚技术有限公司 微型粘合结构和其形成方法
CN110752194B (zh) * 2018-07-23 2023-11-28 美科米尚技术有限公司 微型粘合结构和其形成方法

Similar Documents

Publication Publication Date Title
KR100384314B1 (ko) 회로기판에의 전자부품 실장방법 및 장치
JP3663938B2 (ja) フリップチップ実装方法
JP3891838B2 (ja) 半導体装置およびその製造方法
US20030178132A1 (en) Method for manufacturing connection structure
JP2001007156A (ja) 電子素子の実装方法
JP2000113919A (ja) 電気的接続装置と電気的接続方法
KR20010083235A (ko) 베어칩의 장착 방법 및 장치
JPH1126922A (ja) チップ実装方法
JPH11135561A (ja) 異方性導電接着フィルム、その製造方法、フリップチップ実装方法、およびフリップチップ実装基板
JPH0669278A (ja) 半導体素子の接続方法
JP3509642B2 (ja) 半導体装置の実装方法および実装構造
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002299809A (ja) 電子部品の実装方法および実装装置
JP3923248B2 (ja) 回路基板への電子部品の実装方法及び回路基板
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JPH11288975A (ja) ボンディング方法及びボンディング装置
JP3637438B2 (ja) 配線基板の製造方法
JP2000174414A (ja) 配線基板の製造方法
JP4295517B2 (ja) 半導体チップの実装構造および半導体チップの実装方法
JP2000277566A (ja) 電子部品ユニットおよび電子部品ユニット製造方法
JP3914332B2 (ja) 半導体装置の製造方法
JP3454223B2 (ja) 半導体装置の製造方法
JP2001308230A (ja) 半導体装置
JPH08298271A (ja) 半導体装置の実装方法
JP2000208907A (ja) 電子部品の実装方法