JP2001308230A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001308230A JP2001308230A JP2000123747A JP2000123747A JP2001308230A JP 2001308230 A JP2001308230 A JP 2001308230A JP 2000123747 A JP2000123747 A JP 2000123747A JP 2000123747 A JP2000123747 A JP 2000123747A JP 2001308230 A JP2001308230 A JP 2001308230A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor element
- sealing resin
- resin
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の実装におけるリフローや半導体
装置の高温保存等環境試験時に、半導体素子と基板との
間隙を封止する樹脂が熱膨張するため、半導体素子と基
板との間に引き剥がす応力が生じ、接合部が剥離する問
題があった。 【解決手段】 半導体素子１２と基板１６との間隙を封
止する第１の封止樹脂１８のヤング率よりも、半導体素
子１２の全体と基板１６の上面を封止する第２の封止樹
脂１９のヤング率を大きく設定することによって、半導
体素子１２に形成された突起電極１４と基板１６の配線
１５との接合部における圧接力を増大させ、接合部の電
気的接続の信頼性を向上させる。
装置の高温保存等環境試験時に、半導体素子と基板との
間隙を封止する樹脂が熱膨張するため、半導体素子と基
板との間に引き剥がす応力が生じ、接合部が剥離する問
題があった。 【解決手段】 半導体素子１２と基板１６との間隙を封
止する第１の封止樹脂１８のヤング率よりも、半導体素
子１２の全体と基板１６の上面を封止する第２の封止樹
脂１９のヤング率を大きく設定することによって、半導
体素子１２に形成された突起電極１４と基板１６の配線
１５との接合部における圧接力を増大させ、接合部の電
気的接続の信頼性を向上させる。
Description
【０００１】
【発明の属する技術分野】本発明は、突起電極を有する
半導体素子を基板に実装して電気的に接続する構成を有
する半導体装置に関するものである。
半導体素子を基板に実装して電気的に接続する構成を有
する半導体装置に関するものである。
【０００２】
【従来の技術】半導体素子の実装に必要な面積の小型
化、薄型化を達成するフリップチップ実装技術を用いた
半導体装置の先行技術として、特許第２８２６０４９号
公報に記載の技術がある。図６は、従来の半導体装置の
構造を示す断面図である。図６に示す半導体装置は、半
導体素子１と、半導体素子１の電極２に形成された突起
電極３と、配線４が形成された基板５と、突起電極３と
配線４とを電気的に接続する導電性接着剤６と、半導体
素子１と基板５との間隙に注入された熱硬化性の封止樹
脂７とより構成されていた。
化、薄型化を達成するフリップチップ実装技術を用いた
半導体装置の先行技術として、特許第２８２６０４９号
公報に記載の技術がある。図６は、従来の半導体装置の
構造を示す断面図である。図６に示す半導体装置は、半
導体素子１と、半導体素子１の電極２に形成された突起
電極３と、配線４が形成された基板５と、突起電極３と
配線４とを電気的に接続する導電性接着剤６と、半導体
素子１と基板５との間隙に注入された熱硬化性の封止樹
脂７とより構成されていた。
【０００３】また、本発明の半導体装置をハンドリング
する際は、半導体素子の裏面を吸着するのが一般的であ
る。
する際は、半導体素子の裏面を吸着するのが一般的であ
る。
【０００４】また、フリップチップ実装の技術は、突起
電極と配線基板の間に引き剥がす応力が働き、実装部に
剥離が生じると、電気的接続が妨げられるため、フリッ
プチップ接続を安定的に、特に、高温時においても強固
に固定するためにアンダーフィル樹脂が注入され、材質
として従来より熱硬化性樹脂が採用されており、接着時
に加熱硬化することがなされている。
電極と配線基板の間に引き剥がす応力が働き、実装部に
剥離が生じると、電気的接続が妨げられるため、フリッ
プチップ接続を安定的に、特に、高温時においても強固
に固定するためにアンダーフィル樹脂が注入され、材質
として従来より熱硬化性樹脂が採用されており、接着時
に加熱硬化することがなされている。
【０００５】
【発明が解決しようとする課題】しかし、従来の半導体
装置では、半導体装置の実装におけるリフローや半導体
装置の高温保存等環境試験時に、半導体素子と基板の間
隙を封止する封止樹脂が熱膨張するため、半導体素子と
基板との間に引き剥がす応力が生じ、接合部が剥離する
ために信頼性を低下させる問題があった。
装置では、半導体装置の実装におけるリフローや半導体
装置の高温保存等環境試験時に、半導体素子と基板の間
隙を封止する封止樹脂が熱膨張するため、半導体素子と
基板との間に引き剥がす応力が生じ、接合部が剥離する
ために信頼性を低下させる問題があった。
【０００６】図７は、従来の半導体装置の内部応力の状
態を示す断面図である。
態を示す断面図である。
【０００７】図７に示すように、半導体装置の実装にお
けるリフローや半導体装置の高温保存等環境試験時に、
封止樹脂７が熱膨張を起こすために封止樹脂７の周囲で
は、熱応力８を生じ、接合部９を引き剥がし剥離させる
応力となる。これは、次式 σ＝∫Ｅ・αδＴ に示されるように、一般には封止樹脂による応力σは、
ヤング率Ｅが高くなるにしたがって増加するので、応力
σを抑制するためには、ヤング率Ｅの小さい封止樹脂を
用いる必要がある。ここで、σは応力、Ｅはヤング率、
αは線膨張係数、Ｔは温度である。
けるリフローや半導体装置の高温保存等環境試験時に、
封止樹脂７が熱膨張を起こすために封止樹脂７の周囲で
は、熱応力８を生じ、接合部９を引き剥がし剥離させる
応力となる。これは、次式 σ＝∫Ｅ・αδＴ に示されるように、一般には封止樹脂による応力σは、
ヤング率Ｅが高くなるにしたがって増加するので、応力
σを抑制するためには、ヤング率Ｅの小さい封止樹脂を
用いる必要がある。ここで、σは応力、Ｅはヤング率、
αは線膨張係数、Ｔは温度である。
【０００８】しかし、半導体素子１と基板５の実装をよ
り強固なものにしようとすれば、封止樹脂７を接着剤と
考え、ヤング率が高い封止樹脂が必要になってくる。ま
た、応力抑制のためにヤング率Ｅが小さいものを採用す
ると、そのような封止樹脂の硬化物は高温下で軟化する
ので、高温下での接合部９を固定できないという課題が
あった。
り強固なものにしようとすれば、封止樹脂７を接着剤と
考え、ヤング率が高い封止樹脂が必要になってくる。ま
た、応力抑制のためにヤング率Ｅが小さいものを採用す
ると、そのような封止樹脂の硬化物は高温下で軟化する
ので、高温下での接合部９を固定できないという課題が
あった。
【０００９】したがって、応力に関する封止樹脂のヤン
グ率が接合信頼性を大きく左右する。しかし、封止樹脂
は、耐湿性、耐溶剤性、作業性等様々な他の要求事項を
も満たさなくてはならないため、それぞれの要求事項の
バランスをとることになり必ずしも要求事項を満足する
ことはできない。例えば、ヤング率を高めようとすれ
ば、封止樹脂の架橋密度が大きい封止樹脂を基材として
封止樹脂として用いるが、同時に封止樹脂の粘度を増加
させることになり作業性を著しく低下させる。また、特
に近年の外部装置と半導体装置のハンダ実装を考える
と、鉛フリー化の動きから、実装温度が高温化する傾向
にあり高温時の信頼性に対する要求が強くなってきてお
り、このような要求に対応が困難であった。
グ率が接合信頼性を大きく左右する。しかし、封止樹脂
は、耐湿性、耐溶剤性、作業性等様々な他の要求事項を
も満たさなくてはならないため、それぞれの要求事項の
バランスをとることになり必ずしも要求事項を満足する
ことはできない。例えば、ヤング率を高めようとすれ
ば、封止樹脂の架橋密度が大きい封止樹脂を基材として
封止樹脂として用いるが、同時に封止樹脂の粘度を増加
させることになり作業性を著しく低下させる。また、特
に近年の外部装置と半導体装置のハンダ実装を考える
と、鉛フリー化の動きから、実装温度が高温化する傾向
にあり高温時の信頼性に対する要求が強くなってきてお
り、このような要求に対応が困難であった。
【００１０】次に、従来の半導体装置の搬送における課
題を示す。図８（ａ）および（ｂ）は、半導体素子１が
コレット１０に吸着される状態を示す断面図である。
題を示す。図８（ａ）および（ｂ）は、半導体素子１が
コレット１０に吸着される状態を示す断面図である。
【００１１】図８（ａ）に示すように、半導体素子１の
幅がコレット１０の穴１１の直径よりも大きい場合は、
安定した吸着が可能であるが、図８（ｂ）に示すよう
に、半導体素子１の幅がコレット１０の穴１１の直径よ
りも小さい場合は、半導体素子１の一部あるいは全体
が、穴１１に吸い込まれて吸着状態が不安定となる問題
もあった。
幅がコレット１０の穴１１の直径よりも大きい場合は、
安定した吸着が可能であるが、図８（ｂ）に示すよう
に、半導体素子１の幅がコレット１０の穴１１の直径よ
りも小さい場合は、半導体素子１の一部あるいは全体
が、穴１１に吸い込まれて吸着状態が不安定となる問題
もあった。
【００１２】本発明は、前記従来の課題を解決するもの
で、半導体素子と基板との間隙に注入される封止樹脂よ
りも大きなヤング率を有した封止樹脂により半導体素子
全体を封止することによって、半導体素子の電極に形成
された突起電極と基板に形成された配線との接合部に圧
接力を生じさせ、特に高温時の接続部の信頼性を向上さ
せる半導体装置を提供し、また、樹脂成形した後の半導
体装置の大きさを、吸着コレットの穴よりも大きくする
ことで、安定した半導体装置の搬送を達成することを目
的としている。
で、半導体素子と基板との間隙に注入される封止樹脂よ
りも大きなヤング率を有した封止樹脂により半導体素子
全体を封止することによって、半導体素子の電極に形成
された突起電極と基板に形成された配線との接合部に圧
接力を生じさせ、特に高温時の接続部の信頼性を向上さ
せる半導体装置を提供し、また、樹脂成形した後の半導
体装置の大きさを、吸着コレットの穴よりも大きくする
ことで、安定した半導体装置の搬送を達成することを目
的としている。
【００１３】
【課題を解決するための手段】前記課題を解決するため
本発明における半導体装置は、半導体集積回路が形成さ
れている半導体素子と、前記半導体素子が実装される配
線基板と、前記半導体素子と前記配線基板が、突起電極
によってフリップチップ接続されており、前記半導体素
子と前記配線基板の隙間を充填するように形成されてい
るアンダーフィル樹脂からなる半導体装置において、前
記半導体素子と前記アンダーフィル樹脂全体を覆うよう
に形成されたモールド封止樹脂を有する。
本発明における半導体装置は、半導体集積回路が形成さ
れている半導体素子と、前記半導体素子が実装される配
線基板と、前記半導体素子と前記配線基板が、突起電極
によってフリップチップ接続されており、前記半導体素
子と前記配線基板の隙間を充填するように形成されてい
るアンダーフィル樹脂からなる半導体装置において、前
記半導体素子と前記アンダーフィル樹脂全体を覆うよう
に形成されたモールド封止樹脂を有する。
【００１４】また、半導体集積回路が形成されている複
数の半導体素子と、前記複数の半導体素子が実装される
配線基板と、前記配線基板と前記半導体素子の少なくと
も一つは、突起電極によってフリップチップ接続されて
おり、前記半導体素子と前記配線基板の隙間を充填する
ように形成されているアンダーフィル樹脂からなる半導
体装置において、前記複数の半導体素子と前記アンダー
フィル樹脂全体を覆う様に形成されたモールド封止樹脂
を有する。
数の半導体素子と、前記複数の半導体素子が実装される
配線基板と、前記配線基板と前記半導体素子の少なくと
も一つは、突起電極によってフリップチップ接続されて
おり、前記半導体素子と前記配線基板の隙間を充填する
ように形成されているアンダーフィル樹脂からなる半導
体装置において、前記複数の半導体素子と前記アンダー
フィル樹脂全体を覆う様に形成されたモールド封止樹脂
を有する。
【００１５】本構成をとることにより、フリップチップ
接続を用いた半導体装置において、モールド封止樹脂に
よって外形の標準化を図ると共に、モールド封止樹脂に
よって封止することによって、モールド封止樹脂の硬化
収縮を利用しフリップチップ接続部を押し縮めるカシメ
効果が発生する。したがって、フリップチップ接合部が
より強固なものになり、接続信頼性を向上させる。
接続を用いた半導体装置において、モールド封止樹脂に
よって外形の標準化を図ると共に、モールド封止樹脂に
よって封止することによって、モールド封止樹脂の硬化
収縮を利用しフリップチップ接続部を押し縮めるカシメ
効果が発生する。したがって、フリップチップ接合部が
より強固なものになり、接続信頼性を向上させる。
【００１６】また、モールド封止樹脂のヤング率がアン
ダーフィル樹脂のヤング率よりも大きい。
ダーフィル樹脂のヤング率よりも大きい。
【００１７】このように、本発明のモールド樹脂のヤン
グ率をアンダーフィル樹脂のヤング率より大きなものに
すれば、フリップチップ接続部をカシメる応力は、特に
リフローや高温保存信頼性試験等の高温時に大きな力が
発生しカシメ効果はより顕著に発生し、高温時の接続信
頼性を向上させる。
グ率をアンダーフィル樹脂のヤング率より大きなものに
すれば、フリップチップ接続部をカシメる応力は、特に
リフローや高温保存信頼性試験等の高温時に大きな力が
発生しカシメ効果はより顕著に発生し、高温時の接続信
頼性を向上させる。
【００１８】また、モールド封止樹脂およびアンダーフ
ィル樹脂が、ともに熱硬化性樹脂である。
ィル樹脂が、ともに熱硬化性樹脂である。
【００１９】このような半導体装置の構成により、フリ
ップチップ接続部に圧接力が生じ、特に、リフロー工程
や高温保存信頼性試験等の高温時では、モールド樹脂に
生じる収縮力の影響により、フリップチップ接続部に生
じる圧力が増加し、接続信頼性が向上する。
ップチップ接続部に圧接力が生じ、特に、リフロー工程
や高温保存信頼性試験等の高温時では、モールド樹脂に
生じる収縮力の影響により、フリップチップ接続部に生
じる圧力が増加し、接続信頼性が向上する。
【００２０】また、モールド封止樹脂は熱硬化性樹脂で
あり、アンダーフィル樹脂が熱可塑性樹脂である。
あり、アンダーフィル樹脂が熱可塑性樹脂である。
【００２１】このような半導体装置の構成により、モー
ルド樹脂による封止前に、電気的検査により不良と判定
された半導体素子をリペアすることも可能となり、半導
体装置の製造コストを削減することができる。
ルド樹脂による封止前に、電気的検査により不良と判定
された半導体素子をリペアすることも可能となり、半導
体装置の製造コストを削減することができる。
【００２２】
【発明の実施の形態】以下、本発明の半導体装置の第１
の実施形態について、図面を参照しながら説明する。
の実施形態について、図面を参照しながら説明する。
【００２３】まず、本実施形態の半導体装置について、
図１を用いて説明する。
図１を用いて説明する。
【００２４】図１は、本実施形態の半導体装置の断面構
造を示した断面図である。
造を示した断面図である。
【００２５】図１に示す半導体装置は、半導体素子１２
と、半導体素子１２の電極１３に形成された突起電極１
４と、配線１５が形成された基板１６と、突起電極１４
と配線１５とを接着する導電性接着剤１７と、半導体素
子１２と基板１６との間隙に注入し硬化する第１の封止
樹脂１８（アンダーフィル樹脂）と、基板１６上の半導
体素子１２の裏面および周囲を含む領域を封止する第２
の封止樹脂１９（モールド封止樹脂）と、基板１６の底
面に形成されたランド２０よりなるものである。突起電
極１４は、金などの材質からなる金属細線から形成され
る。本実施形態では、半導体素子には、ＬＳＩチップ等
の集積回路が形成されたロジック素子を用いている。
と、半導体素子１２の電極１３に形成された突起電極１
４と、配線１５が形成された基板１６と、突起電極１４
と配線１５とを接着する導電性接着剤１７と、半導体素
子１２と基板１６との間隙に注入し硬化する第１の封止
樹脂１８（アンダーフィル樹脂）と、基板１６上の半導
体素子１２の裏面および周囲を含む領域を封止する第２
の封止樹脂１９（モールド封止樹脂）と、基板１６の底
面に形成されたランド２０よりなるものである。突起電
極１４は、金などの材質からなる金属細線から形成され
る。本実施形態では、半導体素子には、ＬＳＩチップ等
の集積回路が形成されたロジック素子を用いている。
【００２６】また、第１の封止樹脂１８は、ヤング率が
１２[ＧＰａ]で、酸無水物系液状エポキシ封止樹脂であ
り、第２の封止樹脂１９は、ヤング率が２５[ＧＰａ]
で、ビフェニル系エポキシ樹脂を用いている。なお、基
板１６の材質は、樹脂およびセラミックなどからなるも
のを用いるが、リフロー工程などの高温時におけるヤン
グ率および耐熱温度が条件的に合うものであれば、特に
限定されるものではない。また、基板１６の構成は、多
層構造でもよく、ビアホールや層間配線を形成すること
により、入出力数の多い半導体素子および基板に対応さ
せることも可能である。
１２[ＧＰａ]で、酸無水物系液状エポキシ封止樹脂であ
り、第２の封止樹脂１９は、ヤング率が２５[ＧＰａ]
で、ビフェニル系エポキシ樹脂を用いている。なお、基
板１６の材質は、樹脂およびセラミックなどからなるも
のを用いるが、リフロー工程などの高温時におけるヤン
グ率および耐熱温度が条件的に合うものであれば、特に
限定されるものではない。また、基板１６の構成は、多
層構造でもよく、ビアホールや層間配線を形成すること
により、入出力数の多い半導体素子および基板に対応さ
せることも可能である。
【００２７】次に、第１の封止樹脂１８と第２の封止樹
脂１９が、接合部に与える影響を、図２を用いて説明す
る。図２は、半導体装置が高温状態にさらされた第２の
封止樹脂１９に応力σz２１が発生するように膨張した
ときのＺ方向の熱応力の分布を示している。この熱応力
σzは、フックの法則で表され、 δz＝Ｅ×ε で求めることができる。ここで、Ｅはヤング率、εはひ
ずみを示す。この式にしたがって、加熱時には第１の封
止樹脂の膨張による応力σmold２２が発生する。したが
って、本構成をとることによって、第１の封止樹脂１８
よりも第２の封止樹脂１９のヤング率が大きいことか
ら、応力σz２１が応力σmold２２よりも大きくなり、
突起電極１４と配線１５との間に圧接力２３が生じる。
特に、リフロー工程や高温保存信頼性試験等の高温時で
は、第２の封止樹脂に生じる収縮力の影響により、突起
電極１４と配線１５との間に生じる圧力が増加し、接続
信頼性が向上する。
脂１９が、接合部に与える影響を、図２を用いて説明す
る。図２は、半導体装置が高温状態にさらされた第２の
封止樹脂１９に応力σz２１が発生するように膨張した
ときのＺ方向の熱応力の分布を示している。この熱応力
σzは、フックの法則で表され、 δz＝Ｅ×ε で求めることができる。ここで、Ｅはヤング率、εはひ
ずみを示す。この式にしたがって、加熱時には第１の封
止樹脂の膨張による応力σmold２２が発生する。したが
って、本構成をとることによって、第１の封止樹脂１８
よりも第２の封止樹脂１９のヤング率が大きいことか
ら、応力σz２１が応力σmold２２よりも大きくなり、
突起電極１４と配線１５との間に圧接力２３が生じる。
特に、リフロー工程や高温保存信頼性試験等の高温時で
は、第２の封止樹脂に生じる収縮力の影響により、突起
電極１４と配線１５との間に生じる圧力が増加し、接続
信頼性が向上する。
【００２８】次に、本実施形態の半導体装置の製造方法
について図面を参照しながら説明する。図３は、本実施
形態の半導体装置の製造方法を示すフロー図である。
について図面を参照しながら説明する。図３は、本実施
形態の半導体装置の製造方法を示すフロー図である。
【００２９】図３に示すように、まず、金などを材質と
する金属細線の先端にスパークを照射することによりボ
ールを形成し、キャピラリーの先端で、ボールを半導体
素子の電極に、超音波による振動を与えながら押圧して
バンプ（突起電極）を形成する（バンプ工程）。
する金属細線の先端にスパークを照射することによりボ
ールを形成し、キャピラリーの先端で、ボールを半導体
素子の電極に、超音波による振動を与えながら押圧して
バンプ（突起電極）を形成する（バンプ工程）。
【００３０】そして、十分に平坦な表面を有する転写皿
上にスキージ等で均一な厚さの導電性接着剤を形成し、
半導体素子の電極に形成された突起電極を浸漬させて、
突起電極に導電性接着剤を転写する（転写工程）。
上にスキージ等で均一な厚さの導電性接着剤を形成し、
半導体素子の電極に形成された突起電極を浸漬させて、
突起電極に導電性接着剤を転写する（転写工程）。
【００３１】次に、突起電極と基板の配線を位置合わせ
して接触させ、一定荷重を与えながら、導電性接着剤を
１００［℃］で１時間加熱して硬化させる（実装工
程）。次に、半導体素子と基板との間隙にヤング率が１
２［ＧＰａ］の第１の封止樹脂を加熱することで粘性を
小さくして注入し、１５０［℃］で２時間加熱し硬化さ
せる（封止工程（１））。
して接触させ、一定荷重を与えながら、導電性接着剤を
１００［℃］で１時間加熱して硬化させる（実装工
程）。次に、半導体素子と基板との間隙にヤング率が１
２［ＧＰａ］の第１の封止樹脂を加熱することで粘性を
小さくして注入し、１５０［℃］で２時間加熱し硬化さ
せる（封止工程（１））。
【００３２】そして、最後に、ヤング率２５［ＧＰａ］
の第２の封止樹脂を、樹脂封止用金型にトランスファー
モールド機にて約１８０［℃］で注入し、約１５０
［℃］で約５時間の条件で、半導体素子の裏面および周
囲を含む領域を硬化させる（封止工程（２））。なお、
導電性接着剤を用いずに、突起電極と基板配線を接続し
てもよい。
の第２の封止樹脂を、樹脂封止用金型にトランスファー
モールド機にて約１８０［℃］で注入し、約１５０
［℃］で約５時間の条件で、半導体素子の裏面および周
囲を含む領域を硬化させる（封止工程（２））。なお、
導電性接着剤を用いずに、突起電極と基板配線を接続し
てもよい。
【００３３】このように、第２の封止樹脂のヤング率を
第１の封止樹脂のヤング率よりも大きくすることで、突
起電極と配線の接合部における接続抵抗値が従来よりも
低下することを実験により確認したので、次に示す。第
１の封止樹脂を、温度８５［℃］、湿度８５［％］で１
６８時間吸湿させた後、最高温度２６０［℃］の前処理
を行った後、１５０［℃］で１０００時間の高温保存試
験にかけたところ、第２の封止樹脂がない場合、３０
［％］の接続抵抗値の上昇が認められたのに対し、本実
施形態では、６［％］の抵抗値上昇にとどまった。これ
は、第２の封止樹脂がない場合の半導体装置がリフロー
と高温放置の熱履歴のため、第１の封止樹脂が膨張し、
突起電極と配線との接合部を引き剥がす応力が発生し、
抵抗値が上昇していくが、本実施形態では、半導体装置
は第２の封止樹脂が加熱されて発生する収縮力のため、
接合部の圧力が上昇して抵抗値の上昇が小さくなったか
らである。
第１の封止樹脂のヤング率よりも大きくすることで、突
起電極と配線の接合部における接続抵抗値が従来よりも
低下することを実験により確認したので、次に示す。第
１の封止樹脂を、温度８５［℃］、湿度８５［％］で１
６８時間吸湿させた後、最高温度２６０［℃］の前処理
を行った後、１５０［℃］で１０００時間の高温保存試
験にかけたところ、第２の封止樹脂がない場合、３０
［％］の接続抵抗値の上昇が認められたのに対し、本実
施形態では、６［％］の抵抗値上昇にとどまった。これ
は、第２の封止樹脂がない場合の半導体装置がリフロー
と高温放置の熱履歴のため、第１の封止樹脂が膨張し、
突起電極と配線との接合部を引き剥がす応力が発生し、
抵抗値が上昇していくが、本実施形態では、半導体装置
は第２の封止樹脂が加熱されて発生する収縮力のため、
接合部の圧力が上昇して抵抗値の上昇が小さくなったか
らである。
【００３４】また、第２の封止樹脂で封止後の半導体装
置と吸着機のサイズの関係については、基板に平行な半
導体装置のサイズを吸着機の把持する部分よりも大きく
成形することで、半導体装置を確実に吸着することがで
き、半導体装置の安定した搬送が可能となる。
置と吸着機のサイズの関係については、基板に平行な半
導体装置のサイズを吸着機の把持する部分よりも大きく
成形することで、半導体装置を確実に吸着することがで
き、半導体装置の安定した搬送が可能となる。
【００３５】次に、本発明の半導体装置の第２の実施形
態について、図面を参照しながら説明する。
態について、図面を参照しながら説明する。
【００３６】まず、本実施形態の半導体装置について、
図４を用いて説明する。
図４を用いて説明する。
【００３７】図４は、本発明の第２の実施の形態におけ
る半導体装置の構成を示した断面図である。
る半導体装置の構成を示した断面図である。
【００３８】図４に示す半導体装置は、第１の半導体素
子２４と、第２の半導体素子２５と、第１の半導体素子
２４と第２の半導体素子２５とを接着する接着剤２６
と、第１の半導体素子２４の電極２７に形成された突起
電極２８と、配線２９が形成された基板３０と、突起電
極２８と配線２９とを接着する導電性接着剤３１と、第
１の半導体素子２４と基板３０の間隙に注入し硬化した
第１の封止樹脂３２と、第２の半導体素子２５の電極３
３と基板３０の配線２９を電気的に接続する金属細線３
４と、第２の半導体素子２５の全体および金属細線３４
の領域を封止する第２の封止樹脂３５よりなる。なお、
第１の半導体素子としては、ＬＳＩチップやロジックチ
ップが用いられ、第２の半導体素子としては、メモリー
チップが用いられる。ここで、突起電極２８は、金など
の材質からなる金属細線から形成された突起電極であ
る。
子２４と、第２の半導体素子２５と、第１の半導体素子
２４と第２の半導体素子２５とを接着する接着剤２６
と、第１の半導体素子２４の電極２７に形成された突起
電極２８と、配線２９が形成された基板３０と、突起電
極２８と配線２９とを接着する導電性接着剤３１と、第
１の半導体素子２４と基板３０の間隙に注入し硬化した
第１の封止樹脂３２と、第２の半導体素子２５の電極３
３と基板３０の配線２９を電気的に接続する金属細線３
４と、第２の半導体素子２５の全体および金属細線３４
の領域を封止する第２の封止樹脂３５よりなる。なお、
第１の半導体素子としては、ＬＳＩチップやロジックチ
ップが用いられ、第２の半導体素子としては、メモリー
チップが用いられる。ここで、突起電極２８は、金など
の材質からなる金属細線から形成された突起電極であ
る。
【００３９】また、第１の封止樹脂３２は、絶縁性でヤ
ング率が１２[ＧＰａ]の酸無水物系液状エポキシ樹脂で
ある。第２の封止樹脂３５は、ヤング率２５[ＧＰａ]の
ビフェニル系エポキシ樹脂である。このように、第１の
封止樹脂３２よりも第２の封止樹脂３５のヤング率が大
きいと、突起電極２８と配線２９との間に圧接力が生じ
るが、特に、リフロー工程や高温保存信頼性試験等の高
温時では、第２の封止樹脂３５に生じる収縮力の影響に
より、突起電極２８と配線２９との間に生じる圧力が増
加し、接続信頼性が向上する。また、基板３０の材質
は、樹脂およびセラミックなどからなるものを用いる
が、リフロー工程などの高温時におけるヤング率および
耐熱温度が条件的に満たされるものであれば、特に限定
されるものではない。また、基板３０の構成は、多層構
造でもよく、ビアホールや層間配線を形成することによ
り、入出力数の多い半導体素子および基板に対応させる
ことも可能である。
ング率が１２[ＧＰａ]の酸無水物系液状エポキシ樹脂で
ある。第２の封止樹脂３５は、ヤング率２５[ＧＰａ]の
ビフェニル系エポキシ樹脂である。このように、第１の
封止樹脂３２よりも第２の封止樹脂３５のヤング率が大
きいと、突起電極２８と配線２９との間に圧接力が生じ
るが、特に、リフロー工程や高温保存信頼性試験等の高
温時では、第２の封止樹脂３５に生じる収縮力の影響に
より、突起電極２８と配線２９との間に生じる圧力が増
加し、接続信頼性が向上する。また、基板３０の材質
は、樹脂およびセラミックなどからなるものを用いる
が、リフロー工程などの高温時におけるヤング率および
耐熱温度が条件的に満たされるものであれば、特に限定
されるものではない。また、基板３０の構成は、多層構
造でもよく、ビアホールや層間配線を形成することによ
り、入出力数の多い半導体素子および基板に対応させる
ことも可能である。
【００４０】次に、本実施形態の半導体装置の製造方法
について図面を参照しながら説明する。図５は、本実施
形態の半導体装置の製造方法を示すフロー図である。
について図面を参照しながら説明する。図５は、本実施
形態の半導体装置の製造方法を示すフロー図である。
【００４１】図５に示すように、まず、金などを材質と
する金属細線の先端にスパークを照射することによりボ
ールを形成し、キャピラリーの先端で、ボールを半導体
素子の電極に、超音波による振動を与えながら押圧して
バンプを形成する（バンプ工程）。
する金属細線の先端にスパークを照射することによりボ
ールを形成し、キャピラリーの先端で、ボールを半導体
素子の電極に、超音波による振動を与えながら押圧して
バンプを形成する（バンプ工程）。
【００４２】そして、十分に平坦な表面を有する転写皿
上にスキージ等で均一な厚さの導電性接着剤を形成し、
半導体素子の電極に形成された突起電極を浸漬させて、
突起電極に導電性接着剤を転写する（転写工程）。
上にスキージ等で均一な厚さの導電性接着剤を形成し、
半導体素子の電極に形成された突起電極を浸漬させて、
突起電極に導電性接着剤を転写する（転写工程）。
【００４３】次に、突起電極と基板の配線を位置合わせ
して接触させ、一定荷重を与えながら、導電性接着剤を
１００［℃］で１時間加熱して硬化させる（実装工
程）。
して接触させ、一定荷重を与えながら、導電性接着剤を
１００［℃］で１時間加熱して硬化させる（実装工
程）。
【００４４】そして、半導体素子と基板との間隙にヤン
グ率が１２［ＧＰａ］の第１の封止樹脂を加熱すること
で粘性を小さくして注入し、１５０［℃］で２時間加熱
し硬化させる（封止工程（１））。
グ率が１２［ＧＰａ］の第１の封止樹脂を加熱すること
で粘性を小さくして注入し、１５０［℃］で２時間加熱
し硬化させる（封止工程（１））。
【００４５】次に、第１の半導体素子の裏面に接着剤を
塗布し、第２の半導体素子を対向させて搭載する（搭載
工程）。この際、接着剤を１５０［℃］で１分間加熱し
硬化する。
塗布し、第２の半導体素子を対向させて搭載する（搭載
工程）。この際、接着剤を１５０［℃］で１分間加熱し
硬化する。
【００４６】次に、第２の半導体素子と配線とを金属細
線にて電気的に接続する（ワイヤリング工程）。
線にて電気的に接続する（ワイヤリング工程）。
【００４７】そして、最後に、ヤング率２５［ＧＰａ］
の第２の封止樹脂を、樹脂封止用金型にトランスファー
モールド機にて約１８０［℃］で注入し、約１５０
［℃］で約５時間の条件で、半導体素子の裏面および周
囲を含む領域を封止する(封止工程（２）)。
の第２の封止樹脂を、樹脂封止用金型にトランスファー
モールド機にて約１８０［℃］で注入し、約１５０
［℃］で約５時間の条件で、半導体素子の裏面および周
囲を含む領域を封止する(封止工程（２）)。
【００４８】このように、第２の封止樹脂のヤング率を
第１の封止樹脂のヤング率よりも大きくすることで、突
起電極と配線の接合部における接続抵抗値が低下するこ
とを実験により確認したので、次に示す。第１の封止樹
脂に、温度８５［℃］、湿度８５［％］で１６８時間吸
湿させた後、最高温度２６０［℃］の前処理を行った
後、１５０［℃］で１０００時間の高温保存試験にかけ
たところ、第２の封止樹脂がない場合、３０［％］接続
抵抗値の上昇が認められたのに対し、本実施形態では、
６［％］の抵抗値上昇にとどまった。これは、第２の封
止樹脂がない場合の半導体装置がリフローと高温放置の
熱履歴のため、突起電極と配線との接合部を引き剥がす
応力が発生し、抵抗値が上昇していくが、本実施形態で
は、半導体装置は第２の封止樹脂が加熱されて発生する
収縮力のため、接合部の圧力が上昇して抵抗値の上昇が
小さくなったからである。
第１の封止樹脂のヤング率よりも大きくすることで、突
起電極と配線の接合部における接続抵抗値が低下するこ
とを実験により確認したので、次に示す。第１の封止樹
脂に、温度８５［℃］、湿度８５［％］で１６８時間吸
湿させた後、最高温度２６０［℃］の前処理を行った
後、１５０［℃］で１０００時間の高温保存試験にかけ
たところ、第２の封止樹脂がない場合、３０［％］接続
抵抗値の上昇が認められたのに対し、本実施形態では、
６［％］の抵抗値上昇にとどまった。これは、第２の封
止樹脂がない場合の半導体装置がリフローと高温放置の
熱履歴のため、突起電極と配線との接合部を引き剥がす
応力が発生し、抵抗値が上昇していくが、本実施形態で
は、半導体装置は第２の封止樹脂が加熱されて発生する
収縮力のため、接合部の圧力が上昇して抵抗値の上昇が
小さくなったからである。
【００４９】このように、本発明の第１および第２の実
施形態では、突起電極と導電性接着剤を用いた半導体素
子と基板の接続方法について述べたが、メッキ工法を用
いて形成した突起電極や転写工法を用いた半田突起電極
による構成の半導体素子にも適用が可能であり、基板と
の間隙に異方性導電シートを用いて半導体素子を接着し
たり、ＩＬＢ実装にも応用できるものである。封止方法
については、印刷工法、ポッティング方法など、半導体
素子および金属細線の領域を覆うことができれば、特に
限定されるものではない。また、第１および第２の実施
形態の両方の封止樹脂のヤング率については、第２の封
止樹脂のヤング率が、第１の封止樹脂のヤング率よりも
大きいという条件を満たせば、特に限定されるものでは
ない。第１および第２の封止樹脂は、熱硬化性樹脂を用
いてもよいし、また、第１の封止樹脂に、熱可塑性樹脂
を用いれば、第２の封止樹脂を供給する前に、半導体素
子や突起電極と配線との接合部の電気的な試験を行うこ
とによって不良と判定された場合、半導体素子を除去
し、リペアすることも可能である。
施形態では、突起電極と導電性接着剤を用いた半導体素
子と基板の接続方法について述べたが、メッキ工法を用
いて形成した突起電極や転写工法を用いた半田突起電極
による構成の半導体素子にも適用が可能であり、基板と
の間隙に異方性導電シートを用いて半導体素子を接着し
たり、ＩＬＢ実装にも応用できるものである。封止方法
については、印刷工法、ポッティング方法など、半導体
素子および金属細線の領域を覆うことができれば、特に
限定されるものではない。また、第１および第２の実施
形態の両方の封止樹脂のヤング率については、第２の封
止樹脂のヤング率が、第１の封止樹脂のヤング率よりも
大きいという条件を満たせば、特に限定されるものでは
ない。第１および第２の封止樹脂は、熱硬化性樹脂を用
いてもよいし、また、第１の封止樹脂に、熱可塑性樹脂
を用いれば、第２の封止樹脂を供給する前に、半導体素
子や突起電極と配線との接合部の電気的な試験を行うこ
とによって不良と判定された場合、半導体素子を除去
し、リペアすることも可能である。
【００５０】また、第２の封止樹脂で封止後の半導体装
置のサイズについては、封止金型のサイズを一定以上に
して基板に平行な半導体装置の面のサイズを吸着機の把
持する部分よりも大きくすることで、吸着機先端部の面
に半導体装置が確実に吸着され、安定した半導体装置の
吸着および搬送が可能となる。
置のサイズについては、封止金型のサイズを一定以上に
して基板に平行な半導体装置の面のサイズを吸着機の把
持する部分よりも大きくすることで、吸着機先端部の面
に半導体装置が確実に吸着され、安定した半導体装置の
吸着および搬送が可能となる。
【００５１】なお、第１の半導体素子および第２の半導
体素子の種類は、特に限定されるものではなく、集積回
路が形成されたＬＳＩチップやメモリーチップでもよ
い。
体素子の種類は、特に限定されるものではなく、集積回
路が形成されたＬＳＩチップやメモリーチップでもよ
い。
【００５２】
【発明の効果】以上、本発明の半導体装置により、第１
の封止樹脂よりも第２の封止樹脂のヤング率が大きい構
成とすることにより、突起電極と配線との間に圧接力が
生じる。特に、リフロー工程や高温保存信頼性試験等の
高温時では、第２の封止樹脂に生じる収縮力の影響によ
り、突起電極と配線との間に生じる圧力が増加し、接続
信頼性が向上する。
の封止樹脂よりも第２の封止樹脂のヤング率が大きい構
成とすることにより、突起電極と配線との間に圧接力が
生じる。特に、リフロー工程や高温保存信頼性試験等の
高温時では、第２の封止樹脂に生じる収縮力の影響によ
り、突起電極と配線との間に生じる圧力が増加し、接続
信頼性が向上する。
【００５３】また、第２の封止樹脂で封止後の半導体装
置のサイズについては、封止金型のサイズを一定以上に
して基板に平行な半導体装置の面のサイズを吸着機の把
持する部分よりも大きくすることで、吸着機先端部の面
に半導体装置が確実に吸着され、安定した半導体装置の
吸着および搬送が可能となる。
置のサイズについては、封止金型のサイズを一定以上に
して基板に平行な半導体装置の面のサイズを吸着機の把
持する部分よりも大きくすることで、吸着機先端部の面
に半導体装置が確実に吸着され、安定した半導体装置の
吸着および搬送が可能となる。
【図１】本発明の第１の実施形態の半導体装置を示す断
面図
面図
【図２】本発明の第１の実施の形態の半導体装置の内部
応力を示す断面図
応力を示す断面図
【図３】本発明の第１の実施形態の半導体装置の製造方
法を示すフロー図
法を示すフロー図
【図４】本発明の第２の実施形態の半導体装置を示す断
面図
面図
【図５】本発明の第２の実施形態の半導体装置の製造方
法を示すフロー図
法を示すフロー図
【図６】従来の半導体装置を示す断面図
【図７】従来の半導体装置の内部応力を示す断面図
【図８】従来の半導体装置の搬送の状態を示す断面図
【符号の説明】 １ 半導体素子 ２ 電極 ３ 突起電極 ４ 配線 ５ 基板 ６ 導電性接着剤 ７ 第１の封止樹脂 ８ 熱応力 ９ 接合部 １０ コレット １１ 穴 １２ 半導体素子 １３ 電極 １４ 突起電極 １５ 配線 １６ 基板 １７ 導電性接着剤 １８ 第１の封止樹脂 １９ 第２の封止樹脂 ２０ ランド ２１ 応力σz ２２ 応力σmold ２３ 圧接力 ２４ 第１の半導体素子 ２５ 第２の半導体素子 ２６ 接着剤 ２７ 電極 ２８ 突起電極 ２９ 配線 ３０ 基板 ３１ 導電性接着剤 ３２ 第１の封止樹脂 ３３ 電極 ３４ 金属細線 ３５ 第２の封止樹脂
Claims (5)
- 【請求項１】 半導体集積回路が形成されている半導体
素子と、前記半導体素子が実装される配線基板と、前記
半導体素子と前記配線基板が、突起電極によってフリッ
プチップ接続されており、前記半導体素子と前記配線基
板の隙間を充填するように形成されているアンダーフィ
ル樹脂からなる半導体装置において、前記半導体素子と
前記アンダーフィル樹脂全体を覆うように形成されたモ
ールド封止樹脂を有することを特徴とする半導体装置。 - 【請求項２】 半導体集積回路が形成されている複数の
半導体素子と、前記複数の半導体素子が実装される配線
基板と、前記配線基板と前記半導体素子の少なくとも一
つは、突起電極によってフリップチップ接続されてお
り、前記半導体素子と前記配線基板の隙間を充填するよ
うに形成されているアンダーフィル樹脂からなる半導体
装置において、前記複数の半導体素子と前記アンダーフ
ィル樹脂の全体を覆う様に形成されたモールド封止樹脂
を有することを特徴とする半導体装置。 - 【請求項３】 モールド封止樹脂のヤング率が、アンダ
ーフィル樹脂のヤング率よりも大きいことを特徴とする
請求項１または２に記載の半導体装置。 - 【請求項４】 モールド封止樹脂およびアンダーフィル
樹脂が、ともに熱硬化性樹脂であることを特徴とする請
求項１または２に記載の半導体装置。 - 【請求項５】 モールド封止樹脂は熱硬化性樹脂であ
り、アンダーフィル樹脂が熱可塑性樹脂であることを特
徴とする請求項３に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000123747A JP2001308230A (ja) | 2000-04-25 | 2000-04-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000123747A JP2001308230A (ja) | 2000-04-25 | 2000-04-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001308230A true JP2001308230A (ja) | 2001-11-02 |
Family
ID=18633987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000123747A Pending JP2001308230A (ja) | 2000-04-25 | 2000-04-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001308230A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012109437A (ja) * | 2010-11-18 | 2012-06-07 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| WO2012096277A1 (ja) * | 2011-01-12 | 2012-07-19 | 株式会社村田製作所 | 樹脂封止型モジュール |
| CN115565893A (zh) * | 2022-12-06 | 2023-01-03 | 深圳宏芯宇电子股份有限公司 | 封装方法、封装设备及塑封元件 |
-
2000
- 2000-04-25 JP JP2000123747A patent/JP2001308230A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012109437A (ja) * | 2010-11-18 | 2012-06-07 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US9466546B2 (en) | 2010-11-18 | 2016-10-11 | Ps4 Luxco S.A.R.L. | Semiconductor device and method of forming the same |
| WO2012096277A1 (ja) * | 2011-01-12 | 2012-07-19 | 株式会社村田製作所 | 樹脂封止型モジュール |
| CN103299417A (zh) * | 2011-01-12 | 2013-09-11 | 株式会社村田制作所 | 树脂密封型模块 |
| JPWO2012096277A1 (ja) * | 2011-01-12 | 2014-06-09 | 株式会社村田製作所 | 樹脂封止型モジュール |
| JP5892388B2 (ja) * | 2011-01-12 | 2016-03-23 | 株式会社村田製作所 | 樹脂封止型モジュール |
| US9583409B2 (en) | 2011-01-12 | 2017-02-28 | Murata Manufacturing Co., Ltd. | Resin sealed module |
| CN115565893A (zh) * | 2022-12-06 | 2023-01-03 | 深圳宏芯宇电子股份有限公司 | 封装方法、封装设备及塑封元件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6020220A (en) | Compliant semiconductor chip assemblies and methods of making same | |
| KR100531393B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2002198395A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
| US6369450B1 (en) | Method of producing mounting structure and mounting structure produced by the same | |
| JP2001308230A (ja) | 半導体装置 | |
| JP3509642B2 (ja) | 半導体装置の実装方法および実装構造 | |
| JP2002026071A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US7413935B2 (en) | Semiconductor device and method of fabricating the same | |
| JPH10125734A (ja) | 半導体ユニットおよびその製造方法 | |
| JP2000068321A (ja) | 半導体装置およびその製造方法 | |
| JPH0951018A (ja) | 半導体装置およびその製造方法 | |
| JPH04171970A (ja) | 半導体装置 | |
| US20070194457A1 (en) | Semiconductor package featuring thin semiconductor substrate and liquid crystal polymer sheet, and method for manufacturing such semiconductor package | |
| JP2000223534A (ja) | 半導体実装装置及び半導体チップの実装方法 | |
| JP2000091380A (ja) | フリップチップの実装構造 | |
| JPH10261735A (ja) | 半導体装置およびその製造方法 | |
| JP2000150577A (ja) | 配線基板とその製造方法、半導体装置、これらを用いた電気部品とその製造方法 | |
| JP2002170848A (ja) | 回路基板 | |
| JP3951407B2 (ja) | 半導体チップ搭載用部材の製造法および半導体装置の製造方法 | |
| JP3337922B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001237277A (ja) | テープド配線基板及びその組み立て方法 | |
| JP2002252326A (ja) | 半導体装置の製造方法 | |
| JPH11265910A (ja) | 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法 |