JPH04171970A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04171970A JPH04171970A JP30202590A JP30202590A JPH04171970A JP H04171970 A JPH04171970 A JP H04171970A JP 30202590 A JP30202590 A JP 30202590A JP 30202590 A JP30202590 A JP 30202590A JP H04171970 A JPH04171970 A JP H04171970A
- Authority
- JP
- Japan
- Prior art keywords
- sealing resin
- layer sealing
- layer
- resin
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000007789 sealing Methods 0.000 claims abstract description 49
- 230000001070 adhesive effect Effects 0.000 claims abstract description 23
- 239000000853 adhesive Substances 0.000 claims abstract description 21
- 229920002050 silicone resin Polymers 0.000 claims abstract description 20
- 239000006082 mold release agent Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 abstract description 52
- 239000011347 resin Substances 0.000 abstract description 52
- 230000008646 thermal stress Effects 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 4
- 230000035882 stress Effects 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000013007 heat curing Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000011888 autopsy Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920002545 silicone oil Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明ζよ 回路基板上へ半導体チップを実装した半導
体装置に関する。
体装置に関する。
従来の技術
従来 電気マイクロ回路素子の接点領域と回路基板上の
電気端子部との接続には半田付けがよく利用されていた
しかしながら近蝦 例えばＩＣフラットパッケージな
ど小型化と接続端子の増加により接続端子阻 いわゆる
ピッチ間隔が次第に狭くなり、従来の半田付は技術で対
処することが困難になってきた また最近でζ友 電板
電子時計あるいは液晶デイスプレィなどにあっては裸
の半導体チップを回路基板上の電極に直付けして実装面
積の効率的利用をはかろうとするなど、半田付けに代わ
る有効かつ微細な電気的接続手段の開発が強く望まれて
いた 裸の半導体チップを回路基板上の電極と電気的に
接続する方法としては半導体チップの電極パッド上に形
成した電気導電性の突起接点の頭頂部に導電性接着剤を
塗布し回路基板のｉｖｉ端子に押しあてて導電接着剤を
硬化することで半導体チップと回路基板の電気的接続を
はかる技術がある（特開昭６２−２’ ８５．４４６号
公報参照）。
電気端子部との接続には半田付けがよく利用されていた
しかしながら近蝦 例えばＩＣフラットパッケージな
ど小型化と接続端子の増加により接続端子阻 いわゆる
ピッチ間隔が次第に狭くなり、従来の半田付は技術で対
処することが困難になってきた また最近でζ友 電板
電子時計あるいは液晶デイスプレィなどにあっては裸
の半導体チップを回路基板上の電極に直付けして実装面
積の効率的利用をはかろうとするなど、半田付けに代わ
る有効かつ微細な電気的接続手段の開発が強く望まれて
いた 裸の半導体チップを回路基板上の電極と電気的に
接続する方法としては半導体チップの電極パッド上に形
成した電気導電性の突起接点の頭頂部に導電性接着剤を
塗布し回路基板のｉｖｉ端子に押しあてて導電接着剤を
硬化することで半導体チップと回路基板の電気的接続を
はかる技術がある（特開昭６２−２’ ８５．４４６号
公報参照）。
上記のような半導体チップの実装方法では半導体チップ
が露出しているため信頼性の確保玉 樹脂などの封止材
料で保護する必要がある。
が露出しているため信頼性の確保玉 樹脂などの封止材
料で保護する必要がある。
以下に従来の半導体装置の製造方法について第３図を参
照しながら説明する。図において、半導体チップｌは半
導体チップ１に設けられた電極パッド２上の突起接点３
を介して導電性接着剤４によって回路基板６上の電極端
子５に固定されており、半導体チップ１と回路基板６上
の電極端子５とは電気的接続がなされていも 半導体チ
ップ１および導電性接着剤４による接続を保護するため
に一層目封止樹脂７と二層目封止樹脂８で全体がコーテ
ィングされていも −層目封止樹脂７にはシリコン樹脂
を、二層目封止樹脂８にはエポキシ樹脂を用いるケース
が多く、−層目封止樹脂７をコーティングし加熱硬化し
た後、二層目封止樹脂をコーティングし加熱硬化する。
照しながら説明する。図において、半導体チップｌは半
導体チップ１に設けられた電極パッド２上の突起接点３
を介して導電性接着剤４によって回路基板６上の電極端
子５に固定されており、半導体チップ１と回路基板６上
の電極端子５とは電気的接続がなされていも 半導体チ
ップ１および導電性接着剤４による接続を保護するため
に一層目封止樹脂７と二層目封止樹脂８で全体がコーテ
ィングされていも −層目封止樹脂７にはシリコン樹脂
を、二層目封止樹脂８にはエポキシ樹脂を用いるケース
が多く、−層目封止樹脂７をコーティングし加熱硬化し
た後、二層目封止樹脂をコーティングし加熱硬化する。
発明が解決しようとする課題
しかし上記従来の半導体装置においては 封止樹脂が比
較的硬度の硬いエポキシ樹脂またはシリコン樹脂である
ため半導体チップ、導電性接着剋回路基板、封止樹脂の
熱膨張係数の違いか収 周囲温度の変化により発生した
熱応力が導電性接着剤の接続部分に集中し接続の信頼性
が得られないという問題点かあっ九 上記のように二層
コーティングされた封止樹脂において（友 上層の二層
目封止樹脂の応力が最内層の一層目封止樹脂に加わり、
比較的短時間で導電性接着剤と電極端子の剥離や接続の
抵抗の不安定などが発生する。
較的硬度の硬いエポキシ樹脂またはシリコン樹脂である
ため半導体チップ、導電性接着剋回路基板、封止樹脂の
熱膨張係数の違いか収 周囲温度の変化により発生した
熱応力が導電性接着剤の接続部分に集中し接続の信頼性
が得られないという問題点かあっ九 上記のように二層
コーティングされた封止樹脂において（友 上層の二層
目封止樹脂の応力が最内層の一層目封止樹脂に加わり、
比較的短時間で導電性接着剤と電極端子の剥離や接続の
抵抗の不安定などが発生する。
本発明は使用する樹脂を適切に選定して、導電性接着剤
と電極端子との接続の安定性が良好な半導体装置を提供
することを目的とする。
と電極端子との接続の安定性が良好な半導体装置を提供
することを目的とする。
課題を解決するための手段
上記目的を達成するために本発明の半導体装置において
は 半導体チップを互いに接着性を持たないシリコン樹
脂での多重封止や最内層の一層目のシリコン樹脂と二層
目のシリコン樹脂間に離型剤の層を設けて封止している
。また−層目のシリコン樹脂は低硬度のものを使用して
いも作用 上記のように構成された半導体装置においては周囲温度
の変化によって熱応力が発生しても一層目と二層目の封
止樹脂間において滑りを生じるため二層目以上の封止樹
脂の熱応力が半導体チップに直接作用することがなく安
定した電気的接続が得られも また −層目の封止樹脂
に低硬度のシリコン封止樹脂を用いることで封止樹脂の
応力を小さくでき、信頼性上安定した電気的接続が得ら
れも 実施例 以下本発明の一実施例について図面を参照しなから説明
すも 実施例１ 第１図は本発明の第１の実施例における半導体装置の断
面図であａ 以下図面は従来例の第３図と共通する部材
には同番号を付し説明は省略すも第１図において、−層
目封止樹脂７ａはゴム硬度２０未満のシリコン樹脂を用
いも 硬化前の一層目封止樹脂７ａの粘度は低いので半
導体チップｌの周囲に数滴滴下することによって半導体
チップｌと基板６の隙間に一層目封止樹脂７ａは毛細管
現象によって充填される。その後−層目封止樹脂７ａを
加熱硬化させる。さらにその上に一層目封止樹脂７ａと
接着力を持たない二層目封止樹脂８ａをコーティングす
ることによって、耐湿性などを要求される用途において
ζ戴 さらに信頼性を向上させることができも その際
には二層目封止樹脂８ａにはゴム硬度の高いものを用い
ることができも 二層目封止樹脂８ａも一層目封止樹脂
７ａと同様に加熱することによって硬化させも上記のよ
うな構成にすることにより、−層目封止樹脂７ａと二層
目封止樹脂８ａ間の接着力を持たないため周囲温度変化
に対する熱応力が発生したとき、それぞれが独立した動
きとなるため二層目封止樹脂８ａの応力は導電性接着剤
４の接続に影響を与えな１ このとき二層目封止樹脂８
ａは−層目のシリコン樹脂などには接着力を持たないが
基板６には接着で保持され一層目封止樹脂７ａ全体を包
み込んでいるため耐湿性などの効果は保持される。前記
にくらべ例えば−層目封止樹脂７ａと二層目封止樹脂８
ａ間の接着力が強い場合周囲温度変化に対する熱応力は
一層目封止樹脂７ａと二層目封止樹脂８ａが一体となっ
た状態で働くため半導体チップｌを剥す方向に影響があ
り、本発明はそのような悪影響を除去できるものであム 実施例２ 本発明の第２の実施例の半導体装置について図面に基づ
いて説明すも 第２図に示すようにゴム硬度２０未満の一層目封止樹脂
７ａの上にシリコンオイルなどの離型剤の層９を介して
二層目封止樹脂８ａをコーティングすることによっても
実施例１と同様に一層目封止樹脂７ａと二層目封止樹脂
８ａ間が接着力を持たず独立した動きとなり、信頼性を
向上させることができた この場合、−層目と二層目の
封止樹脂同志は接着力かあってもかまわなＩ、％発明の
詳細 な説明で明らかなように本発明（よ 以下に記載される
ような効果を奏すも まず−層目封止樹脂にゴム硬度の
低いシリコン樹脂を用いているた数 発生した熱応力は
封止樹脂の変形によって吸収され 接続部に加わる応力
を小さくでき、周囲温度の変化に対しても安定した接続
が得られる。
は 半導体チップを互いに接着性を持たないシリコン樹
脂での多重封止や最内層の一層目のシリコン樹脂と二層
目のシリコン樹脂間に離型剤の層を設けて封止している
。また−層目のシリコン樹脂は低硬度のものを使用して
いも作用 上記のように構成された半導体装置においては周囲温度
の変化によって熱応力が発生しても一層目と二層目の封
止樹脂間において滑りを生じるため二層目以上の封止樹
脂の熱応力が半導体チップに直接作用することがなく安
定した電気的接続が得られも また −層目の封止樹脂
に低硬度のシリコン封止樹脂を用いることで封止樹脂の
応力を小さくでき、信頼性上安定した電気的接続が得ら
れも 実施例 以下本発明の一実施例について図面を参照しなから説明
すも 実施例１ 第１図は本発明の第１の実施例における半導体装置の断
面図であａ 以下図面は従来例の第３図と共通する部材
には同番号を付し説明は省略すも第１図において、−層
目封止樹脂７ａはゴム硬度２０未満のシリコン樹脂を用
いも 硬化前の一層目封止樹脂７ａの粘度は低いので半
導体チップｌの周囲に数滴滴下することによって半導体
チップｌと基板６の隙間に一層目封止樹脂７ａは毛細管
現象によって充填される。その後−層目封止樹脂７ａを
加熱硬化させる。さらにその上に一層目封止樹脂７ａと
接着力を持たない二層目封止樹脂８ａをコーティングす
ることによって、耐湿性などを要求される用途において
ζ戴 さらに信頼性を向上させることができも その際
には二層目封止樹脂８ａにはゴム硬度の高いものを用い
ることができも 二層目封止樹脂８ａも一層目封止樹脂
７ａと同様に加熱することによって硬化させも上記のよ
うな構成にすることにより、−層目封止樹脂７ａと二層
目封止樹脂８ａ間の接着力を持たないため周囲温度変化
に対する熱応力が発生したとき、それぞれが独立した動
きとなるため二層目封止樹脂８ａの応力は導電性接着剤
４の接続に影響を与えな１ このとき二層目封止樹脂８
ａは−層目のシリコン樹脂などには接着力を持たないが
基板６には接着で保持され一層目封止樹脂７ａ全体を包
み込んでいるため耐湿性などの効果は保持される。前記
にくらべ例えば−層目封止樹脂７ａと二層目封止樹脂８
ａ間の接着力が強い場合周囲温度変化に対する熱応力は
一層目封止樹脂７ａと二層目封止樹脂８ａが一体となっ
た状態で働くため半導体チップｌを剥す方向に影響があ
り、本発明はそのような悪影響を除去できるものであム 実施例２ 本発明の第２の実施例の半導体装置について図面に基づ
いて説明すも 第２図に示すようにゴム硬度２０未満の一層目封止樹脂
７ａの上にシリコンオイルなどの離型剤の層９を介して
二層目封止樹脂８ａをコーティングすることによっても
実施例１と同様に一層目封止樹脂７ａと二層目封止樹脂
８ａ間が接着力を持たず独立した動きとなり、信頼性を
向上させることができた この場合、−層目と二層目の
封止樹脂同志は接着力かあってもかまわなＩ、％発明の
詳細 な説明で明らかなように本発明（よ 以下に記載される
ような効果を奏すも まず−層目封止樹脂にゴム硬度の
低いシリコン樹脂を用いているた数 発生した熱応力は
封止樹脂の変形によって吸収され 接続部に加わる応力
を小さくでき、周囲温度の変化に対しても安定した接続
が得られる。
さらに −層目の封止と二層目の封止の接着性を低下さ
せることや離型剤を介することで二層目以降の封止樹脂
の応力の影響が半導体チップにおよばなくすことかでき
、信頼性の高い封止を行うことが出来ると共に安定した
電気的接続が得られも
せることや離型剤を介することで二層目以降の封止樹脂
の応力の影響が半導体チップにおよばなくすことかでき
、信頼性の高い封止を行うことが出来ると共に安定した
電気的接続が得られも
第１図および第２図はそれぞれ本発明の実施例に基づく
半導体装置の断面図 第３図は従来の半導体装置の断面
図であム ト・・半導体チップ、 ２・・・電極パッド、３・・・
突起電機 ４・・・導電性接着剋 ５・・・電極端子、
６・・・回路基＆ ７ａ・・・−層目封止樹脂（最
内層のシリコン樹脂）、 ８ａ・・・二層目封止樹脂（
二層目のシリコン樹脂）、９・・・離型剤の凰 代理人の氏名 弁理士 小鍜冶 明 ほか２名１−−一
早厚体チツブ ２−電極バッド ３−央匙譲点 ４−］：電１１膳著剖 ５−−−ｔａｊｌｌｌ与 ６− 回路基板 シリコン参ｔａｌｌ）
半導体装置の断面図 第３図は従来の半導体装置の断面
図であム ト・・半導体チップ、 ２・・・電極パッド、３・・・
突起電機 ４・・・導電性接着剋 ５・・・電極端子、
６・・・回路基＆ ７ａ・・・−層目封止樹脂（最
内層のシリコン樹脂）、 ８ａ・・・二層目封止樹脂（
二層目のシリコン樹脂）、９・・・離型剤の凰 代理人の氏名 弁理士 小鍜冶 明 ほか２名１−−一
早厚体チツブ ２−電極バッド ３−央匙譲点 ４−］：電１１膳著剖 ５−−−ｔａｊｌｌｌ与 ６− 回路基板 シリコン参ｔａｌｌ）
Claims (3)
- （１）半導体チップ上の電極パッドに形成された突起接
点に導電性接着剤を塗布して回路基板の端子電極とフェ
イスダウンボンディングしている半導体装置において、
前記半導体チップを互いに接着性を持たないシリコン樹
脂で多重に封止した半導体装置。 - （２）多重封止の最内層のシリコン樹脂のゴム硬度が２
０未満である請求項１記載の半導体装置。 - （３）半導体チップ上の電極パッドに形成された突起接
点に導電性接着剤を塗布して回路基板の端子電極とフェ
イスダウンボンディングしている半導体装置において、
前記半導体チップをシリコン樹脂で多重に封止し、かつ
多重封止の最内層のシリコン樹脂とその上の二層目のシ
リコン樹脂との間に離型剤の層を設けた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30202590A JPH04171970A (ja) | 1990-11-06 | 1990-11-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30202590A JPH04171970A (ja) | 1990-11-06 | 1990-11-06 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04171970A true JPH04171970A (ja) | 1992-06-19 |
Family
ID=17903995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30202590A Pending JPH04171970A (ja) | 1990-11-06 | 1990-11-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04171970A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1398832A3 (en) * | 2002-09-10 | 2004-09-08 | Fujitsu Limited | Camera module for compact electronic equipments |
| US6822339B2 (en) * | 2002-01-24 | 2004-11-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US20110074037A1 (en) * | 2009-09-29 | 2011-03-31 | Elpida Memory, Inc. | Semiconductor device |
| US8373278B2 (en) * | 2007-03-15 | 2013-02-12 | Sanyo Semiconductor Co., Ltd. | Semiconductor device having stacked dice disposed on base substrate |
| JP2015106649A (ja) * | 2013-11-29 | 2015-06-08 | 株式会社デンソー | 電子装置 |
| CN108475645A (zh) * | 2016-01-13 | 2018-08-31 | 德克萨斯仪器股份有限公司 | 用于封装应力敏感mems的结构和方法 |
-
1990
- 1990-11-06 JP JP30202590A patent/JPH04171970A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6822339B2 (en) * | 2002-01-24 | 2004-11-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| EP1398832A3 (en) * | 2002-09-10 | 2004-09-08 | Fujitsu Limited | Camera module for compact electronic equipments |
| US7202460B2 (en) | 2002-09-10 | 2007-04-10 | Fujitsu Limited | Camera module for compact electronic equipments |
| US7282693B2 (en) | 2002-09-10 | 2007-10-16 | Fujitsu Limited | Camera module for compact electronic equipments |
| US8373278B2 (en) * | 2007-03-15 | 2013-02-12 | Sanyo Semiconductor Co., Ltd. | Semiconductor device having stacked dice disposed on base substrate |
| US20110074037A1 (en) * | 2009-09-29 | 2011-03-31 | Elpida Memory, Inc. | Semiconductor device |
| JP2015106649A (ja) * | 2013-11-29 | 2015-06-08 | 株式会社デンソー | 電子装置 |
| CN108475645A (zh) * | 2016-01-13 | 2018-08-31 | 德克萨斯仪器股份有限公司 | 用于封装应力敏感mems的结构和方法 |
| JP2019503277A (ja) * | 2016-01-13 | 2019-02-07 | 日本テキサス・インスツルメンツ株式会社 | 応力による影響を受け易いｍｅｍｓをパッケージングするための構造及び方法 |
| CN108475645B (zh) * | 2016-01-13 | 2023-07-18 | 德克萨斯仪器股份有限公司 | 用于封装应力敏感mems的结构和方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3409957B2 (ja) | 半導体ユニット及びその形成方法 | |
| TW501208B (en) | Semiconductor device and manufacturing method of the same | |
| US7285446B2 (en) | Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device | |
| KR100352865B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6118183A (en) | Semiconductor device, manufacturing method thereof, and insulating substrate for same | |
| WO2009096216A1 (ja) | 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板 | |
| KR20020018133A (ko) | 전자 장치 및 그 제조 방법 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3477486B2 (ja) | 電子部品の実装体の製造方法 | |
| JPH04171970A (ja) | 半導体装置 | |
| JP2574369B2 (ja) | 半導体チップの実装体およびその実装方法 | |
| JPH0666355B2 (ja) | 半導体装置の実装体およびその実装方法 | |
| JP3120837B2 (ja) | 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法 | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JP2002118148A (ja) | プリント配線基板に半導体チップを装着する方法及びその方法の実施に用いる装着用シート | |
| JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
| JP2637684B2 (ja) | 半導体装置の封止方法 | |
| JPH01226162A (ja) | 半導体チップの接続方法 | |
| JPH05283480A (ja) | 電子回路部品の接続方法 | |
| JP2721789B2 (ja) | 半導体装置の封止方法 | |
| JP3676591B2 (ja) | 半導体装置 | |
| JPH01232735A (ja) | 半導体装置の実装体 |