JP3409957B2 - 半導体ユニット及びその形成方法 - Google Patents
半導体ユニット及びその形成方法Info
- Publication number
- JP3409957B2 JP3409957B2 JP04936896A JP4936896A JP3409957B2 JP 3409957 B2 JP3409957 B2 JP 3409957B2 JP 04936896 A JP04936896 A JP 04936896A JP 4936896 A JP4936896 A JP 4936896A JP 3409957 B2 JP3409957 B2 JP 3409957B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- bump
- semiconductor device
- electrode
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 174
- 238000000034 method Methods 0.000 title claims description 47
- 239000000853 adhesive Substances 0.000 claims description 119
- 230000001070 adhesive effect Effects 0.000 claims description 119
- 239000011231 conductive filler Substances 0.000 claims description 58
- 229920005989 resin Polymers 0.000 claims description 31
- 239000011347 resin Substances 0.000 claims description 31
- 238000007789 sealing Methods 0.000 claims description 24
- 229910000679 solder Inorganic materials 0.000 claims description 15
- 239000000945 filler Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 6
- 239000011256 inorganic filler Substances 0.000 claims description 6
- 229910003475 inorganic filler Inorganic materials 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/1182—Applying permanent coating, e.g. in-situ coating
- H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、実装において半導
体装置と回路基板との接続の信頼性を高めた半導体ユニ
ット及びその形成方法に関する。
体装置と回路基板との接続の信頼性を高めた半導体ユニ
ット及びその形成方法に関する。
【0002】
【従来の技術】従来、回路基板の入出力端子電極に半導
体装置を実装する際には、半田付けを用いたワイヤボン
ディング法がよく利用されていた。しかし、近年、半導
体装置のパッケージの小型化と接続端子数の増加とによ
り、接続端子間の間隔が狭くなり、従来の半田付け技術
で対処することは次第に困難となってきた。
体装置を実装する際には、半田付けを用いたワイヤボン
ディング法がよく利用されていた。しかし、近年、半導
体装置のパッケージの小型化と接続端子数の増加とによ
り、接続端子間の間隔が狭くなり、従来の半田付け技術
で対処することは次第に困難となってきた。
【0003】そこで、最近では、集積回路チップ等の半
導体装置を回路基板の入出力端子電極上に直接実装する
ことにより、実装面積を小型化して効率的使用を図ろう
とする方法が提案されている。
導体装置を回路基板の入出力端子電極上に直接実装する
ことにより、実装面積を小型化して効率的使用を図ろう
とする方法が提案されている。
【0004】なかでも、半導体装置を回路基板にフェイ
スダウン状態でフリップチップ実装する方法は、半導体
装置と回路基板との電気的接続を一括して行うことがで
きること、及び接続後の機械的強度が強いことから有用
な方法であるとされている。
スダウン状態でフリップチップ実装する方法は、半導体
装置と回路基板との電気的接続を一括して行うことがで
きること、及び接続後の機械的強度が強いことから有用
な方法であるとされている。
【0005】例えば、工業調査会、1980年1月15
日発行、日本マイクロエレクトロニクス協会編、「IC
化実装技術」には、半田メッキ法を用いた実装方法が記
載されている。以下、この実装方法について説明する。
日発行、日本マイクロエレクトロニクス協会編、「IC
化実装技術」には、半田メッキ法を用いた実装方法が記
載されている。以下、この実装方法について説明する。
【0006】図7(a)は従来の半導体装置における半
田バンプを示す概略断面図、図7(b)は従来の半導体
ユニットを示す概略断面図である。図7に示すように、
半導体装置(IC基板)116の電極パッド113を回
路基板119の入出力端子電極118に接続する場合に
は、まず半導体装置(IC基板)116の電極パッド1
13上に密着金属膜112及び拡散防止金属膜111を
蒸着法によって形成した後、拡散防止金属膜111の上
に半田からなる電気的接続接点(以下「半田バンプ」と
いう。)110をメッキ法によって形成する(図7
(a))。次いで、図7(b)に示すように、上記のよ
うにして形成したICチップ(図7(a))を、半田バ
ンプ110が回路基板119の入出力端子電極118上
に当接するように位置合わせを行い、フェイスダウン状
態で回路基板119上に載置する。最後に、この半導体
装置(IC基板)116の実装体(半導体ユニット)を
高温に加熱することにより、半田バンプ110を回路基
板119の入出力端子電極118に融着する。
田バンプを示す概略断面図、図7(b)は従来の半導体
ユニットを示す概略断面図である。図7に示すように、
半導体装置(IC基板)116の電極パッド113を回
路基板119の入出力端子電極118に接続する場合に
は、まず半導体装置(IC基板)116の電極パッド1
13上に密着金属膜112及び拡散防止金属膜111を
蒸着法によって形成した後、拡散防止金属膜111の上
に半田からなる電気的接続接点(以下「半田バンプ」と
いう。)110をメッキ法によって形成する(図7
(a))。次いで、図7(b)に示すように、上記のよ
うにして形成したICチップ(図7(a))を、半田バ
ンプ110が回路基板119の入出力端子電極118上
に当接するように位置合わせを行い、フェイスダウン状
態で回路基板119上に載置する。最後に、この半導体
装置(IC基板)116の実装体(半導体ユニット)を
高温に加熱することにより、半田バンプ110を回路基
板119の入出力端子電極118に融着する。
【0007】また、最近では、図8に示すような半導体
ユニットも提案されている。図8は従来の導電性接着剤
を用いた半導体ユニットを示す概略断面図である。図8
に示すように、半導体装置(IC基板)126の電極パ
ッド123上には、ワイヤボンディング法又はメッキ法
によって電気的接続接点(Auバンプ)120が形成さ
れている。また、このAuバンプ120は、導電性接着
剤(接合層)125を介して回路基板129の入出力端
子電極128に接続されている。このような半導体ユニ
ットにおいては、半導体装置126のAuバンプ120
に導電性接着剤125を転写した後、回路基板129の
入出力端子電極128にAuバンプ120が当接するよ
うに位置合わせを行い、導電性接着剤125を硬化させ
ることにより、電気的接続が得られる。
ユニットも提案されている。図8は従来の導電性接着剤
を用いた半導体ユニットを示す概略断面図である。図8
に示すように、半導体装置(IC基板)126の電極パ
ッド123上には、ワイヤボンディング法又はメッキ法
によって電気的接続接点(Auバンプ)120が形成さ
れている。また、このAuバンプ120は、導電性接着
剤(接合層)125を介して回路基板129の入出力端
子電極128に接続されている。このような半導体ユニ
ットにおいては、半導体装置126のAuバンプ120
に導電性接着剤125を転写した後、回路基板129の
入出力端子電極128にAuバンプ120が当接するよ
うに位置合わせを行い、導電性接着剤125を硬化させ
ることにより、電気的接続が得られる。
【0008】さらに、半導体装置を回路基板との接続を
補強するために、封止樹脂によって封止した半導体ユニ
ットも提案されている。この半導体ユニットにおいて
は、さらに封止樹脂の封入工程、硬化工程が必要とな
る。
補強するために、封止樹脂によって封止した半導体ユニ
ットも提案されている。この半導体ユニットにおいて
は、さらに封止樹脂の封入工程、硬化工程が必要とな
る。
【0009】
【発明が解決しようとする課題】しかし、上記のような
従来の半導体装置及びその実装体(半導体ユニット)に
は、次のような問題点がある。
従来の半導体装置及びその実装体(半導体ユニット)に
は、次のような問題点がある。
【0010】すなわち、回路基板の端子電極は、表面が
Auの場合が多いが、Auは反応性に乏しい元素である
ため、導電性接着剤と端子電極とは接着し難く、接着力
が無い上に界面の接触抵抗も高い。また、半導体装置の
突起電極と導電性接着剤との界面についても同じことが
言え、半導体装置と回路基板との接続の信頼性が問題と
なる。
Auの場合が多いが、Auは反応性に乏しい元素である
ため、導電性接着剤と端子電極とは接着し難く、接着力
が無い上に界面の接触抵抗も高い。また、半導体装置の
突起電極と導電性接着剤との界面についても同じことが
言え、半導体装置と回路基板との接続の信頼性が問題と
なる。
【0011】特に、温度サイクル試験などの熱履歴の加
わる試験を行う場合には、半導体装置、回路基板、封止
樹脂の熱膨張係数に差があるために、熱膨張による応力
や吸湿による接着力の著しい低下によってバルク部に亀
裂、剥離が発生し、接続界面部が不安定になって電気的
接続点(Auバンプ)の抵抗値が増大するといった危険
性がある。
わる試験を行う場合には、半導体装置、回路基板、封止
樹脂の熱膨張係数に差があるために、熱膨張による応力
や吸湿による接着力の著しい低下によってバルク部に亀
裂、剥離が発生し、接続界面部が不安定になって電気的
接続点(Auバンプ)の抵抗値が増大するといった危険
性がある。
【0012】本発明は、従来技術における前記課題を解
決するためになされたものであり、信頼性を向上させ、
劣化を抑えることのできる半導体装置の実装体(半導体
ユニット)及びその形成方法を提供することを目的とす
る。
決するためになされたものであり、信頼性を向上させ、
劣化を抑えることのできる半導体装置の実装体(半導体
ユニット)及びその形成方法を提供することを目的とす
る。
【0013】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体ユニットの構成は、突起電極
(バンプ)を有する半導体装置が回路基板の端子電極に
フェイスダウン状態で実装された半導体ユニットであっ
て、前記半導体装置の前記突起電極(バンプ)が前記回
路基板の前記端子電極に接合層を介して電気的に接続さ
れており、前記接合層は、少なくとも2種類の原子の導
電性フィラーからなる第1の導電性接着剤と、単体の原
子の導電性フィラーからなる第2の導電性接着剤とによ
って形成され、前記第2の導電性接着剤の少なくとも一
部は前記回路基板の前記端子電極に接していることを特
徴とする。
め、本発明に係る半導体ユニットの構成は、突起電極
(バンプ)を有する半導体装置が回路基板の端子電極に
フェイスダウン状態で実装された半導体ユニットであっ
て、前記半導体装置の前記突起電極(バンプ)が前記回
路基板の前記端子電極に接合層を介して電気的に接続さ
れており、前記接合層は、少なくとも2種類の原子の導
電性フィラーからなる第1の導電性接着剤と、単体の原
子の導電性フィラーからなる第2の導電性接着剤とによ
って形成され、前記第2の導電性接着剤の少なくとも一
部は前記回路基板の前記端子電極に接していることを特
徴とする。
【0014】また、前記本発明の半導体ユニットの構成
においては、少なくとも前記接合層を囲むようにして無
機物の剛体フィラーと有機物の樹脂からなる封止樹脂に
よって封止されているのが好ましい。また、この場合に
は、前記封止樹脂の水素イオン濃度指数は、pH≦8で
あるのが好ましい。
においては、少なくとも前記接合層を囲むようにして無
機物の剛体フィラーと有機物の樹脂からなる封止樹脂に
よって封止されているのが好ましい。また、この場合に
は、前記封止樹脂の水素イオン濃度指数は、pH≦8で
あるのが好ましい。
【0015】また、前記本発明の半導体ユニットの構成
においては、前記突起電極(バンプ)は、Au、Cu、
Al及び半田からなる群から選ばれる少なくとも1つに
よって形成されているのが好ましい。
においては、前記突起電極(バンプ)は、Au、Cu、
Al及び半田からなる群から選ばれる少なくとも1つに
よって形成されているのが好ましい。
【0016】
【0017】
【0018】また、本発明に係る半導体ユニットの第1
の形成方法は、突起電極(バンプ)を有する半導体装置
が接合層を介して回路基板の端子電極にフェイスダウン
状態で実装された半導体ユニットの形成方法であって、
前記半導体装置の前記突起電極(バンプ)と前記回路基
板の前記端子電極との間に接合層を形成する工程を含
み、前記半導体装置の前記突起電極(バンプ)に、ま
ず、少なくとも2種類の原子の導電性フィラーからなる
第1の導電性接着剤をフェイスダウン状態で転写した
後、単体の原子の導電性フィラーからなる第2の導電性
接着剤を転写することにより、前記接合層を形成するこ
とを特徴とする。
の形成方法は、突起電極(バンプ)を有する半導体装置
が接合層を介して回路基板の端子電極にフェイスダウン
状態で実装された半導体ユニットの形成方法であって、
前記半導体装置の前記突起電極(バンプ)と前記回路基
板の前記端子電極との間に接合層を形成する工程を含
み、前記半導体装置の前記突起電極(バンプ)に、ま
ず、少なくとも2種類の原子の導電性フィラーからなる
第1の導電性接着剤をフェイスダウン状態で転写した
後、単体の原子の導電性フィラーからなる第2の導電性
接着剤を転写することにより、前記接合層を形成するこ
とを特徴とする。
【0019】
【0020】また、本発明に係る半導体ユニットの第2
の形成方法は、突起電極(バンプ)を有する半導体装置
が接合層を介して回路基板の端子電極にフェイスダウン
状態で実装された半導体ユニットの形成方法であって、
前記半導体装置の前記突起電極(バンプ)と前記回路基
板の前記端子電極との間に接合層を形成する工程を含
み、前記半導体装置の前記突起電極(バンプ)に少なく
とも2種類の原子の導電性フィラーからなる第1の導電
性接着剤をフェイスダウン状態で転写すると共に、単体
の原子の導電性フィラーからなる第2の導電性接着剤を
前記回路基板の前記端子電極上の実装箇所に予め塗布し
ておき、前記半導体装置を前記回路基板の前記端子電極
上に実装することにより、前記接合層を形成することを
特徴とする。
の形成方法は、突起電極(バンプ)を有する半導体装置
が接合層を介して回路基板の端子電極にフェイスダウン
状態で実装された半導体ユニットの形成方法であって、
前記半導体装置の前記突起電極(バンプ)と前記回路基
板の前記端子電極との間に接合層を形成する工程を含
み、前記半導体装置の前記突起電極(バンプ)に少なく
とも2種類の原子の導電性フィラーからなる第1の導電
性接着剤をフェイスダウン状態で転写すると共に、単体
の原子の導電性フィラーからなる第2の導電性接着剤を
前記回路基板の前記端子電極上の実装箇所に予め塗布し
ておき、前記半導体装置を前記回路基板の前記端子電極
上に実装することにより、前記接合層を形成することを
特徴とする。
【0021】また、本発明に係る半導体ユニットの第3
の形成方法は、突起電極(バンプ)を有する半導体装置
が接合層を介して回路基板の端子電極にフェイスダウン
状態で実装された半導体ユニットの形成方法であって、
前記半導体装置の前記突起電極(バンプ)と前記回路基
板の前記端子電極との間に接合層を形成する工程を含
み、前記半導体装置の前記突起電極(バンプ)に単体の
原子の導電性フィラーからなる第2の導電性接着剤を転
写した後、前記回路基板の前記端子電極上にフェイスダ
ウン状態で接触させて引き上げることにより、前記回路
基板の前記端子電極上に前記第2の導電性接着剤を塗布
し、そのまま再度前記半導体装置の前記突起電極(バン
プ)に、単体の原子の導電性フィラーからなる第2の導
電性接着剤を転写した後、少なくとも2種類の原子の導
電性フィラーからなる第1の導電性接着剤を転写し、前
記半導体装置を前記回路基板の前記端子電極上に実装す
ることにより、前記接合層を形成することを特徴とす
る。
の形成方法は、突起電極(バンプ)を有する半導体装置
が接合層を介して回路基板の端子電極にフェイスダウン
状態で実装された半導体ユニットの形成方法であって、
前記半導体装置の前記突起電極(バンプ)と前記回路基
板の前記端子電極との間に接合層を形成する工程を含
み、前記半導体装置の前記突起電極(バンプ)に単体の
原子の導電性フィラーからなる第2の導電性接着剤を転
写した後、前記回路基板の前記端子電極上にフェイスダ
ウン状態で接触させて引き上げることにより、前記回路
基板の前記端子電極上に前記第2の導電性接着剤を塗布
し、そのまま再度前記半導体装置の前記突起電極(バン
プ)に、単体の原子の導電性フィラーからなる第2の導
電性接着剤を転写した後、少なくとも2種類の原子の導
電性フィラーからなる第1の導電性接着剤を転写し、前
記半導体装置を前記回路基板の前記端子電極上に実装す
ることにより、前記接合層を形成することを特徴とす
る。
【0022】
【0023】前記本発明の半導体ユニットの構成によれ
ば、突起電極(バンプ)を有する半導体装置が回路基板
の端子電極にフェイスダウン状態で実装された半導体ユ
ニットであって、前記半導体装置の前記突起電極(バン
プ)が前記回路基板の前記端子電極に接合層を介して電
気的に接続されており、前記接合層は、少なくとも2種
類の原子の導電性フィラーからなる第1の導電性接着剤
と、単体の原子の導電性フィラーからなる第2の導電性
接着剤とによって形成され、前記第2の導電性接着剤の
少なくとも一部は前記回路基板の前記端子電極に接して
いることを特徴とすることにより、導電性接着剤と半導
体装置の突起電極(バンプ)との界面、あるいは導電性
接着剤と回路基板の端子電極との界面における密着力を
高めることができ、界面における接触抵抗を低減するこ
とができるので、界面の接続信頼性を向上させることが
できると共に、劣化をも抑えることができる。また、界
面の接触抵抗が高くなることを、単体の原子の導電性フ
ィラーを用いることによって抑制することができる。
ば、突起電極(バンプ)を有する半導体装置が回路基板
の端子電極にフェイスダウン状態で実装された半導体ユ
ニットであって、前記半導体装置の前記突起電極(バン
プ)が前記回路基板の前記端子電極に接合層を介して電
気的に接続されており、前記接合層は、少なくとも2種
類の原子の導電性フィラーからなる第1の導電性接着剤
と、単体の原子の導電性フィラーからなる第2の導電性
接着剤とによって形成され、前記第2の導電性接着剤の
少なくとも一部は前記回路基板の前記端子電極に接して
いることを特徴とすることにより、導電性接着剤と半導
体装置の突起電極(バンプ)との界面、あるいは導電性
接着剤と回路基板の端子電極との界面における密着力を
高めることができ、界面における接触抵抗を低減するこ
とができるので、界面の接続信頼性を向上させることが
できると共に、劣化をも抑えることができる。また、界
面の接触抵抗が高くなることを、単体の原子の導電性フ
ィラーを用いることによって抑制することができる。
【0024】また、前記本発明の半導体ユニットの構成
において、少なくとも前記接合層を囲むようにして無機
物の剛体フィラーと有機物の樹脂からなる封止樹脂によ
って封止されているという好ましい例によれば、半導体
装置と回路基板との接続を補強することができる。ま
た、この場合、前記封止樹脂の水素イオン濃度指数は、
pH≦8であるという好ましい例によれば、封止樹脂中
のフィラーの大きさとpHによって支配される表面電荷
により、フィラーの分散性を良好にすることができる。
において、少なくとも前記接合層を囲むようにして無機
物の剛体フィラーと有機物の樹脂からなる封止樹脂によ
って封止されているという好ましい例によれば、半導体
装置と回路基板との接続を補強することができる。ま
た、この場合、前記封止樹脂の水素イオン濃度指数は、
pH≦8であるという好ましい例によれば、封止樹脂中
のフィラーの大きさとpHによって支配される表面電荷
により、フィラーの分散性を良好にすることができる。
【0025】また、前記本発明の半導体ユニットの構成
において、前記突起電極(バンプ)は、Au、Cu、A
l及び半田からなる群から選ばれる少なくとも1つによ
って形成されているという好ましい例によれば、突起電
極(バンプ)の固有抵抗値が低くなるので、半導体装置
と回路基板との接続の信頼性を損なうことがない。
において、前記突起電極(バンプ)は、Au、Cu、A
l及び半田からなる群から選ばれる少なくとも1つによ
って形成されているという好ましい例によれば、突起電
極(バンプ)の固有抵抗値が低くなるので、半導体装置
と回路基板との接続の信頼性を損なうことがない。
【0026】
【0027】
【0028】また、前記本発明の半導体ユニットの第1
の形成方法によれば、突起電極(バンプ)を有する半導
体装置が接合層を介して回路基板の端子電極にフェイス
ダウン状態で実装された半導体ユニットの形成方法であ
って、前記半導体装置の前記突起電極(バンプ)と前記
回路基板の前記端子電極との間に接合層を形成する工程
を含み、前記半導体装置の前記突起電極(バンプ)に、
まず、少なくとも2種類の原子の導電性フィラーからな
る第1の導電性接着剤をフェイスダウン状態で転写した
後、単体の原子の導電性フィラーからなる第2の導電性
接着剤を転写することにより、前記接合層を形成するこ
とを特徴とすることにより、導電性接着剤と半導体装置
の突起電極(バンプ)との界面、あるいは導電性接着剤
と回路基板の端子電極との界面における密着力を高める
ことができ、界面における接触抵抗を低減することがで
きるので、界面の接続信頼性を向上させることができる
と共に、劣化をも抑えることのできる半導体ユニットを
得ることができる。また、接着性に乏しい回路基板の電
極と界面で接触抵抗が高くなることを、単体の原子の導
電性フィラーを用いることによって抑制することができ
る。
の形成方法によれば、突起電極(バンプ)を有する半導
体装置が接合層を介して回路基板の端子電極にフェイス
ダウン状態で実装された半導体ユニットの形成方法であ
って、前記半導体装置の前記突起電極(バンプ)と前記
回路基板の前記端子電極との間に接合層を形成する工程
を含み、前記半導体装置の前記突起電極(バンプ)に、
まず、少なくとも2種類の原子の導電性フィラーからな
る第1の導電性接着剤をフェイスダウン状態で転写した
後、単体の原子の導電性フィラーからなる第2の導電性
接着剤を転写することにより、前記接合層を形成するこ
とを特徴とすることにより、導電性接着剤と半導体装置
の突起電極(バンプ)との界面、あるいは導電性接着剤
と回路基板の端子電極との界面における密着力を高める
ことができ、界面における接触抵抗を低減することがで
きるので、界面の接続信頼性を向上させることができる
と共に、劣化をも抑えることのできる半導体ユニットを
得ることができる。また、接着性に乏しい回路基板の電
極と界面で接触抵抗が高くなることを、単体の原子の導
電性フィラーを用いることによって抑制することができ
る。
【0029】
【0030】また、前記本発明の半導体ユニットの第2
の形成方法によれば、突起電極(バンプ)を有する半導
体装置が接合層を介して回路基板の端子電極にフェイス
ダウン状態で実装された半導体ユニットの形成方法であ
って、前記半導体装置の前記突起電極(バンプ)と前記
回路基板の前記端子電極との間に接合層を形成する工程
を含み、前記半導体装置の前記突起電極(バンプ)に少
なくとも2種類の原子の導電性フィラーからなる第1の
導電性接着剤をフェイスダウン状態で転写すると共に、
単体の原子の導電性フィラーからなる第2の導電性接着
剤を前記回路基板の前記端子電極上の実装箇所に予め塗
布しておき、前記半導体装置を前記回路基板の前記端子
電極上に実装することにより、前記接合層を形成するこ
とを特徴とすることにより、導電性接着剤と半導体装置
の突起電極(バンプ)との界面、あるいは導電性接着剤
と回路基板の端子電極との界面における密着力を高める
ことができ、界面における接触抵抗を低減することがで
きるので、界面の接続信頼性を向上させることができる
と共に、劣化をも抑えることのできる半導体ユニットを
得ることができる。また、接着性に乏しい回路基板の電
極上に単体の原子の導電性フィラーからなる導電性接着
剤が接触することとなるので、界面の接触抵抗が高くな
ることを抑制することができる。
の形成方法によれば、突起電極(バンプ)を有する半導
体装置が接合層を介して回路基板の端子電極にフェイス
ダウン状態で実装された半導体ユニットの形成方法であ
って、前記半導体装置の前記突起電極(バンプ)と前記
回路基板の前記端子電極との間に接合層を形成する工程
を含み、前記半導体装置の前記突起電極(バンプ)に少
なくとも2種類の原子の導電性フィラーからなる第1の
導電性接着剤をフェイスダウン状態で転写すると共に、
単体の原子の導電性フィラーからなる第2の導電性接着
剤を前記回路基板の前記端子電極上の実装箇所に予め塗
布しておき、前記半導体装置を前記回路基板の前記端子
電極上に実装することにより、前記接合層を形成するこ
とを特徴とすることにより、導電性接着剤と半導体装置
の突起電極(バンプ)との界面、あるいは導電性接着剤
と回路基板の端子電極との界面における密着力を高める
ことができ、界面における接触抵抗を低減することがで
きるので、界面の接続信頼性を向上させることができる
と共に、劣化をも抑えることのできる半導体ユニットを
得ることができる。また、接着性に乏しい回路基板の電
極上に単体の原子の導電性フィラーからなる導電性接着
剤が接触することとなるので、界面の接触抵抗が高くな
ることを抑制することができる。
【0031】また、前記本発明の半導体ユニットの第3
の形成方法によれば、突起電極(バンプ)を有する半導
体装置が接合層を介して回路基板の端子電極にフェイス
ダウン状態で実装された半導体ユニットの形成方法であ
って、前記半導体装置の前記突起電極(バンプ)と前記
回路基板の前記端子電極との間に接合層を形成する工程
を含み、前記半導体装置の前記突起電極(バンプ)に単
体の原子の導電性フィラーからなる第2の導電性接着剤
を転写した後、前記回路基板の前記端子電極上にフェイ
スダウン状態で接触させて引き上げることにより、前記
回路基板の前記端子電極上に前記第2の導電性接着剤を
塗布し、そのまま再度前記半導体装置の前記突起電極
(バンプ)に、単体の原子の導電性フィラーからなる第
2の導電性接着剤を転写した後、少なくとも2種類の原
子の導電性フィラーからなる第1の導電性接着剤を転写
し、前記半導体装置を前記回路基板の前記端子電極上に
実装することにより、前記接合層を形成することを特徴
とすることにより、導電性接着剤と半導体装置の突起電
極(バンプ)との界面、あるいは導電性接着剤と回路基
板の端子電極との界面における密着力を高めることがで
き、界面における接触抵抗を低減することができるの
で、界面の接続信頼性を向上させることができると共
に、劣化をも抑えることのできる半導体ユニットを得る
ことができる。また、界面の接触抵抗が高くなると考え
られる突起電極(バンプ)と接着剤、回路基板の端子電
極と接着剤の部分に単体の原子の導電性フィラーからな
る導電性接着剤を用いることとなるので、半導体装置と
回路基板との接続の信頼性が向上する。
の形成方法によれば、突起電極(バンプ)を有する半導
体装置が接合層を介して回路基板の端子電極にフェイス
ダウン状態で実装された半導体ユニットの形成方法であ
って、前記半導体装置の前記突起電極(バンプ)と前記
回路基板の前記端子電極との間に接合層を形成する工程
を含み、前記半導体装置の前記突起電極(バンプ)に単
体の原子の導電性フィラーからなる第2の導電性接着剤
を転写した後、前記回路基板の前記端子電極上にフェイ
スダウン状態で接触させて引き上げることにより、前記
回路基板の前記端子電極上に前記第2の導電性接着剤を
塗布し、そのまま再度前記半導体装置の前記突起電極
(バンプ)に、単体の原子の導電性フィラーからなる第
2の導電性接着剤を転写した後、少なくとも2種類の原
子の導電性フィラーからなる第1の導電性接着剤を転写
し、前記半導体装置を前記回路基板の前記端子電極上に
実装することにより、前記接合層を形成することを特徴
とすることにより、導電性接着剤と半導体装置の突起電
極(バンプ)との界面、あるいは導電性接着剤と回路基
板の端子電極との界面における密着力を高めることがで
き、界面における接触抵抗を低減することができるの
で、界面の接続信頼性を向上させることができると共
に、劣化をも抑えることのできる半導体ユニットを得る
ことができる。また、界面の接触抵抗が高くなると考え
られる突起電極(バンプ)と接着剤、回路基板の端子電
極と接着剤の部分に単体の原子の導電性フィラーからな
る導電性接着剤を用いることとなるので、半導体装置と
回路基板との接続の信頼性が向上する。
【0032】
【0033】
【発明の実施の形態】以下に、実施の形態を用いて本発
明をさらに具体的に説明する。
明をさらに具体的に説明する。
【0034】〈第1の実施の形態〉図1は本発明の第1
の実施の形態の半導体ユニットの形成方法を示す工程断
面図である。
の実施の形態の半導体ユニットの形成方法を示す工程断
面図である。
【0035】図1に示すように、半導体装置(ICチッ
プ)6の電極パッド3上には、Auからなる2段突起状
の突起電極(バンプ)7が形成されている。一方、回路
基板9には入出力端子電極8が形成されている。
プ)6の電極パッド3上には、Auからなる2段突起状
の突起電極(バンプ)7が形成されている。一方、回路
基板9には入出力端子電極8が形成されている。
【0036】まず、図1(a)に示すように、半導体装
置(ICチップ)6の突起電極(バンプ)7に、少なく
とも2種類の原子の導電性フィラー、例えばAgPdの
導電性フィラーからなる第1の導電性接着剤4をフェイ
スダウン状態で転写する。次いで、図1(b)に示すよ
うに、第1の導電性接着剤4が転写された突起電極(バ
ンプ)7に、単体の原子の導電性フィラー、例えばAg
の導電性フィラーからなる第2の導電性接着剤5を転写
する。これにより、突起電極(バンプ)7に、第1及び
第2の導電性接着剤4、5からなる接合層が形成され
る。次いで、図1(c)に示すように、第2の導電性接
着剤5を回路基板9の入出力端子電極8に当接させた状
態で、半導体装置(ICチップ)6を回路基板9にフェ
イスダウン状態で実装する。最後に、半導体装置(IC
チップ)6と回路基板9との間隙及び半導体装置(IC
チップ)6の側面を、無機物の剛体フィラー(例えば、
シリカ)と有機物の樹脂(例えば、エポキシ系)からな
る封止樹脂2(水素イオン濃度指数pHは約4)によっ
て封止する。以上の工程により、半導体ユニットが得ら
れる。
置(ICチップ)6の突起電極(バンプ)7に、少なく
とも2種類の原子の導電性フィラー、例えばAgPdの
導電性フィラーからなる第1の導電性接着剤4をフェイ
スダウン状態で転写する。次いで、図1(b)に示すよ
うに、第1の導電性接着剤4が転写された突起電極(バ
ンプ)7に、単体の原子の導電性フィラー、例えばAg
の導電性フィラーからなる第2の導電性接着剤5を転写
する。これにより、突起電極(バンプ)7に、第1及び
第2の導電性接着剤4、5からなる接合層が形成され
る。次いで、図1(c)に示すように、第2の導電性接
着剤5を回路基板9の入出力端子電極8に当接させた状
態で、半導体装置(ICチップ)6を回路基板9にフェ
イスダウン状態で実装する。最後に、半導体装置(IC
チップ)6と回路基板9との間隙及び半導体装置(IC
チップ)6の側面を、無機物の剛体フィラー(例えば、
シリカ)と有機物の樹脂(例えば、エポキシ系)からな
る封止樹脂2(水素イオン濃度指数pHは約4)によっ
て封止する。以上の工程により、半導体ユニットが得ら
れる。
【0037】半導体ユニットを以上のように構成すれ
ば、半導体装置(ICチップ)6の突起電極(バンプ)
7と回路基板9の入出力端子電極8とが2種類の導電性
接着剤(第1及び第2の導電性接着剤4、5)からなる
接合層を介して電気的に接続されるので、第1の導電性
接着剤4と半導体装置(ICチップ)6の突起電極(バ
ンプ)7との界面、あるいは第2の導電性接着剤5と回
路基板9の入出力端子電極8との界面における密着力を
高めることができ、界面における接触抵抗を低減するこ
とができるので、界面の接続信頼性を向上させることが
できると共に、劣化をも抑えることができる。特に、導
電性接着剤の一つとして少なくとも2種類の原子の導電
性フィラーからなる第1の導電性接着剤4を用いれば、
マイグレーション性に優れたものとなる。また、導電性
接着剤の一つとして単体の原子の導電性フィラーからな
る第2の導電性接着剤5を用いれば、界面の接続信頼性
が向上する。また、半導体装置(ICチップ)6と回路
基板9との間隙及び半導体装置(ICチップ)6の側面
を封止樹脂2によって封止したので、半導体装置(IC
チップ)6と回路基板9との接続を補強することができ
る。
ば、半導体装置(ICチップ)6の突起電極(バンプ)
7と回路基板9の入出力端子電極8とが2種類の導電性
接着剤(第1及び第2の導電性接着剤4、5)からなる
接合層を介して電気的に接続されるので、第1の導電性
接着剤4と半導体装置(ICチップ)6の突起電極(バ
ンプ)7との界面、あるいは第2の導電性接着剤5と回
路基板9の入出力端子電極8との界面における密着力を
高めることができ、界面における接触抵抗を低減するこ
とができるので、界面の接続信頼性を向上させることが
できると共に、劣化をも抑えることができる。特に、導
電性接着剤の一つとして少なくとも2種類の原子の導電
性フィラーからなる第1の導電性接着剤4を用いれば、
マイグレーション性に優れたものとなる。また、導電性
接着剤の一つとして単体の原子の導電性フィラーからな
る第2の導電性接着剤5を用いれば、界面の接続信頼性
が向上する。また、半導体装置(ICチップ)6と回路
基板9との間隙及び半導体装置(ICチップ)6の側面
を封止樹脂2によって封止したので、半導体装置(IC
チップ)6と回路基板9との接続を補強することができ
る。
【0038】尚、本実施の形態においては、接合層とし
て2種類の導電性接着剤(第1及び第2の導電性接着剤
4、5)を用いているが、必ずしもこれに限定されるも
のではなく、2種類以上の導電性接着剤によって接合層
を構成してもよい。
て2種類の導電性接着剤(第1及び第2の導電性接着剤
4、5)を用いているが、必ずしもこれに限定されるも
のではなく、2種類以上の導電性接着剤によって接合層
を構成してもよい。
【0039】また、本実施の形態においては、単体の原
子の導電性フィラーとしてAgの導電性フィラーを例に
挙げて説明しているが、必ずしもこれに限定されるもの
ではなく、例えば、Ni、Cuなどの導電性フィラーを
用いることもできる。
子の導電性フィラーとしてAgの導電性フィラーを例に
挙げて説明しているが、必ずしもこれに限定されるもの
ではなく、例えば、Ni、Cuなどの導電性フィラーを
用いることもできる。
【0040】また、本実施の形態においては、少なくと
も2種類の原子の導電性フィラーとしてAgPdの導電
性フィラーを例に挙げて説明しているが、必ずしもこれ
に限定されるものではなく、例えば、AgCu、AuP
tなどの導電性フィラーを用いることもできる。
も2種類の原子の導電性フィラーとしてAgPdの導電
性フィラーを例に挙げて説明しているが、必ずしもこれ
に限定されるものではなく、例えば、AgCu、AuP
tなどの導電性フィラーを用いることもできる。
【0041】また、本実施の形態においては、2段突起
状の突起電極(バンプ)7を用いているが、必ずしもこ
の形状の突起電極(バンプ)に限定されるものではな
い。突起電極(バンプ)を2段突起状に形成すれば、必
要量以上の導電性接着剤が突起電極(バンプ)の先端部
に付着することはないので、突起電極(バンプ)に適量
の導電性接着剤を塗布することができる。
状の突起電極(バンプ)7を用いているが、必ずしもこ
の形状の突起電極(バンプ)に限定されるものではな
い。突起電極(バンプ)を2段突起状に形成すれば、必
要量以上の導電性接着剤が突起電極(バンプ)の先端部
に付着することはないので、突起電極(バンプ)に適量
の導電性接着剤を塗布することができる。
【0042】また、本実施の形態においては、突起電極
(バンプ)7の材料としてAuを用いているが、必ずし
もこれに限定されるものではなく、Cu、Al、半田又
はこれらの合金を用いてもよい。
(バンプ)7の材料としてAuを用いているが、必ずし
もこれに限定されるものではなく、Cu、Al、半田又
はこれらの合金を用いてもよい。
【0043】また、本実施の形態においては、半導体装
置(ICチップ)6と回路基板9との間隙及び半導体装
置(ICチップ)6の側面を、封止樹脂2によって封止
しているが、必ずしもこの構成に限定されるものではな
く、少なくとも接合層(導電性接着剤4、5)を囲むよ
うにして封止すればよい。
置(ICチップ)6と回路基板9との間隙及び半導体装
置(ICチップ)6の側面を、封止樹脂2によって封止
しているが、必ずしもこの構成に限定されるものではな
く、少なくとも接合層(導電性接着剤4、5)を囲むよ
うにして封止すればよい。
【0044】また、本実施の形態においては、封止樹脂
2として水素イオン濃度指数pHが約4のものを用いて
いるが、必ずしもこれに限定されるものではない。水素
イオン濃度指数がpH≦8である封止樹脂を用いれば、
封止樹脂2中のフィラーの大きさとpHにより支配され
る表面電荷によってフィラーの分散性を良好なものとす
ることができる。
2として水素イオン濃度指数pHが約4のものを用いて
いるが、必ずしもこれに限定されるものではない。水素
イオン濃度指数がpH≦8である封止樹脂を用いれば、
封止樹脂2中のフィラーの大きさとpHにより支配され
る表面電荷によってフィラーの分散性を良好なものとす
ることができる。
【0045】〈第2の実施の形態〉図2は本発明の第2
の実施の形態の半導体ユニットの形成方法を示す工程断
面図である。
の実施の形態の半導体ユニットの形成方法を示す工程断
面図である。
【0046】図2に示すように、半導体装置(ICチッ
プ)26の電極パッド23上には、Auからなる2段突
起状の突起電極(バンプ)27が形成されている。一
方、回路基板29には入出力端子電極28が形成されて
おり、入出力端子電極28上の実装箇所には単体の原子
の導電性フィラー、例えばAgの導電性フィラーからな
る第2の導電性接着剤25が予め塗布されている(図2
(b))。この第2の導電性接着剤25の塗布は、例え
ば別の半導体装置に単体の原子の導電性フィラーからな
る導電性接着剤をフェイスダウン状態で転写し、それを
回路基板29の入出力端子電極28上の実装箇所に接触
させて、引き上げることにより行うことができる。
プ)26の電極パッド23上には、Auからなる2段突
起状の突起電極(バンプ)27が形成されている。一
方、回路基板29には入出力端子電極28が形成されて
おり、入出力端子電極28上の実装箇所には単体の原子
の導電性フィラー、例えばAgの導電性フィラーからな
る第2の導電性接着剤25が予め塗布されている(図2
(b))。この第2の導電性接着剤25の塗布は、例え
ば別の半導体装置に単体の原子の導電性フィラーからな
る導電性接着剤をフェイスダウン状態で転写し、それを
回路基板29の入出力端子電極28上の実装箇所に接触
させて、引き上げることにより行うことができる。
【0047】まず、図2(a)に示すように、突起電極
(バンプ)27に、少なくとも2種類の原子の導電性フ
ィラー、例えばAgPdの導電性フィラーからなる第1
の導電性接着剤24をフェイスダウン状態で転写する。
次いで、第1の導電性接着剤24を回路基板29の入出
力端子電極28上の第2の導電性接着剤25に当接させ
た状態で、半導体装置(ICチップ)26を回路基板2
9にフェイスダウン状態で実装する。これにより、半導
体装置(ICチップ)26は、第1及び第2の導電性接
着剤24、25からなる接合層を介して回路基板29に
実装される。最後に、図2(c)に示すように、半導体
装置(ICチップ)26と回路基板29との間隙及び半
導体装置(ICチップ)26の側面を、無機物の剛体フ
ィラーと有機物の樹脂からなる封止樹脂22によって封
止する。以上の工程により、半導体ユニットが得られ
る。
(バンプ)27に、少なくとも2種類の原子の導電性フ
ィラー、例えばAgPdの導電性フィラーからなる第1
の導電性接着剤24をフェイスダウン状態で転写する。
次いで、第1の導電性接着剤24を回路基板29の入出
力端子電極28上の第2の導電性接着剤25に当接させ
た状態で、半導体装置(ICチップ)26を回路基板2
9にフェイスダウン状態で実装する。これにより、半導
体装置(ICチップ)26は、第1及び第2の導電性接
着剤24、25からなる接合層を介して回路基板29に
実装される。最後に、図2(c)に示すように、半導体
装置(ICチップ)26と回路基板29との間隙及び半
導体装置(ICチップ)26の側面を、無機物の剛体フ
ィラーと有機物の樹脂からなる封止樹脂22によって封
止する。以上の工程により、半導体ユニットが得られ
る。
【0048】半導体ユニット、特に半導体装置(ICチ
ップ)26の突起電極(バンプ)27と回路基板29の
入出力端子電極28とを電気的に接続する接合層を以上
のようにして形成すれば、第2の導電性接着剤25と回
路基板29との界面における接触抵抗を低減することが
できるので、界面の接続信頼性を向上させることができ
る。
ップ)26の突起電極(バンプ)27と回路基板29の
入出力端子電極28とを電気的に接続する接合層を以上
のようにして形成すれば、第2の導電性接着剤25と回
路基板29との界面における接触抵抗を低減することが
できるので、界面の接続信頼性を向上させることができ
る。
【0049】尚、本実施の形態においては、2段突起状
の突起電極(バンプ)27を用いているが、必ずしもこ
の形状の突起電極(バンプ)に限定されるものではな
い。突起電極(バンプ)を2段突起状に形成すれば、必
要量以上の導電性接着剤が突起電極(バンプ)の先端部
に付着することはないので、適量の導電性接着剤を塗布
することができる。
の突起電極(バンプ)27を用いているが、必ずしもこ
の形状の突起電極(バンプ)に限定されるものではな
い。突起電極(バンプ)を2段突起状に形成すれば、必
要量以上の導電性接着剤が突起電極(バンプ)の先端部
に付着することはないので、適量の導電性接着剤を塗布
することができる。
【0050】また、本実施の形態においては、突起電極
(バンプ)27の材料としてAuを用いているが、必ず
しもこれに限定されるものではなく、Cu、Al、半田
又はこれらの合金を用いてもよい。
(バンプ)27の材料としてAuを用いているが、必ず
しもこれに限定されるものではなく、Cu、Al、半田
又はこれらの合金を用いてもよい。
【0051】また、本実施の形態においては、半導体装
置(ICチップ)26と回路基板29との間隙及び半導
体装置(ICチップ)26の側面を、封止樹脂22によ
って封止しているが、必ずしもこの構成に限定されるも
のではなく、少なくとも第1及び第2の導電性接着剤2
4、25からなる接合層を囲むようにして封止されてい
ればよい。
置(ICチップ)26と回路基板29との間隙及び半導
体装置(ICチップ)26の側面を、封止樹脂22によ
って封止しているが、必ずしもこの構成に限定されるも
のではなく、少なくとも第1及び第2の導電性接着剤2
4、25からなる接合層を囲むようにして封止されてい
ればよい。
【0052】〈第3の実施の形態〉図3は本発明の第3
の実施の形態の半導体ユニットの形成方法を示す工程断
面図、図4は本発明の第3の実施の形態の半導体ユニッ
トを示す断面図である。
の実施の形態の半導体ユニットの形成方法を示す工程断
面図、図4は本発明の第3の実施の形態の半導体ユニッ
トを示す断面図である。
【0053】図3、図4に示すように、半導体装置(I
Cチップ)36の電極パッド33上には、Auからなる
2段突起状の突起電極(バンプ)37が形成されてい
る。一方、回路基板39には入出力端子電極38が形成
されている。
Cチップ)36の電極パッド33上には、Auからなる
2段突起状の突起電極(バンプ)37が形成されてい
る。一方、回路基板39には入出力端子電極38が形成
されている。
【0054】まず、図3(a)に示すように、半導体装
置(ICチップ)36の突起電極(バンプ)37に、単
体の原子の導電性フィラー、例えばAgの導電性フィラ
ーからなる第2の導電性接着剤35をフェイスダウン状
態で転写する。次いで、図3(b)に示すように、突起
電極(バンプ)37に第2の導電性接着剤35が転写さ
れた半導体装置(ICチップ)36を、回路基板39の
入出力端子電極38上の実装箇所にフェイスダウン状態
で接触させて、引き上げることにより、第2の導電性接
着剤35を、回路基板39の入出力端子電極38上に塗
布する。次いで、図3(c)に示すように、そのまま再
度、半導体装置(ICチップ)36の突起電極(バン
プ)37に、単体の原子の導電性フィラー、例えばAg
の導電性フィラーからなる第2の導電性接着剤35をフ
ェイスダウン状態で転写する。次いで、図3(d)に示
すように、導電性接着剤35が転写された突起電極(バ
ンプ)37に、少なくとも2種類の原子の導電性フィラ
ー、例えばAgPdの導電性フィラーからなる第1の導
電性接着剤34を転写する。これにより、突起電極(バ
ンプ)37に、第1及び第2の導電性接着剤34、35
からなる接合層を形成する。次いで、図3(e)、図4
に示すように、突起電極(バンプ)37上の第1の導電
性接着剤34を回路基板39の入出力端子電極38上の
第2の導電性接着剤35に当接させた状態で、半導体装
置(ICチップ)36を回路基板39にフェイスダウン
状態で実装する。最後に、図4に示すように、半導体装
置(ICチップ)36と回路基板39との間隙及び半導
体装置(ICチップ)36の側面を、無機物の剛体フィ
ラーと有機物の樹脂からなる封止樹脂32によって封止
する。以上の工程により、半導体ユニットが得られる。
置(ICチップ)36の突起電極(バンプ)37に、単
体の原子の導電性フィラー、例えばAgの導電性フィラ
ーからなる第2の導電性接着剤35をフェイスダウン状
態で転写する。次いで、図3(b)に示すように、突起
電極(バンプ)37に第2の導電性接着剤35が転写さ
れた半導体装置(ICチップ)36を、回路基板39の
入出力端子電極38上の実装箇所にフェイスダウン状態
で接触させて、引き上げることにより、第2の導電性接
着剤35を、回路基板39の入出力端子電極38上に塗
布する。次いで、図3(c)に示すように、そのまま再
度、半導体装置(ICチップ)36の突起電極(バン
プ)37に、単体の原子の導電性フィラー、例えばAg
の導電性フィラーからなる第2の導電性接着剤35をフ
ェイスダウン状態で転写する。次いで、図3(d)に示
すように、導電性接着剤35が転写された突起電極(バ
ンプ)37に、少なくとも2種類の原子の導電性フィラ
ー、例えばAgPdの導電性フィラーからなる第1の導
電性接着剤34を転写する。これにより、突起電極(バ
ンプ)37に、第1及び第2の導電性接着剤34、35
からなる接合層を形成する。次いで、図3(e)、図4
に示すように、突起電極(バンプ)37上の第1の導電
性接着剤34を回路基板39の入出力端子電極38上の
第2の導電性接着剤35に当接させた状態で、半導体装
置(ICチップ)36を回路基板39にフェイスダウン
状態で実装する。最後に、図4に示すように、半導体装
置(ICチップ)36と回路基板39との間隙及び半導
体装置(ICチップ)36の側面を、無機物の剛体フィ
ラーと有機物の樹脂からなる封止樹脂32によって封止
する。以上の工程により、半導体ユニットが得られる。
【0055】半導体ユニット、特に半導体装置(ICチ
ップ)36の突起電極(バンプ)37と回路基板39の
入出力端子電極38とを電気的に接続する接合層を以上
のようにして形成すれば、第2の導電性接着剤35と突
起電極(バンプ)37及び第2の導電性接着剤35と回
路基板39との界面における接触抵抗を低減することが
できるので、界面の接続信頼性を向上させることができ
る。
ップ)36の突起電極(バンプ)37と回路基板39の
入出力端子電極38とを電気的に接続する接合層を以上
のようにして形成すれば、第2の導電性接着剤35と突
起電極(バンプ)37及び第2の導電性接着剤35と回
路基板39との界面における接触抵抗を低減することが
できるので、界面の接続信頼性を向上させることができ
る。
【0056】尚、本実施の形態においては、2段突起状
の突起電極(バンプ)37を用いているが、必ずしもこ
の形状の突起電極(バンプ)に限定されるものではな
い。突起電極(バンプ)を2段突起状に形成すれば、必
要量以上の導電性接着剤が突起電極(バンプ)の先端部
に付着することはないので、適量の導電性接着剤を塗布
することができる。
の突起電極(バンプ)37を用いているが、必ずしもこ
の形状の突起電極(バンプ)に限定されるものではな
い。突起電極(バンプ)を2段突起状に形成すれば、必
要量以上の導電性接着剤が突起電極(バンプ)の先端部
に付着することはないので、適量の導電性接着剤を塗布
することができる。
【0057】また、本実施の形態においては、突起電極
(バンプ)37の材料としてAuを用いているが、必ず
しもこれに限定されるものではなく、Cu、Al、半田
又はこれらの合金を用いてもよい。
(バンプ)37の材料としてAuを用いているが、必ず
しもこれに限定されるものではなく、Cu、Al、半田
又はこれらの合金を用いてもよい。
【0058】また、本実施の形態においては、半導体装
置(ICチップ)36と回路基板39との間隙及び半導
体装置(ICチップ)36の側面を、封止樹脂32によ
って封止しているが、必ずしもこの構成に限定されるも
のではなく、少なくとも第1及び第2の導電性接着剤3
4、35からなる接合層を囲むようにして封止されてい
ればよい。
置(ICチップ)36と回路基板39との間隙及び半導
体装置(ICチップ)36の側面を、封止樹脂32によ
って封止しているが、必ずしもこの構成に限定されるも
のではなく、少なくとも第1及び第2の導電性接着剤3
4、35からなる接合層を囲むようにして封止されてい
ればよい。
【0059】〈第4の実施の形態〉図5は本発明の第4
の実施の形態の半導体ユニットの形成方法を示す工程断
面図、図6は本発明の第4の実施の形態の半導体ユニッ
トを示す断面図である。
の実施の形態の半導体ユニットの形成方法を示す工程断
面図、図6は本発明の第4の実施の形態の半導体ユニッ
トを示す断面図である。
【0060】図5、図6に示すように、半導体装置(I
Cチップ)46の電極パッド43上には、Auからなる
2段突起状の突起電極(バンプ)47が形成されてい
る。一方、回路基板49には入出力端子電極48が形成
されており、入出力端子電極48上の実装箇所には単体
の原子の導電性フィラー、例えばAgの導電性フィラー
からなる第2の導電性接着剤45が予め塗布されてい
る。この第2の導電性接着剤45の塗布は、例えば別の
半導体装置に単体の原子の導電性フィラーからなる導電
性接着剤をフェイスダウン状態で転写し、それを回路基
板49の入出力端子電極48上の実装箇所に接触させ
て、引き上げることにより行うことができる。
Cチップ)46の電極パッド43上には、Auからなる
2段突起状の突起電極(バンプ)47が形成されてい
る。一方、回路基板49には入出力端子電極48が形成
されており、入出力端子電極48上の実装箇所には単体
の原子の導電性フィラー、例えばAgの導電性フィラー
からなる第2の導電性接着剤45が予め塗布されてい
る。この第2の導電性接着剤45の塗布は、例えば別の
半導体装置に単体の原子の導電性フィラーからなる導電
性接着剤をフェイスダウン状態で転写し、それを回路基
板49の入出力端子電極48上の実装箇所に接触させ
て、引き上げることにより行うことができる。
【0061】まず、図5(a)に示すように、半導体装
置(ICチップ)46の突起電極(バンプ)47に、単
体の原子の導電性フィラー、例えばAgの導電性フィラ
ーからなる第2の導電性接着剤45をフェイスダウン状
態で転写する。次いで、図5(b)に示すように、第2
の導電性接着剤45が転写された突起電極(バンプ)4
7に、少なくとも2種類の原子の導電性フィラー、例え
ばAgPdの導電性フィラーからなる第1の導電性接着
剤44を転写する。これにより、突起電極(バンプ)4
7に、第1及び第2の導電性接着剤44、45からなる
接合層が形成される。次いで、図5(c)、図6に示す
ように、突起電極(バンプ)47上の第1の導電性接着
剤44を回路基板49の入出力端子電極48上の第2の
導電性接着剤45に当接させた状態で、半導体装置(I
Cチップ)46を回路基板49にフェイスダウン状態で
実装する。最後に、図6に示すように、半導体装置(I
Cチップ)46と回路基板49との間隙及び半導体装置
46の側面を、無機物の剛体フィラーと有機物の樹脂か
らなる封止樹脂42によって封止する。以上の工程によ
り、半導体ユニットが得られる。
置(ICチップ)46の突起電極(バンプ)47に、単
体の原子の導電性フィラー、例えばAgの導電性フィラ
ーからなる第2の導電性接着剤45をフェイスダウン状
態で転写する。次いで、図5(b)に示すように、第2
の導電性接着剤45が転写された突起電極(バンプ)4
7に、少なくとも2種類の原子の導電性フィラー、例え
ばAgPdの導電性フィラーからなる第1の導電性接着
剤44を転写する。これにより、突起電極(バンプ)4
7に、第1及び第2の導電性接着剤44、45からなる
接合層が形成される。次いで、図5(c)、図6に示す
ように、突起電極(バンプ)47上の第1の導電性接着
剤44を回路基板49の入出力端子電極48上の第2の
導電性接着剤45に当接させた状態で、半導体装置(I
Cチップ)46を回路基板49にフェイスダウン状態で
実装する。最後に、図6に示すように、半導体装置(I
Cチップ)46と回路基板49との間隙及び半導体装置
46の側面を、無機物の剛体フィラーと有機物の樹脂か
らなる封止樹脂42によって封止する。以上の工程によ
り、半導体ユニットが得られる。
【0062】半導体ユニット、特に半導体装置(ICチ
ップ)46の突起電極(バンプ)47と回路基板49の
入出力端子電極48とを電気的に接続する接合層を以上
のようにして形成すれば、第2の導電性接着剤45と突
起電極(バンプ)47及び第2の導電性接着剤45と回
路基板49との界面における接触抵抗を低減することが
できるので、界面の接続信頼性を向上させることができ
る。
ップ)46の突起電極(バンプ)47と回路基板49の
入出力端子電極48とを電気的に接続する接合層を以上
のようにして形成すれば、第2の導電性接着剤45と突
起電極(バンプ)47及び第2の導電性接着剤45と回
路基板49との界面における接触抵抗を低減することが
できるので、界面の接続信頼性を向上させることができ
る。
【0063】尚、本実施の形態においては、2段突起状
の突起電極(バンプ)47を用いているが、必ずしもこ
の形状の突起電極(バンプ)に限定されるものではな
い。突起電極(バンプ)を2段突起状に形成すれば、必
要量以上の導電性接着剤が突起電極(バンプ)の先端部
に付着することはないので、適量の導電性接着剤を塗布
することができる。
の突起電極(バンプ)47を用いているが、必ずしもこ
の形状の突起電極(バンプ)に限定されるものではな
い。突起電極(バンプ)を2段突起状に形成すれば、必
要量以上の導電性接着剤が突起電極(バンプ)の先端部
に付着することはないので、適量の導電性接着剤を塗布
することができる。
【0064】また、本実施の形態においては、突起電極
(バンプ)47の材料としてAuを用いているが、必ず
しもこれに限定されるものではなく、Cu、Al、半田
又はこれらの合金を用いてもよい。
(バンプ)47の材料としてAuを用いているが、必ず
しもこれに限定されるものではなく、Cu、Al、半田
又はこれらの合金を用いてもよい。
【0065】また、本実施の形態においては、半導体装
置(ICチップ)46と回路基板49との間隙及び半導
体装置(ICチップ)46の側面を、封止樹脂42によ
って封止しているが、必ずしもこの構成に限定されるも
のではなく、少なくとも第1及び第2の導電性接着剤4
4、45からなる接合層を囲むようにして封止されてい
ればよい。
置(ICチップ)46と回路基板49との間隙及び半導
体装置(ICチップ)46の側面を、封止樹脂42によ
って封止しているが、必ずしもこの構成に限定されるも
のではなく、少なくとも第1及び第2の導電性接着剤4
4、45からなる接合層を囲むようにして封止されてい
ればよい。
【0066】
【発明の効果】以上説明したように、本発明によれば、
半導体ユニットの接続部において、バルク部に少なくと
も2種類の導電性接着剤を用いているので、導電性接着
剤と突起電極(バンプ)との界面、あるいは導電性接着
剤と回路基板の端子電極との界面における密着力を高め
ることができ、界面における接触抵抗を低減することが
できるので、界面の接続信頼性を向上させることができ
ると共に、劣化をも抑えることができる。
半導体ユニットの接続部において、バルク部に少なくと
も2種類の導電性接着剤を用いているので、導電性接着
剤と突起電極(バンプ)との界面、あるいは導電性接着
剤と回路基板の端子電極との界面における密着力を高め
ることができ、界面における接触抵抗を低減することが
できるので、界面の接続信頼性を向上させることができ
ると共に、劣化をも抑えることができる。
【図1】本発明の第1の実施の形態の半導体ユニットの
形成方法を示す工程断面図である。
形成方法を示す工程断面図である。
【図2】本発明の第2の実施の形態の半導体ユニットの
形成方法を示す工程断面図である。
形成方法を示す工程断面図である。
【図3】本発明の第3の実施の形態の半導体ユニットの
形成方法を示す工程断面図である。
形成方法を示す工程断面図である。
【図4】本発明の第3の実施の形態の半導体ユニットを
示す断面図である。
示す断面図である。
【図5】本発明の第4の実施の形態の半導体ユニットの
形成方法を示す工程断面図である。
形成方法を示す工程断面図である。
【図6】本発明の第4の実施の形態の半導体ユニットを
示す断面図である。
示す断面図である。
【図7】図7(a)は従来の半導体装置の半田バンプの
概略断面図、図7(b)は半田バンプを用いた従来の半
導体ユニットの概略断面図である。
概略断面図、図7(b)は半田バンプを用いた従来の半
導体ユニットの概略断面図である。
【図8】従来の導電性接着剤を用いた半導体ユニットを
示す概略断面図である。
示す概略断面図である。
2、22、32、42…封止樹脂
3、23、33、43…電極パッド
4、24、34、44…第1の導電性接着剤
5、25、35、45…第2の導電性接着剤
6、26、36、46…半導体装置(ICチップ)
7、27、37、47…突起電極(バンプ)
8、28、38、48…入出力端子電極
9、29、39、49…回路基板
フロントページの続き
(56)参考文献 特開 平2−103944(JP,A)
特開 平2−199847(JP,A)
特開 平3−44945(JP,A)
特開 平3−137119(JP,A)
特開 平4−31311(JP,A)
特開 平5−43866(JP,A)
特開 平5−166879(JP,A)
特開 平5−218046(JP,A)
特開 平6−181237(JP,A)
特開 平6−224259(JP,A)
特開 平9−162229(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
H01L 21/60
H01L 21/56
C09J 163/00
Claims (7)
- 【請求項1】 突起電極(バンプ)を有する半導体装置
が回路基板の端子電極にフェイスダウン状態で実装され
た半導体ユニットであって、 前記半導体装置の前記突起電極(バンプ)が前記回路基
板の前記端子電極に接合層を介して電気的に接続されて
おり、 前記接合層は、少なくとも2種類の原子の導電性フィラ
ーからなる第1の導電性接着剤と、単体の原子の導電性
フィラーからなる第2の導電性接着剤とによって形成さ
れ、前記第2の導電性接着剤の少なくとも一部は前記回
路基板の前記端子電極に接し ていることを特徴とする半
導体ユニット。 - 【請求項2】 少なくとも前記接合層を囲むようにして
無機物の剛体フィラーと有機物の樹脂からなる封止樹脂
によって封止されている請求項1に記載の半導体ユニッ
ト。 - 【請求項3】 前記突起電極(バンプ)は、Au、C
u、Al及び半田からなる群から選ばれる少なくとも1
つによって形成されている請求項1に記載の半導体ユニ
ット。 - 【請求項4】 前記封止樹脂の水素イオン濃度指数は、
pH≦8である請求項2に記載の半導体ユニット。 - 【請求項5】 突起電極(バンプ)を有する半導体装置
が接合層を介して回路基板の端子電極にフェイスダウン
状態で実装された半導体ユニットの形成方法であって、 前記半導体装置の前記突起電極(バンプ)と前記回路基
板の前記端子電極との間に接合層を形成する工程を含
み、 前記半導体装置の前記突起電極(バンプ)に、まず、少
なくとも2種類の原子の導電性フィラーからなる第1の
導電性接着剤をフェイスダウン状態で転写した後、単体
の原子の導電性フィラーからなる第2の導電性接着剤を
転写することにより、前記接合層を形成する ことを特徴
とする半導体ユニットの形成方法。 - 【請求項6】 突起電極(バンプ)を有する半導体装置
が接合層を介して回路基板の端子電極にフェイスダウン
状態で実装された半導体ユニットの形成方法であって、 前記半導体装置の前記突起電極(バンプ)と前記回路基
板の前記端子電極との間に接合層を形成する工程を含
み、 前記半導体装置の前記突起電極(バンプ)に少なくとも
2種類の原子の導電性フィラーからなる第1の導電性接
着剤をフェイスダウン状態で転写すると共に、単体の原
子の導電性フィラーからなる第2の導電性接着剤を前記
回路基板の前記端子電極上の実装箇所に予め塗布してお
き、前記半導体装置を前記回路基板の前記端子電極上に
実装することにより、前記接合層を形成する ことを特徴
とする半導体ユニットの形成方法。 - 【請求項7】 突起電極(バンプ)を有する半導体装置
が接合層を介して回路基板の端子電極にフェイスダウン
状態で実装された半導体ユニットの形成方法であって、 前記半導体装置の前記突起電極(バンプ)と前記回路基
板の前記端子電極との間に接合層を形成する工程を含
み、 前記半導体装置の前記突起電極(バンプ)に単体の原子
の導電性フィラーからなる第2の導電性接着剤を転写し
た後、前記回路基板の前記端子電極上にフェイスダウン
状態で接触させて引き上げることにより、前記回路基板
の前記端子電極上に前記第2の導電性接着剤を塗布し、
そのまま再度前記半導体装置の前記突起電極(バンプ)
に、単体の原子の導電性フィラーからなる第2の導電性
接着剤を転写した後、少なくとも2種類の原子の導電性
フィラーからなる第1の導電性接着剤を転写し、前記半
導体装置を前記回路基板の前記端子電極上に実装するこ
とにより、前記接合層を形成する ことを特徴とする半導
体ユニットの形成方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04936896A JP3409957B2 (ja) | 1996-03-06 | 1996-03-06 | 半導体ユニット及びその形成方法 |
US08/812,754 US5844320A (en) | 1996-03-06 | 1997-03-06 | Semiconductor unit with semiconductor device mounted with conductive adhesive |
US08/943,758 US6103551A (en) | 1996-03-06 | 1997-10-03 | Semiconductor unit and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04936896A JP3409957B2 (ja) | 1996-03-06 | 1996-03-06 | 半導体ユニット及びその形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09246321A JPH09246321A (ja) | 1997-09-19 |
JP3409957B2 true JP3409957B2 (ja) | 2003-05-26 |
Family
ID=12829089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04936896A Expired - Fee Related JP3409957B2 (ja) | 1996-03-06 | 1996-03-06 | 半導体ユニット及びその形成方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5844320A (ja) |
JP (1) | JP3409957B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7709293B2 (en) | 2007-03-02 | 2010-05-04 | Fujitsu Limited | Semiconductor device and manufacturing method of the semiconductor device |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3409957B2 (ja) * | 1996-03-06 | 2003-05-26 | 松下電器産業株式会社 | 半導体ユニット及びその形成方法 |
JP2951882B2 (ja) | 1996-03-06 | 1999-09-20 | 松下電器産業株式会社 | 半導体装置の製造方法及びこれを用いて製造した半導体装置 |
KR100386018B1 (ko) * | 1996-06-24 | 2003-08-25 | 인터내셔널 비지네스 머신즈 코포레이션 | 스택형반도체디바이스패키지 |
US5789278A (en) * | 1996-07-30 | 1998-08-04 | Micron Technology, Inc. | Method for fabricating chip modules |
TW383435B (en) * | 1996-11-01 | 2000-03-01 | Hitachi Chemical Co Ltd | Electronic device |
JPH10178145A (ja) * | 1996-12-19 | 1998-06-30 | Texas Instr Japan Ltd | 半導体装置及びその製造方法並びに半導体装置用絶縁基板 |
JPH10303252A (ja) * | 1997-04-28 | 1998-11-13 | Nec Kansai Ltd | 半導体装置 |
JPH10313021A (ja) * | 1997-05-12 | 1998-11-24 | Murata Mfg Co Ltd | 電子部品の実装構造およびその実装方法 |
JPH1126631A (ja) * | 1997-07-02 | 1999-01-29 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
US6064120A (en) | 1997-08-21 | 2000-05-16 | Micron Technology, Inc. | Apparatus and method for face-to-face connection of a die face to a substrate with polymer electrodes |
US6651320B1 (en) * | 1997-10-02 | 2003-11-25 | Matsushita Electric Industrial Co., Ltd. | Method for mounting semiconductor element to circuit board |
JPH11219984A (ja) * | 1997-11-06 | 1999-08-10 | Sharp Corp | 半導体装置パッケージおよびその製造方法ならびにそのための回路基板 |
US6049124A (en) * | 1997-12-10 | 2000-04-11 | Intel Corporation | Semiconductor package |
JP3624729B2 (ja) * | 1998-04-06 | 2005-03-02 | セイコーエプソン株式会社 | Icチップ、ic構造体、液晶装置及び電子機器 |
JPH11340265A (ja) * | 1998-05-22 | 1999-12-10 | Sony Corp | 半導体装置及びその製造方法 |
US6251211B1 (en) * | 1998-07-22 | 2001-06-26 | Micron Technology, Inc. | Circuitry interconnection method |
JP3303162B2 (ja) * | 1998-11-30 | 2002-07-15 | 日本特殊陶業株式会社 | 半導体装置及びその製造方法 |
US6528890B1 (en) * | 1998-12-01 | 2003-03-04 | Micron Technology, Inc. | Circuit, method of adhering an integrated circuit device to a substrate, and method of forming a circuit |
US6592943B2 (en) | 1998-12-01 | 2003-07-15 | Fujitsu Limited | Stencil and method for depositing solder |
US6054761A (en) | 1998-12-01 | 2000-04-25 | Fujitsu Limited | Multi-layer circuit substrates and electrical assemblies having conductive composition connectors |
JP4036555B2 (ja) * | 1999-01-14 | 2008-01-23 | 松下電器産業株式会社 | 実装構造体の製造方法および実装構造体 |
JP2000260819A (ja) | 1999-03-10 | 2000-09-22 | Toshiba Corp | 半導体装置の製造方法 |
JP4058198B2 (ja) * | 1999-07-02 | 2008-03-05 | 富士通株式会社 | 半導体装置の製造方法 |
JP2001093938A (ja) * | 1999-09-20 | 2001-04-06 | Nec Kansai Ltd | 半導体装置及びその製造方法 |
JP3450236B2 (ja) * | 1999-09-22 | 2003-09-22 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP3227444B2 (ja) | 1999-11-10 | 2001-11-12 | ソニーケミカル株式会社 | 多層構造のフレキシブル配線板とその製造方法 |
EP1479729B1 (en) * | 1999-11-30 | 2006-12-27 | Otsuka Chemical Company, Limited | Resin composition and flexible printed circuit board |
WO2001086716A1 (en) * | 2000-05-12 | 2001-11-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same |
DE10063907A1 (de) * | 2000-12-21 | 2002-07-04 | Philips Corp Intellectual Pty | Detektor zum Detektieren von elektromagnetischer Strahlung |
US6808958B2 (en) | 2001-03-07 | 2004-10-26 | Tessera, Inc. | Methods of bonding microelectronic elements |
JP3787295B2 (ja) * | 2001-10-23 | 2006-06-21 | ローム株式会社 | 半導体装置 |
TWI245402B (en) * | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
US20040021214A1 (en) * | 2002-04-16 | 2004-02-05 | Avner Badehi | Electro-optic integrated circuits with connectors and methods for the production thereof |
WO2003088286A2 (en) * | 2002-04-16 | 2003-10-23 | Xloom Photonics Ltd. | Electro-optical circuitry having integrated connector and methods for the production thereof |
DE60334295D1 (de) * | 2002-05-23 | 2010-11-04 | 3M Innovative Properties Co | Elektronische baugruppe und verfahren zur herstellung einer elektronischen baugruppe |
US6863822B2 (en) * | 2002-10-16 | 2005-03-08 | Anthony Pipes | Method and apparatus for parallel desalting |
JP4390541B2 (ja) * | 2003-02-03 | 2009-12-24 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US6836022B2 (en) | 2003-02-13 | 2004-12-28 | Medtronic, Inc. | High voltage flip-chip component package and method for forming the same |
US7271497B2 (en) * | 2003-03-10 | 2007-09-18 | Fairchild Semiconductor Corporation | Dual metal stud bumping for flip chip applications |
JP3565835B1 (ja) * | 2003-04-28 | 2004-09-15 | 松下電器産業株式会社 | 配線基板およびその製造方法ならびに半導体装置およびその製造方法 |
WO2004105120A1 (ja) * | 2003-05-20 | 2004-12-02 | Fujitsu Limited | Lsiパッケージ及びlsi素子の試験方法及び半導体装置の製造方法 |
KR100506035B1 (ko) * | 2003-08-22 | 2005-08-03 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
US20050056365A1 (en) * | 2003-09-15 | 2005-03-17 | Albert Chan | Thermal interface adhesive |
AU2003272062A1 (en) | 2003-10-15 | 2005-04-27 | Xloom Photonics Ltd. | Electro-optical circuitry having integrated connector and methods for the production thereof |
US20060014309A1 (en) * | 2004-07-13 | 2006-01-19 | Sachdev Krishna G | Temporary chip attach method using reworkable conductive adhesive interconnections |
US20060019468A1 (en) * | 2004-07-21 | 2006-01-26 | Beatty John J | Method of manufacturing a plurality of electronic assemblies |
TWI305390B (en) * | 2005-09-07 | 2009-01-11 | Ind Tech Res Inst | Chip structure, chip package structure and manufacturing thereof |
US7659192B2 (en) * | 2006-12-29 | 2010-02-09 | Intel Corporation | Methods of forming stepped bumps and structures formed thereby |
US20090085207A1 (en) * | 2007-09-28 | 2009-04-02 | Texas Instruments, Inc. | Ball grid array substrate package and solder pad |
US20090093137A1 (en) * | 2007-10-08 | 2009-04-09 | Xloom Communications, (Israel) Ltd. | Optical communications module |
JP5214554B2 (ja) * | 2009-07-30 | 2013-06-19 | ラピスセミコンダクタ株式会社 | 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法 |
FR2957748B1 (fr) * | 2010-03-16 | 2012-09-07 | St Microelectronics Grenoble 2 | Composant electronique a montage en surface |
JP5772050B2 (ja) | 2011-02-22 | 2015-09-02 | 富士通株式会社 | 半導体装置及びその製造方法、電源装置 |
US8664756B2 (en) | 2012-07-24 | 2014-03-04 | Medtronic, Inc. | Reconstituted wafer package with high voltage discrete active dice and integrated field plate for high temperature leakage current stability |
DE102011089550A1 (de) * | 2011-12-22 | 2013-06-27 | Robert Bosch Gmbh | Lotkugelanordnung, Gehäuse mit einer Lotkugelanordnung sowie Herstellungsverfahren für eine Lotkugelanordnung |
US8685833B2 (en) * | 2012-04-02 | 2014-04-01 | International Business Machines Corporation | Stress reduction means for warp control of substrates through clamping |
EP2838328B1 (en) * | 2012-04-10 | 2019-06-26 | FUJI Corporation | Ball mounting method and working machine |
US9064880B2 (en) * | 2012-12-28 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Zero stand-off bonding system and method |
CN110582165B (zh) * | 2018-06-11 | 2024-05-28 | 深圳长城开发科技股份有限公司 | 一种用于从印刷电路板分离集成电路的装置 |
US11018028B2 (en) | 2018-11-07 | 2021-05-25 | Epistar Corporation | Method of applying conductive adhesive and manufacturing device using the same |
Family Cites Families (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE296385C (ja) * | ||||
US3893156A (en) * | 1973-06-29 | 1975-07-01 | Ibm | Novel beam lead integrated circuit structure and method for making the same including automatic registration of beam leads with corresponding dielectric substrate leads |
US4740657A (en) * | 1986-02-14 | 1988-04-26 | Hitachi, Chemical Company, Ltd | Anisotropic-electroconductive adhesive composition, method for connecting circuits using the same, and connected circuit structure thus obtained |
JPS6360540A (ja) * | 1986-09-01 | 1988-03-16 | Seiko Epson Corp | 接続端子の製造方法 |
JPS63152135A (ja) * | 1986-12-17 | 1988-06-24 | Hitachi Ltd | 半導体装置の製造方法 |
JPS647542A (en) * | 1987-06-30 | 1989-01-11 | Toshiba Corp | Formation of bump |
JPH0793306B2 (ja) * | 1987-08-05 | 1995-10-09 | 日本電装株式会社 | 半導体集積回路装置 |
JP2541284B2 (ja) * | 1988-06-09 | 1996-10-09 | 富士通株式会社 | 半導体チップの実装方法 |
US5001542A (en) * | 1988-12-05 | 1991-03-19 | Hitachi Chemical Company | Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips |
JPH02177546A (ja) * | 1988-12-28 | 1990-07-10 | Fujitsu Ltd | 半導体集積回路の製造方法 |
JPH03209831A (ja) * | 1990-01-12 | 1991-09-12 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2764632B2 (ja) * | 1990-04-09 | 1998-06-11 | イビデン株式会社 | 電子回路基板とその製造方法 |
JPH046841A (ja) * | 1990-04-24 | 1992-01-10 | Matsushita Electric Works Ltd | 半導体装置の実装構造 |
JPH0433348A (ja) * | 1990-05-29 | 1992-02-04 | Sharp Corp | 半導体装置 |
JP2881999B2 (ja) * | 1990-08-06 | 1999-04-12 | 松下電器産業株式会社 | 半導体素子の実装方法および実装基板 |
JPH04137541A (ja) * | 1990-09-27 | 1992-05-12 | Sharp Corp | 突起電極の形成方法 |
JPH04137630A (ja) * | 1990-09-28 | 1992-05-12 | Seiko Epson Corp | 半導体装置 |
JPH04144145A (ja) * | 1990-10-04 | 1992-05-18 | Matsushita Electric Ind Co Ltd | 半導体装置の実装方法 |
JPH04166879A (ja) * | 1990-10-31 | 1992-06-12 | Hitachi Ltd | 電子写真印刷装置 |
JPH05283414A (ja) * | 1991-04-16 | 1993-10-29 | Nippon Steel Corp | 半導体装置用金属配線のバンプ高さ制御装置 |
JPH05144821A (ja) * | 1991-04-30 | 1993-06-11 | Toshiba Corp | 半導体装置 |
JPH0562977A (ja) * | 1991-09-02 | 1993-03-12 | Fuji Electric Co Ltd | 集積回路装置用バンプ電極 |
JP2730357B2 (ja) * | 1991-11-18 | 1998-03-25 | 松下電器産業株式会社 | 電子部品実装接続体およびその製造方法 |
JPH05144888A (ja) * | 1991-11-19 | 1993-06-11 | Fujitsu Ltd | 半導体チツプの実装方法 |
JPH05166879A (ja) * | 1991-12-12 | 1993-07-02 | Matsushita Electric Ind Co Ltd | Ic実装方法 |
JPH05235103A (ja) * | 1992-02-26 | 1993-09-10 | Matsushita Electric Ind Co Ltd | Ic実装方法 |
US5436503A (en) * | 1992-11-18 | 1995-07-25 | Matsushita Electronics Corporation | Semiconductor device and method of manufacturing the same |
JP3259393B2 (ja) * | 1993-01-08 | 2002-02-25 | ソニー株式会社 | 半導体チップの実装方法 |
JPH06302649A (ja) * | 1993-04-13 | 1994-10-28 | Citizen Watch Co Ltd | 半導体装置の接続方法 |
DE69426347T2 (de) * | 1993-09-29 | 2001-05-17 | Matsushita Electric Ind Co Ltd | Verfahren zum Montieren einer Halbleiteranordnung auf einer Schaltungsplatte und eine Schaltungsplatte mit einer Halbleiteranordnung darauf |
EP0657932B1 (en) * | 1993-12-13 | 2001-09-05 | Matsushita Electric Industrial Co., Ltd. | Chip package assembly and method of production |
US5907187A (en) * | 1994-07-18 | 1999-05-25 | Kabushiki Kaisha Toshiba | Electronic component and electronic component connecting structure |
JP3400125B2 (ja) * | 1994-07-18 | 2003-04-28 | ソニー株式会社 | 部品実装方法 |
JPH0855874A (ja) * | 1994-08-11 | 1996-02-27 | Matsushita Electric Ind Co Ltd | 半導体チップの接着方法 |
EP0732107A3 (en) * | 1995-03-16 | 1997-05-07 | Toshiba Kk | Screen device for circuit substrate |
US5801446A (en) * | 1995-03-28 | 1998-09-01 | Tessera, Inc. | Microelectronic connections with solid core joining units |
US5796591A (en) * | 1995-06-07 | 1998-08-18 | International Business Machines Corporation | Direct chip attach circuit card |
US5578527A (en) * | 1995-06-23 | 1996-11-26 | Industrial Technology Research Institute | Connection construction and method of manufacturing the same |
JPH0982760A (ja) * | 1995-07-07 | 1997-03-28 | Toshiba Corp | 半導体装置、半導体素子およびその半田接続部検査方法 |
JPH09134934A (ja) * | 1995-11-07 | 1997-05-20 | Sumitomo Metal Ind Ltd | 半導体パッケージ及び半導体装置 |
US5611884A (en) * | 1995-12-11 | 1997-03-18 | Dow Corning Corporation | Flip chip silicone pressure sensitive conductive adhesive |
KR100438256B1 (ko) * | 1995-12-18 | 2004-08-25 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치 및 그 제조방법 |
JP3409957B2 (ja) * | 1996-03-06 | 2003-05-26 | 松下電器産業株式会社 | 半導体ユニット及びその形成方法 |
JP2731383B2 (ja) * | 1996-09-09 | 1998-03-25 | 富士通株式会社 | 部品実装構造及び部品実装方法 |
US5808319A (en) * | 1996-10-10 | 1998-09-15 | Advanced Micro Devices, Inc. | Localized semiconductor substrate for multilevel transistors |
-
1996
- 1996-03-06 JP JP04936896A patent/JP3409957B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-06 US US08/812,754 patent/US5844320A/en not_active Expired - Fee Related
- 1997-10-03 US US08/943,758 patent/US6103551A/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7709293B2 (en) | 2007-03-02 | 2010-05-04 | Fujitsu Limited | Semiconductor device and manufacturing method of the semiconductor device |
US7956468B2 (en) | 2007-03-02 | 2011-06-07 | Fujitsu Limited | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US6103551A (en) | 2000-08-15 |
US5844320A (en) | 1998-12-01 |
JPH09246321A (ja) | 1997-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3409957B2 (ja) | 半導体ユニット及びその形成方法 | |
EP0753890B1 (en) | Method of forming an electrode structure for a semiconductor device | |
TW497186B (en) | Semiconductor package and semiconductor package fabrication method | |
KR19990082715A (ko) | 반도체장치 | |
JPH1145954A (ja) | フリップチップ接続方法、フリップチップ接続構造体およびそれを用いた電子機器 | |
US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
JP2930186B2 (ja) | 半導体装置の実装方法および半導体装置の実装体 | |
JP3836349B2 (ja) | 半導体装置およびその製造方法 | |
JP2001351945A (ja) | 半導体装置の製造方法 | |
JP2003086626A (ja) | 電子部品、その製造方法、電子部品の実装体および実装方法 | |
JP3464826B2 (ja) | 半導体装置 | |
JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
JPH04171970A (ja) | 半導体装置 | |
JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
JP2721790B2 (ja) | 半導体装置の封止方法 | |
JP2965496B2 (ja) | 半導体ユニット及び半導体素子の実装方法 | |
JP3012809B2 (ja) | 半導体装置の電極構造体の形成方法 | |
JP2637684B2 (ja) | 半導体装置の封止方法 | |
JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
JP3078781B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JPS63284831A (ja) | 混成集積回路の製造方法 | |
JP2721789B2 (ja) | 半導体装置の封止方法 | |
JP2002124531A (ja) | 半導体装置の製造方法および半導体装置ならびに半導体装置の実装構造 | |
JP2966354B2 (ja) | 半導体装置の実装方法 | |
JPS624331A (ja) | ワイヤボンデイング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |