JP3012809B2 - 半導体装置の電極構造体の形成方法 - Google Patents
半導体装置の電極構造体の形成方法Info
- Publication number
- JP3012809B2 JP3012809B2 JP8180818A JP18081896A JP3012809B2 JP 3012809 B2 JP3012809 B2 JP 3012809B2 JP 8180818 A JP8180818 A JP 8180818A JP 18081896 A JP18081896 A JP 18081896A JP 3012809 B2 JP3012809 B2 JP 3012809B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- aluminum
- forming
- electrode structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Description
【０００１】
【発明の属する技術分野】本発明は、回路基板に実装さ
れる半導体装置の電極構造体の形成方法に関する。さら
に詳細には、フェイスダウン状態で回路基板に実装され
る半導体装置の電極構造体の形成方法に関する。
れる半導体装置の電極構造体の形成方法に関する。さら
に詳細には、フェイスダウン状態で回路基板に実装され
る半導体装置の電極構造体の形成方法に関する。
【０００２】
【従来の技術】従来、半導体装置を回路基板上へ実装す
るに際しては、半田付けが利用されることが多かった。
しかし、近年、半導体装置のパッケージが小型化し、か
つ、接続端子の数が増加したことにより、接続端子間の
間隔が狭くなり、従来の半田付け技術で対処することは
次第に困難となってきた。
るに際しては、半田付けが利用されることが多かった。
しかし、近年、半導体装置のパッケージが小型化し、か
つ、接続端子の数が増加したことにより、接続端子間の
間隔が狭くなり、従来の半田付け技術で対処することは
次第に困難となってきた。
【０００３】そこで、半導体装置を回路基板上に直付け
して実装面積を小型化し、回路基板の効率的使用を図ろ
うとする方法が提案されている。なかでも、次のような
実装方法が、半導体装置と回路基板とを接続した後の機
械的強度が強く、しかも一括して接続できることなどか
ら、有効な方法であるとされている（例えば、日経ＢＰ
社、１９９１年３月２７日発行、『マイクロエレクトロ
ニクス・パッケージング・ハンドブック』）。これは、
半導体装置を回路基板に接続するに際し、アルミ電極上
に予め密着金属や拡散防止金属の蒸着膜を形成し、さら
にこの上にメッキ法によって半田からなる突起電極を形
成してなる電極構造体を有する半導体装置を作製し、こ
の半導体装置を回路基板にフェイスダウン状態で積載し
て高温に加熱することにより、半田（突起電極）と回路
基板の端子電極とを融着する実装方法である。
して実装面積を小型化し、回路基板の効率的使用を図ろ
うとする方法が提案されている。なかでも、次のような
実装方法が、半導体装置と回路基板とを接続した後の機
械的強度が強く、しかも一括して接続できることなどか
ら、有効な方法であるとされている（例えば、日経ＢＰ
社、１９９１年３月２７日発行、『マイクロエレクトロ
ニクス・パッケージング・ハンドブック』）。これは、
半導体装置を回路基板に接続するに際し、アルミ電極上
に予め密着金属や拡散防止金属の蒸着膜を形成し、さら
にこの上にメッキ法によって半田からなる突起電極を形
成してなる電極構造体を有する半導体装置を作製し、こ
の半導体装置を回路基板にフェイスダウン状態で積載し
て高温に加熱することにより、半田（突起電極）と回路
基板の端子電極とを融着する実装方法である。
【０００４】しかし、上記した突起電極の形成方法で
は、電極構造が複雑であるために多くの工程を必要とす
る。このため、最近では、ワイヤーボンディング技術を
利用して、半導体装置のアルミ電極上に突起電極を簡単
に形成する方法が提案されている（例えば、特開昭４９
−５２９７３号）。
は、電極構造が複雑であるために多くの工程を必要とす
る。このため、最近では、ワイヤーボンディング技術を
利用して、半導体装置のアルミ電極上に突起電極を簡単
に形成する方法が提案されている（例えば、特開昭４９
−５２９７３号）。
【０００５】以下、図面を参照しながら、従来の半導体
装置の電極構造体及びその形成方法並びに半導体装置の
実装体の一例について説明する。図３は従来の半導体装
置の電極構造体を示す断面図、図４は従来の半導体装置
の実装体を示す断面図である。
装置の電極構造体及びその形成方法並びに半導体装置の
実装体の一例について説明する。図３は従来の半導体装
置の電極構造体を示す断面図、図４は従来の半導体装置
の実装体を示す断面図である。
【０００６】図３に示すように、ＩＣ基板１０の上には
アルミ電極１１が形成されている。また、ＩＣ基板１０
の上には、アルミ電極１１の周縁部を覆うようにしてパ
ッシベーション膜１３が形成されている。また、アルミ
電極１１の上には、ワイヤーボンディング法によって突
起電極１２が形成されている。
アルミ電極１１が形成されている。また、ＩＣ基板１０
の上には、アルミ電極１１の周縁部を覆うようにしてパ
ッシベーション膜１３が形成されている。また、アルミ
電極１１の上には、ワイヤーボンディング法によって突
起電極１２が形成されている。
【０００７】図４に示すように、上記のような突起電極
１２を有する半導体装置は、フェイスダウン状態で、突
起電極１２が回路基板１４の端子電極１５の上に当接す
るようにして位置合わせが行われ、回路基板１４に積載
される。そして、熱圧着や超音波溶接などによって突起
電極１２を端子電極１５に融着することにより、半導体
装置の実装体が得られる。
１２を有する半導体装置は、フェイスダウン状態で、突
起電極１２が回路基板１４の端子電極１５の上に当接す
るようにして位置合わせが行われ、回路基板１４に積載
される。そして、熱圧着や超音波溶接などによって突起
電極１２を端子電極１５に融着することにより、半導体
装置の実装体が得られる。
【０００８】
【発明が解決しようとする課題】しかし、上記のような
電極構造体を有する半導体装置及びその実装体には、次
のような問題点があった。
電極構造体を有する半導体装置及びその実装体には、次
のような問題点があった。
【０００９】すなわち、アルミ電極が突起電極の周囲に
露出しているために、露出したアルミ電極部に水分が存
在した場合には比較的短時間でアルミが溶出し、半導体
装置と回路基板との電気的導通がなくなるという危険性
があった。ところで、接合部の信頼性を向上させるため
に、半導体装置と回路基板との間隙に絶縁性樹脂を充填
することが試みられているが、この場合には、絶縁性樹
脂中の塩素などの不純物イオンがアルミ電極の腐食を加
速させることとなり、半導体装置と回路基板との電気的
導通が一層なくなるという危険性があった。また、軽量
化、低コスト化のために、ガラスエポキシ基板などの樹
脂基板を用いる場合には、一般に樹脂基板は水分を通し
易く、しかも樹脂基板中には不純物イオンが多く存在す
るため、アルミ電極の腐食の問題は一層深刻となる。
露出しているために、露出したアルミ電極部に水分が存
在した場合には比較的短時間でアルミが溶出し、半導体
装置と回路基板との電気的導通がなくなるという危険性
があった。ところで、接合部の信頼性を向上させるため
に、半導体装置と回路基板との間隙に絶縁性樹脂を充填
することが試みられているが、この場合には、絶縁性樹
脂中の塩素などの不純物イオンがアルミ電極の腐食を加
速させることとなり、半導体装置と回路基板との電気的
導通が一層なくなるという危険性があった。また、軽量
化、低コスト化のために、ガラスエポキシ基板などの樹
脂基板を用いる場合には、一般に樹脂基板は水分を通し
易く、しかも樹脂基板中には不純物イオンが多く存在す
るため、アルミ電極の腐食の問題は一層深刻となる。
【００１０】本発明は、従来技術における前記課題を解
決するためになされたものであり、半導体装置と回路基
板とを容易に信頼性高く接続することのできる半導体装
置の電極構造体の形成方法を提供することを目的とす
る。
決するためになされたものであり、半導体装置と回路基
板とを容易に信頼性高く接続することのできる半導体装
置の電極構造体の形成方法を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置の電極構造体の第１の形成
方法は、フェイスダウン状態で回路基板に実装される半
導体装置の電極構造体の形成方法であって、前記半導体
装置のアルミ電極上に突起電極を形成した後、前記半導
体装置を高温状態に曝すことによって前記突起電極の周
囲に露出したアルミ電極の表面を酸化することを特徴と
する。この半導体装置の電極構造体の第１の形成方法に
よれば、アルミ電極の表面に腐食防止用のアルミ酸化膜
が形成された半導体装置が得られる。その結果、半導体
装置を回路基板に実装した場合に、水分や不純物イオン
によってアルミ電極が腐食することはない。さらに、突
起電極形成後の半導体装置を高温状態に曝すことによっ
てアルミ電極の表面を酸化しているので、アルミ酸化膜
を短時間で効率良く形成することができる。
め、本発明に係る半導体装置の電極構造体の第１の形成
方法は、フェイスダウン状態で回路基板に実装される半
導体装置の電極構造体の形成方法であって、前記半導体
装置のアルミ電極上に突起電極を形成した後、前記半導
体装置を高温状態に曝すことによって前記突起電極の周
囲に露出したアルミ電極の表面を酸化することを特徴と
する。この半導体装置の電極構造体の第１の形成方法に
よれば、アルミ電極の表面に腐食防止用のアルミ酸化膜
が形成された半導体装置が得られる。その結果、半導体
装置を回路基板に実装した場合に、水分や不純物イオン
によってアルミ電極が腐食することはない。さらに、突
起電極形成後の半導体装置を高温状態に曝すことによっ
てアルミ電極の表面を酸化しているので、アルミ酸化膜
を短時間で効率良く形成することができる。
【００１２】また、前記本発明の半導体装置の電極構造
体の第１の形成方法においては、高温状態の温度範囲が
２００〜３００℃であるのが好ましい。この好ましい例
によれば、内部配線の断線など、半導体装置自体への悪
影響を及ぼさない温度であるため、アルミ酸化膜を短時
間で効率良く形成することができる。
体の第１の形成方法においては、高温状態の温度範囲が
２００〜３００℃であるのが好ましい。この好ましい例
によれば、内部配線の断線など、半導体装置自体への悪
影響を及ぼさない温度であるため、アルミ酸化膜を短時
間で効率良く形成することができる。
【００１３】また、前記本発明の半導体装置の電極構造
体の第１の形成方法においては、突起電極の周囲に露出
したアルミ電極の表面を、２００〜３００℃の温度範囲
で突起電極を形成する工程で同時に酸化するのが好まし
い。この好ましい例によれば、半導体装置の電極構造体
の形成工程の簡略化が図られる。
体の第１の形成方法においては、突起電極の周囲に露出
したアルミ電極の表面を、２００〜３００℃の温度範囲
で突起電極を形成する工程で同時に酸化するのが好まし
い。この好ましい例によれば、半導体装置の電極構造体
の形成工程の簡略化が図られる。
【００１４】また、前記本発明の半導体装置の電極構造
体の第１の形成方法においては、突起電極を、Ａｕワイ
ヤーを用いてワイヤーボンディング法によって形成する
のが好ましい。このワイヤーボンディング法による突起
電極の形成は、例えば、以下のようにして行われる。ま
ず、直径約２５μｍのＡｕワイヤーの先端を熱エネルギ
ーにより溶融してＡｕボールを作る。次いで、Ａｕワイ
ヤーの先端のＡｕボールをアルミ電極の上に置き、１５
０℃の温度で約５０ｇの圧力を加えることにより、Ａｕ
ワイヤーの先端のＡｕボールをアルミ電極の上に圧着す
る。最後に、Ａｕワイヤーを上方へ引き上げる。以上の
ような工程を経て、Ａｕからなる突起電極がアルミ電極
の上に形成される。この好ましい例によれば、半導体装
置のアルミ電極（一般的な電極材料）上に突起電極を直
接形成することができるので、汎用の半導体装置に容易
に突起電極を形成することができる。
体の第１の形成方法においては、突起電極を、Ａｕワイ
ヤーを用いてワイヤーボンディング法によって形成する
のが好ましい。このワイヤーボンディング法による突起
電極の形成は、例えば、以下のようにして行われる。ま
ず、直径約２５μｍのＡｕワイヤーの先端を熱エネルギ
ーにより溶融してＡｕボールを作る。次いで、Ａｕワイ
ヤーの先端のＡｕボールをアルミ電極の上に置き、１５
０℃の温度で約５０ｇの圧力を加えることにより、Ａｕ
ワイヤーの先端のＡｕボールをアルミ電極の上に圧着す
る。最後に、Ａｕワイヤーを上方へ引き上げる。以上の
ような工程を経て、Ａｕからなる突起電極がアルミ電極
の上に形成される。この好ましい例によれば、半導体装
置のアルミ電極（一般的な電極材料）上に突起電極を直
接形成することができるので、汎用の半導体装置に容易
に突起電極を形成することができる。
【００１５】また、本発明に係る半導体装置の電極構造
体の第２の形成方法は、フェイスダウン状態で回路基板
に実装される半導体装置の電極構造体の形成方法であっ
て、前記半導体装置のアルミ電極上に突起電極を形成し
た後、前記半導体装置を過硫酸アンモニウム又は過酸化
水素に浸すことによって前記突起電極の周囲に露出した
アルミ電極の表面を酸化することを特徴とする。この半
導体装置の電極構造体の第２の形成方法によれば、突起
電極形成後の半導体装置を過硫酸アンモニウム又は過酸
化水素に浸すことによってアルミ電極の表面を酸化して
いるので、アルミ酸化膜を短時間で効率良く形成するこ
とができる。
体の第２の形成方法は、フェイスダウン状態で回路基板
に実装される半導体装置の電極構造体の形成方法であっ
て、前記半導体装置のアルミ電極上に突起電極を形成し
た後、前記半導体装置を過硫酸アンモニウム又は過酸化
水素に浸すことによって前記突起電極の周囲に露出した
アルミ電極の表面を酸化することを特徴とする。この半
導体装置の電極構造体の第２の形成方法によれば、突起
電極形成後の半導体装置を過硫酸アンモニウム又は過酸
化水素に浸すことによってアルミ電極の表面を酸化して
いるので、アルミ酸化膜を短時間で効率良く形成するこ
とができる。
【００１６】また、前記本発明の半導体装置の電極構造
体の第２の形成方法においては、突起電極を、Ａｕワイ
ヤーを用いてワイヤーボンディング法によって形成する
のが好ましい。
体の第２の形成方法においては、突起電極を、Ａｕワイ
ヤーを用いてワイヤーボンディング法によって形成する
のが好ましい。
【００１７】
【発明の実施の形態】以下、実施の形態を用いて本発明
をさらに具体的に説明する。図１は本発明に係る半導体
装置の電極構造体の実施の形態を示す断面図、図２は本
発明に係る半導体装置の実装体を示す断面図である。
をさらに具体的に説明する。図１は本発明に係る半導体
装置の電極構造体の実施の形態を示す断面図、図２は本
発明に係る半導体装置の実装体を示す断面図である。
【００１８】図１に示すように、ＩＣ基板１の上にはア
ルミ電極２が形成されている。また、ＩＣ基板１の上に
は、アルミ電極２の周縁部を覆うようにしてＳｉＯ2か
らなるパッシベーション膜５が形成されている。また、
アルミ電極２の上には、ワイヤーボンディング法によっ
て突起電極３が形成されている。また、アルミ電極２に
は、突起電極３の周囲に露出した表面にアルミ酸化膜４
が形成されている。このように突起電極３の周囲に露出
したアルミ電極２の表面にアルミ酸化膜４を形成すれ
ば、半導体装置を回路基板に実装した場合に、水分や不
純物イオンによってアルミ電極２が腐食することはな
い。ワイヤーボンディング法による突起電極３の形成
は、一般に１５０℃程度の比較的低い温度で行われ、か
つ、１００個程度のアルミ電極２を有するＩＣ基板１で
も１０秒程度の極めて短い時間に１５０℃程度の熱履歴
を経るのみである。このため、ワイヤーボンディング中
にアルミ電極２の表面に形成される自然酸化膜は約０．
０１μｍと極めて薄くかつポーラスであり、アルミ電極
２の腐食を防止するには足りない。
ルミ電極２が形成されている。また、ＩＣ基板１の上に
は、アルミ電極２の周縁部を覆うようにしてＳｉＯ2か
らなるパッシベーション膜５が形成されている。また、
アルミ電極２の上には、ワイヤーボンディング法によっ
て突起電極３が形成されている。また、アルミ電極２に
は、突起電極３の周囲に露出した表面にアルミ酸化膜４
が形成されている。このように突起電極３の周囲に露出
したアルミ電極２の表面にアルミ酸化膜４を形成すれ
ば、半導体装置を回路基板に実装した場合に、水分や不
純物イオンによってアルミ電極２が腐食することはな
い。ワイヤーボンディング法による突起電極３の形成
は、一般に１５０℃程度の比較的低い温度で行われ、か
つ、１００個程度のアルミ電極２を有するＩＣ基板１で
も１０秒程度の極めて短い時間に１５０℃程度の熱履歴
を経るのみである。このため、ワイヤーボンディング中
にアルミ電極２の表面に形成される自然酸化膜は約０．
０１μｍと極めて薄くかつポーラスであり、アルミ電極
２の腐食を防止するには足りない。
【００１９】アルミ酸化膜４の厚みは、アルミ電極２の
厚みの５〜２０％であるのが好ましい。一般的な半導体
装置のアルミ電極２の膜厚は約１μｍ程度であり、この
場合には、アルミ酸化膜４の厚みは約０．１μｍ程度で
あればよい。また、アルミ酸化膜４が緻密（ピンホール
などがない状態）であれば、アルミ酸化膜４の厚みはさ
らに薄くてもよく、約０．０５μｍ程度であればよい。
アルミ酸化膜４の厚みがアルミ電極２の厚みの５％
（０．０５μｍ）よりも薄い場合には、アルミ酸化膜４
を緻密に形成することが極めて困難となるため、実用的
ではない。また、アルミ酸化膜４の厚みがアルミ電極２
の厚みの２０％（０．２μｍ）よりも厚い場合には、ア
ルミ電極部の抵抗値が大きくなりすぎるため、実用的で
はない。
厚みの５〜２０％であるのが好ましい。一般的な半導体
装置のアルミ電極２の膜厚は約１μｍ程度であり、この
場合には、アルミ酸化膜４の厚みは約０．１μｍ程度で
あればよい。また、アルミ酸化膜４が緻密（ピンホール
などがない状態）であれば、アルミ酸化膜４の厚みはさ
らに薄くてもよく、約０．０５μｍ程度であればよい。
アルミ酸化膜４の厚みがアルミ電極２の厚みの５％
（０．０５μｍ）よりも薄い場合には、アルミ酸化膜４
を緻密に形成することが極めて困難となるため、実用的
ではない。また、アルミ酸化膜４の厚みがアルミ電極２
の厚みの２０％（０．２μｍ）よりも厚い場合には、ア
ルミ電極部の抵抗値が大きくなりすぎるため、実用的で
はない。
【００２０】アルミ酸化膜４は、例えば、突起電極３を
形成した後のＩＣ基板１を空気中で高温状態（例えば、
３００℃）に曝すことによって形成することができる。
すなわち、アルミ酸化膜４は熱酸化法によって形成する
ことができる。このように熱酸化法を用いれば、アルミ
酸化膜４を短時間で効率良く形成することができる。こ
の場合、高温状態の温度範囲は２００〜３００℃である
のが好ましい。
形成した後のＩＣ基板１を空気中で高温状態（例えば、
３００℃）に曝すことによって形成することができる。
すなわち、アルミ酸化膜４は熱酸化法によって形成する
ことができる。このように熱酸化法を用いれば、アルミ
酸化膜４を短時間で効率良く形成することができる。こ
の場合、高温状態の温度範囲は２００〜３００℃である
のが好ましい。
【００２１】突起電極３はＡｕからなるのが好ましい。
突起電極３がＡｕによって形成されていれば、アルミ電
極２に酸化膜を形成する工程で突起電極３の表面が酸化
されることはないので、後の接合工程にとって都合がよ
い。なぜなら、突起電極３の表面が酸化されると、接合
層との間に酸化膜が介在することとなり、電気的な導通
が得られなくなるからである。この場合、突起電極３
を、Ａｕワイヤーを用いてワイヤーボンディング法によ
って形成すれば、本実施の形態のように、アルミ電極
（一般的な電極材料）２の上に突起電極３を直接形成す
ることができるので、汎用の半導体装置に容易に突起電
極を形成することができる。突起電極は一般にメッキ法
によって形成されるが、この場合には、アルミ電極上に
密着層や拡散防止層などの薄膜を形成し、その上に突起
電極が形成されるため、複雑なプロセスや装置が必要と
なる。
突起電極３がＡｕによって形成されていれば、アルミ電
極２に酸化膜を形成する工程で突起電極３の表面が酸化
されることはないので、後の接合工程にとって都合がよ
い。なぜなら、突起電極３の表面が酸化されると、接合
層との間に酸化膜が介在することとなり、電気的な導通
が得られなくなるからである。この場合、突起電極３
を、Ａｕワイヤーを用いてワイヤーボンディング法によ
って形成すれば、本実施の形態のように、アルミ電極
（一般的な電極材料）２の上に突起電極３を直接形成す
ることができるので、汎用の半導体装置に容易に突起電
極を形成することができる。突起電極は一般にメッキ法
によって形成されるが、この場合には、アルミ電極上に
密着層や拡散防止層などの薄膜を形成し、その上に突起
電極が形成されるため、複雑なプロセスや装置が必要と
なる。
【００２２】ここで、ワイヤーボンディング法による突
起電極３の形成について簡単に説明する。まず、直径約
２５μｍのＡｕワイヤーの先端を熱エネルギーにより溶
融してＡｕボールを作る。次いで、Ａｕワイヤーの先端
のＡｕボールをアルミ電極２の上に置き、１５０℃の温
度で約５０ｇの圧力を加えることにより、Ａｕワイヤー
の先端のＡｕボールをアルミ電極２の上に圧着する。最
後に、Ａｕワイヤーを上方へ引き上げる。以上のような
工程を経て、Ａｕからなる突起電極３がアルミ電極２の
上に形成される。尚、このワイヤーボンディング時の加
熱温度を上記高温状態（２００〜３００℃）に設定する
ことにより、アルミ電極２の上に突起電極３を形成する
と同時に突起電極３の周囲に露出したアルミ電極２の表
面にアルミ酸化膜４を形成することもできる。このよう
に突起電極３の形成とアルミ酸化膜４の形成を同時に行
えば、半導体装置の電極構造体の形成工程の簡略化が図
られる。
起電極３の形成について簡単に説明する。まず、直径約
２５μｍのＡｕワイヤーの先端を熱エネルギーにより溶
融してＡｕボールを作る。次いで、Ａｕワイヤーの先端
のＡｕボールをアルミ電極２の上に置き、１５０℃の温
度で約５０ｇの圧力を加えることにより、Ａｕワイヤー
の先端のＡｕボールをアルミ電極２の上に圧着する。最
後に、Ａｕワイヤーを上方へ引き上げる。以上のような
工程を経て、Ａｕからなる突起電極３がアルミ電極２の
上に形成される。尚、このワイヤーボンディング時の加
熱温度を上記高温状態（２００〜３００℃）に設定する
ことにより、アルミ電極２の上に突起電極３を形成する
と同時に突起電極３の周囲に露出したアルミ電極２の表
面にアルミ酸化膜４を形成することもできる。このよう
に突起電極３の形成とアルミ酸化膜４の形成を同時に行
えば、半導体装置の電極構造体の形成工程の簡略化が図
られる。
【００２３】半導体装置の実装体の作製方法は以下のと
おりである。図２に示すように、まず、上記のような構
造を有する半導体装置の突起電極３の先端部に、接合層
としての導電性接着剤８を転写法や印刷法によって塗布
する。次いで、半導体装置を、フェイスダウン状態で、
突起電極３が回路基板６の端子電極７の上に当接するよ
うに位置合わせを行い、半導体装置を回路基板６に積載
する。次いで、この状態で導電性接着剤８を硬化させれ
ば、ＩＣ基板１と回路基板６との電気的接続が実現され
る。最後に、ＩＣ基板１と回路基板６との間隙にエポキ
シ樹脂などの絶縁性樹脂９を充填することにより、半導
体装置の実装体が得られる。このようにＩＣ基板１と回
路基板６との間隙に絶縁性樹脂９を充填すれば、ＩＣ基
板１の接合部やＩＣ基板１自身を保護することができ
る。特に、湿度の高い環境下における水分の影響（接合
部の劣化や半導体装置の故障）を排除することができ
る。この半導体装置の実装体においては、上記したＩＣ
基板１、すなわち突起電極３の周囲に露出した表面にア
ルミ酸化膜４が形成されたＩＣ基板１が用いられている
ため、水分や不純物イオンによってアルミ電極２が腐食
することはない。その結果、ＩＣ基板１と回路基板６と
の電気的導通がなくなるという危険性がないので、信頼
性の高い半導体装置の実装体が得られる。さらに、回路
基板６として、ガラスエポキシ基板のように水分を通し
易く、しかも不純物イオンを多く含む有機系樹脂基板を
用いることが可能となるので、半導体装置の軽量化、小
型化を図ることができる。ところで、絶縁性樹脂９とし
て一般的に用いられているエポキシ樹脂は、樹脂中の水
酸基が金属表面の酸化物との間に水素結合を生じること
によって金属表面に強く接着する。従って、本実施の形
態のように突起電極３の周囲に露出したアルミ電極２の
表面にアルミ酸化膜４を形成する構成を採用すれば、絶
縁性樹脂９とアルミ電極２との界面における密着力が向
上するので、絶縁性樹脂９による封止効果が一層高めら
れる。
おりである。図２に示すように、まず、上記のような構
造を有する半導体装置の突起電極３の先端部に、接合層
としての導電性接着剤８を転写法や印刷法によって塗布
する。次いで、半導体装置を、フェイスダウン状態で、
突起電極３が回路基板６の端子電極７の上に当接するよ
うに位置合わせを行い、半導体装置を回路基板６に積載
する。次いで、この状態で導電性接着剤８を硬化させれ
ば、ＩＣ基板１と回路基板６との電気的接続が実現され
る。最後に、ＩＣ基板１と回路基板６との間隙にエポキ
シ樹脂などの絶縁性樹脂９を充填することにより、半導
体装置の実装体が得られる。このようにＩＣ基板１と回
路基板６との間隙に絶縁性樹脂９を充填すれば、ＩＣ基
板１の接合部やＩＣ基板１自身を保護することができ
る。特に、湿度の高い環境下における水分の影響（接合
部の劣化や半導体装置の故障）を排除することができ
る。この半導体装置の実装体においては、上記したＩＣ
基板１、すなわち突起電極３の周囲に露出した表面にア
ルミ酸化膜４が形成されたＩＣ基板１が用いられている
ため、水分や不純物イオンによってアルミ電極２が腐食
することはない。その結果、ＩＣ基板１と回路基板６と
の電気的導通がなくなるという危険性がないので、信頼
性の高い半導体装置の実装体が得られる。さらに、回路
基板６として、ガラスエポキシ基板のように水分を通し
易く、しかも不純物イオンを多く含む有機系樹脂基板を
用いることが可能となるので、半導体装置の軽量化、小
型化を図ることができる。ところで、絶縁性樹脂９とし
て一般的に用いられているエポキシ樹脂は、樹脂中の水
酸基が金属表面の酸化物との間に水素結合を生じること
によって金属表面に強く接着する。従って、本実施の形
態のように突起電極３の周囲に露出したアルミ電極２の
表面にアルミ酸化膜４を形成する構成を採用すれば、絶
縁性樹脂９とアルミ電極２との界面における密着力が向
上するので、絶縁性樹脂９による封止効果が一層高めら
れる。
【００２４】上記のように接合層として導電性接着剤８
を用いれば、ＩＣ基板１と回路基板６との物性値（特
に、熱膨脹係数）の不整合に起因する接合部への熱応力
が緩和され、信頼性の高い半導体装置の実装体が得られ
る。なぜなら、一般的に、導電性接着剤は半田などの無
機材料に比べて柔らかいため、応力の緩和能力に優れて
いるからである。導電性接着剤は、接着に寄与する有機
物バインダーと電気的導通に寄与する導電性フィラーと
を混合したものである。有機物バインダーとしてはエポ
キシ樹脂、ポリイミド樹脂などが用いられ、導電性フィ
ラーとしては体積平均粒径２〜５μｍのＡｇ、Ｃｕ、Ａ
ｕ、Ｐｄ、Ｎｉなどが用いられる。有機物バインダーと
してエポキシ樹脂を用いる場合、導電性フィラーの含有
量は６０〜７０重量％であり、アミン系、フェノール系
の硬化剤が用いられる。また、有機物バインダーとして
ポリイミド樹脂を用いる場合、導電性フィラーの含有量
は６０〜９０重量％であり、硬化温度は約２００℃であ
る。
を用いれば、ＩＣ基板１と回路基板６との物性値（特
に、熱膨脹係数）の不整合に起因する接合部への熱応力
が緩和され、信頼性の高い半導体装置の実装体が得られ
る。なぜなら、一般的に、導電性接着剤は半田などの無
機材料に比べて柔らかいため、応力の緩和能力に優れて
いるからである。導電性接着剤は、接着に寄与する有機
物バインダーと電気的導通に寄与する導電性フィラーと
を混合したものである。有機物バインダーとしてはエポ
キシ樹脂、ポリイミド樹脂などが用いられ、導電性フィ
ラーとしては体積平均粒径２〜５μｍのＡｇ、Ｃｕ、Ａ
ｕ、Ｐｄ、Ｎｉなどが用いられる。有機物バインダーと
してエポキシ樹脂を用いる場合、導電性フィラーの含有
量は６０〜７０重量％であり、アミン系、フェノール系
の硬化剤が用いられる。また、有機物バインダーとして
ポリイミド樹脂を用いる場合、導電性フィラーの含有量
は６０〜９０重量％であり、硬化温度は約２００℃であ
る。
【００２５】尚、本実施例においては、ワイヤーボンデ
ィング法によって突起電極３が形成されているが、必ず
しもこの方法に限定されるものではない。アルミ電極２
の上に突起電極３を直接形成する方法であれば、無電解
メッキ法などの方法によって形成してもよい。
ィング法によって突起電極３が形成されているが、必ず
しもこの方法に限定されるものではない。アルミ電極２
の上に突起電極３を直接形成する方法であれば、無電解
メッキ法などの方法によって形成してもよい。
【００２６】また、本実施例においては、接合層として
の導電性接着剤８が転写法や印刷法によって突起電極３
の上に形成されているが、必ずしもこの構成に限定され
るものではなく、回路基板６の端子電極７の上に予め接
合層を形成してもよい。
の導電性接着剤８が転写法や印刷法によって突起電極３
の上に形成されているが、必ずしもこの構成に限定され
るものではなく、回路基板６の端子電極７の上に予め接
合層を形成してもよい。
【００２７】また、本実施例においては、接合層として
導電性接着剤８が用いられているが、必ずしも導電性接
着剤８に限定されるものではなく、半田など他の接合材
料でもよい。特に、接合層として半田を用いれば、半導
体装置以外の部品（例えば、チップ抵抗やチップコンデ
ンサーなど）の実装と同じ工程で半導体装置を実装する
ことができる。その結果、半導体装置以外の部品と共に
半導体装置もリフロー半田付けの工程で一括して実装す
ることができるので、工程を簡略化することができる。
導電性接着剤８が用いられているが、必ずしも導電性接
着剤８に限定されるものではなく、半田など他の接合材
料でもよい。特に、接合層として半田を用いれば、半導
体装置以外の部品（例えば、チップ抵抗やチップコンデ
ンサーなど）の実装と同じ工程で半導体装置を実装する
ことができる。その結果、半導体装置以外の部品と共に
半導体装置もリフロー半田付けの工程で一括して実装す
ることができるので、工程を簡略化することができる。
【００２８】また、本実施例においては、アルミ酸化膜
４が熱酸化法によって形成されているが、必ずしもこの
方法に限定されるものではない。アルミ電極２の表面を
酸化させる方法であれば、突起電極３を形成した後の半
導体装置を過硫酸アンモニウムや過酸化水素に浸すこと
によってアルミ酸化膜４を形成してもよい。
４が熱酸化法によって形成されているが、必ずしもこの
方法に限定されるものではない。アルミ電極２の表面を
酸化させる方法であれば、突起電極３を形成した後の半
導体装置を過硫酸アンモニウムや過酸化水素に浸すこと
によってアルミ酸化膜４を形成してもよい。
【００２９】また、本実施例においては、回路基板にフ
ェイスダウン状態で実装される半導体装置を例に挙げて
説明したが、必ずしもこの形態のものに限定されるもの
ではなく、他の実装方法を用いる場合にも本発明は有用
である。
ェイスダウン状態で実装される半導体装置を例に挙げて
説明したが、必ずしもこの形態のものに限定されるもの
ではなく、他の実装方法を用いる場合にも本発明は有用
である。
【００３０】
【発明の効果】以上説明したように、本発明に係る半導
体装置の電極構造の形成方法によれば、アルミ電極の表
面に腐食防止用のアルミ酸化膜が形成された半導体装置
が得られる。その結果、半導体装置を回路基板に実装し
た場合に、水分や不純物イオンによってアルミ電極が腐
食することはない。さらに、突起電極形成後の半導体装
置を高温状態に曝すことによってアルミ電極の表面を酸
化しているので、アルミ酸化膜を短時間で効率良く形成
することができる。また、半導体装置を過硫酸アンモニ
ウム又は過酸化水素に浸すことによってアルミ電極の表
面を酸化しているので、アルミ酸化膜を短時間で効率良
く形成することができる。
体装置の電極構造の形成方法によれば、アルミ電極の表
面に腐食防止用のアルミ酸化膜が形成された半導体装置
が得られる。その結果、半導体装置を回路基板に実装し
た場合に、水分や不純物イオンによってアルミ電極が腐
食することはない。さらに、突起電極形成後の半導体装
置を高温状態に曝すことによってアルミ電極の表面を酸
化しているので、アルミ酸化膜を短時間で効率良く形成
することができる。また、半導体装置を過硫酸アンモニ
ウム又は過酸化水素に浸すことによってアルミ電極の表
面を酸化しているので、アルミ酸化膜を短時間で効率良
く形成することができる。
【図１】本発明に係る半導体装置の電極構造体の一実施
例を示す断面図である。
例を示す断面図である。
【図２】本発明に係る半導体装置の実装体の一実施例を
示す断面図である。
示す断面図である。
【図３】従来技術における半導体装置の電極構造体を示
す断面図である。
す断面図である。
【図４】従来技術における半導体装置の実装体を示す断
面図である。
面図である。
１ 半導体装置のＩＣ基板 ２ アルミ電極 ３ 突起電極 ４ アルミ酸化膜（酸化されたアルミ部分） ５ パッシベーション膜 ６ 回路基板 ７ 端子電極 ８ 導電性接着剤の接合層 ９ 絶縁性樹脂 １０ 半導体装置のＩＣ基板 １１ アルミ電極 １２ 突起電極 １３ パッシベーション膜 １４ 回路基板 １５ 端子電極
Claims (5)
- 【請求項１】 フェイスダウン状態で回路基板に実装さ
れる半導体装置の電極構造体の形成方法であって、前記
半導体装置のアルミ電極上に突起電極を形成した後、前
記半導体装置を高温状態に曝すことによって前記突起電
極の周囲に露出したアルミ電極の表面を酸化することを
特徴とする半導体装置の電極構造体の形成方法。 - 【請求項２】 フェイスダウン状態で回路基板に実装さ
れる半導体装置の電極構造体の形成方法であって、前記
半導体装置のアルミ電極上に突起電極を形成した後、前
記半導体装置を過硫酸アンモニウム又は過酸化水素に浸
すことによって前記突起電極の周囲に露出したアルミ電
極の表面を酸化することを特徴とする半導体装置の電極
構造体の形成方法。 - 【請求項３】 高温状態の温度範囲が２００〜３００℃
である請求項１に記載の半導体装置の電極構造体の形成
方法。 - 【請求項４】 突起電極の周囲に露出したアルミ電極の
表面を、２００〜３００℃の温度範囲で突起電極を形成
する工程で同時に酸化する請求項１に記載の半導体装置
の電極構造体の形成方法。 - 【請求項５】 突起電極を、Ａｕワイヤーを用いてワイ
ヤーボンディング法によって形成する請求項１又は２に
記載の半導体装置の電極構造体の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8180818A JP3012809B2 (ja) | 1995-07-14 | 1996-07-10 | 半導体装置の電極構造体の形成方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17838695 | 1995-07-14 | ||
| JP7-178386 | 1995-07-14 | ||
| JP8180818A JP3012809B2 (ja) | 1995-07-14 | 1996-07-10 | 半導体装置の電極構造体の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0992654A JPH0992654A (ja) | 1997-04-04 |
| JP3012809B2 true JP3012809B2 (ja) | 2000-02-28 |
Family
ID=26498569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8180818A Expired - Fee Related JP3012809B2 (ja) | 1995-07-14 | 1996-07-10 | 半導体装置の電極構造体の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3012809B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3252745B2 (ja) * | 1997-03-31 | 2002-02-04 | 関西日本電気株式会社 | 半導体装置およびその製造方法 |
| CN1138460C (zh) * | 1997-10-02 | 2004-02-11 | 松下电器产业株式会社 | 将半导体元件安装到电路板上的方法及半导体器件 |
| JP4431606B2 (ja) | 2007-10-05 | 2010-03-17 | シャープ株式会社 | 半導体装置、半導体装置の実装方法、および半導体装置の実装構造 |
| JP5396750B2 (ja) * | 2008-06-16 | 2014-01-22 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
1996
- 1996-07-10 JP JP8180818A patent/JP3012809B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0992654A (ja) | 1997-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6387794B2 (en) | Electrode structure for semiconductor device, method for forming the same, mounted body including semiconductor device and semiconductor device | |
| JP3409957B2 (ja) | 半導体ユニット及びその形成方法 | |
| US6998293B2 (en) | Flip-chip bonding method | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| JP3012809B2 (ja) | 半導体装置の電極構造体の形成方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3116926B2 (ja) | パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法 | |
| JP2000269269A (ja) | 半導体実装用基板と半導体装置および半導体装置の製造方法 | |
| JP2000174050A (ja) | 半導体チップ及び半導体チップの製造方法 | |
| JP2000174052A (ja) | 半導体チップ及び半導体チップの製造方法 | |
| JP2000164761A (ja) | 半導体装置および製造方法 | |
| JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
| JP2003086620A (ja) | 突起電極を有する半導体装置及びその製造方法 | |
| JP2965496B2 (ja) | 半導体ユニット及び半導体素子の実装方法 | |
| JP2000223534A (ja) | 半導体実装装置及び半導体チップの実装方法 | |
| JP2002171055A (ja) | 電子回路基板と電子部品及び電子回路装置並びにこれらの製造方法 | |
| JP2914569B1 (ja) | 半導体素子の実装方法とその実装体 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP3260249B2 (ja) | 半導体装置の実装方法とその実装体 | |
| JP3383774B2 (ja) | 半導体素子の実装方法 | |
| JP3277830B2 (ja) | 電子部品の組立て方法 | |
| JP2721790B2 (ja) | 半導体装置の封止方法 | |
| JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
| JP2000299350A (ja) | 半導体装置及びその製造方法 | |
| JPH05136216A (ja) | 半導体取付装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |