JP2000174050A - 半導体チップ及び半導体チップの製造方法 - Google Patents
半導体チップ及び半導体チップの製造方法Info
- Publication number
- JP2000174050A JP2000174050A JP11219249A JP21924999A JP2000174050A JP 2000174050 A JP2000174050 A JP 2000174050A JP 11219249 A JP11219249 A JP 11219249A JP 21924999 A JP21924999 A JP 21924999A JP 2000174050 A JP2000174050 A JP 2000174050A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- plating
- layer
- copper
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 高い信頼性で実装することのできる半導体チ
ップ及び該半導体チップの製造方法を提供する。 【解決手段】 半導体チップ３０のアルミニウム電極パ
ッド３２の表面に銅めっきによるビア４２が形成され、
柔軟性を有する該ビア４２が半導体チップ３０と基板と
の熱膨張差により発生する応力を吸収するため、半導体
チップ３０を基板５０へ高い信頼性でもって実装するこ
とができ、半導体チップ３０の接続信頼性を高めること
ができる。
ップ及び該半導体チップの製造方法を提供する。 【解決手段】 半導体チップ３０のアルミニウム電極パ
ッド３２の表面に銅めっきによるビア４２が形成され、
柔軟性を有する該ビア４２が半導体チップ３０と基板と
の熱膨張差により発生する応力を吸収するため、半導体
チップ３０を基板５０へ高い信頼性でもって実装するこ
とができ、半導体チップ３０の接続信頼性を高めること
ができる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体チップ及
びその製造方法に関し、特に接続信頼性の高い半導体チ
ップ及びその製造方法に関する。
びその製造方法に関し、特に接続信頼性の高い半導体チ
ップ及びその製造方法に関する。
【０００２】
【従来の技術】図２１に従来技術に係る半導体チップ３
３０及びその実装形態を示す。半導体チップ３３０のア
ルミニウム電極パッド３３２には、ニッケルめっき層３
３４及び金めっき層３３８を介して、バンプ３１０を形
成するハンダ３４４が設けられている。ここで、半導体
チップ３３０は、該バンプ３１０を介して、パッケージ
３５０側の電極パッド３５２に電気的に接続されてい
る。
３０及びその実装形態を示す。半導体チップ３３０のア
ルミニウム電極パッド３３２には、ニッケルめっき層３
３４及び金めっき層３３８を介して、バンプ３１０を形
成するハンダ３４４が設けられている。ここで、半導体
チップ３３０は、該バンプ３１０を介して、パッケージ
３５０側の電極パッド３５２に電気的に接続されてい
る。
【０００３】ところで、半導体チップ３３０とパッケー
ジ３５０とは、熱膨張率が異なるため、両者の間に発生
する応力を緩和することが必要であり、上記図２１に示
した実装形態においては、半導体チップ３３０とパッケ
ージ３５０との間にアンダーフィル３３６を配設し、両
者を固着させることにより、電気的接続部に応力を集中
させないようにすることで、電気的接続部に破断が発生
しないように構成されている。
ジ３５０とは、熱膨張率が異なるため、両者の間に発生
する応力を緩和することが必要であり、上記図２１に示
した実装形態においては、半導体チップ３３０とパッケ
ージ３５０との間にアンダーフィル３３６を配設し、両
者を固着させることにより、電気的接続部に応力を集中
させないようにすることで、電気的接続部に破断が発生
しないように構成されている。
【０００４】しかしながら、近年の半導体チップの高集
積化に伴い、半導体チップのバンプが小型化され、上述
した実装形態によっても、半導体チップ３３０とパッケ
ージ３５０との間の応力により、小型化された電気的接
続部が破断することがあった。
積化に伴い、半導体チップのバンプが小型化され、上述
した実装形態によっても、半導体チップ３３０とパッケ
ージ３５０との間の応力により、小型化された電気的接
続部が破断することがあった。
【０００５】
【発明が解決しようとする課題】このような問題点に対
し、前記アルミニウム電極パッド３３２上にバリアメタ
ル膜を介して柔軟性のある銅ポストを形成し、半導体チ
ップ３３０とパッケージとの間に発生する応力を銅ポス
トにより吸収することが提案されているが、バリアメタ
ル膜は、生産性に劣るばかりでなく、残留応力を有して
おり、アルミニウム電極パッド付近の半導体チップ機能
に悪影響を及ぼすため、エリアパッド方式のアルミニウ
ム電極パッドが形成された半導体チップに適用すること
が困難であった。
し、前記アルミニウム電極パッド３３２上にバリアメタ
ル膜を介して柔軟性のある銅ポストを形成し、半導体チ
ップ３３０とパッケージとの間に発生する応力を銅ポス
トにより吸収することが提案されているが、バリアメタ
ル膜は、生産性に劣るばかりでなく、残留応力を有して
おり、アルミニウム電極パッド付近の半導体チップ機能
に悪影響を及ぼすため、エリアパッド方式のアルミニウ
ム電極パッドが形成された半導体チップに適用すること
が困難であった。
【０００６】本発明は、上述した課題を解決するために
なされたものであり、その目的とするところは、高い信
頼性で実装することのできる半導体チップ及び該半導体
チップの製造方法を提供することにある。
なされたものであり、その目的とするところは、高い信
頼性で実装することのできる半導体チップ及び該半導体
チップの製造方法を提供することにある。
【０００７】
【課題を解決するための手段】請求項１の半導体チップ
は、上記目的を達成するため、ジンケート処理が施され
たアルミニウム電極パッドの表面に、ニッケルと銅の複
合めっき層を介して、銅めっきが電気的に接続して形成
されてなることを技術的特徴とする。
は、上記目的を達成するため、ジンケート処理が施され
たアルミニウム電極パッドの表面に、ニッケルと銅の複
合めっき層を介して、銅めっきが電気的に接続して形成
されてなることを技術的特徴とする。
【０００８】請求項２の半導体チップは、上記目的を達
成するため、アルミニウム電極パッド側の表面に樹脂絶
縁層を有し、前記樹脂絶縁層には、ジンケート処理が施
されたアルミニウム電極パッドの表面に至る非貫通孔が
形成されてなり、該非貫通孔には、ニッケルと銅の複合
めっき層を介して、銅めっきによるビアが前記アルミニ
ウム電極パッドに電気的に接続して形成されてなること
を技術的特徴とする。
成するため、アルミニウム電極パッド側の表面に樹脂絶
縁層を有し、前記樹脂絶縁層には、ジンケート処理が施
されたアルミニウム電極パッドの表面に至る非貫通孔が
形成されてなり、該非貫通孔には、ニッケルと銅の複合
めっき層を介して、銅めっきによるビアが前記アルミニ
ウム電極パッドに電気的に接続して形成されてなること
を技術的特徴とする。
【０００９】請求項８の半導体チップの製造方法は、以
下の（１）〜（３）の工程を少なくとも含むことを技術
的特徴とする： （１）半導体チップのアルミニウム電極パッド側の表面
に樹脂絶縁層を形成し、次いで前記樹脂絶縁層にアルミ
ニウム電極パッドに至る非貫通孔を形成する工程、
（２）前記非貫通孔の底部のアルミニウム電極パッドに
ジンケート処理を施した後、ニッケルと銅の複合めっき
層を形成する工程、（３）前記非貫通孔に銅めっきによ
り、ビアを形成する工程。
下の（１）〜（３）の工程を少なくとも含むことを技術
的特徴とする： （１）半導体チップのアルミニウム電極パッド側の表面
に樹脂絶縁層を形成し、次いで前記樹脂絶縁層にアルミ
ニウム電極パッドに至る非貫通孔を形成する工程、
（２）前記非貫通孔の底部のアルミニウム電極パッドに
ジンケート処理を施した後、ニッケルと銅の複合めっき
層を形成する工程、（３）前記非貫通孔に銅めっきによ
り、ビアを形成する工程。
【００１０】請求項９の半導体チップの製造方法は、以
下の（１）〜（３）の工程を少なくとも含むことを技術
的特徴とする： （１）半導体チップのアルミニウム電極パッドの表面に
ジンケート処理を施した後、ニッケルと銅の複合めっき
層を形成する工程、（２）前記半導体チップのアルミニ
ウム電極パッド側の表面に樹脂絶縁層を形成し、次いで
前記樹脂絶縁層にニッケルと銅の複合めっき層に至る非
貫通孔を形成する工程、（３）前記非貫通孔に銅めっき
により、ビアを形成する工程。
下の（１）〜（３）の工程を少なくとも含むことを技術
的特徴とする： （１）半導体チップのアルミニウム電極パッドの表面に
ジンケート処理を施した後、ニッケルと銅の複合めっき
層を形成する工程、（２）前記半導体チップのアルミニ
ウム電極パッド側の表面に樹脂絶縁層を形成し、次いで
前記樹脂絶縁層にニッケルと銅の複合めっき層に至る非
貫通孔を形成する工程、（３）前記非貫通孔に銅めっき
により、ビアを形成する工程。
【００１１】請求項１２の半導体チップの製造方法は、
以下の（１）〜（５）の工程を少なくとも含むことを技
術的特徴とする： （１）半導体チップのアルミニウム電極パッドの表面に
ジンケート処理を施した後、ニッケルと銅の複合めっき
層を形成する工程、（２）前記半導体チップのアルミニ
ウム電極パッド側の表面に無電解銅めっき層を形成する
工程、（３）前記半導体チップの無電解銅めっき層の表
面にめっきレジスト層を形成し、次いで前記無電解銅め
っき層に至る非貫通孔を形成する工程、（４）前記非貫
通孔に銅めっきを充填し、ビアを形成する工程、（５）
前記めっきレジスト層を除去し、次いでエッチング処理
を行いめっきレジスト層下の無電解めっき層を除去する
工程。
以下の（１）〜（５）の工程を少なくとも含むことを技
術的特徴とする： （１）半導体チップのアルミニウム電極パッドの表面に
ジンケート処理を施した後、ニッケルと銅の複合めっき
層を形成する工程、（２）前記半導体チップのアルミニ
ウム電極パッド側の表面に無電解銅めっき層を形成する
工程、（３）前記半導体チップの無電解銅めっき層の表
面にめっきレジスト層を形成し、次いで前記無電解銅め
っき層に至る非貫通孔を形成する工程、（４）前記非貫
通孔に銅めっきを充填し、ビアを形成する工程、（５）
前記めっきレジスト層を除去し、次いでエッチング処理
を行いめっきレジスト層下の無電解めっき層を除去する
工程。
【００１２】請求項１および請求項２の半導体チップ及
び請求項８，９、１２の半導体チップの製造方法では、
アルミニウム電極パッドの表面に銅めっきによるビアが
形成され、柔軟性を有する該銅めっきによるビアが半導
体チップと基板との熱膨張差により発生する応力を吸収
するため、半導体チップを高い信頼性でもって基板に実
装することができ、半導体チップの接続信頼性を高める
ことができる。ここで、半導体チップのアルミニウム電
極パッドの表面には、銅めっきを行うことは困難である
が、本発明では、アルミニウム電極パッドの表面にジン
ケート処理を行った後に、ニッケルと銅との複合めっき
層を形成させるため、該複合めっき層の上に銅めっきで
ビアを形成することができる。
び請求項８，９、１２の半導体チップの製造方法では、
アルミニウム電極パッドの表面に銅めっきによるビアが
形成され、柔軟性を有する該銅めっきによるビアが半導
体チップと基板との熱膨張差により発生する応力を吸収
するため、半導体チップを高い信頼性でもって基板に実
装することができ、半導体チップの接続信頼性を高める
ことができる。ここで、半導体チップのアルミニウム電
極パッドの表面には、銅めっきを行うことは困難である
が、本発明では、アルミニウム電極パッドの表面にジン
ケート処理を行った後に、ニッケルと銅との複合めっき
層を形成させるため、該複合めっき層の上に銅めっきで
ビアを形成することができる。
【００１３】請求項３では、樹脂絶縁層３６は、弾性率
（引張弾性率）１．０〜３．５ＧＰａの軟質絶縁層であ
り、銅めっきビアの柔軟性を損なうことがない。
（引張弾性率）１．０〜３．５ＧＰａの軟質絶縁層であ
り、銅めっきビアの柔軟性を損なうことがない。
【００１４】請求項４、１４では、ニッケルと銅の複合
めっき層を０．０１〜５μｍの厚さとし、該複合めっき
の銅めっき側表面のニッケル含有率が１〜７０重量％と
することにより、銅めっきによるビアをより好適に形成
することができる。
めっき層を０．０１〜５μｍの厚さとし、該複合めっき
の銅めっき側表面のニッケル含有率が１〜７０重量％と
することにより、銅めっきによるビアをより好適に形成
することができる。
【００１５】請求項５、１５のビアは、１５〜２００μ
ｍの厚さの樹脂絶縁層に設けられた非貫通孔に銅めっき
により形成されたフィルドビアであり、直径が２０〜１
００μｍであることにより、半導体チップと基板との熱
膨張差により発生する応力を吸収するに好適な柔軟性を
有する。
ｍの厚さの樹脂絶縁層に設けられた非貫通孔に銅めっき
により形成されたフィルドビアであり、直径が２０〜１
００μｍであることにより、半導体チップと基板との熱
膨張差により発生する応力を吸収するに好適な柔軟性を
有する。
【００１６】請求項６、１６のビアは、厚さが１５〜２
００μｍ樹脂絶縁層に設けられた直径が２０〜２５０μ
ｍの非貫通孔の底部および壁面に形成された厚さが５〜
２５μｍの無電解銅めっき膜と内部に充填された樹脂か
らなるフィルドビアであり、半導体チップと基板との熱
膨張差により発生する応力を吸収するに好適な柔軟性を
有する。
００μｍ樹脂絶縁層に設けられた直径が２０〜２５０μ
ｍの非貫通孔の底部および壁面に形成された厚さが５〜
２５μｍの無電解銅めっき膜と内部に充填された樹脂か
らなるフィルドビアであり、半導体チップと基板との熱
膨張差により発生する応力を吸収するに好適な柔軟性を
有する。
【００１７】請求項７、１７では、内部に樹脂が充填さ
れたフィルドビアの表面に金属膜が形成されてなること
により、ビア上に半田等の接続用バンプを形成すること
ができる。
れたフィルドビアの表面に金属膜が形成されてなること
により、ビア上に半田等の接続用バンプを形成すること
ができる。
【００１８】
【発明の実施の形態】以下、本発明の実施形態に係る半
導体チップ及び半導体チップの製造方法について図を参
照して説明する。図１は本発明の第１実施形態に係る半
導体チップを示している。半導体チップ３０の下面に
は、パッシベーション膜３４の開口にジンケート処理さ
れたアルミニウム電極パッド３２が形成されている。本
実施形態では、パッシベーション膜３４の下面に樹脂絶
縁層３６が配設され、該樹脂絶縁層３６には、該アルミ
ニウム電極パッド３２に至る非貫通孔３６ａが形成され
ている。そして、該非貫通孔３６ａには、ニッケルと銅
との複合めっき層４０を介在させて、銅めっきによるビ
ア４２が前記アルミニウム電極パッドに電気的に接続し
て形成されており、該ビア４２には、半田等の低融点金
属からなる突起状導体（バンプ）４４が配設されてい
る。前記ニッケルと銅の複合めっき層４０は、０．０１
〜５μｍの厚さで、該複合めっき層の銅めっき側表面の
ニッケル含有量を１〜７０重量％とすることにより、銅
めっきによるビア４２をより好適に形成することができ
る。
導体チップ及び半導体チップの製造方法について図を参
照して説明する。図１は本発明の第１実施形態に係る半
導体チップを示している。半導体チップ３０の下面に
は、パッシベーション膜３４の開口にジンケート処理さ
れたアルミニウム電極パッド３２が形成されている。本
実施形態では、パッシベーション膜３４の下面に樹脂絶
縁層３６が配設され、該樹脂絶縁層３６には、該アルミ
ニウム電極パッド３２に至る非貫通孔３６ａが形成され
ている。そして、該非貫通孔３６ａには、ニッケルと銅
との複合めっき層４０を介在させて、銅めっきによるビ
ア４２が前記アルミニウム電極パッドに電気的に接続し
て形成されており、該ビア４２には、半田等の低融点金
属からなる突起状導体（バンプ）４４が配設されてい
る。前記ニッケルと銅の複合めっき層４０は、０．０１
〜５μｍの厚さで、該複合めっき層の銅めっき側表面の
ニッケル含有量を１〜７０重量％とすることにより、銅
めっきによるビア４２をより好適に形成することができ
る。
【００１９】半導体チップ３０は、バンプ４４により基
板５０のパッド５２に接合され実装されており、樹脂絶
縁層３６と基板５０は、絶縁性樹脂４６により接着され
ている。本発明において、前記低融点金属としては、Ｐ
ｂ−Ｓｎ系半田、Ａｇ−Ｓｎ系半田、インジウム系半田
を使用することができる。
板５０のパッド５２に接合され実装されており、樹脂絶
縁層３６と基板５０は、絶縁性樹脂４６により接着され
ている。本発明において、前記低融点金属としては、Ｐ
ｂ−Ｓｎ系半田、Ａｇ−Ｓｎ系半田、インジウム系半田
を使用することができる。
【００２０】前記ビアは、１５〜２００μｍの厚さに形
成された樹脂絶縁層３６に設けられた非貫通孔３６ａに
銅めっきにより形成され、直径が２０〜１００であるこ
とにより、半導体チップ３０と基板５０との熱膨張差に
より発生する応力をより好適に吸収できるため、電気接
続部にクラックを発生させることがなく、半導体チップ
を高い接続信頼性でもって基板に実装することができ
る。また、前記樹脂絶縁層３６は、弾性率が１．０〜
３．５ＧＰａの軟質樹脂であるため、ビア４２の柔軟性
を損なうことがない。
成された樹脂絶縁層３６に設けられた非貫通孔３６ａに
銅めっきにより形成され、直径が２０〜１００であるこ
とにより、半導体チップ３０と基板５０との熱膨張差に
より発生する応力をより好適に吸収できるため、電気接
続部にクラックを発生させることがなく、半導体チップ
を高い接続信頼性でもって基板に実装することができ
る。また、前記樹脂絶縁層３６は、弾性率が１．０〜
３．５ＧＰａの軟質樹脂であるため、ビア４２の柔軟性
を損なうことがない。
【００２１】引き続き、図２〜図４を参照して第１実施
形態に係る半導体チップ３０の製造方法について説明す
る。図２の工程（Ａ）に示すパッシベーション膜３４の
開口にアルミニウム電極パッド３２が形成された半導体
チップ３０に対して後述する工程でバンプを形成する。
ここでは、先ず、図２の工程（Ｂ）に示すように樹脂絶
縁層３６を形成する。
形態に係る半導体チップ３０の製造方法について説明す
る。図２の工程（Ａ）に示すパッシベーション膜３４の
開口にアルミニウム電極パッド３２が形成された半導体
チップ３０に対して後述する工程でバンプを形成する。
ここでは、先ず、図２の工程（Ｂ）に示すように樹脂絶
縁層３６を形成する。
【００２２】この樹脂絶縁層３６を形成するための樹脂
としては、化学的な処理により非貫通孔を形成する場合
には、感光性のエポキシ樹脂やポリイミド樹脂を使用
し、図２の工程（Ｃ）に示すように乾燥処理を行った
後、露光し、現像処理する。そしてさらに、加熱処理し
てアルミニウム電極パッド３２に至る非貫通孔３６ａを
有する樹脂絶縁層３６を形成する。また、レーザーによ
り非貫通孔を形成する場合には、感光性樹脂である必要
はなく、熱硬化性のエポキシ樹脂やポリイミド樹脂を用
いることもできる。なお、非貫通孔は、電極パッド３２
の表面を変質させないように、露光・現像処理により形
成することが望ましい。また、上述した樹脂絶縁層３６
は、表層部が半導体チップ側に比較して軟質になるよう
にすることが好ましい。
としては、化学的な処理により非貫通孔を形成する場合
には、感光性のエポキシ樹脂やポリイミド樹脂を使用
し、図２の工程（Ｃ）に示すように乾燥処理を行った
後、露光し、現像処理する。そしてさらに、加熱処理し
てアルミニウム電極パッド３２に至る非貫通孔３６ａを
有する樹脂絶縁層３６を形成する。また、レーザーによ
り非貫通孔を形成する場合には、感光性樹脂である必要
はなく、熱硬化性のエポキシ樹脂やポリイミド樹脂を用
いることもできる。なお、非貫通孔は、電極パッド３２
の表面を変質させないように、露光・現像処理により形
成することが望ましい。また、上述した樹脂絶縁層３６
は、表層部が半導体チップ側に比較して軟質になるよう
にすることが好ましい。
【００２３】次に、図２の工程（Ｄ）に示すように、ア
ルミニウム電極パッド３２の表面にめっき液からニッケ
ルの析出を容易ならしめるジンケート処理を施す。この
ジンケート処理としては、例えば、半導体チップ３０を
常温で１０〜３０秒間、金属塩である酸化亜鉛と還元剤
としての水酸化ナトリウムの混合液中に浸漬することに
より行うことができる。
ルミニウム電極パッド３２の表面にめっき液からニッケ
ルの析出を容易ならしめるジンケート処理を施す。この
ジンケート処理としては、例えば、半導体チップ３０を
常温で１０〜３０秒間、金属塩である酸化亜鉛と還元剤
としての水酸化ナトリウムの混合液中に浸漬することに
より行うことができる。
【００２４】引き続き、図３の工程（Ｅ）に示すよう
に、半導体チップ３０をニッケルと銅の複合めっき液中
に浸漬し、ジンケート処理されたアルミニウム電極パッ
ド３２の上にニッケルと銅の複合めっき層４０を０．０
１〜５μｍの厚さに形成し、該複合めっき層の表面をニ
ッケルが１〜７０重量％含有する組成とする。この場
合、該複合めっき層の表面をニッケル以外の成分は実質
的に銅となり、表面に銅めっきによるビア４２を容易に
形成することができる。
に、半導体チップ３０をニッケルと銅の複合めっき液中
に浸漬し、ジンケート処理されたアルミニウム電極パッ
ド３２の上にニッケルと銅の複合めっき層４０を０．０
１〜５μｍの厚さに形成し、該複合めっき層の表面をニ
ッケルが１〜７０重量％含有する組成とする。この場
合、該複合めっき層の表面をニッケル以外の成分は実質
的に銅となり、表面に銅めっきによるビア４２を容易に
形成することができる。
【００２５】本実施形態では、ジンケート処理されたア
ルミニウム電極パッドの上に、直接ニッケルと銅の複合
めっき層４０を形成した。この代わりに、工程（Ｆ）に
示すようにジンケート処理されたアルミニウム電極パッ
ド３２の上に、ニッケルめっき層３８を析出させた後
に、ニッケルと銅の複合めっき層４０を形成することも
できる。
ルミニウム電極パッドの上に、直接ニッケルと銅の複合
めっき層４０を形成した。この代わりに、工程（Ｆ）に
示すようにジンケート処理されたアルミニウム電極パッ
ド３２の上に、ニッケルめっき層３８を析出させた後
に、ニッケルと銅の複合めっき層４０を形成することも
できる。
【００２６】次に、図３の工程（Ｇ）に示すように、非
貫通孔３６ａ内にビア４２を形成する。このめっきは、
無電解めっきにより行う。電流を流さないため、半導体
チップ３０を損傷させることがない。
貫通孔３６ａ内にビア４２を形成する。このめっきは、
無電解めっきにより行う。電流を流さないため、半導体
チップ３０を損傷させることがない。
【００２７】ここでは、非貫通孔３６ａから突出しない
ようにビアを形成しているが、非貫通孔３６ａから盛り
上がるように銅めっきを施してしてから、表面を研磨な
どで除去して、平坦化することもできる。
ようにビアを形成しているが、非貫通孔３６ａから盛り
上がるように銅めっきを施してしてから、表面を研磨な
どで除去して、平坦化することもできる。
【００２８】引き続き、図４の工程（Ｈ）にて、ビア
（銅めっきポスト）４２の表面にバンプ（突起状導体）
４４を形成する。バンプ４４は、例えば、導電性ペース
トを所定位置に開口の設けられたメタルマスクを用いて
スクリーン印刷する方法、低融点金属である半田ペース
トを印刷する方法、半田めっきを行う方法、あるいは半
田溶融液に浸漬する方法により形成することができる。
（銅めっきポスト）４２の表面にバンプ（突起状導体）
４４を形成する。バンプ４４は、例えば、導電性ペース
トを所定位置に開口の設けられたメタルマスクを用いて
スクリーン印刷する方法、低融点金属である半田ペース
トを印刷する方法、半田めっきを行う方法、あるいは半
田溶融液に浸漬する方法により形成することができる。
【００２９】前記バンプの高さとしては、３〜６０μｍ
が望ましい。この理由は、３μｍ未満では、バンプの変
形により、バンプの高さのばらつきを許容することがで
きず、また、６０μｍを越えると、バンプが溶融した際
に横方向に拡がってショートの原因となる。
が望ましい。この理由は、３μｍ未満では、バンプの変
形により、バンプの高さのばらつきを許容することがで
きず、また、６０μｍを越えると、バンプが溶融した際
に横方向に拡がってショートの原因となる。
【００３０】最後に、工程（Ｉ）に示すように、該樹脂
絶縁層３６のバンプ４４側の表面全面、または、工程
（Ｊ）中に示すように基板５０側の表面全面に、樹脂を
塗布して、乾燥し、未硬化樹脂からなる接着剤層４６を
形成する。
絶縁層３６のバンプ４４側の表面全面、または、工程
（Ｊ）中に示すように基板５０側の表面全面に、樹脂を
塗布して、乾燥し、未硬化樹脂からなる接着剤層４６を
形成する。
【００３１】接着剤層４６は、有機系接着剤からなるこ
とが望ましく、有機系接着剤としては、エポキシ樹脂、
ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（Ｐ
ＰＥ： Polyphenylen ether）、エポキシ樹脂と熱可塑
性樹脂との複合樹脂、エポキシ樹脂とシリコーン樹脂と
の複合樹脂、ＢＴレジンから選ばれる少なくとも１種の
樹脂であることが望ましい。
とが望ましく、有機系接着剤としては、エポキシ樹脂、
ポリイミド樹脂、熱硬化型ポリフェノレンエーテル（Ｐ
ＰＥ： Polyphenylen ether）、エポキシ樹脂と熱可塑
性樹脂との複合樹脂、エポキシ樹脂とシリコーン樹脂と
の複合樹脂、ＢＴレジンから選ばれる少なくとも１種の
樹脂であることが望ましい。
【００３２】有機系接着剤である未硬化樹脂の塗布方法
は、カーテンコータ、スピンコータ、ロールコータ、ス
プレーコート、スクリーン印刷などを使用できる。ま
た、接着剤層の形成は、接着剤シートをラミネートする
ことによってもできる。接着剤層の厚さは、５〜５０μ
m が望ましい。接着剤層は、取扱が容易になるため、予
備硬化（プレキュア）しておくことが好ましい。
は、カーテンコータ、スピンコータ、ロールコータ、ス
プレーコート、スクリーン印刷などを使用できる。ま
た、接着剤層の形成は、接着剤シートをラミネートする
ことによってもできる。接着剤層の厚さは、５〜５０μ
m が望ましい。接着剤層は、取扱が容易になるため、予
備硬化（プレキュア）しておくことが好ましい。
【００３３】工程（Ｊ）に示すように、半導体チップ３
０と基板５０とを、熱プレスを用いて加熱し加圧プレス
することにより、半導体チップ３０と基板５０とを接着
する。ここでは、先ず、加圧されることで、該半導体チ
ップ３０のバンプ４４が、該バンプ４４と基板５０のパ
ッド５２との間に介在している未硬化の接着剤（絶縁性
樹脂）を周囲に押し出し、該バンプ４４がパッド５２と
当接し両者の接続を取る。更に、加圧と同時に加熱され
ることで、接着剤層４６が硬化し、半導体チップ３０と
基板５０との間で強固な接着が行われる。なお、熱プレ
スとしては、真空熱プレスを用いることが好適である。
これにより図１を参照して上述した半導体チップ３０の
基板５０への取り付けが完成する。
０と基板５０とを、熱プレスを用いて加熱し加圧プレス
することにより、半導体チップ３０と基板５０とを接着
する。ここでは、先ず、加圧されることで、該半導体チ
ップ３０のバンプ４４が、該バンプ４４と基板５０のパ
ッド５２との間に介在している未硬化の接着剤（絶縁性
樹脂）を周囲に押し出し、該バンプ４４がパッド５２と
当接し両者の接続を取る。更に、加圧と同時に加熱され
ることで、接着剤層４６が硬化し、半導体チップ３０と
基板５０との間で強固な接着が行われる。なお、熱プレ
スとしては、真空熱プレスを用いることが好適である。
これにより図１を参照して上述した半導体チップ３０の
基板５０への取り付けが完成する。
【００３４】引き続き、本発明の第２実施形態に係る半
導体チップ及び半導体チップの製造方法について図５〜
図８を参照して説明する。図５は本発明の第２実施形態
に係る半導体チップを示している。
導体チップ及び半導体チップの製造方法について図５〜
図８を参照して説明する。図５は本発明の第２実施形態
に係る半導体チップを示している。
【００３５】半導体チップ３０の下面には、パッシベー
ション膜３４の開口にジンケート処理されたアルミニウ
ム電極パッド３２が形成されている。アルミニウム電極
パッド３２には、ニッケルめっき層３８，ニッケルと銅
との複合めっき層４０を介在させて、ビア４２が形成さ
れている。そして、該ビア４２には、半田等の低融点金
属からなる突起状導体（バンプ）４４が配設されてい
る。
ション膜３４の開口にジンケート処理されたアルミニウ
ム電極パッド３２が形成されている。アルミニウム電極
パッド３２には、ニッケルめっき層３８，ニッケルと銅
との複合めっき層４０を介在させて、ビア４２が形成さ
れている。そして、該ビア４２には、半田等の低融点金
属からなる突起状導体（バンプ）４４が配設されてい
る。
【００３６】半導体チップ３０では、突起状導体（バン
プ）４４によりアルミニウム電極パッド３２と基板５０
側のパッド５２との接続が取られている。
プ）４４によりアルミニウム電極パッド３２と基板５０
側のパッド５２との接続が取られている。
【００３７】ここで、銅めっきによるビア４２は、高さ
（Ｈ）１５〜２００μｍに形成されている。一方、直径
は２０〜１００μｍに形成されている。ここで、半導体
チップ３０と基板５０の熱膨張率は異なり、半導体チッ
プ３０の動作時に発生する熱により、半導体チップ３０
と基板５０との間に応力が発生するが、柔軟性を有する
ビア４２により応力を吸収できるため、電気的接続部に
クラックを発生させることがなくなり、半導体チップ３
０と基板５０との間に高い接続信頼性を与えている。
（Ｈ）１５〜２００μｍに形成されている。一方、直径
は２０〜１００μｍに形成されている。ここで、半導体
チップ３０と基板５０の熱膨張率は異なり、半導体チッ
プ３０の動作時に発生する熱により、半導体チップ３０
と基板５０との間に応力が発生するが、柔軟性を有する
ビア４２により応力を吸収できるため、電気的接続部に
クラックを発生させることがなくなり、半導体チップ３
０と基板５０との間に高い接続信頼性を与えている。
【００３８】また、なお、銅めっきによるビア４２の高
さＨは１５μｍ以上が良い。これは、１５μｍ以下で
は、十分に応力を吸収することができないからである。
他方、高さＨは２００μｍ以下であることが望ましい。
これは、２００μｍよりも高いと、半導体チップ３０の
取り扱い性が劣るからである。
さＨは１５μｍ以上が良い。これは、１５μｍ以下で
は、十分に応力を吸収することができないからである。
他方、高さＨは２００μｍ以下であることが望ましい。
これは、２００μｍよりも高いと、半導体チップ３０の
取り扱い性が劣るからである。
【００３９】引き続き、図６〜図８を参照して図５に示
す半導体チップ３０の製造方法について説明する。図６
の工程（Ａ）に示すパッシベーション膜３４の開口にア
ルミニウム電極パッド３２が形成された半導体チップ３
０に対して、以下の工程で銅めっきポスト及びバンプを
形成する。ここでは、先ず、図６の工程（Ｂ）に示すよ
うに感光性のめっきレジスト３６を塗布する。
す半導体チップ３０の製造方法について説明する。図６
の工程（Ａ）に示すパッシベーション膜３４の開口にア
ルミニウム電極パッド３２が形成された半導体チップ３
０に対して、以下の工程で銅めっきポスト及びバンプを
形成する。ここでは、先ず、図６の工程（Ｂ）に示すよ
うに感光性のめっきレジスト３６を塗布する。
【００４０】引き続き、図６の工程（Ｃ）に示すよう
に、第１実施形態と同様の方法でアルミニウム電極パッ
ド３２への非貫通孔３６ａを有するめっきレジスト層３
６を形成する。なお、ここでは、化学処理により非貫通
孔を形成したが、レーザーを用いることも可能である。
に、第１実施形態と同様の方法でアルミニウム電極パッ
ド３２への非貫通孔３６ａを有するめっきレジスト層３
６を形成する。なお、ここでは、化学処理により非貫通
孔を形成したが、レーザーを用いることも可能である。
【００４１】次に、図６の工程（Ｄ）に示すように、ア
ルミニウム電極パッド３２にジンケート処理を施す。こ
の例では、めっきレジスト層３６の非貫通孔３６ａを形
成してからアルミニウム電極パッド３２にジンケート処
理を施したが、めっきレジスト層３６を形成する以前に
予め半導体チップ３０のアルミニウム電極パッド３２に
ジンケート処理を施すことも可能である。
ルミニウム電極パッド３２にジンケート処理を施す。こ
の例では、めっきレジスト層３６の非貫通孔３６ａを形
成してからアルミニウム電極パッド３２にジンケート処
理を施したが、めっきレジスト層３６を形成する以前に
予め半導体チップ３０のアルミニウム電極パッド３２に
ジンケート処理を施すことも可能である。
【００４２】引き続き、図７の工程（Ｅ）に示すよう
に、半導体チップ３０をニッケル無電解めっき液中に浸
けて、アルミニウム電極パッド３２の表面にニッケルめ
っき層３８を析出させる。なお、このニッケルめっき層
を形成する工程は省略し、後述する複合めっき層をアル
ミニウム電極パッド３２に直接形成することも可能であ
る。
に、半導体チップ３０をニッケル無電解めっき液中に浸
けて、アルミニウム電極パッド３２の表面にニッケルめ
っき層３８を析出させる。なお、このニッケルめっき層
を形成する工程は省略し、後述する複合めっき層をアル
ミニウム電極パッド３２に直接形成することも可能であ
る。
【００４３】そして、図７の工程（Ｆ）に示すように、
該半導体チップ３０を、ニッケル−銅の複合めっき液に
浸漬し、ニッケルめっき層３８の上に０．０１〜５μｍ
のニッケル−銅の複合めっき層４０を形成する。この複
合めっきの表面をニッケルが１〜７０重量％、残部を主
として銅とすることで、表面に銅めっきを容易に形成で
きるようにする。
該半導体チップ３０を、ニッケル−銅の複合めっき液に
浸漬し、ニッケルめっき層３８の上に０．０１〜５μｍ
のニッケル−銅の複合めっき層４０を形成する。この複
合めっきの表面をニッケルが１〜７０重量％、残部を主
として銅とすることで、表面に銅めっきを容易に形成で
きるようにする。
【００４４】次に、図７の工程（Ｇ）に示すように、非
貫通孔３６ａ内にビア４２を形成する。このめっきは、
無電解めっきにより行う。ここでは、非貫通孔３６ａか
ら突出しないように銅めっきポストを形成しているが、
非貫通孔３６ａから盛り上がるように銅めっきしてか
ら、表面を研磨などで除去して、平坦化することもでき
る。
貫通孔３６ａ内にビア４２を形成する。このめっきは、
無電解めっきにより行う。ここでは、非貫通孔３６ａか
ら突出しないように銅めっきポストを形成しているが、
非貫通孔３６ａから盛り上がるように銅めっきしてか
ら、表面を研磨などで除去して、平坦化することもでき
る。
【００４５】引き続き、図８の工程（Ｈ）にて、ビア４
２の表面にバンプ（突起状導体）４４を形成する。
２の表面にバンプ（突起状導体）４４を形成する。
【００４６】最後に、工程（Ｉ）に示すように、めっき
レジスト層３６を剥離除去する。また、この実施形態で
は、めっきレジスト層を剥離除去したが、めっきレジス
ト層３６を剥離除去することなく使用することも可能で
ある。
レジスト層３６を剥離除去する。また、この実施形態で
は、めっきレジスト層を剥離除去したが、めっきレジス
ト層３６を剥離除去することなく使用することも可能で
ある。
【００４７】工程（Ｊ）に示すように、半導体チップ３
０のバンプ４４と基板５０のパッド５２が対応するよう
に、半導体チップ３０を載置させて、リフローすること
により、図５に示すように半導体チップ３０を基板５０
に取り付ける。
０のバンプ４４と基板５０のパッド５２が対応するよう
に、半導体チップ３０を載置させて、リフローすること
により、図５に示すように半導体チップ３０を基板５０
に取り付ける。
【００４８】この第２実施態様では、バンプ４４を形成
してからめっきレジスト層３６を除去したが、ビア４２
の形成後、めっきレジスト層３６を除去し、その後、半
田転写等によりバンプを形成することも可能である。
してからめっきレジスト層３６を除去したが、ビア４２
の形成後、めっきレジスト層３６を除去し、その後、半
田転写等によりバンプを形成することも可能である。
【００４９】また、第２実施態様では、半導体チップ３
０と基板５０との間にアンダーフィルを用いなくとも、
高い接続信頼性を得ることができるが、更に、アンダー
フィルを介在させることで接続信頼性を一層高めること
も可能である。
０と基板５０との間にアンダーフィルを用いなくとも、
高い接続信頼性を得ることができるが、更に、アンダー
フィルを介在させることで接続信頼性を一層高めること
も可能である。
【００５０】引き続き、本発明の第３実施形態に係る半
導体チップ及び半導体チップの製造方法について図９〜
図１２を参照して説明する。図９は本発明の第３実施形
態に係る実施態様に係る半導体チップを示している。
導体チップ及び半導体チップの製造方法について図９〜
図１２を参照して説明する。図９は本発明の第３実施形
態に係る実施態様に係る半導体チップを示している。
【００５１】半導体チップ３０の下面には、パッシベー
ション膜３４の開口にアルミニウム電極パッド３２が形
成されている。アルミニウム電極パッド３２には、ニッ
ケルと銅との複合めっき層４０、無電解銅めっき膜４１
を介在させて、銅めっき導体４２が形成されている。そ
して、該ビア４２には、半田等の低融点金属からなる突
起状導体（バンプ）４４が配設されている。
ション膜３４の開口にアルミニウム電極パッド３２が形
成されている。アルミニウム電極パッド３２には、ニッ
ケルと銅との複合めっき層４０、無電解銅めっき膜４１
を介在させて、銅めっき導体４２が形成されている。そ
して、該ビア４２には、半田等の低融点金属からなる突
起状導体（バンプ）４４が配設されている。
【００５２】半導体チップ３０では、突起状導体（バン
プ）４４によりアルミニウム電極パッド３２と基板５０
側のパッド５２との接続が取られている。
プ）４４によりアルミニウム電極パッド３２と基板５０
側のパッド５２との接続が取られている。
【００５３】ここで、銅めっきによるビア４２は、高さ
（Ｈ）１５〜２００μｍに形成されている。一方、直径
は２０〜１００μｍに形成されている。ここで、半導体
チップ３０と基板５０の熱膨張率は異なり、半導体チッ
プ３０の動作時に発生する熱により、半導体チップ３０
と基板５０との間に応力が発生するが、柔軟性を有する
銅めっきによるビア４２により応力を吸収できるため、
電気的接続部にクラックを発生させることがなくなり、
半導体チップ３０と基板との間に高い接続信頼性を与え
ている。
（Ｈ）１５〜２００μｍに形成されている。一方、直径
は２０〜１００μｍに形成されている。ここで、半導体
チップ３０と基板５０の熱膨張率は異なり、半導体チッ
プ３０の動作時に発生する熱により、半導体チップ３０
と基板５０との間に応力が発生するが、柔軟性を有する
銅めっきによるビア４２により応力を吸収できるため、
電気的接続部にクラックを発生させることがなくなり、
半導体チップ３０と基板との間に高い接続信頼性を与え
ている。
【００５４】なお、銅めっきによるビア４２の高さＨは
１５μｍ以上が良い。これは、１５μｍ以下では、十分
に応力を吸収することができないからである。他方、高
さＨは２００μｍ以下であることが望ましい。これは、
２００μｍよりも高いと、半導体チップ３０の取り扱い
性が劣るからである。
１５μｍ以上が良い。これは、１５μｍ以下では、十分
に応力を吸収することができないからである。他方、高
さＨは２００μｍ以下であることが望ましい。これは、
２００μｍよりも高いと、半導体チップ３０の取り扱い
性が劣るからである。
【００５５】引き続き、図１０〜図１２を参照して図９
に示す半導体チップ３０の製造方法について説明する。
図１０の工程（Ａ）に示すパッシベーション膜３４の開
口にアルミニウム電極パッド３２が形成された半導体チ
ップ３０に対して、以下の工程で銅めっきポストおよび
バンプを形成する。ここでは、先ず、図１０の工程
（Ｂ）に示すようにジンケート処理を施す。
に示す半導体チップ３０の製造方法について説明する。
図１０の工程（Ａ）に示すパッシベーション膜３４の開
口にアルミニウム電極パッド３２が形成された半導体チ
ップ３０に対して、以下の工程で銅めっきポストおよび
バンプを形成する。ここでは、先ず、図１０の工程
（Ｂ）に示すようにジンケート処理を施す。
【００５６】引き続き、図１０の工程（Ｃ）に示すよう
に、該半導体チップ３０を、ニッケル−銅の複合めっき
液に浸漬し、アルミニウム電極パッド３２の上に０．０
１〜５μｍのニッケル−銅の複合めっき層４０を形成す
る。この複合めっきの表面をニッケルが１〜７０重量
％、残部を主として銅とすることで、表面に銅めっきを
容易に形成できるようにする。
に、該半導体チップ３０を、ニッケル−銅の複合めっき
液に浸漬し、アルミニウム電極パッド３２の上に０．０
１〜５μｍのニッケル−銅の複合めっき層４０を形成す
る。この複合めっきの表面をニッケルが１〜７０重量
％、残部を主として銅とすることで、表面に銅めっきを
容易に形成できるようにする。
【００５７】引き続き、半導体チップ３０を無電解銅め
っき液中に浸けて、下面側に均一に無電解銅めっき膜４
１を形成する（図１０の工程（Ｄ））。
っき液中に浸けて、下面側に均一に無電解銅めっき膜４
１を形成する（図１０の工程（Ｄ））。
【００５８】その後、該無電解銅めっき膜４１の上に感
光性のめっきレジスト３６を塗布する（図１０の工程
（Ｅ））。
光性のめっきレジスト３６を塗布する（図１０の工程
（Ｅ））。
【００５９】引き続き、めっきレジストの乾燥処理を行
った後、露光し、現像処理し、アルミニウム電極パッド
３２の上層の無電解銅めっき膜４１へ至る非貫通孔３６
ａを有するめっきレジスト層３６を形成する（図１１の
工程（Ｆ））。なお、ここでは、化学処理により非貫通
孔を形成したが、レーザーを用いることも可能である。
った後、露光し、現像処理し、アルミニウム電極パッド
３２の上層の無電解銅めっき膜４１へ至る非貫通孔３６
ａを有するめっきレジスト層３６を形成する（図１１の
工程（Ｆ））。なお、ここでは、化学処理により非貫通
孔を形成したが、レーザーを用いることも可能である。
【００６０】次に、図１１の工程（Ｇ）に示すように、
非貫通孔３６ａ内に銅めっきによるビア４２を電解めっ
きにより形成する。このめっきは、無電解銅めっき膜４
１を介して電流を流すことにより行う。
非貫通孔３６ａ内に銅めっきによるビア４２を電解めっ
きにより形成する。このめっきは、無電解銅めっき膜４
１を介して電流を流すことにより行う。
【００６１】ここでは、非貫通孔３６ａから突出しない
ように銅めっきポストを形成しているが、非貫通孔３６
ａから盛り上がるように銅めっきしてから、表面を研磨
などで除去して、平坦化することもできる。
ように銅めっきポストを形成しているが、非貫通孔３６
ａから盛り上がるように銅めっきしてから、表面を研磨
などで除去して、平坦化することもできる。
【００６２】引き続き、図１２の工程（Ｈ）にて、ビア
４２の表面にバンプ（突起状導体）４４を形成する。
４２の表面にバンプ（突起状導体）４４を形成する。
【００６３】最後に、図１２の工程（Ｉ）に示すよう
に、めっきレジスト層３６を剥離除去し、めっきレジス
ト層３６下の無電解銅めっき膜４１をエッチングにより
除去する。
に、めっきレジスト層３６を剥離除去し、めっきレジス
ト層３６下の無電解銅めっき膜４１をエッチングにより
除去する。
【００６４】図１２の工程（Ｊ）に示すように、半導体
チップ３０のバンプ４４と基板５０のパッド５２が対応
するように、半導体チップ３０を載置させて、リフロー
することにより、図９に示すように半導体チップ３０を
基板５０に取り付ける。
チップ３０のバンプ４４と基板５０のパッド５２が対応
するように、半導体チップ３０を載置させて、リフロー
することにより、図９に示すように半導体チップ３０を
基板５０に取り付ける。
【００６５】この第３実施態様では、バンプ４４を形成
してからめっきレジスト層３６を除去したが、ビア４２
の形成後、めっきレジスト層３６を除去し、その後、半
田転写等によりバンプを形成することも可能である。
してからめっきレジスト層３６を除去したが、ビア４２
の形成後、めっきレジスト層３６を除去し、その後、半
田転写等によりバンプを形成することも可能である。
【００６６】また、第３実施態様では、半導体チップ３
０と基板５０との間にアンダーフィルを用いなくとも、
高い接続信頼性を得ることができるが、更に、アンダー
フィルを介在させることで接続信頼性を一層高めること
も可能である。
０と基板５０との間にアンダーフィルを用いなくとも、
高い接続信頼性を得ることができるが、更に、アンダー
フィルを介在させることで接続信頼性を一層高めること
も可能である。
【００６７】引き続き、本発明の第４実施形態に係る半
導体チップ及び半導体チップの製造方法について図を参
照して説明する。図１３は本発明の第４実施形態に係る
半導体チップを示している。半導体チップ３０の下面に
は、パッシベーション膜３４の開口にジンケート処理さ
れたアルミニウム電極パッド３２が形成されている。本
実施形態では、パッシベーション膜３４の下面に樹脂絶
縁層３６が配設され、該樹脂絶縁層３６には、該アルミ
ニウム電極パッド３２に至る非貫通孔３６ａが形成され
ている。そして、該非貫通孔３６ａの底部のアルミニウ
ム電極パッド３２には、ニッケルめっき層３８，ニッケ
ルと銅との複合めっき層４０を介在させて、厚さ５〜２
５μｍの銅めっきからなるビア４３が形成されている。
ビア４３の内部には、銅フィラーを含む樹脂３９が充填
され、開口には無電解銅めっきからなる蓋めっき（金属
膜）４５が形成されている。そして、該蓋めっき４５に
は、半田等の低融点金属からなる突起状導体（バンプ）
４４が配設されている。
導体チップ及び半導体チップの製造方法について図を参
照して説明する。図１３は本発明の第４実施形態に係る
半導体チップを示している。半導体チップ３０の下面に
は、パッシベーション膜３４の開口にジンケート処理さ
れたアルミニウム電極パッド３２が形成されている。本
実施形態では、パッシベーション膜３４の下面に樹脂絶
縁層３６が配設され、該樹脂絶縁層３６には、該アルミ
ニウム電極パッド３２に至る非貫通孔３６ａが形成され
ている。そして、該非貫通孔３６ａの底部のアルミニウ
ム電極パッド３２には、ニッケルめっき層３８，ニッケ
ルと銅との複合めっき層４０を介在させて、厚さ５〜２
５μｍの銅めっきからなるビア４３が形成されている。
ビア４３の内部には、銅フィラーを含む樹脂３９が充填
され、開口には無電解銅めっきからなる蓋めっき（金属
膜）４５が形成されている。そして、該蓋めっき４５に
は、半田等の低融点金属からなる突起状導体（バンプ）
４４が配設されている。
【００６８】該半導体チップ３０は、突起状導体（バン
プ）４４を介して基板５０側のパッド５２への接続され
ている。即ち、アルミニウム電極パッド３２−ニッケル
めっき層３８−複合めっき層４０−ビア４３−蓋めっき
４５を介して接続が取られる。ここで、ビア４３に充填
された樹脂３９は、特に導電性を有する必要はない。
プ）４４を介して基板５０側のパッド５２への接続され
ている。即ち、アルミニウム電極パッド３２−ニッケル
めっき層３８−複合めっき層４０−ビア４３−蓋めっき
４５を介して接続が取られる。ここで、ビア４３に充填
された樹脂３９は、特に導電性を有する必要はない。
【００６９】ここで、樹脂絶縁層３６の厚さ（Ｈ）、及
び、ビア４３の高さは１５〜２００μｍに形成されてい
る。一方、ビア４３の直径は２０μｍ〜２５０μｍに形
成されている。樹脂絶縁層３６は、弾性率１．０〜３．
５ＧＰａの軟質絶縁層であることが望ましい。ここで、
半導体チップ３０と基板５０の熱膨張率は異なり、半導
体チップ３０の動作時に発生する熱により、半導体チッ
プ３０と基板５０との間に応力が発生するが、可撓性を
有する樹脂絶縁層３６及び内部に弾性を有する樹脂３９
の充填されたビア４３によって応力を吸収できるため、
電気的接続部にクラックを発生させることがなくなり、
半導体チップ３０と基板５０との間に高い接続信頼性を
与えている。
び、ビア４３の高さは１５〜２００μｍに形成されてい
る。一方、ビア４３の直径は２０μｍ〜２５０μｍに形
成されている。樹脂絶縁層３６は、弾性率１．０〜３．
５ＧＰａの軟質絶縁層であることが望ましい。ここで、
半導体チップ３０と基板５０の熱膨張率は異なり、半導
体チップ３０の動作時に発生する熱により、半導体チッ
プ３０と基板５０との間に応力が発生するが、可撓性を
有する樹脂絶縁層３６及び内部に弾性を有する樹脂３９
の充填されたビア４３によって応力を吸収できるため、
電気的接続部にクラックを発生させることがなくなり、
半導体チップ３０と基板５０との間に高い接続信頼性を
与えている。
【００７０】なお、樹脂絶縁層３６の厚さは１５μｍ以
上が良い。これは、１５μｍ以下では、十分に応力を吸
収することができないからである。他方、厚さは２００
μｍ以下であることが望ましい。これは、２００μｍよ
りも厚いと、半導体チップ３０と基板５０との接続信頼
性が低下するからである。
上が良い。これは、１５μｍ以下では、十分に応力を吸
収することができないからである。他方、厚さは２００
μｍ以下であることが望ましい。これは、２００μｍよ
りも厚いと、半導体チップ３０と基板５０との接続信頼
性が低下するからである。
【００７１】引き続き、図１４〜図１６を参照して第４
実施形態に係る半導体チップ３０の製造方法について説
明する。図１４の工程（Ａ）に示すパッシベーション膜
３４の開口にアルミニウム電極パッド３２が形成された
半導体チップ３０に対して後述する工程でバンプを形成
する。ここでは、先ず、図１４の工程（Ｂ）に示すよう
絶縁樹脂層３６を形成する。
実施形態に係る半導体チップ３０の製造方法について説
明する。図１４の工程（Ａ）に示すパッシベーション膜
３４の開口にアルミニウム電極パッド３２が形成された
半導体チップ３０に対して後述する工程でバンプを形成
する。ここでは、先ず、図１４の工程（Ｂ）に示すよう
絶縁樹脂層３６を形成する。
【００７２】この絶縁樹脂層３６を形成する樹脂として
は、本実施形態では、レーザーにより非貫通孔を形成す
るため、熱硬化性のエポキシ樹脂やポリイミド樹脂を用
いる。ここで、第１実施形態と同様に化学的な処理によ
り非貫通孔を形成する場合には、感光性のエポキシ樹脂
やポリイミド樹脂を使用することができる。次に、図１
４の工程（Ｃ）に示すように乾燥処理を行った後、レー
ザにより非貫通孔３６ａを形成する。そしてさらに、加
熱処理してアルミニウム電極パッド３２に至る非貫通孔
３６ａを有する絶縁樹脂層３６を形成する。また、な
お、上述しためっき絶縁樹脂層３６は、表層部が半導体
チップ側に比較して軟質になるようにすることが好まし
い。
は、本実施形態では、レーザーにより非貫通孔を形成す
るため、熱硬化性のエポキシ樹脂やポリイミド樹脂を用
いる。ここで、第１実施形態と同様に化学的な処理によ
り非貫通孔を形成する場合には、感光性のエポキシ樹脂
やポリイミド樹脂を使用することができる。次に、図１
４の工程（Ｃ）に示すように乾燥処理を行った後、レー
ザにより非貫通孔３６ａを形成する。そしてさらに、加
熱処理してアルミニウム電極パッド３２に至る非貫通孔
３６ａを有する絶縁樹脂層３６を形成する。また、な
お、上述しためっき絶縁樹脂層３６は、表層部が半導体
チップ側に比較して軟質になるようにすることが好まし
い。
【００７３】次に、図１４の工程（Ｄ）に示すように、
ジンケート処理を施す。
ジンケート処理を施す。
【００７４】引き続き、図１５の工程（Ｅ）に示すよう
に、半導体チップ３０をニッケル無電解めっき液中に浸
けて、アルミニウム電極パッド３２の表面にニッケルめ
っき層３８を析出させる。なお、このニッケルめっき層
を形成する工程は省略しても後述する複合めっき層をア
ルミニウム電極パッド３２に直接形成することも可能で
ある。
に、半導体チップ３０をニッケル無電解めっき液中に浸
けて、アルミニウム電極パッド３２の表面にニッケルめ
っき層３８を析出させる。なお、このニッケルめっき層
を形成する工程は省略しても後述する複合めっき層をア
ルミニウム電極パッド３２に直接形成することも可能で
ある。
【００７５】そして、図１５の工程（Ｆ）に示すよう
に、該半導体チップ３０を、ニッケル−銅の複合めっき
液に浸漬し、ニッケルめっき層３８の上に０．０１〜５
μｍのニッケル−銅の複合めっき層４０を形成する。こ
の複合めっき層のニッケルが１〜７０重量％、残部を主
として銅とすることで、表面に銅めっきを容易に形成で
きるようにする。ここでは、めっきレジストを形成して
から、複合めっき層を形成したが、第３実施形態のよう
に、複合めっき層を形成してからめっきレジストを形成
することも可能である。
に、該半導体チップ３０を、ニッケル−銅の複合めっき
液に浸漬し、ニッケルめっき層３８の上に０．０１〜５
μｍのニッケル−銅の複合めっき層４０を形成する。こ
の複合めっき層のニッケルが１〜７０重量％、残部を主
として銅とすることで、表面に銅めっきを容易に形成で
きるようにする。ここでは、めっきレジストを形成して
から、複合めっき層を形成したが、第３実施形態のよう
に、複合めっき層を形成してからめっきレジストを形成
することも可能である。
【００７６】次に、図１５の工程（Ｇ）に示すように、
絶縁樹脂層３６の表面に均一に無電解めっき（厚さ５〜
２５μｍ）を施すことで、非貫通孔３６ａ内に銅めっき
からなるビア４３を形成する。
絶縁樹脂層３６の表面に均一に無電解めっき（厚さ５〜
２５μｍ）を施すことで、非貫通孔３６ａ内に銅めっき
からなるビア４３を形成する。
【００７７】引き続き、図１５の工程（Ｈ）にて、ビア
４３の内部に、銅フィラーの添加された熱硬化性のエポ
キシ樹脂又はポリイミド樹脂を充填し、加熱する。ここ
で、銅フィラーを含む樹脂を用いているが、銅フィラー
を含まない樹脂を用いることもできる。
４３の内部に、銅フィラーの添加された熱硬化性のエポ
キシ樹脂又はポリイミド樹脂を充填し、加熱する。ここ
で、銅フィラーを含む樹脂を用いているが、銅フィラー
を含まない樹脂を用いることもできる。
【００７８】次に、図１６の工程（Ｉ）にて、半導体チ
ップ３０を無電解銅めっき液に浸漬し、均一に無電解め
っき膜４５αを形成する。ここで、該ビア４３に充填さ
れた樹脂３９は、上述したようの銅フィラーを含むた
め、該開口を覆うように無電解めっき膜４５αを形成す
ることができる。その後、工程（Ｊ）にて、該レジスト
を形成して、無電解めっき膜４５α及び下層の無電解め
っき膜を除去することで、蓋めっき４５を形成する。そ
して、該蓋めっき４５に開口を設けたレジスト４７を形
成する。
ップ３０を無電解銅めっき液に浸漬し、均一に無電解め
っき膜４５αを形成する。ここで、該ビア４３に充填さ
れた樹脂３９は、上述したようの銅フィラーを含むた
め、該開口を覆うように無電解めっき膜４５αを形成す
ることができる。その後、工程（Ｊ）にて、該レジスト
を形成して、無電解めっき膜４５α及び下層の無電解め
っき膜を除去することで、蓋めっき４５を形成する。そ
して、該蓋めっき４５に開口を設けたレジスト４７を形
成する。
【００７９】図１６の工程（Ｋ）にて、蓋めっき４５の
表面にバンプ（突起状導体）４４を形成する。
表面にバンプ（突起状導体）４４を形成する。
【００８０】半導体チップ３０のバンプ４４と基板５０
のパッド５２が対応するように、半導体チップ３０を載
置させて、リフローすることにより、図１３に示すよう
に半導体チップ３０を基板５０に取り付ける。
のパッド５２が対応するように、半導体チップ３０を載
置させて、リフローすることにより、図１３に示すよう
に半導体チップ３０を基板５０に取り付ける。
【００８１】この第４実施形態では、バンプ４４をリフ
ローすることにより基板への取り付けを行っているが、
第１実施形態の半導体チップのように接着剤を介して、
基板へ取り付けることもできる。
ローすることにより基板への取り付けを行っているが、
第１実施形態の半導体チップのように接着剤を介して、
基板へ取り付けることもできる。
【００８２】引き続き、本発明の第５実施形態に係る半
導体チップ及び半導体チップの製造方法について図を参
照して説明する。図１７は本発明の第５実施形態に係る
半導体チップを示している。半導体チップ３０の下面に
は、パッシベーション膜３４の開口にジンケート処理さ
れたアルミニウム電極パッド３２が形成されている。本
実施形態では、パッシベーション膜３４の下面に樹脂絶
縁層３６が配設され、該樹脂絶縁層３６には、該アルミ
ニウム電極パッド３２に至る非貫通孔３６ａが形成され
ている。そして、該非貫通孔３６ａの底部のアルミニウ
ム電極パッド３２には、ニッケルめっき層３８，ニッケ
ルと銅との複合めっき層４０を介在させて、銅めっきか
らなるビア４３が形成されている。ビア４３の内部に
は、エポキシフィラーを含む樹脂３９が充填され、開口
には無電解銅めっきからなる蓋めっき（金属膜）４５が
形成されている。そして、該蓋めっき４５には、半田等
の低融点金属からなる突起状導体（バンプ）４４が配設
されている。
導体チップ及び半導体チップの製造方法について図を参
照して説明する。図１７は本発明の第５実施形態に係る
半導体チップを示している。半導体チップ３０の下面に
は、パッシベーション膜３４の開口にジンケート処理さ
れたアルミニウム電極パッド３２が形成されている。本
実施形態では、パッシベーション膜３４の下面に樹脂絶
縁層３６が配設され、該樹脂絶縁層３６には、該アルミ
ニウム電極パッド３２に至る非貫通孔３６ａが形成され
ている。そして、該非貫通孔３６ａの底部のアルミニウ
ム電極パッド３２には、ニッケルめっき層３８，ニッケ
ルと銅との複合めっき層４０を介在させて、銅めっきか
らなるビア４３が形成されている。ビア４３の内部に
は、エポキシフィラーを含む樹脂３９が充填され、開口
には無電解銅めっきからなる蓋めっき（金属膜）４５が
形成されている。そして、該蓋めっき４５には、半田等
の低融点金属からなる突起状導体（バンプ）４４が配設
されている。
【００８３】該半導体チップ３０は、突起状導体（バン
プ）４４を介して基板５０側のパッド５２への接続され
ている。即ち、アルミニウム電極パッド３２−ニッケル
めっき層３８−複合めっき層４０−ビア４３−蓋めっき
４５を介して接続が取られる。
プ）４４を介して基板５０側のパッド５２への接続され
ている。即ち、アルミニウム電極パッド３２−ニッケル
めっき層３８−複合めっき層４０−ビア４３−蓋めっき
４５を介して接続が取られる。
【００８４】ここで、樹脂絶縁層３６の厚さ（Ｈ）、及
び、ビア４３の高さは１５〜２００μｍに形成されてい
る。一方、ビア４３の直径は２０μｍ〜２５０μｍに形
成されている。樹脂絶縁層３６は、弾性率１．０〜３．
５ＧＰａの軟質絶縁層であることが望ましい。ここで、
半導体チップ３０と基板５０の熱膨張率は異なり、半導
体チップ３０の動作時に発生する熱により、半導体チッ
プ３０と基板５０との間に応力が発生するが、柔軟性を
有する樹脂絶縁層３６及び内部に柔軟性を有する樹脂３
９の充填されたビア４３によって応力を吸収できるた
め、電気的接続部にクラックを発生させることがなくな
り、半導体チップ３０と基板５０との間に高い接続信頼
性を与えている。この第５実施形態の半導体チップで
は、ビア４３の内部の樹脂３９にはエポキシフィラーを
含ませてあるため、金属フィラーを含む第４実施形態の
半導体チップの樹脂３９よりも柔軟性に優れている。レ
ジスト層３６の弾性率と同等に調整することで、より効
率的に応力吸収を行うことができる。なお、前記フィラ
ーとして本実施形態では、エポキシフィラーを用いてい
るが、他の樹脂フィラー、シリコンゴムフィラー等のゴ
ムフィラーを用いることも可能である。
び、ビア４３の高さは１５〜２００μｍに形成されてい
る。一方、ビア４３の直径は２０μｍ〜２５０μｍに形
成されている。樹脂絶縁層３６は、弾性率１．０〜３．
５ＧＰａの軟質絶縁層であることが望ましい。ここで、
半導体チップ３０と基板５０の熱膨張率は異なり、半導
体チップ３０の動作時に発生する熱により、半導体チッ
プ３０と基板５０との間に応力が発生するが、柔軟性を
有する樹脂絶縁層３６及び内部に柔軟性を有する樹脂３
９の充填されたビア４３によって応力を吸収できるた
め、電気的接続部にクラックを発生させることがなくな
り、半導体チップ３０と基板５０との間に高い接続信頼
性を与えている。この第５実施形態の半導体チップで
は、ビア４３の内部の樹脂３９にはエポキシフィラーを
含ませてあるため、金属フィラーを含む第４実施形態の
半導体チップの樹脂３９よりも柔軟性に優れている。レ
ジスト層３６の弾性率と同等に調整することで、より効
率的に応力吸収を行うことができる。なお、前記フィラ
ーとして本実施形態では、エポキシフィラーを用いてい
るが、他の樹脂フィラー、シリコンゴムフィラー等のゴ
ムフィラーを用いることも可能である。
【００８５】引き続き、図１８〜図２０を参照して第５
実施形態に係る半導体チップ３０の製造方法について説
明する。図１８の工程（Ａ）に示すパッシベーション膜
３４の開口にアルミニウム電極パッド３２が形成された
半導体チップ３０に対して後述する工程でバンプを形成
する。ここでは、先ず、図１８の工程（Ｂ）に示すよう
に酸化剤に可溶性のエポキシフィラーを含む樹脂３６を
塗布する。
実施形態に係る半導体チップ３０の製造方法について説
明する。図１８の工程（Ａ）に示すパッシベーション膜
３４の開口にアルミニウム電極パッド３２が形成された
半導体チップ３０に対して後述する工程でバンプを形成
する。ここでは、先ず、図１８の工程（Ｂ）に示すよう
に酸化剤に可溶性のエポキシフィラーを含む樹脂３６を
塗布する。
【００８６】次に、図１８の工程（Ｃ）に示すよう露光
・現像処理により非貫通孔３６ａを形成する。そしてさ
らに、加熱処理してアルミニウム電極パッド３２に至る
非貫通孔３６ａを有するめっきレジスト層３６を形成す
る。
・現像処理により非貫通孔３６ａを形成する。そしてさ
らに、加熱処理してアルミニウム電極パッド３２に至る
非貫通孔３６ａを有するめっきレジスト層３６を形成す
る。
【００８７】そして、該半導体チップを酸化剤に浸漬
し、工程（Ｄ）に示すようにレジスト層３６の表面に存
在するエポキシフィラーを溶解除去することにより、表
面を粗化する。
し、工程（Ｄ）に示すようにレジスト層３６の表面に存
在するエポキシフィラーを溶解除去することにより、表
面を粗化する。
【００８８】次に、アルミニウム電極パッド３２の表面
にニッケルめっき層或いはニッケルと銅との複合めっき
層の析出を容易ならしめるジンケート処理を施す。
にニッケルめっき層或いはニッケルと銅との複合めっき
層の析出を容易ならしめるジンケート処理を施す。
【００８９】引き続き、図１９の工程（Ｅ）に示すよう
に、半導体チップ３０をニッケル無電解めっき液中に浸
けて、アルミニウム電極パッド３２の表面にニッケルめ
っき層３８を析出させる。なお、このニッケルめっき層
を形成する工程は省略しても後述する複合めっき層をア
ルミニウム電極パッド３２に直接形成することも可能で
ある。
に、半導体チップ３０をニッケル無電解めっき液中に浸
けて、アルミニウム電極パッド３２の表面にニッケルめ
っき層３８を析出させる。なお、このニッケルめっき層
を形成する工程は省略しても後述する複合めっき層をア
ルミニウム電極パッド３２に直接形成することも可能で
ある。
【００９０】そして、図１９の工程（Ｆ）に示すよう
に、該半導体チップ３０を、ニッケル−銅の複合めっき
液に浸漬し、ニッケルめっき層３８の上に０．０１〜５
μｍのニッケル−銅の複合めっき層４０を形成する。
に、該半導体チップ３０を、ニッケル−銅の複合めっき
液に浸漬し、ニッケルめっき層３８の上に０．０１〜５
μｍのニッケル−銅の複合めっき層４０を形成する。
【００９１】次に、図１９の工程（Ｇ）に示すように、
レジスト３６の表面に厚さ５〜２５μｍの無電解めっき
を施すことで、非貫通孔３６ａ内に銅めっきからなるビ
ア４３を形成する。
レジスト３６の表面に厚さ５〜２５μｍの無電解めっき
を施すことで、非貫通孔３６ａ内に銅めっきからなるビ
ア４３を形成する。
【００９２】引き続き、図２０の工程（Ｈ）にて、ビア
４３の内部に、上述したレジストの組成物と同様な樹脂
を充填する。その後、加熱して、該ビア４３内に樹脂３
９を形成する。
４３の内部に、上述したレジストの組成物と同様な樹脂
を充填する。その後、加熱して、該ビア４３内に樹脂３
９を形成する。
【００９３】次に、半導体チップを酸化剤に間浸漬し、
工程（Ｉ）に示すように樹脂３９の表面に存在するエポ
キシフィラーを溶解除去することにより、表面を粗化す
る。
工程（Ｉ）に示すように樹脂３９の表面に存在するエポ
キシフィラーを溶解除去することにより、表面を粗化す
る。
【００９４】図２０の工程（Ｊ）にて、半導体チップ３
０を無電解銅めっき液に浸漬し、均一に無電解めっき膜
４５αを形成する。ここで、樹脂３９の表面を粗化して
あるため、該ビア４３の開口と無電解めっき膜４５αと
を密着させることができる。その後、工程（Ｋ）にて、
該レジストを形成して、無電解めっき膜４５α及び下層
の無電解めっき膜を除去することで、蓋めっき４５を形
成する。そして、該蓋めっき４５に開口を設けたレジス
ト４７を形成し、蓋めっき４５の表面にバンプ（突起状
導体）４４を形成する。バンプ４４は、例えば、導電性
ペーストを所定位置に開口の設けられたメタルマスクを
用いてスクリーン印刷する方法、低融点金属である半田
ペーストを印刷する方法、半田めっきを行う方法、ある
いは半田溶融液に浸漬する方法により形成することがで
きる。
０を無電解銅めっき液に浸漬し、均一に無電解めっき膜
４５αを形成する。ここで、樹脂３９の表面を粗化して
あるため、該ビア４３の開口と無電解めっき膜４５αと
を密着させることができる。その後、工程（Ｋ）にて、
該レジストを形成して、無電解めっき膜４５α及び下層
の無電解めっき膜を除去することで、蓋めっき４５を形
成する。そして、該蓋めっき４５に開口を設けたレジス
ト４７を形成し、蓋めっき４５の表面にバンプ（突起状
導体）４４を形成する。バンプ４４は、例えば、導電性
ペーストを所定位置に開口の設けられたメタルマスクを
用いてスクリーン印刷する方法、低融点金属である半田
ペーストを印刷する方法、半田めっきを行う方法、ある
いは半田溶融液に浸漬する方法により形成することがで
きる。
【００９５】半導体チップ３０のバンプ４４と基板５０
のパッド５２が対応するように、半導体チップ３０を載
置させて、リフローすることにより、図１７に示すよう
に半導体チップ３０を基板５０に取り付ける。
のパッド５２が対応するように、半導体チップ３０を載
置させて、リフローすることにより、図１７に示すよう
に半導体チップ３０を基板５０に取り付ける。
【００９６】この第５実施形態では、バンプ４４をリフ
ローすることにより基板への取り付けを行っているが、
第１実施形態の半導体チップのように接着剤を介して、
基板へ取り付けることもできる。
ローすることにより基板への取り付けを行っているが、
第１実施形態の半導体チップのように接着剤を介して、
基板へ取り付けることもできる。
【図１】本発明の第１実施形態に係る半導体チップの断
面図である。
面図である。
【図２】本発明の第１実施形態に係る半導体チップの製
造工程図である。
造工程図である。
【図３】本発明の第１実施形態に係る半導体チップの製
造工程図である。
造工程図である。
【図４】本発明の第１実施形態に係る半導体チップの製
造工程図である。
造工程図である。
【図５】本発明の第２実施形態に係る半導体チップの断
面図である。
面図である。
【図６】本発明の第２実施形態に係る半導体チップの製
造工程図である。
造工程図である。
【図７】本発明の第２実施形態に係る半導体チップの製
造工程図である。
造工程図である。
【図８】本発明の第２実施形態に係る半導体チップの製
造工程図である。
造工程図である。
【図９】本発明の第３実施形態に係る半導体チップの断
面図である。
面図である。
【図１０】本発明の第３実施形態に係る半導体チップの
製造工程図である。
製造工程図である。
【図１１】本発明の第３実施形態に係る半導体チップの
製造工程図である。
製造工程図である。
【図１２】本発明の第３実施形態に係る半導体チップの
製造工程図である。
製造工程図である。
【図１３】本発明の第４実施形態に係る半導体チップの
断面図である。
断面図である。
【図１４】本発明の第４実施形態に係る半導体チップの
製造工程図である。
製造工程図である。
【図１５】本発明の第４実施形態に係る半導体チップの
製造工程図である。
製造工程図である。
【図１６】本発明の第４実施形態に係る半導体チップの
製造工程図である。
製造工程図である。
【図１７】本発明の第５実施形態に係る半導体チップの
断面図である。
断面図である。
【図１８】本発明の第５実施形態に係る半導体チップの
製造工程図である。
製造工程図である。
【図１９】本発明の第５実施形態に係る半導体チップの
製造工程図である。
製造工程図である。
【図２０】本発明の第５実施形態に係る半導体チップの
製造工程図である。
製造工程図である。
【図２１】従来技術に係る半導体チップの断面図であ
る。
る。
３０ 半導体チップ ３２ アルミニウム電極パッド ３４ パッシベーション膜 ３６ 樹脂絶縁層 ３６ａ 非貫通孔 ３８ ニッケルめっき層 ３９ 樹脂 ４０ 複合めっき層 ４２ ビア ４３ ビア ４４ 突起状導体（バンプ） ４５ 蓋めっき（金属膜） ５０ 基板 ５２ パッド
Claims (17)
- 【請求項１】 ジンケート処理が施されたアルミニウム
電極パッドの表面に、ニッケルと銅の複合めっき層を介
して、銅めっきが電気的に接続して形成されてなること
を特徴とする半導体チップ。 - 【請求項２】 アルミニウム電極パッド側の表面に樹脂
絶縁層を有し、前記樹脂絶縁層には、ジンケート処理が
施されたアルミニウム電極パッドの表面に至る非貫通孔
が形成されてなり、該非貫通孔には、ニッケルと銅の複
合めっき層を介して、銅めっきによるビアが前記アルミ
ニウム電極パッドに電気的に接続して形成されてなるこ
とを特徴とする半導体チップ。 - 【請求項３】 前記樹脂絶縁層は、弾性率が１．０〜
３．５ＧＰａであることを特徴とする請求項２記載の半
導体チップ。 - 【請求項４】 前記ニッケルと銅の複合めっき層は、
０．０１〜５μｍの厚さで、前記複合めっき層の銅めっ
き側表面は、ニッケルを１〜７０重量％含有しており、
前記銅めっきは、無電解銅めっきであることを特徴とす
る請求項１あるいは２記載の半導体チップ。 - 【請求項５】 前記ビアは、１５〜２００μｍの厚さの
樹脂絶縁層に設けられた非貫通孔に銅めっきによって形
成されたフィルドビアであり、直径が２０〜１００μｍ
であることを特徴とする請求項２記載の半導体チップ。 - 【請求項６】 前記ビアは、１５〜２００μｍの厚さの
樹脂絶縁層に設けられた直径が２０〜２５０μｍのアル
ミニウム電極パッドの表面に至る非貫通孔の底部および
壁面に形成された厚さが５〜２５μｍの無電解銅めっき
膜と内部に充填された樹脂からなるフィルドビアである
ことを特徴とする請求項２記載の半導体チップ。 - 【請求項７】 前記内部に樹脂が充填されたフィルドビ
アの表面に金属膜が形成されてなることを特徴とする請
求項６の半導体チップ。 - 【請求項８】 以下の（１）〜（３）の工程を少なくと
も含むことを特徴とする半導体チップの製造方法： （１）半導体チップのアルミニウム電極パッド側の表面
に樹脂絶縁層を形成し、次いで前記樹脂絶縁層にアルミ
ニウム電極パッドに至る非貫通孔を形成する工程、
（２）前記非貫通孔の底部のアルミニウム電極パッドに
ジンケート処理を施した後、ニッケルと銅の複合めっき
層を形成する工程、（３）前記非貫通孔に銅めっきによ
り、ビアを形成する工程。 - 【請求項９】 以下の（１）〜（３）の工程を少なくと
も含むことを特徴とする半導体チップの製造方法： （１）半導体チップのアルミニウム電極パッドの表面に
ジンケート処理を施した後、ニッケルと銅の複合めっき
層を形成する工程、（２）前記半導体チップのアルミニ
ウム電極パッド側の表面に樹脂絶縁層を形成し、次いで
前記樹脂絶縁層にニッケルと銅の複合めっき層に至る非
貫通孔を形成する工程、（３）前記非貫通孔に銅めっき
により、ビアを形成する工程。 - 【請求項１０】 前記樹脂絶縁層は、感光性樹脂であ
り、露光現像して非貫通孔を形成することを特徴とする
請求項８あるいは９記載の半導体チップの製造方法。 - 【請求項１１】 前記銅めっきは、無電解銅めっきであ
ることを特徴とする請求項８あるいは９記載の半導体チ
ップの製造方法。 - 【請求項１２】 以下の（１）〜（５）の工程を少な
くとも含む半導体チップの製造方法： （１）半導体チップのアルミニウム電極パッドの表面に
ジンケート処理を施した後、ニッケルと銅の複合めっき
層を形成する工程、（２）前記半導体チップのアルミニ
ウム電極パッド側の表面に無電解銅めっき層を形成する
工程、（３）前記半導体チップの無電解銅めっき層の表
面にめっきレジスト層を形成し、次いで前記無電解銅め
っき層に至る非貫通孔を形成する工程、（４）前記非貫
通孔に銅めっきを充填し、ビアを形成する工程、（５）
前記めっきレジスト層を除去し、次いでエッチング処理
を行いめっきレジスト層下の無電解めっき層を除去する
工程。 - 【請求項１３】 前記（４）の工程の銅めっきは、電
解めっきである請求項１２記載の半導体チップの製造方
法。 - 【請求項１４】 前記ニッケルと銅の複合めっき層は、
０．０１〜５μｍの厚さで、該複合めっき層の銅めっき
側表面は、ニッケルを１〜７０重量％含有していること
を特徴とする請求項８、９あるいは１２のいずれかに記
載の半導体チップの製造方法。 - 【請求項１５】 前記ビアは、１５〜２００μｍの厚さ
の樹脂絶縁層に設けられた非貫通孔に銅めっきにより形
成されたフィルドビアであり、直径が２０〜１００μｍ
であることを特徴とする請求項８、９あるいは１２のい
ずれかに記載の半導体チップの製造方法。 - 【請求項１６】 前記ビアは、１５〜２００μｍの厚さ
の樹脂絶縁層に設けられた直径が２０〜２５０μｍの非
貫通孔の底部および壁面に形成された厚さが５〜２５μ
ｍの無電解銅めっき膜と内部に充填された樹脂からなる
フィルドビアであることを特徴とする請求項８、９ある
いは１２のいずれかに記載の半導体チップの製造方法。 - 【請求項１７】 前記内部に樹脂が充填されたフィルド
ビアの表面に金属膜を形成することを特徴とする請求項
１６記載の半導体チップの製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21924999A JP4416874B2 (ja) | 1998-09-30 | 1999-08-02 | 半導体チップの製造方法 |
| EP99944862A EP1154471B1 (en) | 1998-09-30 | 1999-09-27 | Semiconductor chip with bump contacts |
| EP08153810A EP1942523A1 (en) | 1998-09-30 | 1999-09-27 | Semiconductor chip and semiconductor chip manufacturing method |
| DE69939128T DE69939128D1 (de) | 1998-09-30 | 1999-09-27 | Halbleiter-chip mit höckerartigen elektroden |
| PCT/JP1999/005285 WO2000019517A1 (fr) | 1998-09-30 | 1999-09-27 | Microplaquette semi-conductrice et procede de fabrication |
| US09/821,070 US6492255B2 (en) | 1998-09-30 | 2001-03-30 | Semiconductor chip and method manufacturing the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-294637 | 1998-09-30 | ||
| JP29463798 | 1998-09-30 | ||
| JP21924999A JP4416874B2 (ja) | 1998-09-30 | 1999-08-02 | 半導体チップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000174050A true JP2000174050A (ja) | 2000-06-23 |
| JP4416874B2 JP4416874B2 (ja) | 2010-02-17 |
Family
ID=26523006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21924999A Expired - Fee Related JP4416874B2 (ja) | 1998-09-30 | 1999-08-02 | 半導体チップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4416874B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002078079A1 (en) * | 2001-03-26 | 2002-10-03 | Citizen Watch Co., Ltd. | Package of semiconductor device and its manufacturing method |
| JP2002289633A (ja) * | 2001-01-18 | 2002-10-04 | Ibiden Co Ltd | 半導体チップおよびその製造方法 |
| JP2003078006A (ja) * | 2001-09-04 | 2003-03-14 | Ibiden Co Ltd | 半導体チップおよびその製造方法 |
| JP2006086378A (ja) * | 2004-09-16 | 2006-03-30 | Denso Corp | 半導体装置及びその製造方法 |
| JP2006165393A (ja) * | 2004-12-09 | 2006-06-22 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2008153548A (ja) * | 2006-12-19 | 2008-07-03 | Fujitsu Ltd | 半導体装置 |
| JP2011054890A (ja) * | 2009-09-04 | 2011-03-17 | Ebara Corp | バンプ形成方法及び接合方法 |
| US7994638B2 (en) | 2007-05-11 | 2011-08-09 | Panasonic Corporation | Semiconductor chip and semiconductor device |
| JP2012004601A (ja) * | 2011-10-03 | 2012-01-05 | Fujikura Ltd | 半導体パッケージの製造方法 |
| JP2017005100A (ja) * | 2015-06-10 | 2017-01-05 | 三菱電機株式会社 | 半導体チップ、半導体装置およびそれらの製造方法 |
| WO2023021670A1 (ja) * | 2021-08-19 | 2023-02-23 | オリンパス株式会社 | 半導体装置、撮像ユニット、内視鏡、および、半導体装置の製造方法 |
| JP7508887B2 (ja) | 2020-06-19 | 2024-07-02 | 日本電気株式会社 | 量子デバイス及びその製造方法 |
-
1999
- 1999-08-02 JP JP21924999A patent/JP4416874B2/ja not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289633A (ja) * | 2001-01-18 | 2002-10-04 | Ibiden Co Ltd | 半導体チップおよびその製造方法 |
| WO2002078079A1 (en) * | 2001-03-26 | 2002-10-03 | Citizen Watch Co., Ltd. | Package of semiconductor device and its manufacturing method |
| US7053479B2 (en) | 2001-03-26 | 2006-05-30 | Citizen Watch Co., Ltd. | Package of semiconductor device and its manufacturing method |
| JP2003078006A (ja) * | 2001-09-04 | 2003-03-14 | Ibiden Co Ltd | 半導体チップおよびその製造方法 |
| JP2006086378A (ja) * | 2004-09-16 | 2006-03-30 | Denso Corp | 半導体装置及びその製造方法 |
| JP2006165393A (ja) * | 2004-12-09 | 2006-06-22 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2008153548A (ja) * | 2006-12-19 | 2008-07-03 | Fujitsu Ltd | 半導体装置 |
| US7994638B2 (en) | 2007-05-11 | 2011-08-09 | Panasonic Corporation | Semiconductor chip and semiconductor device |
| JP2011054890A (ja) * | 2009-09-04 | 2011-03-17 | Ebara Corp | バンプ形成方法及び接合方法 |
| JP2012004601A (ja) * | 2011-10-03 | 2012-01-05 | Fujikura Ltd | 半導体パッケージの製造方法 |
| JP2017005100A (ja) * | 2015-06-10 | 2017-01-05 | 三菱電機株式会社 | 半導体チップ、半導体装置およびそれらの製造方法 |
| JP7508887B2 (ja) | 2020-06-19 | 2024-07-02 | 日本電気株式会社 | 量子デバイス及びその製造方法 |
| WO2023021670A1 (ja) * | 2021-08-19 | 2023-02-23 | オリンパス株式会社 | 半導体装置、撮像ユニット、内視鏡、および、半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4416874B2 (ja) | 2010-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8324740B2 (en) | Semiconductor device, and method of manufacturing multilayer wiring board and semiconductor device | |
| JP3661444B2 (ja) | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 | |
| EP1154471B1 (en) | Semiconductor chip with bump contacts | |
| JP4416874B2 (ja) | 半導体チップの製造方法 | |
| JP2003007918A (ja) | 回路装置の製造方法 | |
| KR100644977B1 (ko) | 회로 장치의 제조 방법 | |
| JP4416876B2 (ja) | 半導体チップ及び半導体チップの製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP3939847B2 (ja) | 半導体装置の製造方法 | |
| JP4416875B2 (ja) | 半導体チップ及び半導体装置の製造方法 | |
| JP2002064162A (ja) | 半導体チップ | |
| JP2002064161A (ja) | 半導体チップ及びその製造方法 | |
| JP2000269269A (ja) | 半導体実装用基板と半導体装置および半導体装置の製造方法 | |
| JP3795628B2 (ja) | 半導体チップを搭載する配線基板の製造方法 | |
| JPH104151A (ja) | 半導体装置およびその製造方法 | |
| JP4386763B2 (ja) | 半導体装置 | |
| JP3963620B2 (ja) | 半導体チップ及びその製造方法 | |
| JP2002064163A (ja) | 半導体チップ | |
| JP4103482B2 (ja) | 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法 | |
| JPH11260961A (ja) | 半導体搭載用基板とその製造方法及び半導体チップの実装方法 | |
| JP4818417B2 (ja) | 半導体チップ及びその製造方法 | |
| JP2001185642A (ja) | 半導体実装用パッケージ基板 | |
| JP2002261186A (ja) | 半導体搭載用基板とその製造方法とそれを用いた半導体パッケージ並びにその製造方法 | |
| JP5003741B2 (ja) | 半導体チップ | |
| JP2010124005A (ja) | 半導体チップモジュール及び半導体チップモジュールの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060719 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |