JP3939847B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3939847B2 JP3939847B2 JP4313598A JP4313598A JP3939847B2 JP 3939847 B2 JP3939847 B2 JP 3939847B2 JP 4313598 A JP4313598 A JP 4313598A JP 4313598 A JP4313598 A JP 4313598A JP 3939847 B2 JP3939847 B2 JP 3939847B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- forming
- plating layer
- resist
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は配線基板に半導体チップを実装し、その半導体チップを樹脂封止してなるハンダバンプ付き半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子回路の高機能化にともなって、多数の電極端子を有する半導体装置が開発されている。その代表的なものとして表面実装形多端子パッケージであるプラスチック・ボールグリッドアレイ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）（以下、ＰＢＧＡと記載する。）やフリップチップ・ボールグリッドアレイ（Ｆｌｉｐ Ｃｈｉｐ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）（以下、ＦＣＢＧＡと記載する。）がある。
【０００３】
以下、図面を用いて従来の技術を説明する。図３５は従来例のＰＢＧＡを示す断面図である。図３５に記載するように上面側に半導体チップ１とワイヤボンディングするための接続電極３を備え、下面側にハンダバンプ６を設けるためのパット電極４を備え、さらに、樹脂基板２の中心部分の配線１５とパット電極４を接続して半導体チップ１の発熱を放散させるためのサーマルビアホール１６と、接続電極３とパット電極４を接続するためのスルーホール１４と、配線１５を保護するためのレジスト５とを備える配線基板１８と、配線基板１８の中心部分にダイボンド剤７で固定される半導体チップ１と、半導体チップ１上の回路素子を保護するための樹脂膜１２と、半導体チップ１の電極と配線基板１８の接続電極３を接続するためのボンディングワイヤ８と、半導体チップ１とボンディングワイヤ８を封止するためのトランスファモールド９と、配線基板１８のパット電極４上にハンダバンプ６とを有する構造となっている。
【０００４】
つぎにＰＢＧＡの製造方法を説明する。図３６から図３９は、従来技術のＰＢＧＡの製造工程を示す断面図である。
【０００５】
図３６に記載するように、樹脂基板２は四角形で板厚が０．２mm程度のガラスエポキシ樹脂からなり、その上下両面に厚さ１８μｍ程度の銅箔１７が設けられている。その樹脂基板２には、複数のスルーホール１４と半導体チップ１との放熱のためのサーマルビアホール１６を切削ドリル加工によって設ける。スルーホール１４とサーマルビアホール１６の壁面を含む基板面を洗浄した後、樹脂基板２の全表面には、無電解銅メッキ層が設けられる。その銅メッキ層はスルーホール１４とサーマルビアホール１６の内部にまで形成される。
【０００６】
つぎに樹脂基板２の上下両面に、感光性ドライフィルムを張り付け、露光現像してエッチングレジスト膜を形成させる。その後、エッチング液を樹脂基板２の上下両面に吹き付け、エッチングレジスト膜のない露出した銅を除去する。このエッチング後、残ったエッチングレジスト膜を除去する。この工程により図３７に記載するように、樹脂基板２の上面側には、ワイヤーボンディング用の接続電極３を、下面側にはハンダバンプ６を形成するためのパット電極４と、両面に配線１５が設けられる。なお樹脂基板２の中心部分の配線１５とパット電極４は、サーマルビアホール１６を介して、またレジストの開口部に当たる接続電極３とパット電極４はスルーホール１４を介して接続される。
【０００７】
さらに図３８に記載するように樹脂基板２の両面にレジストをラミネートし、露光現像を行うことによりレジスト５を設け、接続電極３とパット電極４に当たる部分にはレジスト５に開口部を設ける。
【０００８】
つぎに樹脂基板２の上下両面の露出している電極の銅メッキ層の表面に、厚さ２から５μｍ程度のニッケルメッキ層を設ける。さらに、そのニッケルメッキ層の表面に、コバルト等の不純物を含み、ニッケルメッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフラッシュ金メッキ層を設ける。図示していないが、以上の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ層までの工程が、下地メッキ層を設ける下地メッキ工程である。
【０００９】
つぎに下地メッキ層の上に、ボンディングワイヤー８と導通性の優れた厚さ０．３μｍから０．７μｍ程度の金メッキ層を設ける。図示していないが、この工程が金メッキ層を形成する金メッキ工程である。これで配線基板１８が完成される。
【００１０】
つぎに図３９に記載するように配線基板１８の上面側の中心部分の上に、ダイボンド剤７を塗布し、その上に半導体チップ１をのせ、ダイボンド剤７が硬化するまで乾燥させることで半導体チップ１は配線基板１８上に固定され、半導体チップ１の電極と、配線基板１８上の接続電極３をボンディングワイヤ８で電気的に接続する。つぎに半導体チップ１とボンディングワイヤ８は、トランスファモールド９で封止する。
【００１１】
この時、半導体チップ１上には回路素子を保護するための樹脂膜１２を形成し、ワイヤーボンディングで接続する電極部分は樹脂膜１２を露光現像して開口させておく。
【００１２】
つぎに配線基板１８の下面側のパット電極４に、直径０．６ｍｍから０．８ｍｍのハンダボールを供給し、加熱炉を用いて加熱することによって、ハンダバンプ６が設けられる。これでＰＢＧＡが完成する。
【００１３】
図４０は従来例のＦＣＢＧＡを示す断面図である。図４０に記載するように、上面側に半導体チップ１をフリップチップ実装するための接続電極３を備え、下面側にハンダバンプ６を設けるためのパット電極４を備え、さらに、接続電極３とパット電極４を接続するためのスルーホール１４と、配線１５を保護するためのレジスト５とを備える配線基板１８と、半導体チップ１上の回路素子を保護するための樹脂膜１２と、半導体チップ１上に形成した突起電極１０と、接続電極３と突起電極１０とを接続するための導電接着剤またはハンダ等の接続材料１３と、半導体チップ１と配線基板１８との間に封止樹脂１１とを有し、配線基板１８のパット電極４上にハンダバンプ６を有する構造となっている。
【００１４】
つぎにＦＣＢＧＡの製造方法を説明する。図４１から図４４は、ＦＣＢＧＡの製造工程を示す断面図である。
【００１５】
図４１に記載するように、樹脂基板２は四角形で板厚が０．２mm程度のガラスエポキシ樹脂からなり、その上下両面に厚さ１８μｍ程度の銅箔１７が設けられている。その樹脂基板２には、複数のスルーホール１４を切削ドリル加工によって設ける。スルーホール１４の壁面を含む基板面を洗浄した後、樹脂基板２の全表面には、無電解銅メッキ層が設けられる。その銅メッキ層はスルーホール１４の内部にまで形成される。
【００１６】
つぎに樹脂基板２の上下両面に、感光性ドライフィルムを張り付け、露光現像してエッチングレジスト膜を形成させる。その後、エッチング液を樹脂基板２の上下両面に吹き付け、エッチングレジスト膜のない露出した銅を除去する。このエッチング後、残ったエッチングレジスト膜を除去する。この工程により図４２に記載するように、樹脂基板２の上面側には、半導体チップ１をフリップチップ実装するための接続電極３を、下面側にはハンダバンプを形成するためのパット電極４と、両面に配線１５が設けられる。なお、開口部に当たる接続電極３とパット電極４はスルーホール１４を介して接続される。
【００１７】
さらに図４３に記載するように樹脂基板２の両面にレジストをラミネートし、露光現像を行うことによりレジスト５を設け、接続電極３とパット電極４に当たる部分にはレジスト５の開口部を設ける。
【００１８】
つぎに樹脂基板２の上下両面の露出している電極の銅メッキ層の表面に、厚さ２から５μｍ程度のニッケルメッキ層を設ける。さらに、そのニッケルメッキ層の表面に、コバルト等の不純物を含み、ニッケルメッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフラッシュ金メッキ層を設ける。図示していないが、以上の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ層までの工程が下地メッキ層を設ける下地メッキ工程である。
【００１９】
つぎに下地メッキ層の上に、厚さ０．３μｍから０．７μｍ程度の金メッキ層を設ける。図示していないが、この工程が金メッキ層を形成する金メッキ工程である。これで配線基板１８が完成される。
【００２０】
つぎに図４４に記載するように、上記に記載した方法で形成した配線基板１８の上面側の接続電極３と、半導体チップ１上に形成した突起電極１０とをハンダまたは導電接着剤などの接続材料１３で接続する。その後、封止樹脂１１を半導体チップ１端部より流し込み熱硬化することで、半導体チップ１を保護する。
【００２１】
この時、半導体チップ１上には回路素子を保護するための樹脂膜１２を形成し、突起電極１０を形成する電極部分は樹脂膜１２を露光現像して開口させ、突起電極１０はハンダや銅や金などの金属をメッキ法やスタッドバンプ法などで形成しておく。
【００２２】
つぎに配線基板１８の下面側のパット電極４に、直径０．６ｍｍから０．８ｍｍのハンダボールを供給し、加熱炉を用いて加熱することによって、ハンダバンプ６が設けられる。これでＦＣＢＧＡが完成する。
【００２３】
【発明が解決しようとする課題】
前述した半導体装置には以下に記載するような問題点がある。一般にＰＢＧＡやＦＣＢＧＡは保管中に程度の差はあれ、配線基板１８、トランスファモールド９、封止樹脂１１より吸湿する。この状態でＰＢＧＡやＦＣＢＧＡをマザーボード基板に実装するために、加熱炉で加熱すると、吸湿した水分が気化膨張し、応力が発生する。この際、ＰＢＧＡでは最も強度が弱い、配線基板１８の中心部分上のレジスト５とダイボンド剤７との界面で剥離が生じ、ＦＣＢＧＡでは半導体チップ１上の回路素子を保護するための樹脂膜１２および配線基板１８上の配線１５を保護するためのレジスト５と封止樹脂１１との界面での剥離が発生する。さらには膨れが発生し、これは一般に、パッケージのポップコーン現象と呼ばれている。
【００２４】
ポップコーン現象により、隣りあうハンダバンプ６が接触し、電気的に短絡が発生したり、半導体チップ１が動き、ボンディングワイヤ８の切れが発生するなど半導体装置の信頼性を損なう。
【００２５】
配線基板１８において、半導体チップ１下のサーマルビアホール１６は、半導体チップ１の動作時の発熱をハンダバンプ６より通過させて、ＰＢＧＡの外側に放散するために設けてある。
【００２６】
しかしサーマルビアホール１６はＰＢＧＡが吸湿の際、水分の流入経路となっている。サーマルビアホール１６の下面側は、レジスト５で覆われているが、吸湿水分はレジスト５を浸透し、空洞のサーマルビアホール１６を通って、半導体チップ１を固定しているダイボンド剤７の下面近傍に溜まる。このためサーマルビアホール１６の数が多いほど、ＰＢＧＡに吸湿水分が溜まる量が多くなり、ポップコーン現象の発生する傾向が大きくなる。
【００２７】
これまではポップコーン現象を防ぐために、サーマルビアホール１６の数を減らしていた。しかしながらサーマルビアホール１６を減らすことは、半導体チップ１の放熱効果を低下させることになる。
【００２８】
本発明の目的は、上記課題を解決して、半導体チップの熱放散性を下げることなく、ＰＢＧＡおよびＦＣＢＧＡが吸湿した状態で加熱しても、ＰＢＧＡでは半導体チップが中心部分とダイボンド剤との界面で剥離することがなく、ＦＣＢＧＡでは封止樹脂と半導体チップ上の樹脂膜との界面あるいは封止樹脂と配線基板上のレジストとの界面で剥離することがなく、さらにポップコーン現象が発生しない、信頼性の高い半導体装置の製造方法を提供することにある。
【００３２】
【課題を解決するための手段】
上記の目的を達成するために、本発明の半導体装置の製造方法は、下記（１）または（２）の特徴を備える。
【００３３】
（１）上下面に銅箔貼りした樹脂基板に半導体チップの放熱用貫通穴であるサーマルビアホールと前記樹脂基板の上下面を接続するためのスルーホールを形成する穴あけ加工工程と、前記樹脂基板の全表面と前記穴あけ加工工程で設けられた穴の中に銅メッキ層を設ける銅メッキ工程と、前記樹脂基板の上面側には前記半導体チップの電極とボンディングワイヤで接続される接続電極を、下面側にはハンダバンプを形成するためのパッド電極を形成するパターン化工程と、前記樹脂基板上にレジストを配置し、前記接続電極およびパッド電極の位置にレジストの開口部を形成するレジスト形成工程と、パターン化した前記銅メッキ層上に金メッキのための下地メッキを行う下地メッキ工程と、該下地メッキ層上に金メッキ層を形成する金メッキ工程と、前記半導体チップ上に回路素子を保護する樹脂膜を配置しその電極部分を開口する樹脂膜形成工程と、前記配線基板の中心部分に半導体チップをダイボンド剤で固定するダイボンド工程と、固定された前記半導体チップの前記電極と前記配線基板の前記接続電極を前記ボンディングワイヤで接続するワイヤボンド工程と、配線基板上に固定された前記半導体チップと前記ボンディングワイヤを樹脂で封止するトランスファモールド工程と、前記パッド電極上にハンダボールを供給し、加熱炉で加熱することにより前記ハンダバンプが形成されるバンプ工程とを有する半導体装置の製造方法において、
前記レジスト形成工程と前記樹脂膜形成工程とのいずれか一方または双方の工程は、前記レジストまたは前記樹脂膜の前記開口部を露光現像によって形成する際に、前記開口部以外の表面に、露光現像により開口できる最小の開口径よりも小さい開口径で露光現像することによって凹凸をも形成する工程であること。
【００３４】
（２）上下面に銅箔貼りした樹脂基板に上下面を接続するためのスルーホールを形成する穴あけ加工工程と、前記樹脂基板の全表面と前記穴あけ加工工程で設けられた穴の中に銅メッキ層を設ける銅メッキ工程と、前記樹脂基板の上面側には前記半導体チップ上に形成した突起電極と接続するための接続電極を、下面側にはハンダバンプを形成するためのパッド電極を形成するパターン化工程と、前記樹脂基板上にレジストを配置し、前記接続電極および前記パッド電極の位置にレジストの開口部分を形成するレジスト形成工程と、パターン化した前記銅メッキ層上に金メッキのための下地メッキを行う下地メッキ工程と、該下地メッキ層上に金メッキ層を形成する金メッキ工程と、前記半導体チップ上の電極部分を開口しかつそれ以外の部分には回路素子を保護するための樹脂膜を形成する樹脂膜形成工程と、前記配線基板の前記接続電極と前記半導体チップ上に形成した前記突起電極とを導電接着剤またはハンダなどで固定するボンディング工程と、前記半導体チップと前記配線基板との間に封止樹脂を流し込み、加熱炉で加熱硬化させる封止工程と、前記パッド電極上にハンダボールを供給し、加熱炉で加熱することにより前記ハンダバンプが形成されるバンプ工程とを有する半導体装置の製造方法において、
前記レジスト形成工程と前記樹脂膜形成工程とのいずれか一方または双方の工程は、前記レジストまたは前記樹脂膜の前記開口部を露光現像によって形成する際に、前記開口部以外の表面に、露光現像により開口できる最小の開口径よりも小さい開口径で露光現像することによって凹凸をも形成する工程であること。
【００４２】
［作用］
本発明では、樹脂基板上に形成した配線を保護するためのレジストおよび半導体チップ上の回路素子を保護するための樹脂膜を露光現像により開口できる最小の開口径よりも小さい開口径で露光現像することで表面に凹凸を形成している。
【００４３】
そのためＰＢＧＡにおいては半導体チップを固定させるためのダイボンド剤との接着面積が増加するので接着力が向上し、半導体チップを固定するためのダイボンド剤と樹脂基板上に形成した配線を保護するためのレジストとの界面から進入する水分の経路が長くなるため、従来発生していた半導体チップを固定するためのダイボンド剤の剥離やポップコーン現象などの不良を防ぐことができる。
【００４４】
また、ＦＣＢＧＡにおいても半導体チップと配線基板との間に流し込む封止樹脂と、半導体チップ上の回路素子を保護するための樹脂膜および配線基板上の配線を保護するためのレジストとの接着面積が増加するので接着力が向上し、封止樹脂と半導体チップ上の回路素子を保護するための樹脂膜および配線基板上の配線を保護するためのレジストとの界面から進入する水分の経路が長くなるため、従来発生していた封止樹脂の剥離や、ポップコーン現象などの不良を防ぐことができる。
【００４５】
【発明の実施の形態】
以下、図面を用いて、本発明の実施の形態を実施例により、本発明の半導体装置およびその製造方法について説明する。
【００４６】
【実施例】
（実施例１）
図１は本発明の第一の実施例のＰＢＧＡを示す断面図である。図１に記載するように、上面側に半導体チップ１とワイヤボンディングするための接続電極３を備え、下面側にハンダバンプ６を設けるためのパット電極４を備え、さらに、樹脂基板２の中心部分の配線１５とパット電極４を接続して半導体チップ１の発熱を放散させるためのサーマルビアホール１６と、接続電極３とパット電極４を接続するためのスルーホール１４と、配線１５を保護するための表面に凹凸のあるレジスト５とを備える配線基板１８と、配線基板１８の中心部分上にダイボンド剤７で固定される半導体チップ１と、半導体チップ１上の回路素子を保護するための樹脂膜１２と、半導体チップ１の電極と配線基板１８の接続電極３を接続するためのボンディングワイヤ８と、半導体チップ１とボンディングワイヤ８を封止するためのトランスファモールド９と、配線基板１８のパット電極４上にハンダバンプ６とを有する構造となっている。
【００４７】
つぎに第一の実施例における半導体装置の製造方法を説明する。図２から図５は、第一の実施例の半導体装置の製造工程を示す断面図である。
【００４８】
図２に記載するように、樹脂基板２は四角形で板厚が０．２mm程度のガラスエポキシ樹脂からなり、その上下両面に厚さ１８μｍ程度の銅箔１７が設けられている。その樹脂基板２には、複数のスルーホール１４と半導体チップ１との放熱のためのサーマルビアホール１６を切削ドリル加工によって設ける。スルーホール１４とサーマルビアホール１６の壁面を含む基板面を洗浄した後、樹脂基板２の全表面には、無電解銅メッキ層が設けられる。その銅メッキ層はスルーホール１４とサーマルビアホール１６の内部にまで形成される。
【００４９】
つぎに樹脂基板２の上下両面に、感光性ドライフィルムを張り付け、露光現像してエッチングレジスト膜を形成させる。その後、エッチング液を樹脂基板２の上下両面に吹き付け、エッチングレジスト膜のない露出した銅を除去する。このエッチング後、残ったエッチングレジスト膜を除去する。この工程により図３に記載するように、樹脂基板２の上面側には、ワイヤーボンディング用の接続電極３と、下面側にはハンダバンプ６を形成するためのパット電極４と両面に配線１５が設けられる。なお樹脂基板２の中心部分の配線１５とパット電極４は、サーマルビアホール１４を介して、また、レジストの開口部に当たる接続電極３とパット電極４はスルーホール１４を介して接続される。
【００５０】
さらに樹脂基板２の両面にレジストをラミネートし、露光現像を行うことによりレジスト５を設け、接続電極３とパット電極４に当たる部分にはレジスト５の開口部を設ける。
【００５１】
この時、樹脂基板２の上面側の接続電極３以外の場所にレジスト５の露光現像により開口できる最小の開口径よりも小さい開口径で露光現像を行うことで、露光現像により開口できる最小の開口径よりも小さい開口径での部分は完全に開口せず、図４に記載するようにレジスト表面に凹凸を形成することができる。
【００５２】
つぎに樹脂基板２の上下両面の露出している電極の銅メッキ層の表面に、厚さ２から５μｍ程度のニッケルメッキ層を設ける。さらに、そのニッケルメッキ層の表面に、コバルト等の不純物を含み、ニッケルメッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフラッシュ金メッキ層を設ける。図示していないが、以上の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ層までの工程が下地メッキ層を設ける下地メッキ工程である。
【００５３】
つぎに下地メッキ層の上に、ボンディングワイヤーと導通性の優れた厚さ０．３μｍから０．７μｍ程度の金メッキ層を設ける。図示していないが、この工程が金メッキ層を形成する金メッキ工程である。これで配線基板１８が完成される。
【００５４】
つぎに図５に記載するように、上記に記載した方法で形成した配線基板１８上面側の中心部分の上に、ダイボンド剤７を塗布し、その上に半導体チップ１をのせ、ダイボンド剤７が硬化するまで乾燥させ、半導体チップ１を配線基板１８上に固定し、半導体チップ１の電極と、配線基板１８上の接続電極３をボンディングワイヤ８で電気的に接続する。その後、半導体チップ１とボンディングワイヤ８は、トランスファモールド９で封止する。
【００５５】
このとき実装する半導体チップ１は図５に記載するように回路素子を保護するための樹脂膜１２が形成してあり、ワイヤボンディングで接続する端子部分の樹脂膜１２を露光現像により開口させている。
【００５６】
つぎに配線基板１８の下面側のパット電極４に、直径０．６ｍｍから０．８ｍｍのハンダボールを供給し、加熱炉を用いて加熱することによって、ハンダバンプ６を設ける。これで本発明の半導体装置が完成する。
【００５７】
（実施例２）
図６は本発明の第二の実施例のＰＢＧＡを示す断面図である。図６に記載するように、上面側に半導体チップ１とワイヤボンディングするための接続電極３を備え、下面側にハンダバンプ６を設けるためのパット電極４を備え、さらに、樹脂基板２の中心部分の配線１５とパット電極４を接続して半導体チップ１の発熱を放散させるためのサーマルビアホール１６と、接続電極３とパット電極４を接続するためのスルーホール１４と、配線１５を保護するためのレジスト５とを備える配線基板１８と、配線基板１８の中心部分上にダイボンド剤７で固定される半導体チップ１と、半導体チップ１上の回路素子を保護するための表面に凹凸のある樹脂膜１２と、半導体チップ１の電極と配線基板１８の接続電極３を接続するためのボンディングワイヤ８と、半導体チップ１とボンディングワイヤ８を封止するためのトランスファモールド９と、配線基板１８のパット電極４上にハンダバンプ６とを有する構造となっている。
【００５８】
つぎに第二の実施例における半導体装置の製造方法を説明する。図７から図１０は、第二の実施例の半導体装置の製造工程を示す断面図である。
【００５９】
図７に記載するように、樹脂基板２は四角形で板厚が０．２mm程度のガラスエポキシ樹脂からなり、その上下両面に厚さ１８μｍ程度の銅箔１７が設けられている。その樹脂基板２には、複数のスルーホール１４と半導体チップ１との放熱のためのサーマルビアホール１６を切削ドリル加工によって設ける。スルーホール１４とサーマルビアホール１６の壁面を含む基板面を洗浄した後、樹脂基板２の全表面には、無電解銅メッキ層が設けられる。その銅メッキ層はスルーホール１４とサーマルビアホール１６の内部にまで形成される。
【００６０】
つぎに樹脂基板２の上下両面に、感光性ドライフィルムを張り付け、露光現像してエッチングレジスト膜を形成させる。その後、エッチング液を樹脂基板２の上下両面に吹き付け、エッチングレジスト膜のない露出した銅を除去する。このエッチング後、残ったエッチングレジスト膜を除去する。この工程により図８に記載するように、樹脂基板２の上面側には、ワイヤーボンディング用の接続電極３と、下面側にはハンダバンプ６を形成するためのパット電極４と両面に配線１５が設けられる。なお樹脂基板２の中心部分の配線１５とパット電極４は、サーマルビアホール１４を介して、また、レジストの開口部に当たる接続電極３とパット電極４はスルーホール１４を介して接続される。
【００６１】
さらに図９に記載するように、樹脂基板２の両面にレジストをラミネートし、露光現像を行うことによりレジスト５を設け、接続電極３とパット電極４に当たる部分にはレジスト５の開口部を設ける。
【００６２】
つぎに樹脂基板２の上下両面の露出している電極の銅メッキ層の表面に、厚さ２から５μｍ程度のニッケルメッキ層を設ける。さらに、そのニッケルメッキ層の表面に、コバルト等の不純物を含み、ニッケルメッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフラッシュ金メッキ層を設ける。図示していないが、以上の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ層までの工程が下地メッキ層を設ける下地メッキ工程である。
【００６３】
つぎに下地メッキ層の上に、ボンディングワイヤーと導通性の優れた厚さ０．３μｍから０．７μｍ程度の金メッキ層を設ける。図示していないが、この工程が金メッキ層を形成する金メッキ工程である。これで配線基板１８が完成される。
【００６４】
つぎに図１０に記載するように、上記に記載した方法で形成した配線基板１８上面側の中心部分の上に、ダイボンド剤７を塗布し、その上に半導体チップ１をのせ、ダイボンド剤７が硬化するまで乾燥させ、半導体チップ１を配線基板１８上に固定し、半導体チップ１の電極と、配線基板１８上の接続電極３をボンディングワイヤ８で電気的に接続する。その後、半導体チップ１とボンディングワイヤ８は、トランスファモールド９で封止する。
【００６５】
このとき実装する半導体チップ１は図１０に記載するように回路素子を保護するための樹脂膜１２が形成してあり、ワイヤボンディングで接続する端子部分の樹脂膜１２を露光現像により開口させる際、露光現像により開口できる最小の開口径よりも小さい開口径で突起電極１０を形成する端子以外の部分も露光現像することで半導体チップ１の回路素子を保護している樹脂膜１２に凹凸を形成している。
【００６６】
つぎに配線基板１８の下面側のパット電極４に、直径０．６ｍｍから０．８ｍｍのハンダボールを供給し、加熱炉を用いて加熱することによって、ハンダバンプ６を設ける。これで本発明の半導体装置が完成する。
【００６７】
（実施例３）
図１１は本発明の第三の実施例のＰＢＧＡを示す断面図である。図１１に記載するように、上面側に半導体チップ１とワイヤボンディングするための接続電極３を備え、下面側にハンダバンプ６を設けるためのパット電極４を備え、さらに、樹脂基板２の中心部分の配線１５とパット電極４を接続して半導体チップ１の発熱を放散させるためのサーマルビアホール１６と、接続電極３とパット電極４を接続するためのスルーホール１４と、配線１５を保護するための表面に凹凸のあるレジスト５とを備える配線基板１８と、配線基板１８の中心部分上にダイボンド剤７で固定される半導体チップ１と、半導体チップ１上の回路素子を保護するための表面に凹凸のある樹脂膜１２と、半導体チップ１の電極と配線基板１８の接続電極３を接続するためのボンディングワイヤ８と、半導体チップ１とボンディングワイヤ８を封止するためのトランスファモールド９と、配線基板１８のパット電極４上にハンダバンプ６とを有する構造となっている。
【００６８】
つぎに第三の実施例における半導体装置の製造方法を説明する。図１２から図１５は、第三の実施例の半導体装置の製造工程を示す断面図である。
【００６９】
図１２に記載するように、樹脂基板２は四角形で板厚が０．２mm程度のガラスエポキシ樹脂からなり、その上下両面に厚さ１８μｍ程度の銅箔１７が設けられている。その樹脂基板２には、複数のスルーホール１４と半導体チップ１との放熱のためのサーマルビアホール１６を切削ドリル加工によって設ける。スルーホール１４とサーマルビアホール１６の壁面を含む基板面を洗浄した後、樹脂基板２の全表面には、無電解銅メッキ層が設けられる。その銅メッキ層はスルーホール１４とサーマルビアホール１６の内部にまで形成される。
【００７０】
つぎに樹脂基板２の上下両面に、感光性ドライフィルムを張り付け、露光現像してエッチングレジスト膜を形成させる。その後、エッチング液を樹脂基板２の上下両面に吹き付け、エッチングレジスト膜のない露出した銅を除去する。このエッチング後、残ったエッチングレジスト膜を除去する。この工程により図１３に記載するように、樹脂基板２の上面側には、ワイヤーボンディング用の接続電極３と、下面側にはハンダバンプ６を形成するためのパット電極４と両面に配線１５が設けられる。なお樹脂基板２の中心部分の配線１５とパット電極４は、サーマルビアホール１４を介して、また、レジストの開口部に当たる接続電極３とパット電極４はスルーホール１４を介して接続される。
【００７１】
さらに樹脂基板２の両面にレジストをラミネートし、露光現像を行うことによりレジスト５を設け、接続電極３とパット電極４に当たる部分にはレジスト５の開口部を設ける。
【００７２】
この時、樹脂基板２の上面側の接続電極３以外の場所にレジスト５の露光現像により開口できる最小の開口径よりも小さい開口径で露光現像を行うことで、露光現像により開口できる最小の開口径よりも小さい開口径での部分は完全に開口せず、図１４に記載するようにレジスト表面に凹凸を形成することができる。
【００７３】
つぎに樹脂基板２の上下両面の露出している電極の銅メッキ層の表面に、厚さ２から５μｍ程度のニッケルメッキ層を設ける。さらに、そのニッケルメッキ層の表面に、コバルト等の不純物を含み、ニッケルメッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフラッシュ金メッキ層を設ける。図示していないが、以上の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ層までの工程が下地メッキ層を設ける下地メッキ工程である。
【００７４】
つぎに下地メッキ層の上に、ボンディングワイヤーと導通性の優れた厚さ０．３μｍから０．７μｍ程度の金メッキ層を設ける。図示していないが、この工程が金メッキ層を形成する金メッキ工程である。これで配線基板１８が完成される。
【００７５】
つぎに図１５に記載するように、上記に記載した方法で形成した配線基板１８上面側の中心部分の上に、ダイボンド剤７を塗布し、その上に半導体チップ１をのせ、ダイボンド剤７が硬化するまで乾燥させ、半導体チップ１を配線基板１８上に固定し、半導体チップ１の電極と、配線基板１８上の接続電極３をボンディングワイヤ８で電気的に接続する。その後、半導体チップ１とボンディングワイヤ８は、トランスファモールド９で封止する。
【００７６】
このとき実装する半導体チップ１は図１５に記載するように回路素子を保護するための樹脂膜１２が形成してあり、ワイヤボンディングで接続する端子部分の樹脂膜１２を露光現像により開口させる際、露光現像により開口できる最小の開口径よりも小さい開口径で突起電極１０を形成する端子以外の部分も露光現像することで半導体チップ１の回路素子を保護している樹脂膜１２に凹凸を形成している。
【００７７】
つぎに配線基板１８の下面側のパット電極４に、直径０．６ｍｍから０．８ｍｍのハンダボールを供給し、加熱炉を用いて加熱することによって、ハンダバンプ６を設ける。これで本発明の半導体装置が完成する。
【００７８】
（実施例４）
図１６は本発明の第四の実施例のＦＣＢＧＡを示す断面図である。図１６に記載するように、上面側に半導体チップ１をフリップチップ実装するための接続電極３を備え、下面側にハンダバンプ６を設けるためのパット電極４を備え、さらに、接続電極３とパット電極４を接続するためのスルーホール１４と、配線１５を保護するための表面に凹凸のあるレジスト５とを備える配線基板１８と、半導体チップ１上の回路素子を保護するための樹脂膜１２と、半導体チップ１上に形成した突起電極１０と、接続電極１３と突起電極１０を接続するための導電接着剤またはハンダ等の接続材料１３と、半導体チップ１と配線基板１８の間に封止樹脂１１とを有し、配線基板１８のパット電極４上にハンダバンプ６を有する構造となっている。
【００７９】
つぎに第四の実施例における半導体装置の製造方法を説明する。図１７から図２０は、第四の実施例における半導体装置の製造工程を示す断面図である。
【００８０】
図１７に記載するように、樹脂基板２は四角形で板厚が０．２mm程度のガラスエポキシ樹脂からなり、その上下両面に厚さ１８μｍ程度の銅箔１７が設けられている。その樹脂基板２には、複数のスルーホール１４を切削ドリル加工によって設ける。スルーホール１４の壁面を含む基板面を洗浄した後、樹脂基板２の全表面には、無電解銅メッキ層が設けられる。その銅メッキ層はスルーホール１４の内部にまで形成される。
【００８１】
つぎに樹脂基板２の上下両面に、感光性ドライフィルムを張り付け、露光現像してエッチングレジスト膜を形成させる。その後、エッチング液を樹脂基板２の上下両面に吹き付け、エッチングレジスト膜のない露出した銅を除去する。このエッチング後、残ったエッチングレジスト膜を除去する。この工程により図１８に記載するように、樹脂基板２の上面側には、半導体チップ１をフリップチップ実装するための接続電極３と、下面側にはハンダバンプ６を形成するためのパット電極４と、両面に配線１５が設けられる。なお、レジストの開口部に当たる接続電極３とパット電極４はスルーホール１４を介して接続される。
【００８２】
さらに樹脂基板２の両面にレジストをラミネートし、露光現像を行うことによりレジストを設け、接続電極３とパット電極４に当たる部分にはレジスト５の開口部を設ける。
【００８３】
この時、樹脂基板２の上面側の接続電極３以外の場所にレジスト５を露光現像により開口できる最小の開口径よりも小さい開口径で露光現像を行うことで、露光現像により開口できる最小の開口径よりも小さい開口径での部分は完全に開口せず、図１９に記載するようにレジスト５表面に凹凸を形成することができる。
【００８４】
つぎに樹脂基板２の上下両面の露出している電極の銅メッキ層の表面に、厚さ２から５μｍ程度のニッケルメッキ層を設ける。さらに、そのニッケルメッキ層の表面に、コバルト等の不純物を含み、ニッケルメッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフラッシュ金メッキ層を設ける。図示していないが、以上の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ層までの工程が下地メッキ層を設ける下地メッキ工程である。
【００８５】
つぎに下地メッキ層の上に、厚さ０．３μｍから０．７μｍ程度の金メッキ層を設ける。図示していないが、この工程が金メッキ層を形成する金メッキ工程である。これで配線基板１８が完成される。
【００８６】
つぎに図２０に記載するように、上記に記載した方法で形成した配線基板１８の上面側の接続電極３と、半導体チップ１上に形成した突起電極１０とをハンダまたは導電接着剤などの接続材料１３でフリップチップ実装を行う。その後、封止樹脂１１を半導体チップ１端部より流し込み熱硬化することで、半導体チップ１を保護する。
【００８７】
フリップチップ実装する半導体チップ１は回路素子を保護するための樹脂膜１２を形成し、突起電極１０を形成する電極部分は露光現像により開口させ、突起電極１０はハンダや銅や金などの金属をメッキ法やスタッドバンプ法などで形成しておく。
【００８８】
つぎに配線基板１８の下面側のパット電極４に、直径０．６ｍｍから０．８ｍｍのハンダボールを供給し、加熱炉を用いて加熱することによって、ハンダバンプ６が設けられる。これで本発明の半導体装置が完成する。
【００８９】
（実施例５）
図２１は本発明の第五の実施例のＦＣＢＧＡを示す断面図である。図２１に記載するように、上面側に半導体チップ１をフリップチップ実装するための接続電極３を備え、下面側にハンダバンプ６を設けるためのパット電極４を備え、さらに、接続電極３とパット電極４を接続するためのスルーホール１４と、配線１５を保護するためのレジスト５とを備える配線基板１８と、半導体チップ１上の回路素子を保護するための表面に凹凸のある樹脂膜１２と、半導体チップ１上に形成した突起電極１０と、接続電極３と突起電極１０を接続するための導電接着剤またはハンダ等の接続材料１３と、半導体チップ１と配線基板１８の間に封止樹脂１１とを有し、配線基板１８のパット電極４上にハンダバンプ６を有する構造となっている。
【００９０】
つぎに第五の実施例における半導体装置の製造方法を説明する。図２２から図２７は、第五の実施例における半導体装置の製造工程を示す断面図である。
【００９１】
図２２に記載するように、樹脂基板２は四角形で板厚が０．２mm程度のガラスエポキシ樹脂からなり、その上下両面に厚さ１８μｍ程度の銅箔１７が設けられている。その樹脂基板２には、複数のスルーホール１４を切削ドリル加工によって設ける。スルーホール１４の壁面を含む基板面を洗浄した後、樹脂基板２の全表面には、無電解銅メッキ層が設けられる。その銅メッキ層はスルーホール１４の内部にまで形成される。
【００９２】
つぎに樹脂基板２の上下両面に、感光性ドライフィルムを張り付け、露光現像してエッチングレジスト膜を形成させる。その後、エッチング液を樹脂基板２の上下両面に吹き付け、エッチングレジスト膜のない露出した銅を除去する。このエッチング後、残ったエッチングレジスト膜を除去する。この工程により図２３に記載するように、樹脂基板２の上面側には、半導体チップ１をフリップチップ実装するための接続電極３と、下面側にはハンダバンプ６を形成するためのパット電極４と、両面に配線１５が設けられる。なお、レジストの開口部に当たる接続電極３とパット電極４はスルーホール１４を介して接続される。
【００９３】
さらに図２４に記載するように樹脂基板２の両面にレジスト５をラミネートし、露光現像を行うことによりレジスト５を設け、接続電極３とパット電極４に当たる部分にはレジスト５の開口部を設ける。
【００９４】
つぎに樹脂基板２の上下両面の露出している電極の銅メッキ層の表面に、厚さ２から５μｍ程度のニッケルメッキ層を設ける。さらに、そのニッケルメッキ層の表面に、コバルト等の不純物を含み、ニッケルメッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフラッシュ金メッキ層を設ける。以上の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ層までの工程が下地メッキ層を設ける下地メッキ工程である。
【００９５】
つぎに下地メッキ層の上に、厚さ０．３μｍから０．７μｍ程度の金メッキ層を設ける。この工程が金メッキ層を形成する金メッキ工程である。これで配線基板１８が完成される。
【００９６】
つぎに図２７に記載するように、上記に記載した方法で形成した配線基板１８の上面側の接続電極３と、半導体チップ１上に形成した突起電極１０とをハンダまたは導電接着剤などの接続材料１３でフリップチップ実装を行う。その後、封止樹脂１１を半導体チップ１端部より流し込み熱硬化することで、半導体チップ１を保護する。
【００９７】
フリップチップ実装する半導体チップ１は図２５に記載するように回路素子を保護するための樹脂膜１２が形成してあり、突起電極１０を形成する端子部分の樹脂膜１２を露光現像により開口させる際、露光現像により開口できる最小の開口径よりも小さい開口径で突起電極１０を形成する端子以外の部分も露光現像することで半導体チップ１の回路素子を保護している樹脂膜１２に凹凸を形成している。
【００９８】
その後、図２６に記載するように半導体チップ１上に形成する突起電極１０はハンダや銅や金などの金属をメッキ法やスタッドバンプ法などで形成しておく。
【００９９】
つぎに配線基板１８の下面側のパット電極４に、直径０．６ｍｍから０．８ｍｍのハンダボールを供給し、加熱炉を用いて加熱することによって、ハンダバンプ６が設けられる。これで本発明の半導体装置が完成する。
【０１００】
（実施例６）
図２８は本発明の第六の実施例のＦＣＢＧＡを示す断面図である。図２８に記載するように、上面側に半導体チップ１をフリップチップ実装するための接続電極３を備え、下面側にハンダバンプ６を設けるためのパット電極４を備え、さらに、接続電極３とパット電極４を接続するためのスルーホール１４と、配線１５を保護するための表面に凹凸のあるレジスト５とを備える配線基板１８と、配線基板１８上に形成した接続電極３と、半導体チップ１上の回路素子を保護するための表面に凹凸のある樹脂膜１２と、半導体チップ１上に形成した突起電極１０と、接続電極３と突起電極１０を接続するための導電接着剤またはハンダ等の接続材料１３と、半導体チップ１と配線基板１８の間に封止樹脂１１とを有し、配線基板１８のパット電極４上にハンダバンプ６を有する構造となっている。
【０１０１】
つぎに第六の実施例における半導体装置の製造方法を説明する。図２９から図３４は、第六の実施例における半導体装置の製造工程を示す断面図である。
【０１０２】
図２９に記載するように、樹脂基板２は四角形で板厚が０．２mm程度のガラスエポキシ樹脂からなり、その上下両面に厚さ１８μｍ程度の銅箔１７が設けられている。その樹脂基板２には、複数のスルーホール１４を切削ドリル加工によって設ける。スルーホール１４の壁面を含む基板面を洗浄した後、樹脂基板２の全表面には、無電解銅メッキ層が設けられる。その銅メッキ層はスルーホール１４の内部にまで形成される。
【０１０３】
つぎに樹脂基板２の上下両面に、感光性ドライフィルムを張り付け、露光現像してエッチングレジスト膜を形成させる。その後エッチング液を樹脂基板２の上下両面に吹き付け、エッチングレジスト膜のない露出した銅を除去する。このエッチング後、残ったエッチングレジスト膜を除去する。この工程により図３０に記載するように、樹脂基板２の上面側には、半導体チップ１をフリップチップ実装するための接続電極３と、下面側にはハンダバンプ６を形成するためのパット電極４と、両面に配線１５が設けられる。なお、レジストの開口部に当たる接続電極３とパット電極４はスルーホール１４を介して接続される。
【０１０４】
さらに樹脂基板２の両面にレジスト５をラミネートし、露光現像を行うことによりレジスト５を設け、接続電極３とパット電極４に当たる部分にはレジスト５の開口部を設ける。
【０１０５】
この時、樹脂基板２の上面側の接続電極３以外の場所にレジスト５の露光現像により開口できる最小の開口径よりも小さい開口径で露光現像を行うことで、露光現像により開口できる最小の開口径よりも小さい開口径での部分は完全に開口せず、図３１に記載するようにレジスト５表面に凹凸を形成することができる。
【０１０６】
つぎに樹脂基板２の上下両面の露出している銅メッキ層の表面に、厚さ２から５μｍ程度のニッケルメッキ層を設ける。さらに、そのニッケルメッキ層の表面に、コバルト等の不純物を含み、ニッケルメッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフラッシュ金メッキ層を設ける。以上の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ層までの工程が下地メッキ層を設ける下地メッキ工程である。
【０１０７】
つぎに下地メッキ層の上に、厚さ０．３μｍから０．７μｍ程度の金メッキ層を設ける。この工程が金メッキ層を形成する金メッキ工程である。これで配線基板１８が完成される。
【０１０８】
つぎに図３４に記載するように、上記に記載した方法で形成した配線基板１８の上面側の接続電極３と、半導体チップ１上に形成した突起電極１０とをハンダまたは導電接着剤などの接続材料１３でフリップチップ実装を行う。その後、封止樹脂１１を半導体チップ１端部より流し込み熱硬化することで、半導体チップ１を保護する。
【０１０９】
図３２に記載しているようにフリップチップ実装する半導体チップ１は回路素子を保護するための樹脂膜１２が形成してあり、突起電極１０を形成する端子部分の樹脂膜を露光現像により開口させる際、露光現像により開口できる最小の開口径よりも小さい開口径で突起電極１０を形成する端子以外の部分も露光現像することで半導体チップ１の回路素子を保護している樹脂膜１２に凹凸を形成している。
【０１１０】
この時、半導体チップ１上に形成する突起電極１０は、図３３に記載しているようにハンダや銅や金などの金属をメッキ法やスタッドバンプ法などで形成しておく。
【０１１１】
つぎに配線基板１８の下面側のパット電極４に、直径０．６ｍｍから０．８ｍｍのハンダボールを供給し、加熱炉を用いて加熱することによって、ハンダバンプ６が設けられる。これで本発明の半導体装置が完成する。
【０１１２】
【発明の効果】
以上の説明で明らかなように、本発明における半導体装置および製造方法では、配線基板上に形成した配線を保護するためのレジストまたは半導体チップ上の回路素子を保護するための樹脂膜を露光現像により開口できる最小の開口径よりも小さい開口径で露光現像することで表面に凹凸を形成している。
【０１１３】
そのためＰＢＧＡにおいては半導体チップを固定させるためのダイボンド剤との接着面積が増加するので接着力が向上し、半導体チップを固定するためのダイボンド剤と配線基板上に形成した配線を保護するためのレジストとの界面から進入する水分の経路が長くなるため、従来発生していたトランスファモールドまたは半導体チップを固定するためのダイボンド剤の剥離やポップコーン現象などの不良を防ぐことができる。
【０１１４】
また、ＦＣＢＧＡにおいても半導体チップと配線基板との間に流し込む封止樹脂と、半導体チップ上の回路素子を保護するための樹脂膜および配線基板上の配線を保護するためのレジストとの接着面積が増加するので接着力が向上し、封止樹脂と半導体チップ上の回路素子を保護するための樹脂膜および配線基板上の配線を保護するためのレジストとの界面から進入する水分の経路が長くなるため、従来発生していた封止樹脂の剥離や、ポップコーン現象などの不良を防ぐことができる。
【０１１５】
すなわち、従来のＰＢＧＡやＦＣＢＧＡの製造工程を変更することなく、従来発生していた水分の進入による半導体チップを固定しているダイボンド剤または半導体チップを保護している封止樹脂の剥離やポップコーン現象などの不良を防ぐことができ、信頼性の高い半導体パッケージが得られる。
【図面の簡単な説明】
【図１】本発明の第一の実施例における半導体装置を示す断面図である。
【図２】本発明の第一の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図３】本発明の第一の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図４】本発明の第一の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図５】本発明の第一の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図６】本発明の第二の実施例における半導体装置を示す断面図である。
【図７】本発明の第二の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図８】本発明の第二の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図９】本発明の第二の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図１０】本発明の第二の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図１１】本発明の第三の実施例における半導体装置を示す断面図である。
【図１２】本発明の第三の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図１３】本発明の第三の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図１４】本発明の第三の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図１５】本発明の第三の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図１６】本発明の第四の実施例における半導体装置を示す断面図である。
【図１７】本発明の第四の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図１８】本発明の第四の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図１９】本発明の第四の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図２０】本発明の第四の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図２１】本発明の第五の実施例における半導体装置を示す断面図である。
【図２２】本発明の第五の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図２３】本発明の第五の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図２４】本発明の第五の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図２５】本発明の第五の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図２６】本発明の第五の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図２７】本発明の第五の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図２８】本発明の第六の実施例における半導体装置を示す断面図である。
【図２９】本発明の第六の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図３０】本発明の第六の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図３１】本発明の第六の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図３２】本発明の第六の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図３３】本発明の第六の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図３４】本発明の第六の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図３５】従来例の半導体装置を示す断面図である。
【図３６】従来例の半導体装置を形成するための製造方法を示す断面図である。
【図３７】従来例の半導体装置を形成するための製造方法を示す断面図である。
【図３８】従来例の半導体装置を形成するための製造方法を示す断面図である。
【図３９】従来例の半導体装置を形成するための製造方法を示す断面図である。
【図４０】従来例の半導体装置を示す断面図である。
【図４１】従来例の半導体装置を形成するための製造方法を示す断面図である。
【図４２】従来例の半導体装置を形成するための製造方法を示す断面図である。
【図４３】従来例の半導体装置を形成するための製造方法を示す断面図である。
【図４４】従来例の半導体装置を形成するための製造方法を示す断面図である。
【符号の説明】
１ 半導体チップ
２ 樹脂基板
３ 接続電極
４ パット電極
５ レジスト
６ ハンダバンプ
７ ダイボンド剤
８ ボンディングワイヤ
９ トランスファモールド
１０ 突起電極
１１ 封止樹脂
１２ 樹脂膜
１３ 接続材料
１４ スルーホール
１５ 配線
１６ サーマルビアホール
１７ 銅箔
１８ 配線基板
【発明の属する技術分野】
本発明は配線基板に半導体チップを実装し、その半導体チップを樹脂封止してなるハンダバンプ付き半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子回路の高機能化にともなって、多数の電極端子を有する半導体装置が開発されている。その代表的なものとして表面実装形多端子パッケージであるプラスチック・ボールグリッドアレイ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）（以下、ＰＢＧＡと記載する。）やフリップチップ・ボールグリッドアレイ（Ｆｌｉｐ Ｃｈｉｐ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）（以下、ＦＣＢＧＡと記載する。）がある。
【０００３】
以下、図面を用いて従来の技術を説明する。図３５は従来例のＰＢＧＡを示す断面図である。図３５に記載するように上面側に半導体チップ１とワイヤボンディングするための接続電極３を備え、下面側にハンダバンプ６を設けるためのパット電極４を備え、さらに、樹脂基板２の中心部分の配線１５とパット電極４を接続して半導体チップ１の発熱を放散させるためのサーマルビアホール１６と、接続電極３とパット電極４を接続するためのスルーホール１４と、配線１５を保護するためのレジスト５とを備える配線基板１８と、配線基板１８の中心部分にダイボンド剤７で固定される半導体チップ１と、半導体チップ１上の回路素子を保護するための樹脂膜１２と、半導体チップ１の電極と配線基板１８の接続電極３を接続するためのボンディングワイヤ８と、半導体チップ１とボンディングワイヤ８を封止するためのトランスファモールド９と、配線基板１８のパット電極４上にハンダバンプ６とを有する構造となっている。
【０００４】
つぎにＰＢＧＡの製造方法を説明する。図３６から図３９は、従来技術のＰＢＧＡの製造工程を示す断面図である。
【０００５】
図３６に記載するように、樹脂基板２は四角形で板厚が０．２mm程度のガラスエポキシ樹脂からなり、その上下両面に厚さ１８μｍ程度の銅箔１７が設けられている。その樹脂基板２には、複数のスルーホール１４と半導体チップ１との放熱のためのサーマルビアホール１６を切削ドリル加工によって設ける。スルーホール１４とサーマルビアホール１６の壁面を含む基板面を洗浄した後、樹脂基板２の全表面には、無電解銅メッキ層が設けられる。その銅メッキ層はスルーホール１４とサーマルビアホール１６の内部にまで形成される。
【０００６】
つぎに樹脂基板２の上下両面に、感光性ドライフィルムを張り付け、露光現像してエッチングレジスト膜を形成させる。その後、エッチング液を樹脂基板２の上下両面に吹き付け、エッチングレジスト膜のない露出した銅を除去する。このエッチング後、残ったエッチングレジスト膜を除去する。この工程により図３７に記載するように、樹脂基板２の上面側には、ワイヤーボンディング用の接続電極３を、下面側にはハンダバンプ６を形成するためのパット電極４と、両面に配線１５が設けられる。なお樹脂基板２の中心部分の配線１５とパット電極４は、サーマルビアホール１６を介して、またレジストの開口部に当たる接続電極３とパット電極４はスルーホール１４を介して接続される。
【０００７】
さらに図３８に記載するように樹脂基板２の両面にレジストをラミネートし、露光現像を行うことによりレジスト５を設け、接続電極３とパット電極４に当たる部分にはレジスト５に開口部を設ける。
【０００８】
つぎに樹脂基板２の上下両面の露出している電極の銅メッキ層の表面に、厚さ２から５μｍ程度のニッケルメッキ層を設ける。さらに、そのニッケルメッキ層の表面に、コバルト等の不純物を含み、ニッケルメッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフラッシュ金メッキ層を設ける。図示していないが、以上の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ層までの工程が、下地メッキ層を設ける下地メッキ工程である。
【０００９】
つぎに下地メッキ層の上に、ボンディングワイヤー８と導通性の優れた厚さ０．３μｍから０．７μｍ程度の金メッキ層を設ける。図示していないが、この工程が金メッキ層を形成する金メッキ工程である。これで配線基板１８が完成される。
【００１０】
つぎに図３９に記載するように配線基板１８の上面側の中心部分の上に、ダイボンド剤７を塗布し、その上に半導体チップ１をのせ、ダイボンド剤７が硬化するまで乾燥させることで半導体チップ１は配線基板１８上に固定され、半導体チップ１の電極と、配線基板１８上の接続電極３をボンディングワイヤ８で電気的に接続する。つぎに半導体チップ１とボンディングワイヤ８は、トランスファモールド９で封止する。
【００１１】
この時、半導体チップ１上には回路素子を保護するための樹脂膜１２を形成し、ワイヤーボンディングで接続する電極部分は樹脂膜１２を露光現像して開口させておく。
【００１２】
つぎに配線基板１８の下面側のパット電極４に、直径０．６ｍｍから０．８ｍｍのハンダボールを供給し、加熱炉を用いて加熱することによって、ハンダバンプ６が設けられる。これでＰＢＧＡが完成する。
【００１３】
図４０は従来例のＦＣＢＧＡを示す断面図である。図４０に記載するように、上面側に半導体チップ１をフリップチップ実装するための接続電極３を備え、下面側にハンダバンプ６を設けるためのパット電極４を備え、さらに、接続電極３とパット電極４を接続するためのスルーホール１４と、配線１５を保護するためのレジスト５とを備える配線基板１８と、半導体チップ１上の回路素子を保護するための樹脂膜１２と、半導体チップ１上に形成した突起電極１０と、接続電極３と突起電極１０とを接続するための導電接着剤またはハンダ等の接続材料１３と、半導体チップ１と配線基板１８との間に封止樹脂１１とを有し、配線基板１８のパット電極４上にハンダバンプ６を有する構造となっている。
【００１４】
つぎにＦＣＢＧＡの製造方法を説明する。図４１から図４４は、ＦＣＢＧＡの製造工程を示す断面図である。
【００１５】
図４１に記載するように、樹脂基板２は四角形で板厚が０．２mm程度のガラスエポキシ樹脂からなり、その上下両面に厚さ１８μｍ程度の銅箔１７が設けられている。その樹脂基板２には、複数のスルーホール１４を切削ドリル加工によって設ける。スルーホール１４の壁面を含む基板面を洗浄した後、樹脂基板２の全表面には、無電解銅メッキ層が設けられる。その銅メッキ層はスルーホール１４の内部にまで形成される。
【００１６】
つぎに樹脂基板２の上下両面に、感光性ドライフィルムを張り付け、露光現像してエッチングレジスト膜を形成させる。その後、エッチング液を樹脂基板２の上下両面に吹き付け、エッチングレジスト膜のない露出した銅を除去する。このエッチング後、残ったエッチングレジスト膜を除去する。この工程により図４２に記載するように、樹脂基板２の上面側には、半導体チップ１をフリップチップ実装するための接続電極３を、下面側にはハンダバンプを形成するためのパット電極４と、両面に配線１５が設けられる。なお、開口部に当たる接続電極３とパット電極４はスルーホール１４を介して接続される。
【００１７】
さらに図４３に記載するように樹脂基板２の両面にレジストをラミネートし、露光現像を行うことによりレジスト５を設け、接続電極３とパット電極４に当たる部分にはレジスト５の開口部を設ける。
【００１８】
つぎに樹脂基板２の上下両面の露出している電極の銅メッキ層の表面に、厚さ２から５μｍ程度のニッケルメッキ層を設ける。さらに、そのニッケルメッキ層の表面に、コバルト等の不純物を含み、ニッケルメッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフラッシュ金メッキ層を設ける。図示していないが、以上の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ層までの工程が下地メッキ層を設ける下地メッキ工程である。
【００１９】
つぎに下地メッキ層の上に、厚さ０．３μｍから０．７μｍ程度の金メッキ層を設ける。図示していないが、この工程が金メッキ層を形成する金メッキ工程である。これで配線基板１８が完成される。
【００２０】
つぎに図４４に記載するように、上記に記載した方法で形成した配線基板１８の上面側の接続電極３と、半導体チップ１上に形成した突起電極１０とをハンダまたは導電接着剤などの接続材料１３で接続する。その後、封止樹脂１１を半導体チップ１端部より流し込み熱硬化することで、半導体チップ１を保護する。
【００２１】
この時、半導体チップ１上には回路素子を保護するための樹脂膜１２を形成し、突起電極１０を形成する電極部分は樹脂膜１２を露光現像して開口させ、突起電極１０はハンダや銅や金などの金属をメッキ法やスタッドバンプ法などで形成しておく。
【００２２】
つぎに配線基板１８の下面側のパット電極４に、直径０．６ｍｍから０．８ｍｍのハンダボールを供給し、加熱炉を用いて加熱することによって、ハンダバンプ６が設けられる。これでＦＣＢＧＡが完成する。
【００２３】
【発明が解決しようとする課題】
前述した半導体装置には以下に記載するような問題点がある。一般にＰＢＧＡやＦＣＢＧＡは保管中に程度の差はあれ、配線基板１８、トランスファモールド９、封止樹脂１１より吸湿する。この状態でＰＢＧＡやＦＣＢＧＡをマザーボード基板に実装するために、加熱炉で加熱すると、吸湿した水分が気化膨張し、応力が発生する。この際、ＰＢＧＡでは最も強度が弱い、配線基板１８の中心部分上のレジスト５とダイボンド剤７との界面で剥離が生じ、ＦＣＢＧＡでは半導体チップ１上の回路素子を保護するための樹脂膜１２および配線基板１８上の配線１５を保護するためのレジスト５と封止樹脂１１との界面での剥離が発生する。さらには膨れが発生し、これは一般に、パッケージのポップコーン現象と呼ばれている。
【００２４】
ポップコーン現象により、隣りあうハンダバンプ６が接触し、電気的に短絡が発生したり、半導体チップ１が動き、ボンディングワイヤ８の切れが発生するなど半導体装置の信頼性を損なう。
【００２５】
配線基板１８において、半導体チップ１下のサーマルビアホール１６は、半導体チップ１の動作時の発熱をハンダバンプ６より通過させて、ＰＢＧＡの外側に放散するために設けてある。
【００２６】
しかしサーマルビアホール１６はＰＢＧＡが吸湿の際、水分の流入経路となっている。サーマルビアホール１６の下面側は、レジスト５で覆われているが、吸湿水分はレジスト５を浸透し、空洞のサーマルビアホール１６を通って、半導体チップ１を固定しているダイボンド剤７の下面近傍に溜まる。このためサーマルビアホール１６の数が多いほど、ＰＢＧＡに吸湿水分が溜まる量が多くなり、ポップコーン現象の発生する傾向が大きくなる。
【００２７】
これまではポップコーン現象を防ぐために、サーマルビアホール１６の数を減らしていた。しかしながらサーマルビアホール１６を減らすことは、半導体チップ１の放熱効果を低下させることになる。
【００２８】
本発明の目的は、上記課題を解決して、半導体チップの熱放散性を下げることなく、ＰＢＧＡおよびＦＣＢＧＡが吸湿した状態で加熱しても、ＰＢＧＡでは半導体チップが中心部分とダイボンド剤との界面で剥離することがなく、ＦＣＢＧＡでは封止樹脂と半導体チップ上の樹脂膜との界面あるいは封止樹脂と配線基板上のレジストとの界面で剥離することがなく、さらにポップコーン現象が発生しない、信頼性の高い半導体装置の製造方法を提供することにある。
【００３２】
【課題を解決するための手段】
上記の目的を達成するために、本発明の半導体装置の製造方法は、下記（１）または（２）の特徴を備える。
【００３３】
（１）上下面に銅箔貼りした樹脂基板に半導体チップの放熱用貫通穴であるサーマルビアホールと前記樹脂基板の上下面を接続するためのスルーホールを形成する穴あけ加工工程と、前記樹脂基板の全表面と前記穴あけ加工工程で設けられた穴の中に銅メッキ層を設ける銅メッキ工程と、前記樹脂基板の上面側には前記半導体チップの電極とボンディングワイヤで接続される接続電極を、下面側にはハンダバンプを形成するためのパッド電極を形成するパターン化工程と、前記樹脂基板上にレジストを配置し、前記接続電極およびパッド電極の位置にレジストの開口部を形成するレジスト形成工程と、パターン化した前記銅メッキ層上に金メッキのための下地メッキを行う下地メッキ工程と、該下地メッキ層上に金メッキ層を形成する金メッキ工程と、前記半導体チップ上に回路素子を保護する樹脂膜を配置しその電極部分を開口する樹脂膜形成工程と、前記配線基板の中心部分に半導体チップをダイボンド剤で固定するダイボンド工程と、固定された前記半導体チップの前記電極と前記配線基板の前記接続電極を前記ボンディングワイヤで接続するワイヤボンド工程と、配線基板上に固定された前記半導体チップと前記ボンディングワイヤを樹脂で封止するトランスファモールド工程と、前記パッド電極上にハンダボールを供給し、加熱炉で加熱することにより前記ハンダバンプが形成されるバンプ工程とを有する半導体装置の製造方法において、
前記レジスト形成工程と前記樹脂膜形成工程とのいずれか一方または双方の工程は、前記レジストまたは前記樹脂膜の前記開口部を露光現像によって形成する際に、前記開口部以外の表面に、露光現像により開口できる最小の開口径よりも小さい開口径で露光現像することによって凹凸をも形成する工程であること。
【００３４】
（２）上下面に銅箔貼りした樹脂基板に上下面を接続するためのスルーホールを形成する穴あけ加工工程と、前記樹脂基板の全表面と前記穴あけ加工工程で設けられた穴の中に銅メッキ層を設ける銅メッキ工程と、前記樹脂基板の上面側には前記半導体チップ上に形成した突起電極と接続するための接続電極を、下面側にはハンダバンプを形成するためのパッド電極を形成するパターン化工程と、前記樹脂基板上にレジストを配置し、前記接続電極および前記パッド電極の位置にレジストの開口部分を形成するレジスト形成工程と、パターン化した前記銅メッキ層上に金メッキのための下地メッキを行う下地メッキ工程と、該下地メッキ層上に金メッキ層を形成する金メッキ工程と、前記半導体チップ上の電極部分を開口しかつそれ以外の部分には回路素子を保護するための樹脂膜を形成する樹脂膜形成工程と、前記配線基板の前記接続電極と前記半導体チップ上に形成した前記突起電極とを導電接着剤またはハンダなどで固定するボンディング工程と、前記半導体チップと前記配線基板との間に封止樹脂を流し込み、加熱炉で加熱硬化させる封止工程と、前記パッド電極上にハンダボールを供給し、加熱炉で加熱することにより前記ハンダバンプが形成されるバンプ工程とを有する半導体装置の製造方法において、
前記レジスト形成工程と前記樹脂膜形成工程とのいずれか一方または双方の工程は、前記レジストまたは前記樹脂膜の前記開口部を露光現像によって形成する際に、前記開口部以外の表面に、露光現像により開口できる最小の開口径よりも小さい開口径で露光現像することによって凹凸をも形成する工程であること。
【００４２】
［作用］
本発明では、樹脂基板上に形成した配線を保護するためのレジストおよび半導体チップ上の回路素子を保護するための樹脂膜を露光現像により開口できる最小の開口径よりも小さい開口径で露光現像することで表面に凹凸を形成している。
【００４３】
そのためＰＢＧＡにおいては半導体チップを固定させるためのダイボンド剤との接着面積が増加するので接着力が向上し、半導体チップを固定するためのダイボンド剤と樹脂基板上に形成した配線を保護するためのレジストとの界面から進入する水分の経路が長くなるため、従来発生していた半導体チップを固定するためのダイボンド剤の剥離やポップコーン現象などの不良を防ぐことができる。
【００４４】
また、ＦＣＢＧＡにおいても半導体チップと配線基板との間に流し込む封止樹脂と、半導体チップ上の回路素子を保護するための樹脂膜および配線基板上の配線を保護するためのレジストとの接着面積が増加するので接着力が向上し、封止樹脂と半導体チップ上の回路素子を保護するための樹脂膜および配線基板上の配線を保護するためのレジストとの界面から進入する水分の経路が長くなるため、従来発生していた封止樹脂の剥離や、ポップコーン現象などの不良を防ぐことができる。
【００４５】
【発明の実施の形態】
以下、図面を用いて、本発明の実施の形態を実施例により、本発明の半導体装置およびその製造方法について説明する。
【００４６】
【実施例】
（実施例１）
図１は本発明の第一の実施例のＰＢＧＡを示す断面図である。図１に記載するように、上面側に半導体チップ１とワイヤボンディングするための接続電極３を備え、下面側にハンダバンプ６を設けるためのパット電極４を備え、さらに、樹脂基板２の中心部分の配線１５とパット電極４を接続して半導体チップ１の発熱を放散させるためのサーマルビアホール１６と、接続電極３とパット電極４を接続するためのスルーホール１４と、配線１５を保護するための表面に凹凸のあるレジスト５とを備える配線基板１８と、配線基板１８の中心部分上にダイボンド剤７で固定される半導体チップ１と、半導体チップ１上の回路素子を保護するための樹脂膜１２と、半導体チップ１の電極と配線基板１８の接続電極３を接続するためのボンディングワイヤ８と、半導体チップ１とボンディングワイヤ８を封止するためのトランスファモールド９と、配線基板１８のパット電極４上にハンダバンプ６とを有する構造となっている。
【００４７】
つぎに第一の実施例における半導体装置の製造方法を説明する。図２から図５は、第一の実施例の半導体装置の製造工程を示す断面図である。
【００４８】
図２に記載するように、樹脂基板２は四角形で板厚が０．２mm程度のガラスエポキシ樹脂からなり、その上下両面に厚さ１８μｍ程度の銅箔１７が設けられている。その樹脂基板２には、複数のスルーホール１４と半導体チップ１との放熱のためのサーマルビアホール１６を切削ドリル加工によって設ける。スルーホール１４とサーマルビアホール１６の壁面を含む基板面を洗浄した後、樹脂基板２の全表面には、無電解銅メッキ層が設けられる。その銅メッキ層はスルーホール１４とサーマルビアホール１６の内部にまで形成される。
【００４９】
つぎに樹脂基板２の上下両面に、感光性ドライフィルムを張り付け、露光現像してエッチングレジスト膜を形成させる。その後、エッチング液を樹脂基板２の上下両面に吹き付け、エッチングレジスト膜のない露出した銅を除去する。このエッチング後、残ったエッチングレジスト膜を除去する。この工程により図３に記載するように、樹脂基板２の上面側には、ワイヤーボンディング用の接続電極３と、下面側にはハンダバンプ６を形成するためのパット電極４と両面に配線１５が設けられる。なお樹脂基板２の中心部分の配線１５とパット電極４は、サーマルビアホール１４を介して、また、レジストの開口部に当たる接続電極３とパット電極４はスルーホール１４を介して接続される。
【００５０】
さらに樹脂基板２の両面にレジストをラミネートし、露光現像を行うことによりレジスト５を設け、接続電極３とパット電極４に当たる部分にはレジスト５の開口部を設ける。
【００５１】
この時、樹脂基板２の上面側の接続電極３以外の場所にレジスト５の露光現像により開口できる最小の開口径よりも小さい開口径で露光現像を行うことで、露光現像により開口できる最小の開口径よりも小さい開口径での部分は完全に開口せず、図４に記載するようにレジスト表面に凹凸を形成することができる。
【００５２】
つぎに樹脂基板２の上下両面の露出している電極の銅メッキ層の表面に、厚さ２から５μｍ程度のニッケルメッキ層を設ける。さらに、そのニッケルメッキ層の表面に、コバルト等の不純物を含み、ニッケルメッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフラッシュ金メッキ層を設ける。図示していないが、以上の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ層までの工程が下地メッキ層を設ける下地メッキ工程である。
【００５３】
つぎに下地メッキ層の上に、ボンディングワイヤーと導通性の優れた厚さ０．３μｍから０．７μｍ程度の金メッキ層を設ける。図示していないが、この工程が金メッキ層を形成する金メッキ工程である。これで配線基板１８が完成される。
【００５４】
つぎに図５に記載するように、上記に記載した方法で形成した配線基板１８上面側の中心部分の上に、ダイボンド剤７を塗布し、その上に半導体チップ１をのせ、ダイボンド剤７が硬化するまで乾燥させ、半導体チップ１を配線基板１８上に固定し、半導体チップ１の電極と、配線基板１８上の接続電極３をボンディングワイヤ８で電気的に接続する。その後、半導体チップ１とボンディングワイヤ８は、トランスファモールド９で封止する。
【００５５】
このとき実装する半導体チップ１は図５に記載するように回路素子を保護するための樹脂膜１２が形成してあり、ワイヤボンディングで接続する端子部分の樹脂膜１２を露光現像により開口させている。
【００５６】
つぎに配線基板１８の下面側のパット電極４に、直径０．６ｍｍから０．８ｍｍのハンダボールを供給し、加熱炉を用いて加熱することによって、ハンダバンプ６を設ける。これで本発明の半導体装置が完成する。
【００５７】
（実施例２）
図６は本発明の第二の実施例のＰＢＧＡを示す断面図である。図６に記載するように、上面側に半導体チップ１とワイヤボンディングするための接続電極３を備え、下面側にハンダバンプ６を設けるためのパット電極４を備え、さらに、樹脂基板２の中心部分の配線１５とパット電極４を接続して半導体チップ１の発熱を放散させるためのサーマルビアホール１６と、接続電極３とパット電極４を接続するためのスルーホール１４と、配線１５を保護するためのレジスト５とを備える配線基板１８と、配線基板１８の中心部分上にダイボンド剤７で固定される半導体チップ１と、半導体チップ１上の回路素子を保護するための表面に凹凸のある樹脂膜１２と、半導体チップ１の電極と配線基板１８の接続電極３を接続するためのボンディングワイヤ８と、半導体チップ１とボンディングワイヤ８を封止するためのトランスファモールド９と、配線基板１８のパット電極４上にハンダバンプ６とを有する構造となっている。
【００５８】
つぎに第二の実施例における半導体装置の製造方法を説明する。図７から図１０は、第二の実施例の半導体装置の製造工程を示す断面図である。
【００５９】
図７に記載するように、樹脂基板２は四角形で板厚が０．２mm程度のガラスエポキシ樹脂からなり、その上下両面に厚さ１８μｍ程度の銅箔１７が設けられている。その樹脂基板２には、複数のスルーホール１４と半導体チップ１との放熱のためのサーマルビアホール１６を切削ドリル加工によって設ける。スルーホール１４とサーマルビアホール１６の壁面を含む基板面を洗浄した後、樹脂基板２の全表面には、無電解銅メッキ層が設けられる。その銅メッキ層はスルーホール１４とサーマルビアホール１６の内部にまで形成される。
【００６０】
つぎに樹脂基板２の上下両面に、感光性ドライフィルムを張り付け、露光現像してエッチングレジスト膜を形成させる。その後、エッチング液を樹脂基板２の上下両面に吹き付け、エッチングレジスト膜のない露出した銅を除去する。このエッチング後、残ったエッチングレジスト膜を除去する。この工程により図８に記載するように、樹脂基板２の上面側には、ワイヤーボンディング用の接続電極３と、下面側にはハンダバンプ６を形成するためのパット電極４と両面に配線１５が設けられる。なお樹脂基板２の中心部分の配線１５とパット電極４は、サーマルビアホール１４を介して、また、レジストの開口部に当たる接続電極３とパット電極４はスルーホール１４を介して接続される。
【００６１】
さらに図９に記載するように、樹脂基板２の両面にレジストをラミネートし、露光現像を行うことによりレジスト５を設け、接続電極３とパット電極４に当たる部分にはレジスト５の開口部を設ける。
【００６２】
つぎに樹脂基板２の上下両面の露出している電極の銅メッキ層の表面に、厚さ２から５μｍ程度のニッケルメッキ層を設ける。さらに、そのニッケルメッキ層の表面に、コバルト等の不純物を含み、ニッケルメッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフラッシュ金メッキ層を設ける。図示していないが、以上の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ層までの工程が下地メッキ層を設ける下地メッキ工程である。
【００６３】
つぎに下地メッキ層の上に、ボンディングワイヤーと導通性の優れた厚さ０．３μｍから０．７μｍ程度の金メッキ層を設ける。図示していないが、この工程が金メッキ層を形成する金メッキ工程である。これで配線基板１８が完成される。
【００６４】
つぎに図１０に記載するように、上記に記載した方法で形成した配線基板１８上面側の中心部分の上に、ダイボンド剤７を塗布し、その上に半導体チップ１をのせ、ダイボンド剤７が硬化するまで乾燥させ、半導体チップ１を配線基板１８上に固定し、半導体チップ１の電極と、配線基板１８上の接続電極３をボンディングワイヤ８で電気的に接続する。その後、半導体チップ１とボンディングワイヤ８は、トランスファモールド９で封止する。
【００６５】
このとき実装する半導体チップ１は図１０に記載するように回路素子を保護するための樹脂膜１２が形成してあり、ワイヤボンディングで接続する端子部分の樹脂膜１２を露光現像により開口させる際、露光現像により開口できる最小の開口径よりも小さい開口径で突起電極１０を形成する端子以外の部分も露光現像することで半導体チップ１の回路素子を保護している樹脂膜１２に凹凸を形成している。
【００６６】
つぎに配線基板１８の下面側のパット電極４に、直径０．６ｍｍから０．８ｍｍのハンダボールを供給し、加熱炉を用いて加熱することによって、ハンダバンプ６を設ける。これで本発明の半導体装置が完成する。
【００６７】
（実施例３）
図１１は本発明の第三の実施例のＰＢＧＡを示す断面図である。図１１に記載するように、上面側に半導体チップ１とワイヤボンディングするための接続電極３を備え、下面側にハンダバンプ６を設けるためのパット電極４を備え、さらに、樹脂基板２の中心部分の配線１５とパット電極４を接続して半導体チップ１の発熱を放散させるためのサーマルビアホール１６と、接続電極３とパット電極４を接続するためのスルーホール１４と、配線１５を保護するための表面に凹凸のあるレジスト５とを備える配線基板１８と、配線基板１８の中心部分上にダイボンド剤７で固定される半導体チップ１と、半導体チップ１上の回路素子を保護するための表面に凹凸のある樹脂膜１２と、半導体チップ１の電極と配線基板１８の接続電極３を接続するためのボンディングワイヤ８と、半導体チップ１とボンディングワイヤ８を封止するためのトランスファモールド９と、配線基板１８のパット電極４上にハンダバンプ６とを有する構造となっている。
【００６８】
つぎに第三の実施例における半導体装置の製造方法を説明する。図１２から図１５は、第三の実施例の半導体装置の製造工程を示す断面図である。
【００６９】
図１２に記載するように、樹脂基板２は四角形で板厚が０．２mm程度のガラスエポキシ樹脂からなり、その上下両面に厚さ１８μｍ程度の銅箔１７が設けられている。その樹脂基板２には、複数のスルーホール１４と半導体チップ１との放熱のためのサーマルビアホール１６を切削ドリル加工によって設ける。スルーホール１４とサーマルビアホール１６の壁面を含む基板面を洗浄した後、樹脂基板２の全表面には、無電解銅メッキ層が設けられる。その銅メッキ層はスルーホール１４とサーマルビアホール１６の内部にまで形成される。
【００７０】
つぎに樹脂基板２の上下両面に、感光性ドライフィルムを張り付け、露光現像してエッチングレジスト膜を形成させる。その後、エッチング液を樹脂基板２の上下両面に吹き付け、エッチングレジスト膜のない露出した銅を除去する。このエッチング後、残ったエッチングレジスト膜を除去する。この工程により図１３に記載するように、樹脂基板２の上面側には、ワイヤーボンディング用の接続電極３と、下面側にはハンダバンプ６を形成するためのパット電極４と両面に配線１５が設けられる。なお樹脂基板２の中心部分の配線１５とパット電極４は、サーマルビアホール１４を介して、また、レジストの開口部に当たる接続電極３とパット電極４はスルーホール１４を介して接続される。
【００７１】
さらに樹脂基板２の両面にレジストをラミネートし、露光現像を行うことによりレジスト５を設け、接続電極３とパット電極４に当たる部分にはレジスト５の開口部を設ける。
【００７２】
この時、樹脂基板２の上面側の接続電極３以外の場所にレジスト５の露光現像により開口できる最小の開口径よりも小さい開口径で露光現像を行うことで、露光現像により開口できる最小の開口径よりも小さい開口径での部分は完全に開口せず、図１４に記載するようにレジスト表面に凹凸を形成することができる。
【００７３】
つぎに樹脂基板２の上下両面の露出している電極の銅メッキ層の表面に、厚さ２から５μｍ程度のニッケルメッキ層を設ける。さらに、そのニッケルメッキ層の表面に、コバルト等の不純物を含み、ニッケルメッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフラッシュ金メッキ層を設ける。図示していないが、以上の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ層までの工程が下地メッキ層を設ける下地メッキ工程である。
【００７４】
つぎに下地メッキ層の上に、ボンディングワイヤーと導通性の優れた厚さ０．３μｍから０．７μｍ程度の金メッキ層を設ける。図示していないが、この工程が金メッキ層を形成する金メッキ工程である。これで配線基板１８が完成される。
【００７５】
つぎに図１５に記載するように、上記に記載した方法で形成した配線基板１８上面側の中心部分の上に、ダイボンド剤７を塗布し、その上に半導体チップ１をのせ、ダイボンド剤７が硬化するまで乾燥させ、半導体チップ１を配線基板１８上に固定し、半導体チップ１の電極と、配線基板１８上の接続電極３をボンディングワイヤ８で電気的に接続する。その後、半導体チップ１とボンディングワイヤ８は、トランスファモールド９で封止する。
【００７６】
このとき実装する半導体チップ１は図１５に記載するように回路素子を保護するための樹脂膜１２が形成してあり、ワイヤボンディングで接続する端子部分の樹脂膜１２を露光現像により開口させる際、露光現像により開口できる最小の開口径よりも小さい開口径で突起電極１０を形成する端子以外の部分も露光現像することで半導体チップ１の回路素子を保護している樹脂膜１２に凹凸を形成している。
【００７７】
つぎに配線基板１８の下面側のパット電極４に、直径０．６ｍｍから０．８ｍｍのハンダボールを供給し、加熱炉を用いて加熱することによって、ハンダバンプ６を設ける。これで本発明の半導体装置が完成する。
【００７８】
（実施例４）
図１６は本発明の第四の実施例のＦＣＢＧＡを示す断面図である。図１６に記載するように、上面側に半導体チップ１をフリップチップ実装するための接続電極３を備え、下面側にハンダバンプ６を設けるためのパット電極４を備え、さらに、接続電極３とパット電極４を接続するためのスルーホール１４と、配線１５を保護するための表面に凹凸のあるレジスト５とを備える配線基板１８と、半導体チップ１上の回路素子を保護するための樹脂膜１２と、半導体チップ１上に形成した突起電極１０と、接続電極１３と突起電極１０を接続するための導電接着剤またはハンダ等の接続材料１３と、半導体チップ１と配線基板１８の間に封止樹脂１１とを有し、配線基板１８のパット電極４上にハンダバンプ６を有する構造となっている。
【００７９】
つぎに第四の実施例における半導体装置の製造方法を説明する。図１７から図２０は、第四の実施例における半導体装置の製造工程を示す断面図である。
【００８０】
図１７に記載するように、樹脂基板２は四角形で板厚が０．２mm程度のガラスエポキシ樹脂からなり、その上下両面に厚さ１８μｍ程度の銅箔１７が設けられている。その樹脂基板２には、複数のスルーホール１４を切削ドリル加工によって設ける。スルーホール１４の壁面を含む基板面を洗浄した後、樹脂基板２の全表面には、無電解銅メッキ層が設けられる。その銅メッキ層はスルーホール１４の内部にまで形成される。
【００８１】
つぎに樹脂基板２の上下両面に、感光性ドライフィルムを張り付け、露光現像してエッチングレジスト膜を形成させる。その後、エッチング液を樹脂基板２の上下両面に吹き付け、エッチングレジスト膜のない露出した銅を除去する。このエッチング後、残ったエッチングレジスト膜を除去する。この工程により図１８に記載するように、樹脂基板２の上面側には、半導体チップ１をフリップチップ実装するための接続電極３と、下面側にはハンダバンプ６を形成するためのパット電極４と、両面に配線１５が設けられる。なお、レジストの開口部に当たる接続電極３とパット電極４はスルーホール１４を介して接続される。
【００８２】
さらに樹脂基板２の両面にレジストをラミネートし、露光現像を行うことによりレジストを設け、接続電極３とパット電極４に当たる部分にはレジスト５の開口部を設ける。
【００８３】
この時、樹脂基板２の上面側の接続電極３以外の場所にレジスト５を露光現像により開口できる最小の開口径よりも小さい開口径で露光現像を行うことで、露光現像により開口できる最小の開口径よりも小さい開口径での部分は完全に開口せず、図１９に記載するようにレジスト５表面に凹凸を形成することができる。
【００８４】
つぎに樹脂基板２の上下両面の露出している電極の銅メッキ層の表面に、厚さ２から５μｍ程度のニッケルメッキ層を設ける。さらに、そのニッケルメッキ層の表面に、コバルト等の不純物を含み、ニッケルメッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフラッシュ金メッキ層を設ける。図示していないが、以上の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ層までの工程が下地メッキ層を設ける下地メッキ工程である。
【００８５】
つぎに下地メッキ層の上に、厚さ０．３μｍから０．７μｍ程度の金メッキ層を設ける。図示していないが、この工程が金メッキ層を形成する金メッキ工程である。これで配線基板１８が完成される。
【００８６】
つぎに図２０に記載するように、上記に記載した方法で形成した配線基板１８の上面側の接続電極３と、半導体チップ１上に形成した突起電極１０とをハンダまたは導電接着剤などの接続材料１３でフリップチップ実装を行う。その後、封止樹脂１１を半導体チップ１端部より流し込み熱硬化することで、半導体チップ１を保護する。
【００８７】
フリップチップ実装する半導体チップ１は回路素子を保護するための樹脂膜１２を形成し、突起電極１０を形成する電極部分は露光現像により開口させ、突起電極１０はハンダや銅や金などの金属をメッキ法やスタッドバンプ法などで形成しておく。
【００８８】
つぎに配線基板１８の下面側のパット電極４に、直径０．６ｍｍから０．８ｍｍのハンダボールを供給し、加熱炉を用いて加熱することによって、ハンダバンプ６が設けられる。これで本発明の半導体装置が完成する。
【００８９】
（実施例５）
図２１は本発明の第五の実施例のＦＣＢＧＡを示す断面図である。図２１に記載するように、上面側に半導体チップ１をフリップチップ実装するための接続電極３を備え、下面側にハンダバンプ６を設けるためのパット電極４を備え、さらに、接続電極３とパット電極４を接続するためのスルーホール１４と、配線１５を保護するためのレジスト５とを備える配線基板１８と、半導体チップ１上の回路素子を保護するための表面に凹凸のある樹脂膜１２と、半導体チップ１上に形成した突起電極１０と、接続電極３と突起電極１０を接続するための導電接着剤またはハンダ等の接続材料１３と、半導体チップ１と配線基板１８の間に封止樹脂１１とを有し、配線基板１８のパット電極４上にハンダバンプ６を有する構造となっている。
【００９０】
つぎに第五の実施例における半導体装置の製造方法を説明する。図２２から図２７は、第五の実施例における半導体装置の製造工程を示す断面図である。
【００９１】
図２２に記載するように、樹脂基板２は四角形で板厚が０．２mm程度のガラスエポキシ樹脂からなり、その上下両面に厚さ１８μｍ程度の銅箔１７が設けられている。その樹脂基板２には、複数のスルーホール１４を切削ドリル加工によって設ける。スルーホール１４の壁面を含む基板面を洗浄した後、樹脂基板２の全表面には、無電解銅メッキ層が設けられる。その銅メッキ層はスルーホール１４の内部にまで形成される。
【００９２】
つぎに樹脂基板２の上下両面に、感光性ドライフィルムを張り付け、露光現像してエッチングレジスト膜を形成させる。その後、エッチング液を樹脂基板２の上下両面に吹き付け、エッチングレジスト膜のない露出した銅を除去する。このエッチング後、残ったエッチングレジスト膜を除去する。この工程により図２３に記載するように、樹脂基板２の上面側には、半導体チップ１をフリップチップ実装するための接続電極３と、下面側にはハンダバンプ６を形成するためのパット電極４と、両面に配線１５が設けられる。なお、レジストの開口部に当たる接続電極３とパット電極４はスルーホール１４を介して接続される。
【００９３】
さらに図２４に記載するように樹脂基板２の両面にレジスト５をラミネートし、露光現像を行うことによりレジスト５を設け、接続電極３とパット電極４に当たる部分にはレジスト５の開口部を設ける。
【００９４】
つぎに樹脂基板２の上下両面の露出している電極の銅メッキ層の表面に、厚さ２から５μｍ程度のニッケルメッキ層を設ける。さらに、そのニッケルメッキ層の表面に、コバルト等の不純物を含み、ニッケルメッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフラッシュ金メッキ層を設ける。以上の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ層までの工程が下地メッキ層を設ける下地メッキ工程である。
【００９５】
つぎに下地メッキ層の上に、厚さ０．３μｍから０．７μｍ程度の金メッキ層を設ける。この工程が金メッキ層を形成する金メッキ工程である。これで配線基板１８が完成される。
【００９６】
つぎに図２７に記載するように、上記に記載した方法で形成した配線基板１８の上面側の接続電極３と、半導体チップ１上に形成した突起電極１０とをハンダまたは導電接着剤などの接続材料１３でフリップチップ実装を行う。その後、封止樹脂１１を半導体チップ１端部より流し込み熱硬化することで、半導体チップ１を保護する。
【００９７】
フリップチップ実装する半導体チップ１は図２５に記載するように回路素子を保護するための樹脂膜１２が形成してあり、突起電極１０を形成する端子部分の樹脂膜１２を露光現像により開口させる際、露光現像により開口できる最小の開口径よりも小さい開口径で突起電極１０を形成する端子以外の部分も露光現像することで半導体チップ１の回路素子を保護している樹脂膜１２に凹凸を形成している。
【００９８】
その後、図２６に記載するように半導体チップ１上に形成する突起電極１０はハンダや銅や金などの金属をメッキ法やスタッドバンプ法などで形成しておく。
【００９９】
つぎに配線基板１８の下面側のパット電極４に、直径０．６ｍｍから０．８ｍｍのハンダボールを供給し、加熱炉を用いて加熱することによって、ハンダバンプ６が設けられる。これで本発明の半導体装置が完成する。
【０１００】
（実施例６）
図２８は本発明の第六の実施例のＦＣＢＧＡを示す断面図である。図２８に記載するように、上面側に半導体チップ１をフリップチップ実装するための接続電極３を備え、下面側にハンダバンプ６を設けるためのパット電極４を備え、さらに、接続電極３とパット電極４を接続するためのスルーホール１４と、配線１５を保護するための表面に凹凸のあるレジスト５とを備える配線基板１８と、配線基板１８上に形成した接続電極３と、半導体チップ１上の回路素子を保護するための表面に凹凸のある樹脂膜１２と、半導体チップ１上に形成した突起電極１０と、接続電極３と突起電極１０を接続するための導電接着剤またはハンダ等の接続材料１３と、半導体チップ１と配線基板１８の間に封止樹脂１１とを有し、配線基板１８のパット電極４上にハンダバンプ６を有する構造となっている。
【０１０１】
つぎに第六の実施例における半導体装置の製造方法を説明する。図２９から図３４は、第六の実施例における半導体装置の製造工程を示す断面図である。
【０１０２】
図２９に記載するように、樹脂基板２は四角形で板厚が０．２mm程度のガラスエポキシ樹脂からなり、その上下両面に厚さ１８μｍ程度の銅箔１７が設けられている。その樹脂基板２には、複数のスルーホール１４を切削ドリル加工によって設ける。スルーホール１４の壁面を含む基板面を洗浄した後、樹脂基板２の全表面には、無電解銅メッキ層が設けられる。その銅メッキ層はスルーホール１４の内部にまで形成される。
【０１０３】
つぎに樹脂基板２の上下両面に、感光性ドライフィルムを張り付け、露光現像してエッチングレジスト膜を形成させる。その後エッチング液を樹脂基板２の上下両面に吹き付け、エッチングレジスト膜のない露出した銅を除去する。このエッチング後、残ったエッチングレジスト膜を除去する。この工程により図３０に記載するように、樹脂基板２の上面側には、半導体チップ１をフリップチップ実装するための接続電極３と、下面側にはハンダバンプ６を形成するためのパット電極４と、両面に配線１５が設けられる。なお、レジストの開口部に当たる接続電極３とパット電極４はスルーホール１４を介して接続される。
【０１０４】
さらに樹脂基板２の両面にレジスト５をラミネートし、露光現像を行うことによりレジスト５を設け、接続電極３とパット電極４に当たる部分にはレジスト５の開口部を設ける。
【０１０５】
この時、樹脂基板２の上面側の接続電極３以外の場所にレジスト５の露光現像により開口できる最小の開口径よりも小さい開口径で露光現像を行うことで、露光現像により開口できる最小の開口径よりも小さい開口径での部分は完全に開口せず、図３１に記載するようにレジスト５表面に凹凸を形成することができる。
【０１０６】
つぎに樹脂基板２の上下両面の露出している銅メッキ層の表面に、厚さ２から５μｍ程度のニッケルメッキ層を設ける。さらに、そのニッケルメッキ層の表面に、コバルト等の不純物を含み、ニッケルメッキ層に食いつきやすい、膜厚が０．０５μｍ程度のフラッシュ金メッキ層を設ける。以上の銅メッキ層とニッケルメッキ層とフラッシュ金メッキ層までの工程が下地メッキ層を設ける下地メッキ工程である。
【０１０７】
つぎに下地メッキ層の上に、厚さ０．３μｍから０．７μｍ程度の金メッキ層を設ける。この工程が金メッキ層を形成する金メッキ工程である。これで配線基板１８が完成される。
【０１０８】
つぎに図３４に記載するように、上記に記載した方法で形成した配線基板１８の上面側の接続電極３と、半導体チップ１上に形成した突起電極１０とをハンダまたは導電接着剤などの接続材料１３でフリップチップ実装を行う。その後、封止樹脂１１を半導体チップ１端部より流し込み熱硬化することで、半導体チップ１を保護する。
【０１０９】
図３２に記載しているようにフリップチップ実装する半導体チップ１は回路素子を保護するための樹脂膜１２が形成してあり、突起電極１０を形成する端子部分の樹脂膜を露光現像により開口させる際、露光現像により開口できる最小の開口径よりも小さい開口径で突起電極１０を形成する端子以外の部分も露光現像することで半導体チップ１の回路素子を保護している樹脂膜１２に凹凸を形成している。
【０１１０】
この時、半導体チップ１上に形成する突起電極１０は、図３３に記載しているようにハンダや銅や金などの金属をメッキ法やスタッドバンプ法などで形成しておく。
【０１１１】
つぎに配線基板１８の下面側のパット電極４に、直径０．６ｍｍから０．８ｍｍのハンダボールを供給し、加熱炉を用いて加熱することによって、ハンダバンプ６が設けられる。これで本発明の半導体装置が完成する。
【０１１２】
【発明の効果】
以上の説明で明らかなように、本発明における半導体装置および製造方法では、配線基板上に形成した配線を保護するためのレジストまたは半導体チップ上の回路素子を保護するための樹脂膜を露光現像により開口できる最小の開口径よりも小さい開口径で露光現像することで表面に凹凸を形成している。
【０１１３】
そのためＰＢＧＡにおいては半導体チップを固定させるためのダイボンド剤との接着面積が増加するので接着力が向上し、半導体チップを固定するためのダイボンド剤と配線基板上に形成した配線を保護するためのレジストとの界面から進入する水分の経路が長くなるため、従来発生していたトランスファモールドまたは半導体チップを固定するためのダイボンド剤の剥離やポップコーン現象などの不良を防ぐことができる。
【０１１４】
また、ＦＣＢＧＡにおいても半導体チップと配線基板との間に流し込む封止樹脂と、半導体チップ上の回路素子を保護するための樹脂膜および配線基板上の配線を保護するためのレジストとの接着面積が増加するので接着力が向上し、封止樹脂と半導体チップ上の回路素子を保護するための樹脂膜および配線基板上の配線を保護するためのレジストとの界面から進入する水分の経路が長くなるため、従来発生していた封止樹脂の剥離や、ポップコーン現象などの不良を防ぐことができる。
【０１１５】
すなわち、従来のＰＢＧＡやＦＣＢＧＡの製造工程を変更することなく、従来発生していた水分の進入による半導体チップを固定しているダイボンド剤または半導体チップを保護している封止樹脂の剥離やポップコーン現象などの不良を防ぐことができ、信頼性の高い半導体パッケージが得られる。
【図面の簡単な説明】
【図１】本発明の第一の実施例における半導体装置を示す断面図である。
【図２】本発明の第一の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図３】本発明の第一の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図４】本発明の第一の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図５】本発明の第一の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図６】本発明の第二の実施例における半導体装置を示す断面図である。
【図７】本発明の第二の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図８】本発明の第二の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図９】本発明の第二の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図１０】本発明の第二の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図１１】本発明の第三の実施例における半導体装置を示す断面図である。
【図１２】本発明の第三の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図１３】本発明の第三の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図１４】本発明の第三の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図１５】本発明の第三の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図１６】本発明の第四の実施例における半導体装置を示す断面図である。
【図１７】本発明の第四の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図１８】本発明の第四の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図１９】本発明の第四の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図２０】本発明の第四の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図２１】本発明の第五の実施例における半導体装置を示す断面図である。
【図２２】本発明の第五の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図２３】本発明の第五の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図２４】本発明の第五の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図２５】本発明の第五の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図２６】本発明の第五の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図２７】本発明の第五の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図２８】本発明の第六の実施例における半導体装置を示す断面図である。
【図２９】本発明の第六の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図３０】本発明の第六の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図３１】本発明の第六の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図３２】本発明の第六の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図３３】本発明の第六の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図３４】本発明の第六の実施例における半導体装置を形成するための製造方法を示す断面図である。
【図３５】従来例の半導体装置を示す断面図である。
【図３６】従来例の半導体装置を形成するための製造方法を示す断面図である。
【図３７】従来例の半導体装置を形成するための製造方法を示す断面図である。
【図３８】従来例の半導体装置を形成するための製造方法を示す断面図である。
【図３９】従来例の半導体装置を形成するための製造方法を示す断面図である。
【図４０】従来例の半導体装置を示す断面図である。
【図４１】従来例の半導体装置を形成するための製造方法を示す断面図である。
【図４２】従来例の半導体装置を形成するための製造方法を示す断面図である。
【図４３】従来例の半導体装置を形成するための製造方法を示す断面図である。
【図４４】従来例の半導体装置を形成するための製造方法を示す断面図である。
【符号の説明】
１ 半導体チップ
２ 樹脂基板
３ 接続電極
４ パット電極
５ レジスト
６ ハンダバンプ
７ ダイボンド剤
８ ボンディングワイヤ
９ トランスファモールド
１０ 突起電極
１１ 封止樹脂
１２ 樹脂膜
１３ 接続材料
１４ スルーホール
１５ 配線
１６ サーマルビアホール
１７ 銅箔
１８ 配線基板
Claims (2)
- 上下面に銅箔貼りした樹脂基板に半導体チップの放熱用貫通穴であるサーマルビアホールと前記樹脂基板の上下面を接続するためのスルーホールを形成する穴あけ加工工程と、前記樹脂基板の全表面と前記穴あけ加工工程で設けられた穴の中に銅メッキ層を設ける銅メッキ工程と、前記樹脂基板の上面側には前記半導体チップの電極とボンディングワイヤで接続される接続電極を、下面側にはハンダバンプを形成するためのパッド電極を形成するパターン化工程と、前記樹脂基板上にレジストを配置し、前記接続電極およびパッド電極の位置にレジストの開口部を形成するレジスト形成工程と、パターン化した前記銅メッキ層上に金メッキのための下地メッキを行う下地メッキ工程と、該下地メッキ層上に金メッキ層を形成する金メッキ工程と、前記半導体チップ上に回路素子を保護する樹脂膜を配置しその電極部分を開口する樹脂膜形成工程と、前記配線基板の中心部分に半導体チップをダイボンド剤で固定するダイボンド工程と、固定された前記半導体チップの前記電極と前記配線基板の前記接続電極を前記ボンディングワイヤで接続するワイヤボンド工程と、配線基板上に固定された前記半導体チップと前記ボンディングワイヤを樹脂で封止するトランスファモールド工程と、前記パッド電極上にハンダボールを供給し、加熱炉で加熱することにより前記ハンダバンプが形成されるバンプ工程とを有する半導体装置の製造方法において、
前記レジスト形成工程と前記樹脂膜形成工程とのいずれか一方または双方の工程は、前記レジストまたは前記樹脂膜の前記開口部を露光現像によって形成する際に、前記開口部以外の表面に、露光現像により開口できる最小の開口径よりも小さい開口径で露光現像することによって凹凸をも形成する工程であることを特徴とする半導体装置の製造方法。 - 上下面に銅箔貼りした樹脂基板に上下面を接続するためのスルーホールを形成する穴あけ加工工程と、前記樹脂基板の全表面と前記穴あけ加工工程で設けられた穴の中に銅メッキ層を設ける銅メッキ工程と、前記樹脂基板の上面側には前記半導体チップ上に形成した突起電極と接続するための接続電極を、下面側にはハンダバンプを形成するためのパッド電極を形成するパターン化工程と、前記樹脂基板上にレジストを配置し、前記接続電極および前記パッド電極の位置にレジストの開口部分を形成するレジスト形成工程と、パターン化した前記銅メッキ層上に金メッキのための下地メッキを行う下地メッキ工程と、該下地メッキ層上に金メッキ層を形成する金メッキ工程と、前記半導体チップ上の電極部分を開口しかつそれ以外の部分には回路素子を保護するための樹脂膜を形成する樹脂膜形成工程と、前記配線基板の前記接続電極と前記半導体チップ上に形成した前記突起電極とを導電接着剤またはハンダなどで固定するボンディング工程と、前記半導体チップと前記配線基板との間に封止樹脂を流し込み、加熱炉で加熱硬化させる封止工程と、前記パッド電極上にハンダボールを供給し、加熱炉で加熱することにより前記ハンダバンプが形成されるバンプ工程とを有する半導体装置の製造方法において、
前記レジスト形成工程と前記樹脂膜形成工程とのいずれか一方または双方の工程は、前記レジストまたは前記樹脂膜の前記開口部を露光現像によって形成する際に、前記開口部以外の表面に、露光現像により開口できる最小の開口径よりも小さい開口径で露光現像することによって凹凸をも形成する工程であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4313598A JP3939847B2 (ja) | 1998-01-09 | 1998-02-25 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-2831 | 1998-01-09 | ||
| JP283198 | 1998-01-09 | ||
| JP4313598A JP3939847B2 (ja) | 1998-01-09 | 1998-02-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11260954A JPH11260954A (ja) | 1999-09-24 |
| JP3939847B2 true JP3939847B2 (ja) | 2007-07-04 |
Family
ID=26336298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4313598A Expired - Lifetime JP3939847B2 (ja) | 1998-01-09 | 1998-02-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3939847B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6064114A (en) * | 1997-12-01 | 2000-05-16 | Motorola, Inc. | Semiconductor device having a sub-chip-scale package structure and method for forming same |
| US6175152B1 (en) * | 1998-06-25 | 2001-01-16 | Citizen Watch Co., Ltd. | Semiconductor device |
| JP4336407B2 (ja) * | 1999-02-19 | 2009-09-30 | Ｔｏｗａ株式会社 | 回路基板 |
| SG75154A1 (en) * | 1999-02-23 | 2000-09-19 | Inst Of Microelectronics | Plastic ball grid array package |
| US20030205828A9 (en) | 2001-04-05 | 2003-11-06 | Larry Kinsman | Circuit substrates, semiconductor packages, and ball grid arrays |
| JP4587593B2 (ja) * | 2001-04-12 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2003046034A (ja) * | 2001-07-31 | 2003-02-14 | Nec Kagobutsu Device Kk | 樹脂封止型半導体装置 |
| JP4963148B2 (ja) * | 2001-09-18 | 2012-06-27 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR20090078543A (ko) | 2008-01-15 | 2009-07-20 | 삼성전자주식회사 | 인쇄회로기판 및 이를 이용한 반도체 패키지 |
| JP2011060892A (ja) * | 2009-09-08 | 2011-03-24 | Renesas Electronics Corp | 電子装置、電子装置の製造方法 |
| JP2016139804A (ja) * | 2015-01-26 | 2016-08-04 | 日立化成株式会社 | 半導体装置及びその製造方法 |
-
1998
- 1998-02-25 JP JP4313598A patent/JP3939847B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11260954A (ja) | 1999-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3661444B2 (ja) | 半導体装置、半導体ウエハ、半導体モジュールおよび半導体装置の製造方法 | |
| KR101469698B1 (ko) | 배선 기판 및 그 제조 방법 | |
| JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2002190488A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2002026198A (ja) | 半導体装置及びその製造方法 | |
| JPH11233678A (ja) | Ｉｃパッケージの製造方法 | |
| KR101054440B1 (ko) | 전자 소자 패키지 및 그 제조 방법 | |
| JP3939847B2 (ja) | 半導体装置の製造方法 | |
| JP5106197B2 (ja) | 半導体装置およびその製造方法 | |
| JP3147113B2 (ja) | マザーボードプリント配線板およびその製造方法 | |
| JP3617072B2 (ja) | チップキャリア | |
| JP2000174050A (ja) | 半導体チップ及び半導体チップの製造方法 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JP3313058B2 (ja) | 半導体装置とその製造方法 | |
| JPH104151A (ja) | 半導体装置およびその製造方法 | |
| JP2001077231A (ja) | 半導体装置、半導体ウエハ及び半導体装置の製造方法 | |
| JP2002064162A (ja) | 半導体チップ | |
| JP3795628B2 (ja) | 半導体チップを搭載する配線基板の製造方法 | |
| JP2000077558A (ja) | 印刷配線板とその製造方法 | |
| JP4172238B2 (ja) | 電子部品の実装構造 | |
| JP3472601B2 (ja) | 半導体装置 | |
| JP2000031195A (ja) | 半導体装置およびその製造方法 | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JP3417292B2 (ja) | 半導体装置 | |
| JP3768653B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060821 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061018 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070329 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |