JP2003046034A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JP2003046034A
JP2003046034A JP2001232184A JP2001232184A JP2003046034A JP 2003046034 A JP2003046034 A JP 2003046034A JP 2001232184 A JP2001232184 A JP 2001232184A JP 2001232184 A JP2001232184 A JP 2001232184A JP 2003046034 A JP2003046034 A JP 2003046034A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
metal
wiring board
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001232184A
Other languages
English (en)
Inventor
Hiromi Nakazawa
大望 中澤
Hiroyuki Kimura
洋之 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Compound Semiconductor Devices Ltd
Original Assignee
NEC Compound Semiconductor Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Compound Semiconductor Devices Ltd filed Critical NEC Compound Semiconductor Devices Ltd
Priority to JP2001232184A priority Critical patent/JP2003046034A/ja
Priority to US10/202,804 priority patent/US20030030154A1/en
Priority to TW91116985A priority patent/TW558820B/zh
Priority to CNB021273014A priority patent/CN1224100C/zh
Priority to KR1020020045384A priority patent/KR20030013288A/ko
Publication of JP2003046034A publication Critical patent/JP2003046034A/ja
Priority to US10/372,569 priority patent/US6972488B2/en
Priority to US10/372,607 priority patent/US20030127733A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement

Abstract

(57)【要約】 【課題】プリント配線基板上に半導体チップを搭載し、
その半導体チップをモールド樹脂で封止する構造の封止
型半導体装置において、リフローその他の加熱工程を経
ても、半導体装置にクラックや剥離が生じることを防止
する。 【解決手段】半導体装置１０は、プリント配線基板１１
と、プリント配線基板上に搭載された半導体チップ１３
と、半導体チップを覆うようにプリント配線基板上に成
形されたモールド樹脂１５と、からなり、プリント配線
基板１１上には、モールド樹脂１５とは密着力が弱い金
属で表面がメッキされている金属配線１７ａ、１７ｂ、
１７ｃ、１７ｄがモールド樹脂の外側まで延びるように
形成されている。金とモールド樹脂との接触界面が、半
導体装置を加熱したときに半導体装置の内部の水分が半
導体装置の外側に出る経路として機能する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に、プリント配線基板上に搭載された半導体チップが
モールド樹脂で封止されている、いわゆる封止型半導体
装置に関する。
【０００２】
【従来の技術】従来の封止型半導体装置の一例を図６に
示す。図６（Ａ）は従来の封止型半導体装置１００を上
方から見たときの透視平面図、図６（Ｂ）は図６（Ａ）
のＢ−Ｂ線における断面図、図６（Ｃ）は図６（Ａ）の
Ｃ−Ｃ線における断面図である。
【０００３】図６に示すように、従来の封止型半導体装
置１００は、所定のパターンの配線が形成されているプ
リント配線基板１０１と、プリント配線基板１０１の表
面上に取り付けられているマウント部材１０２と、マウ
ント部材１０２上に搭載されている半導体チップ１０３
と、プリント配線基板１０１を外部回路に接続するため
の複数のボンディングパッド１０４と、半導体チップ１
０３を覆うように、プリント配線基板１０１上に成形さ
れたモールド樹脂１０５と、半導体チップ１０３上の電
極とボンディングパッド１０４とを接続するボンディン
グワイヤー１０６と、からなっている。
【０００４】
【発明が解決しようとする課題】例えば、リードフレー
ム上に半導体チップを搭載し、半導体チップの電極を内
部リードにワイヤーボンディングした後、その半導体チ
ップを樹脂で封止する場合、樹脂としては、フィラー入
りの樹脂が一般的に用いられる。
【０００５】このフィラー入り樹脂は、樹脂の熱膨張係
数をリードフレームの熱膨張係数と一致させるために、
樹脂よりも小さい熱膨張率係数を有するフィラー状物質
を混入させ、樹脂全体の熱膨張係数を低下させたもので
ある。
【０００６】これに対して、図６に示した半導体装置１
００のように、プリント配線基板１０１上に半導体チッ
プ１０３を搭載し、その半導体チップ１０３を樹脂１０
５で封止する場合、半導体チップ１０３が光半導体素子
であるようなときには、樹脂１０５としては、透明樹脂
を用いる必要がある。光半導体素子への光の入射の遮断
を防止するためである。
【０００７】このような光半導体素子を含む半導体装置
は、フィラー入りの樹脂を用いて、通常の配線基板上に
封止した半導体装置よりも信頼性が低下してしまう。
【０００８】通常、この透明樹脂にはフィラーは混入し
ない。フィラーを混入すると、屈折率が変わり、光半導
体素子への光の入射量が安定しなかったり、チップ上の
所定の位置に光を入射できないおそれがあるからであ
る。
【０００９】このように透明樹脂では、フィラーを混入
しないため、熱膨張係数はフィラー入り樹脂のように小
さくはならず、さらに、フィラー入り樹脂と比較して、
水分を含有する割合が大きくなる。
【００１０】また、樹脂の熱膨張係数が大きいため、樹
脂と金属配線、あるいは、樹脂と基板界面との間に隙間
を生じやすく、その部分にも水分が残留してしまうこと
も避けられない。
【００１１】このため、図７（Ａ）に示すように、モー
ルド樹脂１０５は吸湿性が高く、また、熱膨張係数が大
きいため、半導体装置１００の内部にある程度の水分１
０７が残留してしまうことは避けられない。
【００１２】また、基板特有の構造として、半田付着防
止としてソルダーレジストのコーティングがしばしば用
いられ、モールド樹脂と基板との密着力が強いため、内
包する水分が逃げずらい状態となることがある。
【００１３】このように、半導体装置１００の内部に水
分を含有したままの状態で、例えば、リフローを実施す
ると、半導体装置１００の内部に存在する水分１０７の
逃げ道がないため、水分が半導体装置１００の内部にお
いて膨張し、その結果、図７（Ｂ）に示すように、半導
体装置１００の内部にクラックや剥離１０８が生じると
いう問題が発生していた。
【００１４】この場合におけるクラックや剥離には、樹
脂と金属配線からモールド樹脂の内部に向かうクラッ
ク、樹脂と基板からモールド樹脂内部に向かうクラッ
ク、樹脂と金属配線間の剥離、樹脂と基板間の剥離など
がある。
【００１５】本発明はこのような問題点に鑑みてなされ
たものであり、プリント配線基板上に半導体チップを搭
載し、その半導体チップをモールド樹脂で封止する構造
の封止型半導体装置において、リフローその他の加熱工
程を経ても、半導体装置の内部にクラックや剥離が生じ
ることを防止することが可能な封止型半導体装置を提供
することを目的とする。
【００１６】
【課題を解決するための手段】この目的を達成するた
め、本発明は、第１の態様として、プリント配線基板
と、プリント配線基板上に搭載された半導体チップと、
半導体チップを覆うようにプリント配線基板上に成形さ
れたモールド樹脂と、からなる半導体装置において、プ
リント配線基板上に形成され、モールド樹脂とは密着力
が弱い金属で表面がメッキされている少なくとも一つの
金属配線がモールド樹脂が成形された領域内から外側ま
で延びるように形成されており、金属とモールド樹脂と
の接触界面が、半導体装置を加熱したときに半導体装置
の内部の水分が半導体装置の外側に出る経路として機能
するものであることを特徴とする半導体装置を提供す
る。
【００１７】本発明に係る半導体装置においては、電気
的な接続用配線としては使用しない、あるいは、電気的
な接続用配線と兼用する少なくとも一つの金属配線をモ
ールド樹脂の外側まで延長して形成する。この金属配線
の表面は第１の金属でメッキされており、第１の金属と
モールド樹脂との間の密着力は比較的小さい。このた
め、第１の金属とモールド樹脂との接触界面は水分が通
る経路として機能し得る。従って、リフローその他の加
熱工程において半導体装置が加熱され、半導体装置の内
部に存在している水分が膨張した場合、膨張した水分は
第１の金属とモールド樹脂との接触界面を進み、半導体
装置の外部に放出される。このため、本発明に係る半導
体装置によれば、従来の封止型半導体装置とは異なり、
半導体装置の内部に存在する水分を効率的に半導体装置
の外部に逃がすことができ、モールド樹脂内部の水分の
膨張に起因する半導体装置の内部のクラックや剥離を防
止することができる。
【００１８】本発明は、第２の態様として、プリント配
線基板と、プリント配線基板上に搭載された半導体チッ
プと、半導体チップを覆うようにプリント配線基板上に
成形されたモールド樹脂と、からなる半導体装置におい
て、プリント配線基板には、少なくとも一つの貫通孔が
形成されており、貫通孔は、その内壁がモールド樹脂、
または、モールド樹脂とは別に貫通孔を充填している樹
脂とは密着力が弱い第２の金属でメッキされた状態にお
いて、モールド樹脂または上記のモールド樹脂とは別の
樹脂で充填されており、第２の金属とモールド樹脂また
は上記のモールド樹脂とは別の樹脂との接触界面が、半
導体装置を加熱したときに半導体装置の内部の水分が半
導体装置の外側に出る経路として機能するものであるこ
とを特徴とする半導体装置を提供する。
【００１９】本発明に係る半導体装置においては、プリ
ント配線基板に少なくとも一つの貫通孔が形成され、そ
の貫通孔の内壁はモールド樹脂、または、モールド樹脂
とは別に貫通孔を充填している樹脂とは密着力が比較的
小さい金属でメッキされている。貫通孔はこの状態の下
でモールド樹脂で充填されている。このため、第２の金
属とモールド樹脂または前記樹脂との接触界面は水分が
通る経路として機能し得る。従って、リフローその他の
加熱工程において半導体装置が加熱され、半導体装置の
内部に存在している水分が膨張した場合、膨張した水分
は金属とモールド樹脂または前記樹脂との接触界面を進
み、モールド樹脂の外部に放出される。このため、本発
明に係る半導体装置によれば、従来の封止型半導体装置
とは異なり、モールド樹脂の内部に存在する水分を効率
的にモールド樹脂の外部に逃がすことができ、モールド
樹脂内部の水分の膨張に起因する半導体装置内部のクラ
ックや剥離を防止することができる。
【００２０】前述の少なくとも一つの金属配線は、ソル
ダーレジストを形成しなかった領域に形成された金属メ
ッキ層で被われた金属配線から構成することが可能であ
る。このとき、メッキされた領域以外の一部にソルダー
レジストを形成してもよい。
【００２１】プリント配線基板上の金属配線上に金属メ
ッキを施す場合、一般的には、金属メッキを施さない領
域にソルダーレジストを塗布し、その後、プリント配線
基板上のソルダーレジストを塗布しない領域にある金属
配線上に金属メッキを施す。この方法を応用して、前述
の少なくとも一つの金属配線を形成することができる。
すなわち、本来、ソルダーレジストを塗布すべき領域の
他に、前述の経路となる金属配線を形成する領域を確保
し、その領域にはソルダーレジストを塗布せず、金属メ
ッキを施す。この結果、金属メッキ層で被われた金属配
線の金属メッキ層とモールド樹脂との間の密着界面を水
分を逃がす経路として形成することができる。
【００２２】密着力が弱い金属としては貴金属を用いる
ことができる。この場合、特に好ましい貴金属は金であ
る。ただし、用いることができる貴金属は金に限定され
るものではなく、プラチナやパラジウムを用いることも
可能である。
【００２３】さらに、密着力が弱い金属は貴金属に限定
されるものではなく、モールド樹脂との間の密着力が小
さい金属であれば、どのような金属をも用いることがで
きる。
【００２４】本発明は、第３の態様として、プリント配
線基板と、プリント配線基板上に搭載された半導体チッ
プと、半導体チップを覆うようにプリント配線基板上に
成形されたモールド樹脂と、からなる半導体装置におい
て、ソルダーレジストを形成しない非ソルダーレジスト
領域を形成し、非ソルダーレジスト領域は、その領域に
形成される金属メッキで被われた金属配線がモールド樹
脂の外側まで延びるように、形成されており、金属メッ
キで被われた金属配線とモールド樹脂との接触界面は、
半導体装置を加熱したときに半導体装置の内部の水分が
半導体装置の外側に出る経路として機能するものである
ことを特徴とする半導体装置を提供する。
【００２５】前述のように、プリント配線基板上の金属
配線に金属メッキを施す場合、一般的には、金属メッキ
を形成しない領域にソルダーレジストを塗布し、ソルダ
ーレジストを塗布しなかった領域の金属配線表面にのみ
金属メッキを施す。この金属メッキ層で被われた金属配
線を、ソルダーレジストで被うことなく、半導体装置外
部に延びるように形成することにより、半導体装置内部
の水分を外部に逃がす経路を形成することができる。す
なわち、本来ソルダーレジストを塗布すべき領域の他
に、前述の経路となる金属配線を形成する領域を確保
し、その領域にはそソルダーレジストを塗布せず、金属
メッキを施す。この結果、金属メッキ層で被われた金属
配線の金属メッキ層とモールド樹脂との間の密着界面を
水分を逃がす経路として形成することができる。
【００２６】ソルダーレジストは、通常、モールド樹脂
と同様の樹脂（例えば、エポキシ）から構成されている
ため、ソルダーレジストとモールド樹脂との間の密着力
はモールド樹脂と金属メッキとの間の密着力に比較して
極めて大きい。また、ソルダーレジストとソルダーレジ
ストを塗布した金属メッキが施されていない金属配線
（Ｃｕ等）との密着力もモールド樹脂と金属メッキとの
間の密着力に比べて大きい。
【００２７】これに対して、金属配線を被う金属メッキ
層（Ａｕ等）とモールド樹脂との間の密着力は比較的小
さい。すなわち、ソルダーレジストとモールド樹脂との
間の密着力及びソルダーレジストとソルダーレジストを
塗布した金属メッキが施された金属配線（Ｃｕ等）との
密着力は金属配線を被う金属メッキ層とモールド樹脂と
の間の密着力よりも大きい。このため、半導体装置の内
部に存在している水分が外部に逃げようとする場合に
は、密着力の小さい方の界面、すなわち、金属配線を被
う金属メッキ層とモールド樹脂との間の接触界面を通過
する。
【００２８】本発明はこの点に着目したものである。リ
フローその他の加熱工程において半導体装置が加熱さ
れ、半導体装置の内部に存在している水分が膨張した場
合、膨張した水分は、金属配線を被う金属メッキ層とモ
ールド樹脂との間の接触界面を進み、金属配線を被う金
属メッキ層の外部に放出される。このため、本発明に係
る半導体装置によれば、従来の封止型半導体装置とは異
なり、半導体装置の内部に存在する水分を効率的に半導
体装置の外部に逃がすことができ、半導体装置内部の水
分の膨張に起因する半導体装置内部のクラックや剥離を
防止することができる。
【００２９】前述のように、透明樹脂は、樹脂よりも小
さい熱膨張率係数を有するフィラー状の物質を含有して
いないため、水分を含みやすい。その透明樹脂をモール
ド樹脂として用いた場合であっても、上述の本発明に係
る半導体装置によれば、半導体装置の内部に存在する水
分を効率的に半導体装置の外部に逃がすことができ、半
導体装置内部の水分の膨張に起因する半導体装置の内部
のクラックや剥離を防止することができる。
【００３０】本発明に係る樹脂封止型半導体装置は、上
述の態様とは別の態様として、以下のように構成するこ
とも可能である。
【００３１】例えば、本発明に係る樹脂封止型半導体装
置は、プリント配線基板と、プリント配線基板上に搭載
された半導体チップと、半導体チップを覆うようにプリ
ント配線基板上に成形されたモールド樹脂と、からなる
半導体装置において、プリント配線基板上に形成され、
モールド樹脂とは密着力が弱い第１の金属で表面がメッ
キされている少なくとも一つの金属配線がモールド樹脂
の外側まで延びるように形成されており、プリント配線
基板には、少なくとも一つの貫通孔が形成されており、
貫通孔は、その内壁がモールド樹脂とは密着力が弱い第
２の金属でメッキされた状態において、モールド樹脂、
または、モールド樹脂とは別に貫通孔を充填している樹
脂で充填されており、第１の金属とモールド樹脂との接
触界面及び第２の金属とモールド樹脂または樹脂との接
触界面が、半導体装置を加熱したときに半導体装置の内
部の水分が半導体装置の外側に出る経路として機能する
ものであることを特徴とする半導体装置を提供すること
も可能である。
【００３２】本半導体装置においては、電気的な接続用
配線としては使用しない、あるいは、電気的な接続配線
と兼用する少なくとも一つの金属配線をモールド樹脂の
外側まで延長して形成するとともに、プリント配線基板
に少なくとも一つの貫通孔を形成し、その貫通孔の内壁
をモールド樹脂、または、モールド樹脂とは別に貫通孔
を充填している樹脂とは密着力が比較的小さい第２の金
属でメッキする。すなわち、本発明に係る半導体装置
は、上述の第１の態様の半導体装置と第２の態様の半導
体装置の双方の特徴を有するものとして形成されてい
る。このため、本発明に係る半導体装置によっても、従
来の封止型半導体装置とは異なり、上述の第１及び第２
の態様の半導体装置と同様に、半導体装置の内部に存在
する水分を効率的に半導体装置の外部に逃がすことがで
き、半導体装置内部の水分の膨張に起因する半導体装置
内部のクラックや剥離を防止することができる。
【００３３】本発明は、さらに他の態様として、プリン
ト配線基板と、プリント配線基板上に搭載された半導体
チップと、半導体チップを覆うようにプリント配線基板
上に成形されたモールド樹脂と、からなる半導体装置に
おいて、ソルダーレジストを形成しない非ソルダーレジ
スト領域を形成し、非ソルダーレジスト領域は、その領
域に形成される金属メッキ層で被われた金属配線がモー
ルド樹脂の外側まで延びるように、形成されており、プ
リント配線基板には、少なくとも一つの貫通孔が形成さ
れており、貫通孔は、その内壁がモールド樹脂、また
は、モールド樹脂とは別に貫通孔を充填している樹脂と
は密着力が弱い第２の金属でメッキされた状態におい
て、モールド樹脂または上記のモールド樹脂とは別の樹
脂で充填されており、金属メッキ層とモールド樹脂また
は上記のモールド樹脂とは別の樹脂との接触界面及び第
２の金属とモールド樹脂との接触界面が、半導体装置を
加熱したときにモールド樹脂または上記のモールド樹脂
とは別の樹脂の内部の水分が半導体装置の外側に出る経
路として機能するものであることを特徴とする半導体装
置を提供することも可能である。
【００３４】本半導体装置においては、本来、ソルダー
レジストを塗布すべき領域の他に、半導体装置内部の水
分が逃げる経路となる金属配線を形成する領域を確保
し、その領域にはソルダーレジストを塗布せず、金属メ
ッキを施す。この結果、第３の態様の場合と同様に、金
属メッキ層で被われた金属配線の金属メッキ層とモール
ド樹脂との間の密着界面を上述の経路として形成するこ
とができる。
【００３５】加えて、本半導体装置においては、プリン
ト配線基板に少なくとも一つの貫通孔を形成し、その貫
通孔の内壁をモールド樹脂、または、モールド樹脂とは
別に貫通孔を充填している樹脂とは密着力が比較的小さ
い第２の金属でメッキする。すなわち、本発明に係る半
導体装置は、上述の第１乃至第３の態様の半導体装置の
特徴を有するものとして形成されている。このため、本
発明に係る半導体装置によっても、従来の封止型半導体
装置とは異なり、上述の第２及び第３の態様の半導体装
置と同様に、半導体装置の内部に存在する水分を効率的
に半導体装置の外部に逃がすことができ、半導体装置内
部の水分の膨張に起因するモールド樹脂のクラックを防
止することができる。
【００３６】
【発明の実施の形態】本発明の第１の実施形態に係る樹
脂封止型半導体装置１０を図１に示す。図１（Ａ）は樹
脂封止型半導体装置１０を上方から見たときの透視平面
図、図１（Ｂ）は図１（Ａ）のＢ−Ｂ線における断面
図、図１（Ｃ）は図１（Ａ）のＣ−Ｃ線における断面図
である。
【００３７】図１に示すように、本実施形態に係る樹脂
封止型半導体装置１０は、所定のパターンの配線が形成
されているプリント配線基板１１と、プリント配線基板
１１の表面上に取り付けられているマウント部材１２
と、マウント部材１２上に搭載されている半導体チップ
１３と、プリント配線基板１１を外部回路に接続するた
めの複数のボンディングパッド１４と、半導体チップ１
３を覆うように、プリント配線基板１１上に成形された
透明モールド樹脂１５と、半導体チップ１３上の電極と
ボンディングパッド１４とを接続するボンディングワイ
ヤー１６と、からなっている。
【００３８】本実施形態においては、透明モールド樹脂
１５はエポキシからなる。
【００３９】本実施形態に係る樹脂封止型半導体装置１
０においては、さらに、電気的な接続用配線としては使
用しない金属配線１７ａ、１７ｂ、１７ｃ、１７ｄがプ
リント配線基板１１の表面上に形成されている。
【００４０】すなわち、図１（Ａ）に示すように、プリ
ント配線基板１１の中央部には半導体チップ１３を搭載
するチップ搭載領域１８が金属パターンとして形成され
ており、４個の金属配線１７ａ、１７ｂ、１７ｃ、１７
ｄがチップ搭載領域１８の４つのコーナーからそれぞれ
プリント配線基板１１の外周に向かって相互に平行に延
びている。この金属配線１７ａ、１７ｂ、１７ｃ、１７
ｄは透明モールド樹脂１５を越えてプリント配線基板１
１の外周に達しており、透明モールド樹脂１５を越えて
形成されていることにより、外気に触れている。
【００４１】図２に示すように、各金属配線１７ａ、１
７ｂ、１７ｃ、１７ｄの表面には金メッキ層１９が形成
されている。
【００４２】各金属配線１７ａ、１７ｂ、１７ｃ、１７
ｄの表面を覆っている金メッキ層１９とその周囲の透明
モールド樹脂１５との間の密着力は比較的小さい。すな
わち、金メッキ層１９とその周囲の透明モールド樹脂１
５とは、金メッキ層１９と透明モールド樹脂１５との間
の微少な隙間を水分が通過し得る程度の密着力で接触し
ている。
【００４３】このように、金メッキ層１９と透明モール
ド樹脂１５との接触界面は水分が通る経路として機能し
得る。
【００４４】従って、図３（Ａ）に示すように、リフロ
ーその他の加熱工程において透明モールド樹脂１５でモ
ールドされた半導体装置１０が加熱され、半導体装置１
０の内部に存在している水分２０が膨張した場合、図３
（Ｂ）に示すように、膨張した水分２０は金メッキ層１
９と透明モールド樹脂１５との接触界面を進み、半導体
装置１０の外部に放出される。
【００４５】本発明者は上述の第１の実施形態に係る半
導体装置のクラック及び剥離防止の効果を確認するた
め、以下のような実験を行った。
【００４６】図６に示した従来の半導体装置及び図１に
示した第１の実施形態に係る半導体装置を同数個作製
し、それらにリフロー工程を実施した後のクラックまた
は剥離の発生割合を調べた。結果は次の通りである。
【００４７】 この実験結果から明らかであるように、上述の第１の実
施形態に係る半導体装置によれば、従来の半導体装置と
比較して、極めて高い確率で半導体装置内部のクラック
や剥離の発生を防止することができる。
【００４８】以上のように、本実施形態に係る樹脂封止
型半導体装置１０によれば、半導体装置１０の内部に存
在する水分２０を確実に半導体装置１０の外部に逃がす
ことができ、半導体装置１０の内部の水分２０の膨張に
起因する半導体装置１０のクラックを防止することがで
きる。
【００４９】本発明の第２の実施形態に係る樹脂封止型
半導体装置３０を図４及び図５に示す。図４（Ａ）は樹
脂封止型半導体装置３０を上方から見たときの透視平面
図、図４（Ｂ）は図４（Ａ）のＢ−Ｂ線における断面
図、図４（Ｃ）は図４（Ａ）のＣ−Ｃ線における断面図
である。図５は、図４（Ｃ）の丸印Ｘの部分の拡大図で
ある。
【００５０】図４に示すように、本実施形態に係る樹脂
封止型半導体装置３０は、所定のパターンの配線が形成
されているプリント配線基板３１と、プリント配線基板
３１の表面上に取り付けられているマウント部材３２
と、マウント部材３２上に搭載されている半導体チップ
３３と、プリント配線基板３１の表裏面において、プリ
ント配線基板３１を外部回路に接続するための複数のボ
ンディングパッド３４と、半導体チップ３３を覆うよう
に、プリント配線基板３１上に成形された透明モールド
樹脂３５と、半導体チップ３３上の電極とボンディング
パッド３４とを接続するボンディングワイヤー３６と、
からなっている。
【００５１】本実施形態においては、透明モールド樹脂
３５はエポキシからなる。
【００５２】本実施形態に係る樹脂封止型半導体装置３
０においては、図４（Ａ）に示すように、プリント配線
基板３１の中央部に半導体チップ３３を搭載する領域と
してのほぼ矩形状のチップ搭載領域３７が形成されてお
り、このチップ搭載領域３７の四隅の近辺には、図４
（Ａ）及び図４（Ｂ）に示すように、貫通孔３８が形成
されている。
【００５３】貫通孔３８の拡大図を図５に示す。各貫通
孔３８の内壁には金メッキが施されている。すなわち、
各貫通孔３８の内壁には金メッキ層３９が形成されてお
り、各貫通孔３８はこの状態の下で透明モールド樹脂３
５で充填されている。あるいは、各貫通孔３８は透明モ
ールド樹脂３５とは別の樹脂で充填されている。
【００５４】各貫通孔３８の内壁を覆っている金メッキ
層３９とその周囲の透明モールド樹脂３５または前述の
別の樹脂との間の密着力は比較的小さい。すなわち、金
メッキ層３９とその周囲の透明モールド樹脂３５（また
は、別の樹脂）とは、金メッキ層３９と透明モールド樹
脂３５（または、別の樹脂）との間の微少な隙間を加熱
された水蒸気が速やかに半導体装置の外部に排出される
程度の密着力で接触している。
【００５５】このため、金メッキ層３９と透明モールド
樹脂３５（または、別の樹脂）との接触界面は水分が通
る経路として機能し得る。
【００５６】従って、第１の実施形態の場合と同様に、
リフローその他の加熱工程において透明モールド樹脂３
５（または、別の樹脂）でモールドされた半導体装置が
加熱され、透明モールド樹脂３５の内部に存在している
水分が膨張した場合、膨張した水分は金メッキ層３９と
透明モールド樹脂３５（または、別の樹脂）との接触界
面を進み、各貫通孔３８を通って、半導体装置３０の外
部に放出される。
【００５７】以上のように、本実施形態に係る樹脂封止
型半導体装置３０によれば、半導体装置３０の内部に存
在する水分を確実に半導体装置３０の外部に逃がすこと
ができ、半導体装置３０の内部の水分の膨張に起因する
透明モールド樹脂３５でモールドされた半導体装置３０
の内部におけるクラックや剥離を防止することができ
る。
【００５８】なお、金メッキ層３９に代えて、プラチナ
メッキ層またはパラジウムメッキ層などの貴金属メッキ
層を用いることも可能である。
【００５９】以下、図１を参照して、本発明の第３の実
施態様に係る半導体装置について説明する。
【００６０】プリント配線基板上の金属配線上に金属メ
ッキを施す場合、一般的には、金属メッキを施さない領
域にソルダーレジストを塗布し、その後、プリント配線
基板上のソルダーレジストを塗布しない領域にある金属
配線上に、金属メッキを施す方法が用いられる。本実施
形態はこの方法を応用したものである。
【００６１】本実施形態に係る半導体装置においては、
プリント配線基板１１上において、本来的にソルダーレ
ジストを形成しない領域の他に、ソルダーレジストを形
成しない非ソルダーレジスト領域を形成する。この非ソ
ルダーレジスト領域は、その領域に形成される金属メッ
キ層が被われた金属配線が透明モールド樹脂１５の外側
まで延びるように、形成されている。
【００６２】このため、その後に、プリント配線基板上
のソルダーレジストを塗布しない領域にある金属配線上
に金属メッキが形成される。このようにして形成された
金属配線を被う金属メッキ層と透明モールド樹脂１５と
の間の接触界面は、第１の実施形態における各金属配線
１７ａ、１７ｂ、１７ｃ、１７ｄと透明モールド樹脂１
５との間の接触界面と同様に、水分を逃がす経路として
機能する。
【００６３】ソルダーレジストは、通常、透明モールド
樹脂１５と同様の樹脂（例えば、エポキシ）から構成さ
れているため、ソルダーレジストと透明モールド樹脂１
５との間の密着力は大きい。このため、透明モールド樹
脂１５でモールドされた半導体装置１０の内部に存在し
ている水分２０が外部に逃げようとする場合には、密着
力の小さい方の界面、すなわち、金属配線を被う金属メ
ッキ層と透明モールド樹脂１５との間の接触界面を通過
する。
【００６４】このため、本実施形態に係る樹脂封止型半
導体装置によれば、第１の実施形態に係る半導体装置１
０と同様に、透明モールド樹脂１５でモールドされた半
導体装置１０の内部に存在する水分２０を確実に透明モ
ールド樹脂１５の外部に逃がすことができ、半導体装置
１０の内部の水分２０の膨張に起因する透明モールド樹
脂１５のクラックを防止することができる。
【００６５】なお、図１に示した第１の実施形態におけ
る金属配線１７ａ、１７ｂ、１７ｃ、１７ｄの何れか一
つまたは二つ以上を本実施形態に従って金属メッキ層で
被われた金属配線として形成することも可能である。
【００６６】なお、上述の第１乃至第３の実施形態はそ
れぞれ単独で実施しても良く、あるいは、何れか二つま
たは三つ全てを組み合わせて実施することも可能であ
る。
【００６７】すなわち、第１の実施形態による金属配線
１７ａ、１７ｂ、１７ｃ、１７ｄと第３の実施形態によ
る金属メッキ層で被われた金属配線とを同時に形成して
もよく、あるいは、第１の実施形態による金属配線１７
ａ、１７ｂ、１７ｃ、１７ｄと第２の実施形態による貫
通孔３８とを同時に形成してもよく、あるいは、第２の
実施形態による貫通孔３８と第３の実施形態による金属
メッキ層で被われた金属配線とを同時に形成してもよ
い。また、第１の実施形態による金属配線１７ａ、１７
ｂ、１７ｃ、１７ｄと第２の実施形態による貫通孔３８
と第３の実施形態による金属メッキ層で被われた金属配
線とを同時に形成することも可能である。
【００６８】
【発明の効果】以上のように、本発明に係る半導体装置
によれば、モールド樹脂とは密着力が弱い金属または金
属メッキ層で被われた金属配線とモールド樹脂との接触
界面が半導体装置内部に存在する水分が通る経路として
機能する。このため、リフローその他の加熱工程におい
て半導体装置が加熱され、半導体装置の内部に存在して
いる水分が膨張した場合、膨張した水分はそれらの接触
界面を進み、半導体装置の外部に放出される。このよう
に、本発明に係る半導体装置によれば、従来の封止型半
導体装置とは異なり、半導体装置の内部に存在する水分
を効率的に半導体装置の外部に逃がすことができ、半導
体装置内部の水分の膨張に起因する半導体装置の内部に
おけるクラックや剥離を防止することができる。
【図面の簡単な説明】
【図１】図１（Ａ）は本発明の第１の実施形態に係る樹
脂封止型半導体装置を上方から見たときの透視平面図、
図１（Ｂ）は図１（Ａ）のＢ−Ｂ線における断面図、図
１（Ｃ）は図１（Ａ）のＣ−Ｃ線における断面図であ
る。
【図２】図１に示した第１の実施形態に係る樹脂封止型
半導体装置の側面の部分的拡大図である。
【図３】図１に示した第１の実施形態に係る樹脂封止型
半導体装置を加熱した場合のモールド樹脂内部の水分の
挙動を示す概略図である。
【図４】図４（Ａ）は本発明の第２の実施形態に係る樹
脂封止型半導体装置を上方から見たときの透視平面図、
図４（Ｂ）は図４（Ａ）のＢ−Ｂ線における断面図、図
４（Ｃ）は図４（Ａ）のＣ−Ｃ線における断面図であ
る。
【図５】図４（Ｃ）の丸印Ｘの部分の拡大図である。
【図６】図６（Ａ）は従来の封止型半導体装置を上方か
ら見たときの透視平面図、図６（Ｂ）は図６（Ａ）のＢ
−Ｂ線における断面図、図６（Ｃ）は図６（Ａ）のＣ−
Ｃ線における断面図である。
【図７】従来の封止型半導体装置のモールド樹脂にクラ
ックが発生する状態を示す概略図である。
【符号の説明】
１０ 第１の実施形態に係る半導体装置 ３０ 第２の実施形態に係る半導体装置 １１、３１ プリント配線基板 １２、３２ マウント部材 １３、３３ 半導体チップ １４、３４ ボンディングパッド １５、３５ 透明モールド樹脂 １６、３６ ボンディングワイヤー １７ａ、１７ｂ、１７ｃ、１７ｄ 金属配線 １８、３７ チップ搭載領域 ３８ 貫通孔 ３９ 金メッキ層

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 プリント配線基板と、 前記プリント配線基板上に搭載された半導体チップと、 前記半導体チップを覆うように前記プリント配線基板上
    に成形されたモールド樹脂と、 からなる半導体装置において、 前記プリント配線基板上に形成され、前記モールド樹脂
    とは密着力が弱い金属で表面がメッキされている少なく
    とも一つの金属配線が前記モールド樹脂が成形された領
    域内から外側まで延びるように形成されており、 前記金属と前記モールド樹脂との接触界面が、前記半導
    体装置を加熱したときに前記半導体装置の内部の水分が
    前記半導体装置の外側に出る経路として機能するもので
    あることを特徴とする半導体装置。
  2. 【請求項２】 プリント配線基板と、 前記プリント配線基板上に搭載された半導体チップと、 前記半導体チップを覆うように前記プリント配線基板上
    に成形されたモールド樹脂と、 からなる半導体装置において、 前記プリント配線基板には、少なくとも一つの貫通孔が
    形成されており、 前記貫通孔は、その内壁が前記モールド樹脂、または、
    前記モールド樹脂とは別に前記貫通孔を充填している樹
    脂とは密着力が弱い金属でメッキされた状態において、
    前記モールド樹脂または前記樹脂で充填されており、 前記金属と前記モールド樹脂または前記樹脂との接触界
    面が、前記半導体装置を加熱したときに前記半導体装置
    の内部の水分が前記半導体装置の外側に出る経路として
    機能するものであることを特徴とする半導体装置。
  3. 【請求項３】 前記メッキされた領域以外の一部にソル
    ダーレジストを形成することを特徴とする請求項１また
    は２に記載の半導体装置。
  4. 【請求項４】 前記密着力が弱い金属は貴金属であるこ
    とを特徴とする請求項１乃至３の何れか一項に記載の半
    導体装置。
  5. 【請求項５】 前記貴金属は金であることを特徴とする
    請求項４に記載の半導体装置。
  6. 【請求項６】 プリント配線基板と、 前記プリント配線基板上に搭載された半導体チップと、 前記半導体チップを覆うように前記プリント配線基板上
    に成形されたモールド樹脂と、 からなる半導体装置において、 ソルダーレジストを形成しない非ソルダーレジスト領域
    を形成し、 前記非ソルダーレジスト領域は、その領域に形成される
    金属メッキで被われた金属配線が前記モールド樹脂の外
    側まで延びるように、形成されており、 前記金属メッキで被われた金属配線と前記モールド樹脂
    との接触界面は、前記半導体装置を加熱したときに前記
    半導体装置の内部の水分が前記半導体装置の外側に出る
    経路として機能するものであることを特徴とする半導体
    装置。
JP2001232184A 2001-07-31 2001-07-31 樹脂封止型半導体装置 Pending JP2003046034A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001232184A JP2003046034A (ja) 2001-07-31 2001-07-31 樹脂封止型半導体装置
US10/202,804 US20030030154A1 (en) 2001-07-31 2002-07-25 Resin-sealed type semiconductor device
TW91116985A TW558820B (en) 2001-07-31 2002-07-30 Resin-sealed type semiconductor device
CNB021273014A CN1224100C (zh) 2001-07-31 2002-07-31 树脂密封型的半导体装置
KR1020020045384A KR20030013288A (ko) 2001-07-31 2002-07-31 수지봉지형 반도체장치
US10/372,569 US6972488B2 (en) 2001-07-31 2003-02-21 Semiconductor device in which a semiconductor chip mounted on a printed circuit is sealed with a molded resin
US10/372,607 US20030127733A1 (en) 2001-07-31 2003-02-21 Resin-sealed type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001232184A JP2003046034A (ja) 2001-07-31 2001-07-31 樹脂封止型半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010183630A Division JP2010258483A (ja) 2010-08-19 2010-08-19 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JP2003046034A true JP2003046034A (ja) 2003-02-14

Family

ID=19064140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001232184A Pending JP2003046034A (ja) 2001-07-31 2001-07-31 樹脂封止型半導体装置

Country Status (5)

Country Link
US (3) US20030030154A1 (ja)
JP (1) JP2003046034A (ja)
KR (1) KR20030013288A (ja)
CN (1) CN1224100C (ja)
TW (1) TW558820B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067850A (ja) * 2008-09-11 2010-03-25 Sanyo Electric Co Ltd 回路装置
US7880279B2 (en) 2006-01-30 2011-02-01 Nitto Denko Corporation Transparent epoxy resin composition for molding optical semiconductor and optical semiconductor integrated circuit device using the same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7495644B2 (en) * 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
DE102006013560A1 (de) * 2005-04-19 2006-10-26 Carl Zeiss Smt Ag Projektionsobjektiv einer mikrolithographischen Projektionsbelichtungsanlage sowie Verfahren zu dessen Herstellung
US7943862B2 (en) * 2008-08-20 2011-05-17 Electro Scientific Industries, Inc. Method and apparatus for optically transparent via filling
JP2011199261A (ja) * 2010-02-24 2011-10-06 Panasonic Corp 電子部品
WO2016051449A1 (ja) * 2014-09-29 2016-04-07 新電元工業株式会社 半導体パッケージの製造方法および半導体パッケージ
WO2022000248A1 (zh) * 2020-06-30 2022-01-06 华为数字能源技术有限公司 一种逆变器、逆变系统及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284514A (ja) * 1997-04-11 1998-10-23 Rohm Co Ltd エリアアレイパッケージ型半導体装置の構造

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097089A (en) * 1998-01-28 2000-08-01 Mitsubishi Gas Chemical Company, Inc. Semiconductor plastic package, metal plate for said package, and method of producing copper-clad board for said package
JPS5864056A (ja) * 1981-10-13 1983-04-16 Nec Corp 半導体装置
JPH0343750U (ja) * 1989-09-04 1991-04-24
JPH0536881A (ja) 1991-07-26 1993-02-12 Fujitsu Ltd 半導体装置
JPH0645496A (ja) 1992-07-24 1994-02-18 Fujitsu Ltd 半導体装置及び実装方法
KR0113178Y1 (ko) * 1994-07-05 1998-04-10 문정환 반도체 패키지
JP2814955B2 (ja) * 1995-07-06 1998-10-27 日本電気株式会社 Ｂｇａ型半導体装置
US6242802B1 (en) * 1995-07-17 2001-06-05 Motorola, Inc. Moisture enhanced ball grid array package
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
JP2806328B2 (ja) 1995-10-31 1998-09-30 日本電気株式会社 樹脂封止型半導体装置およびその製造方法
KR0163871B1 (ko) * 1995-11-25 1998-12-01 김광호 하부에 히트 싱크가 부착된 솔더 볼 어레이 패키지
US5731709A (en) * 1996-01-26 1998-03-24 Motorola, Inc. Method for testing a ball grid array semiconductor device and a device for such testing
TW345727B (en) * 1996-08-22 1998-11-21 Hitachi Ltd Resin encapsulated semiconductor device and process for producing the same
JPH11186432A (ja) * 1997-12-25 1999-07-09 Canon Inc 半導体パッケージ及びその製造方法
JP3939847B2 (ja) * 1998-01-09 2007-07-04 シチズンホールディングス株式会社 半導体装置の製造方法
JPH11233531A (ja) * 1998-02-17 1999-08-27 Nec Corp 電子部品の実装構造および実装方法
WO1999059205A1 (fr) * 1998-05-12 1999-11-18 Mitsubishi Gas Chemical Company, Inc. Boitier plastique pour semiconducteurs et procede de production de cartes imprimees
JP3736349B2 (ja) * 1998-08-21 2006-01-18 日立化成工業株式会社 ペースト組成物並びにこれを用いた保護膜及び半導体装置
WO2000018202A1 (fr) * 1998-09-17 2000-03-30 Ibiden Co., Ltd. Tableau de connexions multicouche d'accumulation
JP3437107B2 (ja) * 1999-01-27 2003-08-18 シャープ株式会社 樹脂封止型半導体装置
EP1030366B1 (en) * 1999-02-15 2005-10-19 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
US6396143B1 (en) * 1999-04-30 2002-05-28 Mitsubishi Gas Chemical Company, Inc. Ball grid array type printed wiring board having exellent heat diffusibility and printed wiring board
US6717819B1 (en) * 1999-06-01 2004-04-06 Amerasia International Technology, Inc. Solderable flexible adhesive interposer as for an electronic package, and method for making same
JP2001007242A (ja) * 1999-06-18 2001-01-12 Sony Corp 半導体装置及びその製造方法
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
JP2001298117A (ja) * 2000-04-14 2001-10-26 Sumitomo Metal Electronics Devices Inc プラスチックパッケージの製造方法
JP2002026198A (ja) * 2000-07-04 2002-01-25 Nec Corp 半導体装置及びその製造方法
JP2002043467A (ja) * 2000-07-31 2002-02-08 Hitachi Chem Co Ltd 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法
WO2002044274A1 (fr) * 2000-11-29 2002-06-06 Taiyo Ink Manufacturing Co., Ltd. Composition de resine liquide thermodurcissable, cartes de circuit imprime et procede de fabrication associe
KR100691942B1 (ko) * 2001-01-15 2007-03-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
JP4403661B2 (ja) * 2001-03-09 2010-01-27 株式会社デンソー 放熱板を用いた部品の実装構造及びその製造方法
KR100747980B1 (ko) * 2001-04-28 2007-08-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
EP1280204A3 (en) * 2001-06-27 2004-09-01 Shinko Electric Industries Co. Ltd. Wiring substrate having position problem

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284514A (ja) * 1997-04-11 1998-10-23 Rohm Co Ltd エリアアレイパッケージ型半導体装置の構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7880279B2 (en) 2006-01-30 2011-02-01 Nitto Denko Corporation Transparent epoxy resin composition for molding optical semiconductor and optical semiconductor integrated circuit device using the same
JP2010067850A (ja) * 2008-09-11 2010-03-25 Sanyo Electric Co Ltd 回路装置

Also Published As

Publication number Publication date
US20030127733A1 (en) 2003-07-10
CN1224100C (zh) 2005-10-19
CN1416169A (zh) 2003-05-07
KR20030013288A (ko) 2003-02-14
US20030127732A1 (en) 2003-07-10
TW558820B (en) 2003-10-21
US6972488B2 (en) 2005-12-06
US20030030154A1 (en) 2003-02-13

Similar Documents

Publication Publication Date Title
US6734557B2 (en) Semiconductor device
JP3152180B2 (ja) 半導体装置及びその製造方法
JP2949490B2 (ja) 半導体パッケージの製造方法
US20050054187A1 (en) Method for forming ball pads of BGA substrate
JP3478139B2 (ja) リードフレームの製造方法
JPH10233463A (ja) 半導体装置およびその製造方法
US20020119595A1 (en) Semiconductor package using tape circuit board with a groove for preventing encapsulant from overflowing and manufacturing method thereof
JP2003046034A (ja) 樹脂封止型半導体装置
JP3281591B2 (ja) 半導体装置およびその製造方法
JP3403689B2 (ja) 半導体装置
JP3957928B2 (ja) 半導体装置およびその製造方法
JP3795628B2 (ja) 半導体チップを搭載する配線基板の製造方法
JP2001267452A (ja) 半導体装置
JPH09116045A (ja) リードフレームを用いたｂｇａタイプの樹脂封止型半導体装置およびその製造方法
JPS63244631A (ja) 混成集積回路装置の製造方法
JPH03257854A (ja) 半導体装置
KR100233864B1 (ko) 리드프레임을 이용한 에어리어 어레이 범프드 반도체 패키지의 입출력 범프 형성방법
JPH09162330A (ja) 半導体集積回路装置
JP4593831B2 (ja) チップサイズパッケージ
JP2010258483A (ja) 樹脂封止型半導体装置
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
JPH10189792A (ja) 半導体パッケージ
KR20000001410A (ko) 볼그리드어레이 패키지
KR100800148B1 (ko) Ｆｂｇａ 패키지
JPH0831979A (ja) 配線基板の電極部形成方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080512

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080808

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101116