JP3957928B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3957928B2 JP3957928B2 JP25306499A JP25306499A JP3957928B2 JP 3957928 B2 JP3957928 B2 JP 3957928B2 JP 25306499 A JP25306499 A JP 25306499A JP 25306499 A JP25306499 A JP 25306499A JP 3957928 B2 JP3957928 B2 JP 3957928B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- opening
- barrier metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を備えた半導体装置およびその製造方法に関する。特に、半導体素子を保護し、外部装置と半導体素子との電気的な接続を確保する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化および高機能化のために、半導体装置の小型化や動作速度の高速化とともに、実装密度の向上や実装作業の迅速性向上に対する要求が高まっている。これらの要求に対応するため、種々のパッケージ形態が開発されている。たとえば、メモリー用パッケージとしてはＬＯＣ（リード・オン・チップ）あるいはＳＯＮ（スモール・アウトライン・ノンリード）、あるいはＴＡＢテープを利用したμＢＧＡ（マイクロ・ボール・グリッド・アレイ、特表平０６−５０４４０８号参照）等のパッケージ形態が開発されている。
【０００３】
以下、図７を参照しながら従来のμＢＧＡを用いた半導体装置（以下、「μＢＧＡ」という。）およびその製造方法を説明する。
【０００４】
図７は、従来のμＢＧＡ１００の断面を模式的に示している。μＢＧＡ１００は、半導体集積回路部を内蔵した半導体素子（または半導体チップ）１０１と、半導体素子１０１の主面上に設けられたしなやかな低弾性率層１０３と、低弾性率層１０３上に形成された柔軟性シート状の配線回路シート１０２とを有している。配線回路シート１０２は配線パターンを備えており、配線パターンには外部電極１０６が形成されている。外部電極１０６は、半導体素子１０１の主面に形成されている素子電極１０５と部分リード１０４を介して互いに電気的に接続されている。
【０００５】
次に、従来のμＢＧＡ１００の製造方法を説明する。
【０００６】
まず、低弾性率層１０３を介して半導体素子１０１上に配線回路シート１０２を接合する。低弾性率層１０３は、絶縁材料から形成されており、接着機能を有している。
【０００７】
次に、配線回路シート１０２上の電極１０６と、半導体素子１０１の主面上の素子電極とを部分リード１０４によって電気的に接続する。この接続は、「ＴＡＢ」（テープ・オートメイテッド・ボンディング）作業で通常用いられる従来の熱圧着、または超音波ボンディング技術を用いて行われる。このようにして、従来のμＢＧＡ１００が得られる。
【０００８】
従来のμＢＧＡ１００は、半導体素子１０１と配線回路シート１０２との間に低弾性率層１０３を設けているため、半導体素子１０１に加わる応力を緩和することができる。また、配線回路シート１０２上に二次元的に配列された多数の電極１０６によって外部機器との電気的接続が可能となるため、半導体装置を利用する情報通信機器、事務用電子機器等の小型化を図ることができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来のμＢＧＡ１００には以下の問題があった。
【００１０】
第１に、製造コストが高いという問題である。その理由は、上記従来のμＢＧＡ１００では、予め配線回路シート１０２を作製する必要があるため、製造工数が増大するからである。また、配線回路シート１０２自体が高価であるため材料コストが増大し、さらに半導体素子１０１上に低弾性材料１０３を介して配線回路シート１０２を接合するためには高性能なマウンタ（搭載設備）を配備することが必要であるため、設備コストが増大するからである。
【００１１】
第２に、部分リード１０４と素子電極１０５とを接続することが困難であるという問題である。これは、微細配線の接続を行うときには部分リード１０４の幅や厚みが小さくなるため、部分リード１０４の形状が安定しなくなるからである。接続の困難性に起因して製造コストが増加し、さらに接続後の半導体装置の信頼性が低下することになる。
【００１２】
第３に、上記従来のμＢＧＡ１００は、その構造上、半導体素子１０１をウエハから切り出された後でなければ形成することができないという問題である。このことは、作業の迅速性を向上させることを妨げるとともに、半導体装置の検査をウエハ状態で行うことができないので、半導体装置の製造コストの低減に大きな障壁となっている。
【００１３】
本発明はかかる諸点に鑑みてなされたものであり、その主な目的は、信頼性に優れ、製造コストの低い半導体装置およびその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明による半導体装置は、素子電極が配列された主面を有する半導体素子と、前記半導体素子の前記素子電極上に形成されたバリアメタルと、前記半導体素子の前記主面上に形成され、前記バリアメタルを露出させる第１開口部を有し、絶縁性の弾性材料からなる第１弾性体層と、前記バリアメタルおよび前記第１弾性体層を覆うように前記半導体素子の前記主面上に形成され、前記バリアメタルの少なくとも一部を露出させる第２開口部を有し、絶縁性の弾性材料からなる第２弾性体層と、前記第２弾性体層上に形成され、前記第２開口部内において前記バリアメタルと電気的に接続されている配線層と、前記第２弾性体層上に形成され、前記配線層に電気的に接続されている外部電極とを備えている。このことによって、上記目的が達成される。
【００１５】
ある実施形態においては、前記半導体素子の前記主面上に形成され、前記素子電極の上面の中央部を露出させる開口部を有し、前記上面の周辺部を覆うパッシベーション膜をさらに備え、前記バリアメタルは、前記パッシベーション膜の前記開口部に充填されている。
【００１６】
前記バリアメタルは、前記パッシベーション膜の上面を覆うように前記パッシベーション膜の前記開口部に充填されていることが好ましい。
【００１７】
ある実施形態においては、前記素子電極を覆うように前記半導体素子の前記主面上に形成され、前記素子電極の上面の中央部を露出させる開口部を有し、前記素子電極の前記上面の周辺部を覆う樹脂層をさらに備え、前記バリアメタルは、前記樹脂層の前記開口部に充填されている。
【００１８】
ある実施形態においては、前記半導体素子の前記主面上に形成され、前記素子電極の上面の中央部を露出させる開口部を有し、前記素子電極の前記上面の周辺部を覆うパッシベーション膜と、前記素子電極および前記パッシベーションの上に形成され、前記素子電極の前記上面の前記中央部の少なくとも一部を露出させる開口部を有する樹脂層とをさらに備え、前記バリアメタルは、前記樹脂層の前記開口部に充填されている。
【００１９】
前記外部電極の少なくとも一部を露出させるように前記第２弾性体層上に形成され、導電性材料をはじく特性を有し、前記配線層を覆う保護膜と、前記外部電極の上に形成された外部電極端子とをさらに備えていることが好ましい。
【００２０】
前記外部電極端子は、金属ボールから構成されていることが好ましい。
【００２１】
本発明による半導体装置の製造方法は、素子電極が配置された主面を有する半導体素子を用意する工程と、前記素子電極を露出させる第１開口部を有し、絶縁性の弾性材料からなる第１弾性体層を前記半導体素子の前記主面上に形成する工程と、前記素子電極上にバリアメタルを形成する工程と、前記バリアメタルおよび前記第１弾性体層を覆うように前記半導体素子の前記主面上に絶縁性の弾性材料を堆積する工程と、前記バリアメタルの少なくとも一部を露出させる第２開口部を前記弾性材料に形成し、前記弾性材料から第２弾性体層を形成する工程と、前記バリアメタルおよび前記第２弾性体層の上に金属膜を堆積する工程と、前記金属膜をパターニングすることによって、一部が外部電極として機能する配線層を形成する工程とを包含する。この方法によって、上記目的が達成される。
【００２２】
ある実施形態においては、前記バリアメタルを形成する工程の前に、前記素子電極を覆うように前記半導体素子の前記主面上に樹脂を堆積する工程と、前記素子電極の上面の中央部を露出させる開口部を前記樹脂に形成し、それによって前記素子電極の前記上面の周辺部を覆う樹脂層を前記樹脂から形成する工程とをさらに包含し、前記バリアメタルを形成する工程は、前記樹脂層の前記開口部に前記バリアメタルを充填する工程を含む。
【００２３】
前記配線層を形成する工程は、前記配線層を形成した後に、前記外部電極の少なくとも一部を露出させるように第２配線層を覆いかつ導電性材料をはじく特性を有する保護膜を前記第２弾性体層上に形成する工程と、露出している前記外部電極の上に外部電極端子を形成する工程とをさらに包含してもよい。
【００２４】
前記外部電極端子を形成する工程は、前記外部電極の上に金属ボールを接合することによって実行されることが好ましい。
【００２５】
前記半導体素子として半導体ウエハを用いて前記半導体素子を用意する工程から前記配線層を形成する工程を実行し、その後、前記半導体ウエハを半導体チップ毎に分離する工程を実行することが好ましい。
【００２６】
前記配線層を形成する工程の前までに半導体ウエハを半導体チップ毎に切り離す工程を実行し、その後の工程を前記半導体素子として前記半導体チップを用いて実行してもよい。
【００２７】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。以下の図面においては、簡単さのために、実質的に同一の機能を有する構成要素を同一の参照符号で示す。
（第１の実施形態）
図１から図３Ｃを参照しながら、本発明による第１の実施形態を説明する。図１（ａ）は、本実施形態にかかる半導体装置の模式的に示す断面図であり、図１（ｂ）は、その半導体装置の一部を省略して示す斜視図である。
【００２８】
図示された半導体装置は、半導体素子１０と、複数の素子電極１１が配列された半導体素子１０の主面上に形成された第１弾性体層２０および第２弾性体層２１と、第２弾性体層２１上に形成された金属配線パターン３３とを有している。金属配線パターン３３は、素子電極１１に電気的に接続されているパット３０と、パット３０から延長された金属配線３１と、金属配線３１の一部として形成され外部端子として機能するランド３２とから構成されている。ランド３２の上には、外部電極端子として機能する金属ボール４０が接合されており、ランド３２を露出させるように金属配線パターン３３の上にソルダーレジスト膜５０が形成されている。
【００２９】
半導体素子１０は、例えば半導体チップであり、トランジスタ等を含む半導体集積回路部（不図示）を備えている。半導体素子１０の半導体集積回路部を保護するために半導体素子１０の主面にはパッシベーション膜１６が形成されていることが好ましい。半導体素子１０の半導体集積回路部は、素子電極１１に電気的に接続されており、素子電極１１は半導体素子１０の主面に配列されている。本実施形態では、半導体素子１０における主面の外周部に素子電極１１が配列されている。
【００３０】
なお、本実施形態では半導体素子１０として半導体チップを用いているが、半導体チップに分離する前の半導体ウエハを用いてもよい。素子電極１１は半導体素子１０における主面の外周部の全ての辺に設けられている必要はない。また、素子電極１１は半導体素子１０における主面の中央部に設けてもよい。
【００３１】
図２は、素子電極１１の周辺部分を拡大して示している。図２に示すように、素子電極１１は、その上にバリアメタル１２を有している。バリアメタル１２は、例えば耐メッキ液性を有しており、例えばメッキ工程の際に素子電極１１をメッキ液に溶解させないように機能する。例えばアルカリ耐性を有するＮｉからなるバリアメタルは、例えばアルカリ可溶のＡｌからなるから素子電極を保護することができる。バリアメタルを構成する材料としては、Ｎｉの他に、Ｐｄ、Ａｕ、Ｃｕ、Ａｇ、Ｐｔ等を用いることができる。バリアメタル１２の厚さが薄いとバリアメタル１２がポーラスになる場合があるので、薬品浸透性の観点から、バリアメタル１２の高さは、例えば３〜７μｍ程度、好ましくは５μｍ程度にする。半導体素子１０の主面にパッシベーション膜１６が形成されているときには、耐湿性の向上のために、パッシベーション膜１６は、素子電極１１における上面の周辺部１１ｂを覆っていることが好ましい。
【００３２】
パッシベーション膜１６には、素子電極１１における上面の中央部１１ａを露出させる開口部１６ａが形成されており、この開口部１６ａにバリアメタル１２が充填される。バリアメタル１２の充填は、パッシベーション膜１６の上面を覆うように行われることが好ましい。その理由は、バリアメタル１２と素子電極１１との密着性は優れているけれども、バリアメタル１２とパッシベーション膜１６との密着性は劣るため、パッシベーション膜１６の上面を覆うようにバリアメタル１２を充填することによって、パッシベーション膜１６の開口部の側面１６ｂとバリアメタル１２との間からメッキ液が侵入するのを防止することができるからである。
【００３３】
また、図３Ａに示すように、素子電極１１はその上に樹脂層１７を備えていてもよい。樹脂層１７は、例えば、素子電極１１の中央部１１ａを露出させ、かつ素子電極１１の周辺部１１ｂを覆うように形成されている。樹脂層１７を形成する目的は、隣接する素子電極１１の間隔を実質的に広げることである。
【００３４】
図３Ｂに示すように、樹脂層１７を形成しない場合、パッシベーション膜１６上面を覆うようにバリアメタル１２が形成されると、或る素子電極１１におけるパッシベーション膜１６の開口部の一端１６ｃから、隣接する素子電極１１におけるパッシベーション膜１６の開口部の一端１６ｄまでの間隔Ｇ１よりも、隣接するバリアメタル１２の一端１２ａおよび１２ｂの間隔Ｇ２の方が狭くなる。一方、図３Ｃに示すように、樹脂層１７を形成した場合、隣接するバリアメタル１２の一端１２ａおよび１２ｂの間隔Ｇ３は、間隔Ｇ２よりも広くなる。また、間隔Ｇ１よりも広くすることも可能となる。従って、樹脂層１７を形成すると、隣接するバリアメタル１２の一端１２ａおよび１２ｂの間隔を広げることができるため、ピッチ間隔の狭い素子電極を有する半導体素子に対しても好適に適用可能な半導体装置を提供することができる。
【００３５】
樹脂層１７は、絶縁性を有していればよく、例えばエポキシ等の材料から構成されている。樹脂層１７の厚さは、例えば１〜１０μｍ程度、好ましくは３〜７μｍ程度である。樹脂層１７は、パッシベーション膜１６上に形成されていてもよい。樹脂層１７が素子電極１１上に形成されている場合、バリアメタル１２は、素子電極１１の中央部１１ａを露出させる樹脂層１７の開口部１７ａに充填される。
【００３６】
再び図１を参照する。素子電極１１が配列されている半導体素子１０の主面上には、第１弾性体層２０が形成されている。第１弾性体層２０は、絶縁性の弾性材料から構成されており、バリアメタル１２を露出させる第１開口部２４を有している。第１弾性体層２０は、例えば、エステル結合型ポリイミドやアクリレート系エポキシ等の高分子材料から構成されている。ただし、絶縁性を有し低弾性率を示す材料から構成されていれば特に材料に限定はされない。低弾性率を示す材料から第１弾性体層を形成することによって、半導体素子１０と半導体装置を実装した配線基板との間の熱膨張係数の違いに起因して生じる熱応力を防止・抑制することができる。
【００３７】
具体的には、第１弾性体層２０の厚さは、例えば５〜１５０μｍ程度、好ましくは１０〜７０μｍ程度の範囲内にある。第１弾性体層２０の弾性率（ヤング率）は、例えば１０〜２０００ｋｇ／ｍｍ2の範囲内、好ましくは１０〜１０００ｋｇ／ｍｍ2の範囲内、さらに好ましくは１００〜７００ｋｇ／ｍｍ2の範囲内にある。また、第１弾性体層２０の線膨張率は、例えば５〜２００ｐｐｍ／℃の範囲内、好ましくは１０〜１００ｐｐｍ／℃の範囲内、さらに好ましくは１００〜６０ｐｐｍ／℃の範囲内にある。第１弾性体層２０の線膨張率と弾性率（ヤング率）との積は、例えば５０〜２０００００（ｋｇ／ｍｍ2）・（ｐｐｍ／℃）の範囲内、好ましくは１００〜１０００００（ｋｇ／ｍｍ2）・（ｐｐｍ／℃）の範囲内、さらに好ましくは１０００〜４２０００（ｋｇ／ｍｍ2）・（ｐｐｍ／℃）の範囲内にある。これらの第１弾性体層２０についての条件は第２弾性体層２１にも適用され得る。
【００３８】
第１弾性体層２０の上には、第２弾性体層２１が設けられている。第２弾性体層２１は、第１弾性体層２０と第１開口部２４とによって形成される段差部２５、およびバリアメタル１２を覆うように半導体素子１０の主面上に形成されており、バリアメタル１２の少なくとも一部を露出させる第２開口部２６を有している。 第２弾性体層２１が第１弾性体層２０の段差部２５を覆っていることによって、段差部２５上の第２弾性体層２１の断面形状が鋭角部分のない滑らかな形状になるため、段差部２５上方に位置する金属配線３１の断線を防止することができる。第１弾性体層２０の段差部２５を効果的に覆うために、第１弾性体層２０の厚さが例えば３０〜７０μｍ程度のとき、第２弾性体層２１の厚さは１０〜３０μｍ程度にすることが好ましい。また、金属配線３１の断線を防止するため、第１弾性体層２０の段差部２５は、第１弾性体層２０の第１開口部２５を規定する側面と第１弾性体層２０の上面とが鈍角（例えば、１００〜１５０度程度）をなすように形成されていることが好ましい。
【００３９】
第２弾性体層２１の第２開口部２６は、カバレッジの観点およびメッキ液の侵入防止の観点から、バリアメタル１２の中央部を露出させるように形成されていることが好ましい。また、金属配線３１の断線を防止するために、第２弾性体層２１の第２開口部２６を規定する側面と第２弾性体層２１の上面とが鈍角（例えば、９５〜１５０度程度）をなすように第２開口部２６は形成されていることが望ましい。
【００４０】
なお、第２弾性体層２１は、第１弾性体層２０と同一の材料から構成されていてもよいし、異なる材料から構成されていてもよい。同一材料から構成されている場合には、第１弾性体層２０と第２弾性体層２１との界面に熱応力が発生することを防止することができる。
【００４１】
第２弾性体層２１上には、金属配線パターン３３が形成されている。金属配線パターン３３のパット３０は、第２開口部２６内においてバリアメタル１２と電気的に接続されている。パット３０からは金属配線３１が延長されている。金属配線３１は、第２開口部２６の側面および第２弾性体層２１の上面の上に形成されており、金属配線３１の一端はパット３０に接続され、他端は第２弾性体層２１上に形成されたランド３０に接続されている。ランド３２は、半導体素子１０内の半導体素子と外部機器との間に流れる信号を入出力するための外部電極として機能する。パット３０、金属配線３１およびランド３２は、例えば、同一の金属層から形成されている。
【００４２】
第２弾性体層２１上には、金属配線パターン３３を保護するソルダーレジスト膜５０が形成されている。ソルダーレジスト膜５０は、ランド３２の少なくとも一部を露出させる開口部２９を有しており、開口部２９内で露出しているランド３２上には、外部電極端子として機能する金属ボール４０が接合されている。金属ボール４０は、例えば、半田、半田メッキされた銅、ニッケル等から構成されている。
【００４３】
本実施形態の半導体装置によれば、第２弾性体層２１上に金属配線３１が形成されている。このため、プリント基板等の配線基板の上に半導体装置が実装される際に、半導体装置の加熱・冷却に伴って生じる熱応力などの応力が金属配線３１に印加されても、この応力を第２弾性体層２１によって緩和することができる。その結果、金属配線３１の断線を防止することができ、信頼性の優れた半導体装置を実現することができる。
【００４４】
また、半導体素子１０の主面上に形成された第１弾性体層２０の段差部２５を覆うように第２弾性体層２１が形成されているため、段差部２５の上方での金属配線３１の断線が発生しにくく、また金属配線３１の形成を容易にすることができる。
【００４５】
さらに、外部電極となるランド３２が二次元的に半導体素子１０の主面の上方に配置されているため、狭い面積に多数の外部電極を設けることができ、加えてパット３０とランド３２との間をパターン形成可能な金属配線３１によって接続しているため、小型で薄型であり多ピン化に対応可能な半導体装置を実現することができる。しかも、半導体素子１０上の素子電極１１と外部電極（ランド３２）との間に従来のような部分リードを設けるのではなく、エッチング等によってパターニングが可能な金属配線３１によって素子電極１１と外部電極とを接続するものであるため、微細加工に適し、多ピン化に対応可能な半導体装置を実現できる。その結果、半導体装置を利用する情報通信機器、事務用電子機器等の小型化を図ることができる。
【００４６】
加えて、金属配線３１につながるランド３２の上に外部電極端子となる金属ボール４０が設けられているため、プリント基板等の配線基板に半導体装置を実装する工程を極めて簡易かつ迅速に行なうことができる。実装後においても金属ボール４０から発生する熱応力を第２弾性体層２１によって吸収することができる。
【００４７】
次に、図４（ａ）〜（ｆ）および図５（ａ）〜（ｅ）を参照しながら、本実施形態にかかる半導体装置の製造方法を説明する。
【００４８】
まず、図４（ａ）に示すように、素子電極１１が配列された主面を有する半導体素子１０を用意し、その主面上に感光性を有する弾性材料１８（厚さ：１００μｍ程度）を塗布し、その後乾燥する。弾性材料１８は、絶縁性を有し低弾性率を示す材料であればよい。弾性材料１８として、例えばエステル結合型ポリイミドやアクリレート系エポキシ等の高分子材料を用いることができる。半導体装置を配線基板に実装したときに半導体装置に加わる熱応力を軽減するために、弾性材料１８の厚さは、塗布工程以降の工程に支障のない範囲で厚い方が良い。例えば５００μｍ程度でも、１０００μｍ程度でもよい。
【００４９】
半導体素子１０の主面のうち素子電極１１が配列されている領域以外の部分は、パッシベーション膜１６によって覆われていることが好ましい。この場合、耐湿性を向上させるため、素子電極１１における上面の周辺部を覆うようにパッシベーション膜１６を形成することが望ましい。
【００５０】
次に、図４（ｂ）に示すように、弾性材料１８に対して露光と現像とを順次行うことによって素子電極１１を露出させる第１開口部２４を形成し、それによって弾性材料１８から第１弾性体層２０を形成する。第１開口部２４を形成する際に、露光工程において平行光ではなく例えば拡散光（散乱光を含む）を使用する。拡散光を使用することによって、第１開口部２４の側面２２と第１弾性体層２０の上面とが鈍角（例えば、１００〜１５０度程度）をなすように第１開口部２４を形成することができる。
【００５１】
なお、液状材料の弾性材料１８を塗布・乾燥する場合に限らず、予め弾性材料をフィルム状に形成して用いることもできる。この場合には、フィルム状の弾性材料を半導体素子１０上に貼りあわせた後に、露光と現像とを順次行って弾性材料に第１開口部２４を形成し、それによって弾性材料から第１弾性体層２０を形成する。また、感光性を有していない弾性材料を用いることも可能である。この場合、レーザーやプラズマを用いる機械的な加工、またはエッチングなどの化学的な加工によって第１開口部２４を形成すればよい。
【００５２】
次に、図４（ｃ）に示すように、半導体素子１０の主面上の素子電極１１上にバリアメタル１２を形成する。バリアメタル１２は、例えば、アルカリ耐性を有するＮｉ膜（厚さ：例えば５μｍ程度）からなり、無電解めっき法を用いて形成される。
【００５３】
図２に示すように半導体素子１０の主面上にパッシベーション膜１６が形成されている場合には、パッシベーション膜１６の開口部１６ａにバリアメタル１２を充填する。バリアメタル１２の充填は、メッキ液の侵入防止の観点から、パッシベーション膜１６の上面を覆うように行うことが好ましい。
【００５４】
また、図３Ａに示すように素子電極１１上に樹脂層１７を形成した後に、バリアメタル１２を形成してもよい。樹脂層１７の形成は、例えば、素子電極１１を覆うように前記半導体素子１０の主面上に樹脂材料を堆積した後、素子電極１１における上面の中央部１１ａを露出させる開口部１７ａを樹脂材料に形成することによって行う。その後、樹脂層１７の開口部１７ａにバリアメタル１７を充填すればよい。樹脂層１７を形成する樹脂材料としては、絶縁性を有していればよく、例えば、エポキシを用いることができる。
【００５５】
なお、バリアメタル１２の形成や樹脂層１７の形成は、図４（ａ）によって示される弾性材料１８を塗布する工程の前に、実行しても構わない。
【００５６】
次に、図４（ｄ）に示すように、バリアメタル１２および第１弾性体層２０の段差部２５を覆うように半導体素子１０の主面上に弾性材料を堆積した後、バリアメタル１２の少なくとも一部を露出させる第２開口部２６を弾性材料に形成し、それによって弾性材料から第２弾性体層２１を形成する。第２弾性体層２１の形成は、第１弾性体層２０を形成する工程と同様の工程を用いて行えばよい。
【００５７】
第１弾性体層２０の段差部２５を効果的に覆うため、第１弾性体層２０の厚さが例えば１００μｍ程度であるとき、第２弾性体層２１の厚さは例えば３０μｍ程度にすることが好ましい。なお、第２弾性体層２１の形成には、第１弾性体層２０と同じ弾性材料を用いてもよいし、異なる弾性材料を用いてもよい。
【００５８】
第２開口部２６の形成は、金属配線３１の断線を防止する観点から、第２弾性体層２１の第２開口部２６を規定する側面と第２弾性体層２１の上面とが鈍角（例えば、９５〜１５０度程度）をなすように実行されることが好ましい。また、カバレッジの観点およびメッキ液の侵入防止の観点から、バリアメタル１３の中央部を露出させるように実行されることが望ましい。
【００５９】
次に、図４（ｅ）に示すように、第２弾性体層２１および素子電極１１の上に例えばＴｉ膜（厚さ：例えば０．２μｍ程度）を堆積した後、Ｔｉ膜の上にＣｕ膜（厚さ：０．５μｍ程度）を堆積することによって薄膜金属層１３を形成する。薄膜金属層１３の形成は、例えば、真空蒸着法、スパッタリング法、ＣＶＤ法または無電解めっき法を用いて行うことができる。薄膜金属層１３の厚さは、被覆性（カバレッジ）の観点から、例えば０．５〜１．０μｍの範囲内にする。
【００６０】
次に、図４（ｆ）に示すように、薄膜金属層１３の上にメッキレジスト膜１４を形成する。メッキレジスト膜１４の形成は、薄膜金属層１３上にポジ型感光性レジストを塗布した後、このレジストのうち仕上げ製品の所望のパターン部以外の部分を分解し、次いで所望のパターン部を除去することによって行う。なお、ポジ型感光性レジストに代えて、ネガ型感光性レジストを用いてメッキレジスト膜１４を形成してもよい。
【００６１】
次に、図５（ａ）に示すように、薄膜金属層１３のうちメッキレジスト膜１４の形成されていない部分の上に厚膜金属層１５を形成する。厚膜金属層１５は、例えばＣｕ膜（厚さ：２０μｍ程度）からなり、電解めっき法を用いて形成される。厚膜金属層１４の厚さは、配線抵抗の観点から、例えば１０〜４０μｍの範囲内にする。その後、図５（ｂ）に示すように、メッキレジスト膜１４を分解して除去する。
【００６２】
次に、図５（ｃ）に示すように、薄膜金属層１３と厚膜金属層１５とを溶解できるエッチング液（例えば、Ｃｕ膜に対して塩化第二銅溶液、Ｔｉ膜に対してＥＤＴＡ溶液）を用いて全面エッチングをし、それによって厚膜金属層１５よりも厚さの薄い薄膜金属層１３を先行して除去する。このようにして、パット３０と金属配線３１とランド３２とからなる金属配線パターン３３を形成する。
【００６３】
なお、メッキレジスト膜１４を除去した後に、フォトリソグラフィ技術を用いて所望のパターン形状を有するエッチングレジスト膜を形成し、このエッチングレジスト膜によって厚膜金属層１５を保護してもよい。
【００６４】
次に、図５（ｄ）に示すように、金属配線パターン３３を覆うように第２弾性体層２１の上にソルダーレジストを塗布した後、ランド３２を露出する開口部をソルダーレジストに形成し、それによってソルダーレジスト膜５０を形成する。ソルダーレジスト膜５０の開口部は、公知のフォトリソグラフィ技術を用いて形成すればよい。ソルダーレジスト膜５０を形成することによって、パット部３０と金属配線３１を溶融したはんだから保護することができる。
【００６５】
次に、図５（ｅ）に示すように、はんだ、はんだめっきされた銅、ニッケル等からなる金属ボール４０をランド３２の上に搭載して、金属ボール４０とランド３２とを溶融接合する。このようにして、本実施形態にかかる半導体装置を得ることができる。
【００６６】
本実施形態では、第１弾性体層２０の段差部２５を第２弾性体層２１によって覆うようにしているため、金属配線３１をパット３０を介してバリアメタル１２になめらかにつながるように形成することができ、その結果、金属配線３１の形成を容易にし、金属配線３１の断線を生じさせないようにすることができる。
【００６７】
また、バリアメタル１２が耐メッキ液性を有している場合、素子電極１２をメッキ液に溶解させることなく、金属配線パターン３３を形成することが可能となる。
【００６８】
なお、本実施形態では、半導体素子１０の主面上に第１弾性体層２０および第２弾性体層２１を形成したが、第１弾性体層２０と第２弾性体層２１との間に他の層（例えば、絶縁層、弾性体層など）を形成することも可能である。また、金属配線パターン３３の上に他の層（例えば、絶縁層、弾性体層など）を形成した後に、ソルダーレジスト膜５０を形成してもよい。
【００６９】
また、本実施形態では薄膜金属層１３および厚膜金属層１５を構成する材料としてＣｕを使用したが、これに代えてＣｒ、Ｗ、Ｔｉ／Ｃｕ、Ｎｉ等を使用してもよい。また、薄膜金属層１３と厚膜金属層１５とをそれぞれ異なる金属材料により構成しておき、図５（ｃ）に示すような最終的なエッチング工程では薄膜金属層１３のみを選択的にエッチングするエッチャントを用いてもよい。
【００７０】
また、半導体ウエハを半導体チップに切り離した後に、この半導体チップに第１弾性体層２０、第２弾性体層２１、金属配線パターン３３、ソルダーレジスト膜５０、金属ボール４０などを形成するようにしてもよいし、半導体ウエハに第１弾性体層２０、第２弾性体層２１、金属配線パターン３３、ソルダーレジスト膜５０、金属ボール４０などを形成した後に、この半導体ウエハを半導体チップに切り離してもよい。あるいは、半導体ウエハに第１弾性体層２０、第２弾性体層２１、金属配線パターン３３、ソルダーレジスト膜５０、金属ボール４０などを形成する工程の途中のいずれかの工程までを行なってから、この半導体ウエハを半導体チップに切り離し、その後、この半導体チップに対して残りの工程を施すようにしてもよい。
（他の実施形態）
上記の実施形態では、ランド３２の上に外部電極端子として金属ボール４０を設けたが、これに代えてランド３２の上に突起電極を設けてもよい。突起電極として、例えば、はんだクリームをランド３２上に印刷、溶融することによって形成されたはんだバンプ、溶融はんだ内にディップすることによって形成されたはんだバンプ、無電解めっきによってランド３２上に形成されたニッケル／金バンプなどを設けることができる。突起電極は、導電性を有し、かつソルダーレジスト膜５０から突出していればよい。突起電極を設けることによって、ランド３２の上に金属ボール４０を順次搭載する手間の掛かる工程とが不要となるため、低コストの半導体装置を実現することができる。
【００７１】
また、ランド３２を外部電極端子として機能させるランド・グリッド・アレイ（ＬＧＡ）型の構成を採用してもよい。ＬＧＡ型の構成を採用した半導体装置を配線基板上に実装する際には、配線基板の接続端子の上にはんだクリームを塗布した後リフローさせるなどの方法によって、ランド３２と配線基板上の接続端子との電気的な接続を容易に行なうことができる。ランド３２を外部電極端子として用いることによって、金属ボール４０を順次形成する工程や、突起電極を形成する工程が不要となるため、極めてコストが低く、かつ実装高さの低い半導体装置を実現することができる。
【００７２】
次に、本発明による更に他の実施形態を説明する。本実施形態によれば、ウエハレベルで半導体装置の検査を行うことができる。図６は、本実施形態にかかる半導体装置の検査時におけるウエハ状態での半導体装置の断面を模式的に示している。
【００７３】
図６に示すように、電源・信号発生器や出力信号検出器を備えた検査装置７０に電気的に接続されている検査ボード７１がウエハ状態の半導体装置６０の上に配置されている。検査ボード７１は、半導体装置６０の外部電極端子である金属ボール４０と電気的な接続をするためのコンタクト端子７２を多数備えている。
【００７４】
コンタクト端子７２は下方に向けた状態で検査ボード７１に配置されており、コンタクト端子７２と金属ボール４０とは相対向させるように位置合わせされ、両者は加圧して接触されている。なお、検査ボード７１内には、検査装置７０とコンタクト端子７２とを電気的に接続するための配線（不図示）が設けられている。
【００７５】
本実施形態によれば、金属ボール４０の高さおよびコンタクト端子７２の高さにばらつきがあっても、緩衝剤としての機能する第１絶縁体層２０および第２絶縁体層２１よってそのばらつきを吸収することができる。その結果、金属ボール４０とコンタクト端子７２とを確実に接触させることができ、ウエハレベルでの半導体装置の検査を確実に行なうことができる。また、各金属ボール４０の間隔は各素子電極１１の間隔よりも広いため、検査ボード７１の配線（不図示）を形成することが容易になるという利点もある。
【００７６】
本実施形態では、検査ボード７１上にメッキ法や印刷法によって形成したランド状のコンタクト端子７２を用いて、コンタクト端子７２と金属ボール４０とを接触させている。金属ボール４０とコンタクト端子７２との接触をより確実にするために、コンタクト端子７２と金属ボール４０との間に垂直方向のみに導電性を有する導電性シートやスプリングプローブを介設してもよい。
【００７７】
さらに、半導体装置６０を所定の温度に加熱することによって、バーンイン検査を行うことも可能である。ただし、バーンイン検査などの高温での検査を行なう場合、検査ボード７１には、半導体基板と熱膨張係数の近いガラス基材やセラミック基材を用いることが好ましい。
【００７８】
なお、ウエハ状態の半導体基板を個々のチップに切り離した後に金属配線や外部電極端子を設けた状態で半導体装置の検査を行なってもよい。
【００７９】
【発明の効果】
本発明によれば、第１弾性体層を覆うように形成された第２弾性体層上に配線層が形成されているため配線の断線を防止することができ、信頼性に優れた半導体装置を提供することが可能となる。また、本発明によれば、信頼性に優れた半導体装置をより低い製造コストで製造することが可能となる。
【図面の簡単な説明】
【図１】（ａ）は、第１の実施形態にかかる半導体装置を模式的に示す断面図である。
（ｂ）は、その半導体装置の一部を省略した斜視図である。
【図２】第１の実施形態における半導体装置のうち素子電極の周辺部分を示す拡大断面図である。
【図３Ａ】第１の実施形態における半導体装置のうち素子電極の周辺部分を示す拡大断面図である。
【図３Ｂ】樹脂層１７が形成された半導体装置の実施形態を説明するための断面図である。
【図３Ｃ】樹脂層１７が形成された半導体装置の実施形態を説明するための断面図である。
【図４】（ａ）〜（ｆ）は、第１の実施形態にかかる半導体装置の製造方法を説明するための工程断面図である。
【図５】（ａ）〜（ｅ）は、第１の実施形態にかかる半導体装置の製造方法を説明するための工程断面図である。
【図６】本発明の更に他の実施形態を説明するための半導体装置の断面図である。
【図７】従来の半導体装置を示す断面図である。
【符号の説明】
１０ 半導体基板
１１ 素子電極
１２ バリアメタル
１３ 薄膜金属層
１４ メッキレジスト膜
１５ 厚膜金属層
１６ パッシベーション膜
１７ 樹脂層
２０ 第１弾性体層
２１ 第２弾性体層
２３ 絶縁層の上面
２４ 開口部
２５ 段差部
２６ 開口部
２９ 開口部
３０ パッド
３１ 金属配線
３２ ランド（外部電極）
３３ 金属配線パターン
４０ 金属ボール
４１ 導電性突起
５０ ソルダーレジスト膜（保護膜）
６０ 半導体装置
６１ 検査ボード
６２ コンタクト端子
７０ 検査装置
１００ 半導体装置
１０１ 半導体素子（半導体チップ）
１０２ 配線回路シート
１０３ 低弾性率層
１０４ 部分リード
１０５ 素子電極
１０６ 外部電極
【発明の属する技術分野】
本発明は、半導体素子を備えた半導体装置およびその製造方法に関する。特に、半導体素子を保護し、外部装置と半導体素子との電気的な接続を確保する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
近年、電子機器の小型化および高機能化のために、半導体装置の小型化や動作速度の高速化とともに、実装密度の向上や実装作業の迅速性向上に対する要求が高まっている。これらの要求に対応するため、種々のパッケージ形態が開発されている。たとえば、メモリー用パッケージとしてはＬＯＣ（リード・オン・チップ）あるいはＳＯＮ（スモール・アウトライン・ノンリード）、あるいはＴＡＢテープを利用したμＢＧＡ（マイクロ・ボール・グリッド・アレイ、特表平０６−５０４４０８号参照）等のパッケージ形態が開発されている。
【０００３】
以下、図７を参照しながら従来のμＢＧＡを用いた半導体装置（以下、「μＢＧＡ」という。）およびその製造方法を説明する。
【０００４】
図７は、従来のμＢＧＡ１００の断面を模式的に示している。μＢＧＡ１００は、半導体集積回路部を内蔵した半導体素子（または半導体チップ）１０１と、半導体素子１０１の主面上に設けられたしなやかな低弾性率層１０３と、低弾性率層１０３上に形成された柔軟性シート状の配線回路シート１０２とを有している。配線回路シート１０２は配線パターンを備えており、配線パターンには外部電極１０６が形成されている。外部電極１０６は、半導体素子１０１の主面に形成されている素子電極１０５と部分リード１０４を介して互いに電気的に接続されている。
【０００５】
次に、従来のμＢＧＡ１００の製造方法を説明する。
【０００６】
まず、低弾性率層１０３を介して半導体素子１０１上に配線回路シート１０２を接合する。低弾性率層１０３は、絶縁材料から形成されており、接着機能を有している。
【０００７】
次に、配線回路シート１０２上の電極１０６と、半導体素子１０１の主面上の素子電極とを部分リード１０４によって電気的に接続する。この接続は、「ＴＡＢ」（テープ・オートメイテッド・ボンディング）作業で通常用いられる従来の熱圧着、または超音波ボンディング技術を用いて行われる。このようにして、従来のμＢＧＡ１００が得られる。
【０００８】
従来のμＢＧＡ１００は、半導体素子１０１と配線回路シート１０２との間に低弾性率層１０３を設けているため、半導体素子１０１に加わる応力を緩和することができる。また、配線回路シート１０２上に二次元的に配列された多数の電極１０６によって外部機器との電気的接続が可能となるため、半導体装置を利用する情報通信機器、事務用電子機器等の小型化を図ることができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来のμＢＧＡ１００には以下の問題があった。
【００１０】
第１に、製造コストが高いという問題である。その理由は、上記従来のμＢＧＡ１００では、予め配線回路シート１０２を作製する必要があるため、製造工数が増大するからである。また、配線回路シート１０２自体が高価であるため材料コストが増大し、さらに半導体素子１０１上に低弾性材料１０３を介して配線回路シート１０２を接合するためには高性能なマウンタ（搭載設備）を配備することが必要であるため、設備コストが増大するからである。
【００１１】
第２に、部分リード１０４と素子電極１０５とを接続することが困難であるという問題である。これは、微細配線の接続を行うときには部分リード１０４の幅や厚みが小さくなるため、部分リード１０４の形状が安定しなくなるからである。接続の困難性に起因して製造コストが増加し、さらに接続後の半導体装置の信頼性が低下することになる。
【００１２】
第３に、上記従来のμＢＧＡ１００は、その構造上、半導体素子１０１をウエハから切り出された後でなければ形成することができないという問題である。このことは、作業の迅速性を向上させることを妨げるとともに、半導体装置の検査をウエハ状態で行うことができないので、半導体装置の製造コストの低減に大きな障壁となっている。
【００１３】
本発明はかかる諸点に鑑みてなされたものであり、その主な目的は、信頼性に優れ、製造コストの低い半導体装置およびその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明による半導体装置は、素子電極が配列された主面を有する半導体素子と、前記半導体素子の前記素子電極上に形成されたバリアメタルと、前記半導体素子の前記主面上に形成され、前記バリアメタルを露出させる第１開口部を有し、絶縁性の弾性材料からなる第１弾性体層と、前記バリアメタルおよび前記第１弾性体層を覆うように前記半導体素子の前記主面上に形成され、前記バリアメタルの少なくとも一部を露出させる第２開口部を有し、絶縁性の弾性材料からなる第２弾性体層と、前記第２弾性体層上に形成され、前記第２開口部内において前記バリアメタルと電気的に接続されている配線層と、前記第２弾性体層上に形成され、前記配線層に電気的に接続されている外部電極とを備えている。このことによって、上記目的が達成される。
【００１５】
ある実施形態においては、前記半導体素子の前記主面上に形成され、前記素子電極の上面の中央部を露出させる開口部を有し、前記上面の周辺部を覆うパッシベーション膜をさらに備え、前記バリアメタルは、前記パッシベーション膜の前記開口部に充填されている。
【００１６】
前記バリアメタルは、前記パッシベーション膜の上面を覆うように前記パッシベーション膜の前記開口部に充填されていることが好ましい。
【００１７】
ある実施形態においては、前記素子電極を覆うように前記半導体素子の前記主面上に形成され、前記素子電極の上面の中央部を露出させる開口部を有し、前記素子電極の前記上面の周辺部を覆う樹脂層をさらに備え、前記バリアメタルは、前記樹脂層の前記開口部に充填されている。
【００１８】
ある実施形態においては、前記半導体素子の前記主面上に形成され、前記素子電極の上面の中央部を露出させる開口部を有し、前記素子電極の前記上面の周辺部を覆うパッシベーション膜と、前記素子電極および前記パッシベーションの上に形成され、前記素子電極の前記上面の前記中央部の少なくとも一部を露出させる開口部を有する樹脂層とをさらに備え、前記バリアメタルは、前記樹脂層の前記開口部に充填されている。
【００１９】
前記外部電極の少なくとも一部を露出させるように前記第２弾性体層上に形成され、導電性材料をはじく特性を有し、前記配線層を覆う保護膜と、前記外部電極の上に形成された外部電極端子とをさらに備えていることが好ましい。
【００２０】
前記外部電極端子は、金属ボールから構成されていることが好ましい。
【００２１】
本発明による半導体装置の製造方法は、素子電極が配置された主面を有する半導体素子を用意する工程と、前記素子電極を露出させる第１開口部を有し、絶縁性の弾性材料からなる第１弾性体層を前記半導体素子の前記主面上に形成する工程と、前記素子電極上にバリアメタルを形成する工程と、前記バリアメタルおよび前記第１弾性体層を覆うように前記半導体素子の前記主面上に絶縁性の弾性材料を堆積する工程と、前記バリアメタルの少なくとも一部を露出させる第２開口部を前記弾性材料に形成し、前記弾性材料から第２弾性体層を形成する工程と、前記バリアメタルおよび前記第２弾性体層の上に金属膜を堆積する工程と、前記金属膜をパターニングすることによって、一部が外部電極として機能する配線層を形成する工程とを包含する。この方法によって、上記目的が達成される。
【００２２】
ある実施形態においては、前記バリアメタルを形成する工程の前に、前記素子電極を覆うように前記半導体素子の前記主面上に樹脂を堆積する工程と、前記素子電極の上面の中央部を露出させる開口部を前記樹脂に形成し、それによって前記素子電極の前記上面の周辺部を覆う樹脂層を前記樹脂から形成する工程とをさらに包含し、前記バリアメタルを形成する工程は、前記樹脂層の前記開口部に前記バリアメタルを充填する工程を含む。
【００２３】
前記配線層を形成する工程は、前記配線層を形成した後に、前記外部電極の少なくとも一部を露出させるように第２配線層を覆いかつ導電性材料をはじく特性を有する保護膜を前記第２弾性体層上に形成する工程と、露出している前記外部電極の上に外部電極端子を形成する工程とをさらに包含してもよい。
【００２４】
前記外部電極端子を形成する工程は、前記外部電極の上に金属ボールを接合することによって実行されることが好ましい。
【００２５】
前記半導体素子として半導体ウエハを用いて前記半導体素子を用意する工程から前記配線層を形成する工程を実行し、その後、前記半導体ウエハを半導体チップ毎に分離する工程を実行することが好ましい。
【００２６】
前記配線層を形成する工程の前までに半導体ウエハを半導体チップ毎に切り離す工程を実行し、その後の工程を前記半導体素子として前記半導体チップを用いて実行してもよい。
【００２７】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。以下の図面においては、簡単さのために、実質的に同一の機能を有する構成要素を同一の参照符号で示す。
（第１の実施形態）
図１から図３Ｃを参照しながら、本発明による第１の実施形態を説明する。図１（ａ）は、本実施形態にかかる半導体装置の模式的に示す断面図であり、図１（ｂ）は、その半導体装置の一部を省略して示す斜視図である。
【００２８】
図示された半導体装置は、半導体素子１０と、複数の素子電極１１が配列された半導体素子１０の主面上に形成された第１弾性体層２０および第２弾性体層２１と、第２弾性体層２１上に形成された金属配線パターン３３とを有している。金属配線パターン３３は、素子電極１１に電気的に接続されているパット３０と、パット３０から延長された金属配線３１と、金属配線３１の一部として形成され外部端子として機能するランド３２とから構成されている。ランド３２の上には、外部電極端子として機能する金属ボール４０が接合されており、ランド３２を露出させるように金属配線パターン３３の上にソルダーレジスト膜５０が形成されている。
【００２９】
半導体素子１０は、例えば半導体チップであり、トランジスタ等を含む半導体集積回路部（不図示）を備えている。半導体素子１０の半導体集積回路部を保護するために半導体素子１０の主面にはパッシベーション膜１６が形成されていることが好ましい。半導体素子１０の半導体集積回路部は、素子電極１１に電気的に接続されており、素子電極１１は半導体素子１０の主面に配列されている。本実施形態では、半導体素子１０における主面の外周部に素子電極１１が配列されている。
【００３０】
なお、本実施形態では半導体素子１０として半導体チップを用いているが、半導体チップに分離する前の半導体ウエハを用いてもよい。素子電極１１は半導体素子１０における主面の外周部の全ての辺に設けられている必要はない。また、素子電極１１は半導体素子１０における主面の中央部に設けてもよい。
【００３１】
図２は、素子電極１１の周辺部分を拡大して示している。図２に示すように、素子電極１１は、その上にバリアメタル１２を有している。バリアメタル１２は、例えば耐メッキ液性を有しており、例えばメッキ工程の際に素子電極１１をメッキ液に溶解させないように機能する。例えばアルカリ耐性を有するＮｉからなるバリアメタルは、例えばアルカリ可溶のＡｌからなるから素子電極を保護することができる。バリアメタルを構成する材料としては、Ｎｉの他に、Ｐｄ、Ａｕ、Ｃｕ、Ａｇ、Ｐｔ等を用いることができる。バリアメタル１２の厚さが薄いとバリアメタル１２がポーラスになる場合があるので、薬品浸透性の観点から、バリアメタル１２の高さは、例えば３〜７μｍ程度、好ましくは５μｍ程度にする。半導体素子１０の主面にパッシベーション膜１６が形成されているときには、耐湿性の向上のために、パッシベーション膜１６は、素子電極１１における上面の周辺部１１ｂを覆っていることが好ましい。
【００３２】
パッシベーション膜１６には、素子電極１１における上面の中央部１１ａを露出させる開口部１６ａが形成されており、この開口部１６ａにバリアメタル１２が充填される。バリアメタル１２の充填は、パッシベーション膜１６の上面を覆うように行われることが好ましい。その理由は、バリアメタル１２と素子電極１１との密着性は優れているけれども、バリアメタル１２とパッシベーション膜１６との密着性は劣るため、パッシベーション膜１６の上面を覆うようにバリアメタル１２を充填することによって、パッシベーション膜１６の開口部の側面１６ｂとバリアメタル１２との間からメッキ液が侵入するのを防止することができるからである。
【００３３】
また、図３Ａに示すように、素子電極１１はその上に樹脂層１７を備えていてもよい。樹脂層１７は、例えば、素子電極１１の中央部１１ａを露出させ、かつ素子電極１１の周辺部１１ｂを覆うように形成されている。樹脂層１７を形成する目的は、隣接する素子電極１１の間隔を実質的に広げることである。
【００３４】
図３Ｂに示すように、樹脂層１７を形成しない場合、パッシベーション膜１６上面を覆うようにバリアメタル１２が形成されると、或る素子電極１１におけるパッシベーション膜１６の開口部の一端１６ｃから、隣接する素子電極１１におけるパッシベーション膜１６の開口部の一端１６ｄまでの間隔Ｇ１よりも、隣接するバリアメタル１２の一端１２ａおよび１２ｂの間隔Ｇ２の方が狭くなる。一方、図３Ｃに示すように、樹脂層１７を形成した場合、隣接するバリアメタル１２の一端１２ａおよび１２ｂの間隔Ｇ３は、間隔Ｇ２よりも広くなる。また、間隔Ｇ１よりも広くすることも可能となる。従って、樹脂層１７を形成すると、隣接するバリアメタル１２の一端１２ａおよび１２ｂの間隔を広げることができるため、ピッチ間隔の狭い素子電極を有する半導体素子に対しても好適に適用可能な半導体装置を提供することができる。
【００３５】
樹脂層１７は、絶縁性を有していればよく、例えばエポキシ等の材料から構成されている。樹脂層１７の厚さは、例えば１〜１０μｍ程度、好ましくは３〜７μｍ程度である。樹脂層１７は、パッシベーション膜１６上に形成されていてもよい。樹脂層１７が素子電極１１上に形成されている場合、バリアメタル１２は、素子電極１１の中央部１１ａを露出させる樹脂層１７の開口部１７ａに充填される。
【００３６】
再び図１を参照する。素子電極１１が配列されている半導体素子１０の主面上には、第１弾性体層２０が形成されている。第１弾性体層２０は、絶縁性の弾性材料から構成されており、バリアメタル１２を露出させる第１開口部２４を有している。第１弾性体層２０は、例えば、エステル結合型ポリイミドやアクリレート系エポキシ等の高分子材料から構成されている。ただし、絶縁性を有し低弾性率を示す材料から構成されていれば特に材料に限定はされない。低弾性率を示す材料から第１弾性体層を形成することによって、半導体素子１０と半導体装置を実装した配線基板との間の熱膨張係数の違いに起因して生じる熱応力を防止・抑制することができる。
【００３７】
具体的には、第１弾性体層２０の厚さは、例えば５〜１５０μｍ程度、好ましくは１０〜７０μｍ程度の範囲内にある。第１弾性体層２０の弾性率（ヤング率）は、例えば１０〜２０００ｋｇ／ｍｍ2の範囲内、好ましくは１０〜１０００ｋｇ／ｍｍ2の範囲内、さらに好ましくは１００〜７００ｋｇ／ｍｍ2の範囲内にある。また、第１弾性体層２０の線膨張率は、例えば５〜２００ｐｐｍ／℃の範囲内、好ましくは１０〜１００ｐｐｍ／℃の範囲内、さらに好ましくは１００〜６０ｐｐｍ／℃の範囲内にある。第１弾性体層２０の線膨張率と弾性率（ヤング率）との積は、例えば５０〜２０００００（ｋｇ／ｍｍ2）・（ｐｐｍ／℃）の範囲内、好ましくは１００〜１０００００（ｋｇ／ｍｍ2）・（ｐｐｍ／℃）の範囲内、さらに好ましくは１０００〜４２０００（ｋｇ／ｍｍ2）・（ｐｐｍ／℃）の範囲内にある。これらの第１弾性体層２０についての条件は第２弾性体層２１にも適用され得る。
【００３８】
第１弾性体層２０の上には、第２弾性体層２１が設けられている。第２弾性体層２１は、第１弾性体層２０と第１開口部２４とによって形成される段差部２５、およびバリアメタル１２を覆うように半導体素子１０の主面上に形成されており、バリアメタル１２の少なくとも一部を露出させる第２開口部２６を有している。 第２弾性体層２１が第１弾性体層２０の段差部２５を覆っていることによって、段差部２５上の第２弾性体層２１の断面形状が鋭角部分のない滑らかな形状になるため、段差部２５上方に位置する金属配線３１の断線を防止することができる。第１弾性体層２０の段差部２５を効果的に覆うために、第１弾性体層２０の厚さが例えば３０〜７０μｍ程度のとき、第２弾性体層２１の厚さは１０〜３０μｍ程度にすることが好ましい。また、金属配線３１の断線を防止するため、第１弾性体層２０の段差部２５は、第１弾性体層２０の第１開口部２５を規定する側面と第１弾性体層２０の上面とが鈍角（例えば、１００〜１５０度程度）をなすように形成されていることが好ましい。
【００３９】
第２弾性体層２１の第２開口部２６は、カバレッジの観点およびメッキ液の侵入防止の観点から、バリアメタル１２の中央部を露出させるように形成されていることが好ましい。また、金属配線３１の断線を防止するために、第２弾性体層２１の第２開口部２６を規定する側面と第２弾性体層２１の上面とが鈍角（例えば、９５〜１５０度程度）をなすように第２開口部２６は形成されていることが望ましい。
【００４０】
なお、第２弾性体層２１は、第１弾性体層２０と同一の材料から構成されていてもよいし、異なる材料から構成されていてもよい。同一材料から構成されている場合には、第１弾性体層２０と第２弾性体層２１との界面に熱応力が発生することを防止することができる。
【００４１】
第２弾性体層２１上には、金属配線パターン３３が形成されている。金属配線パターン３３のパット３０は、第２開口部２６内においてバリアメタル１２と電気的に接続されている。パット３０からは金属配線３１が延長されている。金属配線３１は、第２開口部２６の側面および第２弾性体層２１の上面の上に形成されており、金属配線３１の一端はパット３０に接続され、他端は第２弾性体層２１上に形成されたランド３０に接続されている。ランド３２は、半導体素子１０内の半導体素子と外部機器との間に流れる信号を入出力するための外部電極として機能する。パット３０、金属配線３１およびランド３２は、例えば、同一の金属層から形成されている。
【００４２】
第２弾性体層２１上には、金属配線パターン３３を保護するソルダーレジスト膜５０が形成されている。ソルダーレジスト膜５０は、ランド３２の少なくとも一部を露出させる開口部２９を有しており、開口部２９内で露出しているランド３２上には、外部電極端子として機能する金属ボール４０が接合されている。金属ボール４０は、例えば、半田、半田メッキされた銅、ニッケル等から構成されている。
【００４３】
本実施形態の半導体装置によれば、第２弾性体層２１上に金属配線３１が形成されている。このため、プリント基板等の配線基板の上に半導体装置が実装される際に、半導体装置の加熱・冷却に伴って生じる熱応力などの応力が金属配線３１に印加されても、この応力を第２弾性体層２１によって緩和することができる。その結果、金属配線３１の断線を防止することができ、信頼性の優れた半導体装置を実現することができる。
【００４４】
また、半導体素子１０の主面上に形成された第１弾性体層２０の段差部２５を覆うように第２弾性体層２１が形成されているため、段差部２５の上方での金属配線３１の断線が発生しにくく、また金属配線３１の形成を容易にすることができる。
【００４５】
さらに、外部電極となるランド３２が二次元的に半導体素子１０の主面の上方に配置されているため、狭い面積に多数の外部電極を設けることができ、加えてパット３０とランド３２との間をパターン形成可能な金属配線３１によって接続しているため、小型で薄型であり多ピン化に対応可能な半導体装置を実現することができる。しかも、半導体素子１０上の素子電極１１と外部電極（ランド３２）との間に従来のような部分リードを設けるのではなく、エッチング等によってパターニングが可能な金属配線３１によって素子電極１１と外部電極とを接続するものであるため、微細加工に適し、多ピン化に対応可能な半導体装置を実現できる。その結果、半導体装置を利用する情報通信機器、事務用電子機器等の小型化を図ることができる。
【００４６】
加えて、金属配線３１につながるランド３２の上に外部電極端子となる金属ボール４０が設けられているため、プリント基板等の配線基板に半導体装置を実装する工程を極めて簡易かつ迅速に行なうことができる。実装後においても金属ボール４０から発生する熱応力を第２弾性体層２１によって吸収することができる。
【００４７】
次に、図４（ａ）〜（ｆ）および図５（ａ）〜（ｅ）を参照しながら、本実施形態にかかる半導体装置の製造方法を説明する。
【００４８】
まず、図４（ａ）に示すように、素子電極１１が配列された主面を有する半導体素子１０を用意し、その主面上に感光性を有する弾性材料１８（厚さ：１００μｍ程度）を塗布し、その後乾燥する。弾性材料１８は、絶縁性を有し低弾性率を示す材料であればよい。弾性材料１８として、例えばエステル結合型ポリイミドやアクリレート系エポキシ等の高分子材料を用いることができる。半導体装置を配線基板に実装したときに半導体装置に加わる熱応力を軽減するために、弾性材料１８の厚さは、塗布工程以降の工程に支障のない範囲で厚い方が良い。例えば５００μｍ程度でも、１０００μｍ程度でもよい。
【００４９】
半導体素子１０の主面のうち素子電極１１が配列されている領域以外の部分は、パッシベーション膜１６によって覆われていることが好ましい。この場合、耐湿性を向上させるため、素子電極１１における上面の周辺部を覆うようにパッシベーション膜１６を形成することが望ましい。
【００５０】
次に、図４（ｂ）に示すように、弾性材料１８に対して露光と現像とを順次行うことによって素子電極１１を露出させる第１開口部２４を形成し、それによって弾性材料１８から第１弾性体層２０を形成する。第１開口部２４を形成する際に、露光工程において平行光ではなく例えば拡散光（散乱光を含む）を使用する。拡散光を使用することによって、第１開口部２４の側面２２と第１弾性体層２０の上面とが鈍角（例えば、１００〜１５０度程度）をなすように第１開口部２４を形成することができる。
【００５１】
なお、液状材料の弾性材料１８を塗布・乾燥する場合に限らず、予め弾性材料をフィルム状に形成して用いることもできる。この場合には、フィルム状の弾性材料を半導体素子１０上に貼りあわせた後に、露光と現像とを順次行って弾性材料に第１開口部２４を形成し、それによって弾性材料から第１弾性体層２０を形成する。また、感光性を有していない弾性材料を用いることも可能である。この場合、レーザーやプラズマを用いる機械的な加工、またはエッチングなどの化学的な加工によって第１開口部２４を形成すればよい。
【００５２】
次に、図４（ｃ）に示すように、半導体素子１０の主面上の素子電極１１上にバリアメタル１２を形成する。バリアメタル１２は、例えば、アルカリ耐性を有するＮｉ膜（厚さ：例えば５μｍ程度）からなり、無電解めっき法を用いて形成される。
【００５３】
図２に示すように半導体素子１０の主面上にパッシベーション膜１６が形成されている場合には、パッシベーション膜１６の開口部１６ａにバリアメタル１２を充填する。バリアメタル１２の充填は、メッキ液の侵入防止の観点から、パッシベーション膜１６の上面を覆うように行うことが好ましい。
【００５４】
また、図３Ａに示すように素子電極１１上に樹脂層１７を形成した後に、バリアメタル１２を形成してもよい。樹脂層１７の形成は、例えば、素子電極１１を覆うように前記半導体素子１０の主面上に樹脂材料を堆積した後、素子電極１１における上面の中央部１１ａを露出させる開口部１７ａを樹脂材料に形成することによって行う。その後、樹脂層１７の開口部１７ａにバリアメタル１７を充填すればよい。樹脂層１７を形成する樹脂材料としては、絶縁性を有していればよく、例えば、エポキシを用いることができる。
【００５５】
なお、バリアメタル１２の形成や樹脂層１７の形成は、図４（ａ）によって示される弾性材料１８を塗布する工程の前に、実行しても構わない。
【００５６】
次に、図４（ｄ）に示すように、バリアメタル１２および第１弾性体層２０の段差部２５を覆うように半導体素子１０の主面上に弾性材料を堆積した後、バリアメタル１２の少なくとも一部を露出させる第２開口部２６を弾性材料に形成し、それによって弾性材料から第２弾性体層２１を形成する。第２弾性体層２１の形成は、第１弾性体層２０を形成する工程と同様の工程を用いて行えばよい。
【００５７】
第１弾性体層２０の段差部２５を効果的に覆うため、第１弾性体層２０の厚さが例えば１００μｍ程度であるとき、第２弾性体層２１の厚さは例えば３０μｍ程度にすることが好ましい。なお、第２弾性体層２１の形成には、第１弾性体層２０と同じ弾性材料を用いてもよいし、異なる弾性材料を用いてもよい。
【００５８】
第２開口部２６の形成は、金属配線３１の断線を防止する観点から、第２弾性体層２１の第２開口部２６を規定する側面と第２弾性体層２１の上面とが鈍角（例えば、９５〜１５０度程度）をなすように実行されることが好ましい。また、カバレッジの観点およびメッキ液の侵入防止の観点から、バリアメタル１３の中央部を露出させるように実行されることが望ましい。
【００５９】
次に、図４（ｅ）に示すように、第２弾性体層２１および素子電極１１の上に例えばＴｉ膜（厚さ：例えば０．２μｍ程度）を堆積した後、Ｔｉ膜の上にＣｕ膜（厚さ：０．５μｍ程度）を堆積することによって薄膜金属層１３を形成する。薄膜金属層１３の形成は、例えば、真空蒸着法、スパッタリング法、ＣＶＤ法または無電解めっき法を用いて行うことができる。薄膜金属層１３の厚さは、被覆性（カバレッジ）の観点から、例えば０．５〜１．０μｍの範囲内にする。
【００６０】
次に、図４（ｆ）に示すように、薄膜金属層１３の上にメッキレジスト膜１４を形成する。メッキレジスト膜１４の形成は、薄膜金属層１３上にポジ型感光性レジストを塗布した後、このレジストのうち仕上げ製品の所望のパターン部以外の部分を分解し、次いで所望のパターン部を除去することによって行う。なお、ポジ型感光性レジストに代えて、ネガ型感光性レジストを用いてメッキレジスト膜１４を形成してもよい。
【００６１】
次に、図５（ａ）に示すように、薄膜金属層１３のうちメッキレジスト膜１４の形成されていない部分の上に厚膜金属層１５を形成する。厚膜金属層１５は、例えばＣｕ膜（厚さ：２０μｍ程度）からなり、電解めっき法を用いて形成される。厚膜金属層１４の厚さは、配線抵抗の観点から、例えば１０〜４０μｍの範囲内にする。その後、図５（ｂ）に示すように、メッキレジスト膜１４を分解して除去する。
【００６２】
次に、図５（ｃ）に示すように、薄膜金属層１３と厚膜金属層１５とを溶解できるエッチング液（例えば、Ｃｕ膜に対して塩化第二銅溶液、Ｔｉ膜に対してＥＤＴＡ溶液）を用いて全面エッチングをし、それによって厚膜金属層１５よりも厚さの薄い薄膜金属層１３を先行して除去する。このようにして、パット３０と金属配線３１とランド３２とからなる金属配線パターン３３を形成する。
【００６３】
なお、メッキレジスト膜１４を除去した後に、フォトリソグラフィ技術を用いて所望のパターン形状を有するエッチングレジスト膜を形成し、このエッチングレジスト膜によって厚膜金属層１５を保護してもよい。
【００６４】
次に、図５（ｄ）に示すように、金属配線パターン３３を覆うように第２弾性体層２１の上にソルダーレジストを塗布した後、ランド３２を露出する開口部をソルダーレジストに形成し、それによってソルダーレジスト膜５０を形成する。ソルダーレジスト膜５０の開口部は、公知のフォトリソグラフィ技術を用いて形成すればよい。ソルダーレジスト膜５０を形成することによって、パット部３０と金属配線３１を溶融したはんだから保護することができる。
【００６５】
次に、図５（ｅ）に示すように、はんだ、はんだめっきされた銅、ニッケル等からなる金属ボール４０をランド３２の上に搭載して、金属ボール４０とランド３２とを溶融接合する。このようにして、本実施形態にかかる半導体装置を得ることができる。
【００６６】
本実施形態では、第１弾性体層２０の段差部２５を第２弾性体層２１によって覆うようにしているため、金属配線３１をパット３０を介してバリアメタル１２になめらかにつながるように形成することができ、その結果、金属配線３１の形成を容易にし、金属配線３１の断線を生じさせないようにすることができる。
【００６７】
また、バリアメタル１２が耐メッキ液性を有している場合、素子電極１２をメッキ液に溶解させることなく、金属配線パターン３３を形成することが可能となる。
【００６８】
なお、本実施形態では、半導体素子１０の主面上に第１弾性体層２０および第２弾性体層２１を形成したが、第１弾性体層２０と第２弾性体層２１との間に他の層（例えば、絶縁層、弾性体層など）を形成することも可能である。また、金属配線パターン３３の上に他の層（例えば、絶縁層、弾性体層など）を形成した後に、ソルダーレジスト膜５０を形成してもよい。
【００６９】
また、本実施形態では薄膜金属層１３および厚膜金属層１５を構成する材料としてＣｕを使用したが、これに代えてＣｒ、Ｗ、Ｔｉ／Ｃｕ、Ｎｉ等を使用してもよい。また、薄膜金属層１３と厚膜金属層１５とをそれぞれ異なる金属材料により構成しておき、図５（ｃ）に示すような最終的なエッチング工程では薄膜金属層１３のみを選択的にエッチングするエッチャントを用いてもよい。
【００７０】
また、半導体ウエハを半導体チップに切り離した後に、この半導体チップに第１弾性体層２０、第２弾性体層２１、金属配線パターン３３、ソルダーレジスト膜５０、金属ボール４０などを形成するようにしてもよいし、半導体ウエハに第１弾性体層２０、第２弾性体層２１、金属配線パターン３３、ソルダーレジスト膜５０、金属ボール４０などを形成した後に、この半導体ウエハを半導体チップに切り離してもよい。あるいは、半導体ウエハに第１弾性体層２０、第２弾性体層２１、金属配線パターン３３、ソルダーレジスト膜５０、金属ボール４０などを形成する工程の途中のいずれかの工程までを行なってから、この半導体ウエハを半導体チップに切り離し、その後、この半導体チップに対して残りの工程を施すようにしてもよい。
（他の実施形態）
上記の実施形態では、ランド３２の上に外部電極端子として金属ボール４０を設けたが、これに代えてランド３２の上に突起電極を設けてもよい。突起電極として、例えば、はんだクリームをランド３２上に印刷、溶融することによって形成されたはんだバンプ、溶融はんだ内にディップすることによって形成されたはんだバンプ、無電解めっきによってランド３２上に形成されたニッケル／金バンプなどを設けることができる。突起電極は、導電性を有し、かつソルダーレジスト膜５０から突出していればよい。突起電極を設けることによって、ランド３２の上に金属ボール４０を順次搭載する手間の掛かる工程とが不要となるため、低コストの半導体装置を実現することができる。
【００７１】
また、ランド３２を外部電極端子として機能させるランド・グリッド・アレイ（ＬＧＡ）型の構成を採用してもよい。ＬＧＡ型の構成を採用した半導体装置を配線基板上に実装する際には、配線基板の接続端子の上にはんだクリームを塗布した後リフローさせるなどの方法によって、ランド３２と配線基板上の接続端子との電気的な接続を容易に行なうことができる。ランド３２を外部電極端子として用いることによって、金属ボール４０を順次形成する工程や、突起電極を形成する工程が不要となるため、極めてコストが低く、かつ実装高さの低い半導体装置を実現することができる。
【００７２】
次に、本発明による更に他の実施形態を説明する。本実施形態によれば、ウエハレベルで半導体装置の検査を行うことができる。図６は、本実施形態にかかる半導体装置の検査時におけるウエハ状態での半導体装置の断面を模式的に示している。
【００７３】
図６に示すように、電源・信号発生器や出力信号検出器を備えた検査装置７０に電気的に接続されている検査ボード７１がウエハ状態の半導体装置６０の上に配置されている。検査ボード７１は、半導体装置６０の外部電極端子である金属ボール４０と電気的な接続をするためのコンタクト端子７２を多数備えている。
【００７４】
コンタクト端子７２は下方に向けた状態で検査ボード７１に配置されており、コンタクト端子７２と金属ボール４０とは相対向させるように位置合わせされ、両者は加圧して接触されている。なお、検査ボード７１内には、検査装置７０とコンタクト端子７２とを電気的に接続するための配線（不図示）が設けられている。
【００７５】
本実施形態によれば、金属ボール４０の高さおよびコンタクト端子７２の高さにばらつきがあっても、緩衝剤としての機能する第１絶縁体層２０および第２絶縁体層２１よってそのばらつきを吸収することができる。その結果、金属ボール４０とコンタクト端子７２とを確実に接触させることができ、ウエハレベルでの半導体装置の検査を確実に行なうことができる。また、各金属ボール４０の間隔は各素子電極１１の間隔よりも広いため、検査ボード７１の配線（不図示）を形成することが容易になるという利点もある。
【００７６】
本実施形態では、検査ボード７１上にメッキ法や印刷法によって形成したランド状のコンタクト端子７２を用いて、コンタクト端子７２と金属ボール４０とを接触させている。金属ボール４０とコンタクト端子７２との接触をより確実にするために、コンタクト端子７２と金属ボール４０との間に垂直方向のみに導電性を有する導電性シートやスプリングプローブを介設してもよい。
【００７７】
さらに、半導体装置６０を所定の温度に加熱することによって、バーンイン検査を行うことも可能である。ただし、バーンイン検査などの高温での検査を行なう場合、検査ボード７１には、半導体基板と熱膨張係数の近いガラス基材やセラミック基材を用いることが好ましい。
【００７８】
なお、ウエハ状態の半導体基板を個々のチップに切り離した後に金属配線や外部電極端子を設けた状態で半導体装置の検査を行なってもよい。
【００７９】
【発明の効果】
本発明によれば、第１弾性体層を覆うように形成された第２弾性体層上に配線層が形成されているため配線の断線を防止することができ、信頼性に優れた半導体装置を提供することが可能となる。また、本発明によれば、信頼性に優れた半導体装置をより低い製造コストで製造することが可能となる。
【図面の簡単な説明】
【図１】（ａ）は、第１の実施形態にかかる半導体装置を模式的に示す断面図である。
（ｂ）は、その半導体装置の一部を省略した斜視図である。
【図２】第１の実施形態における半導体装置のうち素子電極の周辺部分を示す拡大断面図である。
【図３Ａ】第１の実施形態における半導体装置のうち素子電極の周辺部分を示す拡大断面図である。
【図３Ｂ】樹脂層１７が形成された半導体装置の実施形態を説明するための断面図である。
【図３Ｃ】樹脂層１７が形成された半導体装置の実施形態を説明するための断面図である。
【図４】（ａ）〜（ｆ）は、第１の実施形態にかかる半導体装置の製造方法を説明するための工程断面図である。
【図５】（ａ）〜（ｅ）は、第１の実施形態にかかる半導体装置の製造方法を説明するための工程断面図である。
【図６】本発明の更に他の実施形態を説明するための半導体装置の断面図である。
【図７】従来の半導体装置を示す断面図である。
【符号の説明】
１０ 半導体基板
１１ 素子電極
１２ バリアメタル
１３ 薄膜金属層
１４ メッキレジスト膜
１５ 厚膜金属層
１６ パッシベーション膜
１７ 樹脂層
２０ 第１弾性体層
２１ 第２弾性体層
２３ 絶縁層の上面
２４ 開口部
２５ 段差部
２６ 開口部
２９ 開口部
３０ パッド
３１ 金属配線
３２ ランド（外部電極）
３３ 金属配線パターン
４０ 金属ボール
４１ 導電性突起
５０ ソルダーレジスト膜（保護膜）
６０ 半導体装置
６１ 検査ボード
６２ コンタクト端子
７０ 検査装置
１００ 半導体装置
１０１ 半導体素子（半導体チップ）
１０２ 配線回路シート
１０３ 低弾性率層
１０４ 部分リード
１０５ 素子電極
１０６ 外部電極
Claims (13)
- 素子電極が配列された主面を有する半導体素子と、
前記半導体素子の前記素子電極上に形成されたバリアメタルと、
前記半導体素子の前記主面上に形成され、前記バリアメタルを露出させる第１開口部を有し、絶縁性の弾性材料からなる第１弾性体層と、
前記バリアメタルおよび前記第１弾性体層を覆うように前記半導体素子の前記主面上に形成され、前記バリアメタルの少なくとも一部を露出させる第２開口部を有し、絶縁性の弾性材料からなる第２弾性体層と、
前記第２弾性体層上に形成され、前記第２開口部内において前記バリアメタルと電気的に接続されている配線層と、
前記第２弾性体層上に形成され、前記配線層に電気的に接続されている外部電極と
を備える半導体装置。 - 前記半導体素子の前記主面上に形成され、前記素子電極の上面の中央部を露出させる開口部を有し、前記上面の周辺部を覆うパッシベーション膜をさらに備え、
前記バリアメタルは、前記パッシベーション膜の前記開口部に充填されていることを特徴とする請求項１に記載の半導体装置。 - 前記バリアメタルは、前記パッシベーション膜の上面を覆うように前記パッシベーション膜の前記開口部に充填されていることを特徴とする請求項２に記載の半導体装置。
- 前記素子電極を覆うように前記半導体素子の前記主面上に形成され、前記素子電極の上面の中央部を露出させる開口部を有し、前記素子電極の前記上面の周辺部を覆う樹脂層をさらに備え、
前記バリアメタルは、前記樹脂層の前記開口部に充填されていることを特徴とする請求項１に記載の半導体装置。 - 前記半導体素子の前記主面上に形成され、前記素子電極の上面の中央部を露出させる開口部を有し、前記素子電極の前記上面の周辺部を覆うパッシベーション膜と、
前記素子電極および前記パッシベーションの上に形成され、前記素子電極の前記上面の前記中央部の少なくとも一部を露出させる開口部を有する樹脂層とをさらに備え、
前記バリアメタルは、前記樹脂層の前記開口部に充填されていることを特徴とする請求項１に記載の半導体装置。 - 前記外部電極の少なくとも一部を露出させるように前記第２弾性体層上に形成され、導電性材料をはじく特性を有し、前記配線層を覆う保護膜と、
前記外部電極の上に形成された外部電極端子と
をさらに備えていることを特徴とする請求項１から５の何れか一つに記載の半導体装置。 - 前記外部電極端子は、金属ボールから構成されていることを特徴とする請求項６に記載の半導体装置。
- 素子電極が配置された主面を有する半導体素子を用意する工程と、
前記素子電極を露出させる第１開口部を有し、絶縁性の弾性材料からなる第１弾性体層を前記半導体素子の前記主面上に形成する工程と、
前記素子電極上にバリアメタルを形成する工程と、
前記バリアメタルおよび前記第１弾性体層を覆うように前記半導体素子の前記主面上に絶縁性の弾性材料を堆積する工程と、
前記バリアメタルの少なくとも一部を露出させる第２開口部を前記弾性材料に形成し、前記弾性材料から第２弾性体層を形成する工程と、
前記バリアメタルおよび前記第２弾性体層の上に金属膜を堆積する工程と、
前記金属膜をパターニングすることによって、一部が外部電極として機能する配線層を形成する工程と、
を包含することを特徴とする半導体装置の製造方法。 - 前記バリアメタルを形成する工程の前に、前記素子電極を覆うように前記半導体素子の前記主面上に樹脂を堆積する工程と、
前記素子電極の上面の中央部を露出させる開口部を前記樹脂に形成し、それによって前記素子電極の前記上面の周辺部を覆う樹脂層を前記樹脂から形成する工程とをさらに包含し、
前記バリアメタルを形成する工程は、前記樹脂層の前記開口部に前記バリアメタルを充填する工程を含むことを特徴とする請求項８に記載の半導体装置の製造方法。 - 前記配線層を形成する工程は、
前記配線層を形成した後に、前記外部電極の少なくとも一部を露出させるように前記配線層を覆いかつ導電性材料をはじく特性を有する保護膜を前記第２弾性体層上に形成する工程と、
露出している前記外部電極の上に外部電極端子を形成する工程と
をさらに包含する請求項８または９に記載の半導体装置の製造方法。 - 前記外部電極端子を形成する工程は、前記外部電極の上に金属ボールを接合することによって実行されることを特徴とする請求項１０に記載の半導体装置の製造方法。
- 前記半導体素子として半導体ウエハを用いて前記半導体素子を用意する工程から前記配線層を形成する工程を実行し、その後、前記半導体ウエハを半導体チップ毎に分離する工程を実行することを特徴とする請求項８から１１の何れか一つに記載の半導体装置の製造方法。
- 前記配線層を形成する工程の前までに半導体ウエハを半導体チップ毎に切り離す工程を実行し、その後の工程を前記半導体素子として前記半導体チップを用いて実行することを特徴とする請求項８から１１の何れか一つに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25306499A JP3957928B2 (ja) | 1999-09-07 | 1999-09-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25306499A JP3957928B2 (ja) | 1999-09-07 | 1999-09-07 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001077237A JP2001077237A (ja) | 2001-03-23 |
| JP3957928B2 true JP3957928B2 (ja) | 2007-08-15 |
Family
ID=17245999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25306499A Expired - Fee Related JP3957928B2 (ja) | 1999-09-07 | 1999-09-07 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3957928B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3972211B2 (ja) | 2004-09-03 | 2007-09-05 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| JP4038691B2 (ja) * | 2005-02-18 | 2008-01-30 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP4240226B2 (ja) * | 2005-02-18 | 2009-03-18 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2009295679A (ja) * | 2008-06-03 | 2009-12-17 | Fujikura Ltd | 半導体装置とその製造方法、及び電子装置 |
| JP2012028492A (ja) * | 2010-07-22 | 2012-02-09 | Casio Comput Co Ltd | 半導体装置及び半導体装置の製造方法 |
| CN110220160B (zh) * | 2019-06-18 | 2024-05-03 | 华域视觉科技(上海)有限公司 | 可变换点灯效果的光学模块 |
-
1999
- 1999-09-07 JP JP25306499A patent/JP3957928B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001077237A (ja) | 2001-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
| JP3996315B2 (ja) | 半導体装置およびその製造方法 | |
| US8105856B2 (en) | Method of manufacturing semiconductor device with wiring on side surface thereof | |
| JP3526548B2 (ja) | 半導体装置及びその製造方法 | |
| JP3351706B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| JP2001168231A5 (ja) | ||
| JP3524441B2 (ja) | 配線形成方法 | |
| JP3618212B2 (ja) | 半導体装置及びその製造方法 | |
| JP3648585B2 (ja) | 半導体装置及びその製造方法 | |
| JP3957928B2 (ja) | 半導体装置およびその製造方法 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP3313058B2 (ja) | 半導体装置とその製造方法 | |
| JP3520764B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| JP3522403B2 (ja) | 半導体装置 | |
| JP7154818B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| JP3477375B2 (ja) | 半導体装置及びその製造方法 | |
| KR100629467B1 (ko) | 이미지 센서용 패키지 | |
| JP2001077229A (ja) | 半導体装置およびその製造方法 | |
| JP2004179635A (ja) | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050428 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070320 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070509 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |