JP2001077229A

JP2001077229A - 半導体装置およびその製造方法

Info

Publication number: JP2001077229A
Application number: JP24813399A
Authority: JP
Inventors: Nozomi Shimoishizaka; 望下石坂; Ryuichi Sawara; 隆一佐原; Noriyuki Kaino; 憲幸戒能; Yoshifumi Nakamura; 嘉文中村; Takahiro Kumakawa; 隆博隈川; Masaru Yamagishi; 勝山岸
Original assignee: Matsushita Electronics Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-09-02
Filing date: 1999-09-02
Publication date: 2001-03-23

Abstract

(57)【要約】【課題】４隅に近接して配置された素子電極を有する
半導体素子に適応可能な半導体装置を提供する。【解決手段】複数の素子電極１１が配列された半導体
素子１０の主面上に形成された第１絶縁膜１９と、第１
絶縁膜１９上に形成された第１配線層２８と、第１配線
層２８を覆うように第１絶縁膜１９上に形成された第２
絶縁膜２２と、第２絶縁膜２２上に形成された第２配線
層３３を備える半導体装置である。第１配線層２８にお
ける複数の第１配線の少なくとも１つは、素子電極１１
に電気的に接続されており、第２配線層３３における複
数の第２配線の少なくとも１つは、少なくとも１つの第
１配線に電気的に接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子を備え
た半導体装置およびその製造方法に関する。特に、半導
体素子を保護し、外部装置と半導体素子との電気的な接
続を確保する半導体装置およびその製造方法に関する。

【０００２】

【従来の技術】近年、電子機器の小型化および高機能化
のために、半導体装置の小型化や動作速度の高速化とと
もに、実装密度の向上や実装作業の迅速性向上に対する
要求が高まっている。これらの要求に対応するため、種
々のパッケージ形態が開発されている。たとえば、メモ
リー用パッケージとしてはＬＯＣ（リード・オン・チッ
プ）あるいはＳＯＮ（スモール・アウトライン・ノンリ
ード）、あるいはＴＡＢテープを利用したμＢＧＡ（マ
イクロ・ボール・グリッド・アレイ、特表平０６−５０
４４０８号参照）等のパッケージ形態が開発されてい
る。

【０００３】以下、図６（ａ）および（ｂ）を参照しな
がら従来のμＢＧＡを用いた半導体装置（以下、「μＢ
ＧＡ」という。）およびその製造方法を説明する。

【０００４】図６（ａ）は、従来のμＢＧＡ１００の断
面を模式的に示している。図６（ｂ）は、図６（ａ）の
ｂ−ｂ’線間に沿って切断したμＢＧＡ１００の配線パ
ターンを模式的に示している。

【０００５】従来のμＢＧＡ１００は、半導体集積回路
部を内蔵した半導体素子（または半導体チップ）１０１
と、半導体素子１０１の主面上に設けられたしなやかな
低弾性率層１０３と、低弾性率層１０３上に形成された
柔軟性シート状の配線回路シート１０２とを有してい
る。配線回路シート１０２は、支持部１１０によって半
導体素子１０１に支持されている。

【０００６】配線回路シート１０２は金属配線１０７を
備えており、金属配線１０７には外部電極１０６が形成
されている。外部電極１０６は、金属配線１０７から延
長されている部分リード１０４を介して、半導体素子１
０１の主面に形成されている素子電極１０５と互いに電
気的に接続されている。配線回路シート１０２の上に
は、金属配線１０７を覆い外部電極１０６を露出するソ
ルダーレジスト１０８が形成されている。露出している
外部電極１０６の上には金属ボール１０９が接合されて
いる。

【０００７】次に、μＢＧＡ１００の製造方法を説明す
る。まず、支持部１１０で支持されている配線回路シー
ト１０２を半導体素子１０１上に低弾性率層１０３を介
して接合する。低弾性率層１０３は、絶縁材料から形成
されており、接着機能を有している。使用される配線回
路シート１０２には、金属配線１０７と、金属配線１０
７に電気的に接続されている外部電極１０６と、金属配
線１０７から延長されている部分リード１０４とが予め
形成されており、これらはソルダーレジスト１０８によ
って被覆されている。

【０００８】次に、金属配線１０７に接続されている外
部電極１０６と、半導体素子１０１の主面上に位置する
素子電極１０５とを部分リード１０４によって電気的に
接続する。この接続は、「ＴＡＢ」（テープ・オートメ
イテッド・ボンディング）作業で通常用いられる従来の
熱圧着、または超音波ボンディング技術を用いて行われ
る。その後、配線回路シート１０２の外部電極１０６上
に、はんだ等から構成された金属ボール１０９を接合す
る。このようにして、従来のμＢＧＡ１００は製造され
る。

【０００９】

【発明が解決しようとする課題】上記従来のμＢＧＡ１
００では、素子電極１０５に接続される部分リード１０
４は同一平面上に配列されることとなる。そのため、半
導体素子１０１の４隅に近接して配置されている素子電
極１０５ａに部分リード１０４を接続しようとすると、
部分リード１０４同士、または部分リード１０４と配線
回路シート１０２の支持部１１０とが物理的に干渉して
しまうので、部分リード１０４を素子電極１０５ａに接
続することができない。それゆえ、素子電極１０５ａの
ような４隅に近接して配置されている素子電極を有する
半導体素子１０１に従来のμＢＧＡ１００を用いること
はできない。

【００１０】また、上記従来のμＢＧＡ１００では、配
線回路シート１０２上の同一平面上に金属配線１０７が
形成されていたため、金属配線１０７同士を交差するこ
とができず、外部電極１０６を任意の配列にすることが
できない。

【００１１】本発明はかかる諸点に鑑みてなされたもの
であり、その主な目的は、４隅に近接して配置された素
子電極を有する半導体素子に適応可能であり、外部電極
を任意の配列にすることを可能にする半導体装置および
その製造方法を提供することにある。

【００１２】

【課題を解決するための手段】本発明による半導体装置
は、複数の素子電極が配列された主面を有する半導体素
子と、前記半導体素子の前記主面上に形成され、前記複
数の素子電極のうち少なくとも１つの素子電極の少なく
とも一部を露出させる第１開口部を有する第１絶縁膜
と、前記第１絶縁膜上に形成され、複数の第１配線を有
する第１配線層と、前記第１配線層を覆うように前記第
１絶縁膜上に形成され、前記第１配線層の少なくとも一
部を露出させる第２開口部を有する第２絶縁膜と、前記
第２絶縁膜上に形成され、複数の第２配線を有する第２
配線層と、前記第２配線層に電気的に接続されている外
部電極とを備えており、前記複数の第１配線の少なくと
も１つは、前記第１開口部内で前記素子電極に電気的に
接続されており、前記複数の第２配線の少なくとも１つ
は、前記少なくとも１つの第１配線に前記第２開口部内
で電気的に接続されている。これによって上記目的が達
成される。

【００１３】ある実施形態では、前記第１絶縁膜におけ
る前記第１開口部の上に位置し、前記複数の素子電極の
うち少なくとも１つの素子電極の少なくとも一部を露出
させる第２開口部を前記第２絶縁膜にさらに含み、前記
複数の第２配線の少なくとも１つは、露出している前記
少なくとも１つの素子電極に電気的に接続されている。

【００１４】前記第１絶縁膜および前記第２絶縁膜は、
絶縁性の弾性材料からなる弾性体層から構成されている
ことが好ましい。

【００１５】前記第１絶縁膜は、前記半導体素子の前記
主面上に形成され、前記複数の素子電極のそれぞれを露
出させる開口部を有する第１絶縁層と、前記複数の素子
電極および前記第１絶縁層を覆うように前記半導体素子
の前記主面上に形成され、前記複数の素子電極のそれぞ
れの上面の中央部を露出させる開口部を有し、前記上面
の周辺部を覆う前記第２絶縁層とを含んでいることが好
ましい。

【００１６】前記複数の素子電極は、それぞれその上に
バリアメタルを有しており、前記バリアメタルの少なく
とも１つは、前記第１配線層に電気的に接続されている
ことが好ましい。

【００１７】前記外部電極の少なくとも一部を露出させ
るように前記第２絶縁層上に形成され、導電性材料をは
じく特性を有し、前記第２配線層を覆う保護膜と、前記
外部電極の上に形成された外部電極端子とをさらに備え
ていることが好ましい。

【００１８】本発明による半導体装置の製造方法は、複
数の素子電極が配置された主面を有する半導体素子を用
意する工程と、前記複数の素子電極のそれぞれの少なく
とも一部を露出させるように、前記半導体素子の前記主
面上に前記第１絶縁膜を形成する工程と、前記複数の素
子電極のうち少なくとも一つに電気的に接続される第１
配線層を前記第１絶縁膜上に形成する工程と、前記第１
配線層の少なくとも一部を露出させるように、前記第１
配線層を覆う第２絶縁膜を前記第１絶縁膜上に形成する
工程と、前記第１配線層に電気的に接続される第２配線
層を前記第２絶縁膜上に形成する工程と、前記第２配線
層と電気的に接続される外部電極を前記第２絶縁膜上に
形成する工程とを包含する。この方法によって、上記目
的が達成される。

【００１９】ある実施形態では、前記第１絶縁膜を形成
する工程は、前記複数の素子電極を露出させるように前
記半導体素子の前記主面上に第１絶縁層を形成する工程
と、前記複数の素子電極および前記第１絶縁層を覆うよ
うに前記半導体素子の前記主面上に絶縁性材料を堆積す
る工程と、前記複数の素子電極のそれぞれの上面の中央
部を露出させる開口部を前記絶縁性材料に形成し、それ
によって前記上面の周辺部を覆う前記第２絶縁層を前記
絶縁材料から形成する工程とを包含する。

【００２０】ある実施形態では、第１絶縁膜を形成する
工程の前までに、耐メッキ液性を有するバリアメタルを
前記複数の素子電極のそれぞれの上に形成する工程をさ
らに包含する。

【００２１】前記第１配線層を形成する工程は、前記バ
リアメタルを覆うようにメッキを用いて前記第１絶縁膜
上に金属膜を堆積する工程と、前記金属膜をパターニン
グすることによって第１配線層を形成する工程とを包含
することが好ましい。

【００２２】前記外部電極の少なくとも一部を露出させ
るように第２配線層を覆い、導電性材料をはじく特性を
有する保護膜を前記第２絶縁膜上に形成する工程をさら
に包含することが好ましい。

【００２３】前記外部電極上に金属ボールを接合する工
程をさらに包含することが好ましい。

【００２４】

【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を説明する。以下の図面においては、簡単さ
のために、実質的に同一の機能を有する構成要素を同一
の参照符号で示す。（第１の実施形態）図１から図３を参照しながら、本発
明による第１の実施形態を説明する。図１（ａ）は、本
実施形態にかかる半導体装置の一部を省略して模式的に
示している。図１（ｂ）はその半導体装置の断面図であ
り、図１（ｃ）はその部分拡大図である。

【００２５】図示された半導体装置は、半導体素子１０
と、複数の素子電極１１が配列された半導体素子１０の
主面上に形成された第１絶縁層２０および第２絶縁層２
１からなる第１絶縁膜１９と、第１絶縁膜１９上に形成
された第１配線パターン２８と、第１配線パターン２８
に電気的に接続されている第２配線パターン３３とを備
えている。第２配線パターン３３は、第１配線パターン
２８を覆っている第２絶縁膜２２の上に形成されてお
り、第１配線パターン２８と電気的に接続しているコン
タクト部３０と、コンタクト部３０から延長された第２
配線３１と、第２配線３１に電気的に接続されているラ
ンド３２とを有している。ランド３２は、半導体素子１
０の半導体素子１１と外部機器との間に流れる信号を入
出力するための外部電極として機能する。第２配線パタ
ーン３３のランド３２の上には、外部電極端子として機
能する金属ボール４０が形成されている。第２絶縁膜２
２上にはランド３２を露出させるようにソルダーレジス
ト膜５０が形成されている。

【００２６】半導体素子１０は、例えば半導体チップで
あり、トランジスタ等を含む半導体集積回路部（不図
示）を備えている。半導体素子１０の半導体集積回路部
を保護するために半導体素子１０の主面にはパッシベー
ション膜１６が形成されていることが好ましい。半導体
素子１０の半導体集積回路部は、素子電極１１に電気的
に接続されており、素子電極１１は半導体素子１０の主
面に配列されている。本実施形態では、半導体素子１０
における主面の外周部に素子電極１１が配列されてい
る。

【００２７】半導体素子１０の複数の素子電極１１は、
それぞれその上にバリアメタル１２を有していることが
好ましい。バリアメタル１２は、例えば、耐メッキ液性
を有しており、製造工程において使用されるメッキ液に
素子電極１１を溶解させないように機能する。例えば、
アルカリ耐性を有するＮｉからなるバリアメタルを素子
電極１１の上に形成すれば、例えばアルカリ可溶のＡｌ
からなる素子電極を保護することができる。バリアメタ
ルを構成する材料としては、Ｎｉの他に、Ｎｉ／Ａｕ等
を用いることができる。バリアメタル１２の厚さは、耐
メッキ液性の観点から、例えば３〜１０μｍ程度、好ま
しくは５μｍ程度にする。

【００２８】製造工程中に用いられるメッキ液から素子
電極１１を保護するため、例えばバリアメタル１２の中
央部（バリアメタル１２がバンプ状に形成されていると
きには頂上部）を第１配線パターン２８に接触させる構
造にする。素子電極１１の上面の中央部を露出させる開
口部を有するパッシベーション膜１６が素子電極１１の
上面の周辺部を覆うように形成されている場合には、そ
の開口部にバリアメタル１２が充填されている構造にす
ることが好ましい。バリアメタル１２がパッシベーショ
ン膜１６の上面を覆うように充填されている構造にする
ことがより好ましい。

【００２９】半導体素子１０の主面上に形成されている
第１絶縁膜１９は、第１絶縁層２０および第２絶縁層２
１から構成されている。第１絶縁層２０は、半導体素子
１０の主面上に形成されており、複数の素子電極１１の
それぞれを露出させる第１開口部２４を有している。第
１絶縁層２０は絶縁性材料から構成されており、第１絶
縁層２０の厚さは、例えば５〜１５０μｍ程度、好まし
くは１０〜７０μｍ程度の範囲内である。

【００３０】第１絶縁層２０の上には、第２絶縁層２１
が形成されている。第２絶縁層２１は、第１絶縁層２０
と第１開口部２４とによって形成される段差部２５およ
びバリアメタル１２を覆うように半導体素子１０の主面
上に形成されており、バリアメタル１２の少なくとも一
部を露出させる第２開口部２６を有している。

【００３１】第２絶縁層２１が第１絶縁層２０の段差部
２５を覆っていることによって、段差部２５上の第２絶
縁層２１の断面形状が鋭角部分のない滑らかな形状にな
るため、段差部２５上方に位置する第１配線パターン２
８および第２配線パターン３３の断線を防止することが
できる。第１絶縁層２０の段差部２５を効果的に覆うた
めに、第１絶縁層２０の厚さが例えば３０〜８０μｍ程
度のとき、第２絶縁層２１の厚さは２０〜３０μｍ程度
にすることが好ましい。また、第１配線パターン２８お
よび第２配線パターン３３の断線をさらに防止するた
め、第１絶縁層２０の段差部２５は、第１絶縁層２０の
第１開口部２４を規定する側面と第１絶縁層２０の上面
とが鈍角（例えば、１００〜１４０度程度）をなすよう
に形成されていることが望ましい。

【００３２】第２絶縁層２１の第２開口部２６は、耐メ
ッキ液性の観点から、バリアメタル１２の中央部を露出
させるように形成されていることが好ましい。また、第
１配線パターン２８の断線を防止するために、第２絶縁
層２１の第２開口部２６を規定する側面と第２絶縁層２
１の上面とが鈍角（例えば、１００〜１４０度程度）を
なすように第２開口部２６は形成されていることが望ま
しい。

【００３３】図２に示すように、第２絶縁層２１上には
第１配線パターン２８が形成されている。第１配線パタ
ーン２８は複数の第１配線を有しており、第１配線の少
なくとも一つは、第２開口部２６内で素子電極１１に電
気的に接続されている。素子電極１１に電気的に接続さ
れている第１配線２８ａは、一端であるコンタクト部３
０において素子電極１１上に位置するバリアメタル１２
に電気的に接続されており、第１配線２８ａの他端は第
２絶縁層２１上に位置し、第２配線パターン３３のコン
タクト部３０と電気的に接続されている。第２配線パタ
ーン３３のコンタクト部３０との電気的な接続の目的の
ために、第１配線２８ａの他端は面積を大きくしておく
ことが好ましい。

【００３４】４隅に近接して配置された素子電極を有す
る半導体素子に適応可能にする目的から、第１配線２８
ａは、４隅に近接して配置された素子電極１１Ａまたは
１１Ｂのいずれか１つに接続されていることが好まし
い。第１配線２８ａを素子電極１１Ａに接続した場合に
は、第２配線パターン３３の第２配線３１を素子電極１
１Ｂを接続すればよい。また、外部電極（ランド３２）
を任意の配列にする目的から、半導体素子１０の４隅に
位置する素子電極１１Ａおよび１１Ｂだけでなく、半導
体素子１０の４隅以外の素子電極１１Ｃに第１配線２８
ａを接続することもできる。

【００３５】再び図１を参照する。第１絶縁層２１上に
は、第１配線パターン２８を覆うように第２絶縁膜２２
が形成されている。第２絶縁膜は、第１絶縁層２１上全
面に形成されている必要はなく、第１配線２８ａと第２
配線３１との層間絶縁を行う目的から、第２絶縁膜は少
なくとも第１配線２８ａの上に形成されていればよい。
第２絶縁膜２２は、絶縁性の弾性材料から構成されてい
る方が好ましい。第２絶縁膜２２が低弾性率材料（弾性
率が例えば２０００ｋｇ／ｍｍ²以下の材料）から構成
すると、半導体装置を実装した配線基板と半導体素子１
０との間に熱膨張係数の違いに起因する熱応力の発生を
第２絶縁膜２２によって防止・抑制することが可能とな
るからである。低弾性率材料として、例えば、エステル
結合型ポリイミドやアクリレート系エポキシ等の高分子
材料を用いることができる。ただし、絶縁性を有し低弾
性率を示す材料であれば特に材料に限定はされない。

【００３６】具体的には、第２絶縁膜２２の厚さは、例
えば５〜１５０μｍ程度、好ましくは１０〜７０μｍ程
度の範囲内にある。第２絶縁膜２２の弾性率（ヤング
率）は、例えば１０〜２０００ｋｇ／ｍｍ²の範囲内、
好ましくは１０〜１０００ｋｇ／ｍｍ²の範囲内、さら
に好ましくは１００〜７００ｋｇ／ｍｍ²の範囲内にあ
る。また、第２絶縁膜２２の線膨張率は、例えば５〜２
００ｐｐｍ／℃の範囲内、好ましくは１０〜１００ｐｐ
ｍ／℃の範囲内、さらに好ましくは１００〜６０ｐｐｍ
／℃の範囲内にある。第２絶縁膜２２の線膨張率と弾性
率（ヤング率）との積は、例えば５０〜２０００００
（ｋｇ／ｍｍ²）・（ｐｐｍ／℃）の範囲内、好ましく
は１００〜１０００００（ｋｇ／ｍｍ²）・（ｐｐｍ／
℃）の範囲内、さらに好ましくは１０００〜４２０００
（ｋｇ／ｍｍ²）・（ｐｐｍ／℃）の範囲内にある。な
お、第１絶縁層２０および第２絶縁層２１のいずれか又
は両方が低弾性率材料から構成されていてもよい。第２
絶縁膜２２についての条件は、第１絶縁層２０および第
２絶縁層２１にも適用され得る。第１絶縁層２０、第２
絶縁層２１、および第２絶縁膜２２は、同じ材料から構
成されていても異なる材料から構成されていてもよい。
同一材料から構成される場合、各層の界面に熱応力が発
生することを防止することができる。

【００３７】第２絶縁膜は、第１配線層２８の少なくと
も一部を露出する第３開口部２７を有している。第３開
口部２７は、第２配線パターン３３の断線を防止するた
めに、第２絶縁膜２２の第３開口部２７を規定する側面
と第２絶縁膜２２の上面とが鈍角（例えば、１００〜１
４０度程度）をなすように形成されていることが望まし
い。第２絶縁層２１に加えて第２絶縁膜２２が第１絶縁
層２０の段差部２５を覆っているので、段差部２５上の
第２絶縁膜２２の断面形状はさらに鋭角部分のない滑ら
かな形状になる。このため、第２絶縁膜２２上に形成さ
れる第２配線パターン３３の断線を防止することがで
き、第２配線パターン３３の形成を容易にすることがで
きる。

【００３８】図３に示すように、第２絶縁膜２２上には
第２配線パターン３３が形成されている。第２配線パタ
ーン３３は複数の第２配線を有しており、第２配線の少
なくとも１つは、第３開口部２７内で第１配線２８ａに
電気的に接続されている。第１配線２８ａに電気的に接
続されている第２配線３１ａは一端であるコンタクト部
３０ａにおいて第１配線３１ａの他端と接続されてお
り、第２配線３１ａの他端は外部電極として機能するラ
ンド３２に電気的に接続されている。なお、本実施形態
では、ランド３２は第２配線３１の一部として形成され
ている。

【００３９】また、第２配線パターン３３は、第２配線
３１ａの他に、第２配線３１ｂを有している。第２配線
３１ｂは、一端であるコンタクト部３０ｂにおいて第２
開口部２６および第３開口部２７ｂ内で露出しているバ
リアメタル１２に電気的に接続されている。第３開口部
２７ｂは、第２開口部２６の上に位置するように第２絶
縁膜２２に形成されており、バリアメタル１２の少なく
とも一部を露出させている。第２配線３１ｂは、外部電
極として機能するランド３２ｂに電気的に接続されてい
る。

【００４０】第２配線パターン３３のランド３２上に
は、金属ボール４０が接合されている。金属ボール４０
は、例えば、半田、半田メッキされた銅、ニッケル等か
ら構成されている。第２配線パターン３３を保護するた
めに、第２絶縁膜２２上にはソルダーレジスト膜５０が
形成されている。ソルダーレジスト膜５０は、ランド３
２の少なくとも一部を露出させる開口部２９を有してい
る。

【００４１】本実施形態によれば、第１配線パターン２
８の上に第２配線パターン３３を形成させている構造を
しているため、４隅に近接して位置する素子電極（１１
Ａまたは１１Ｂ）を有する半導体素子１０に適用可能な
半導体装置を提供することができる。また、半導体素子
１０の４隅に位置する素子電極１１Ａおよび１１Ｂだけ
でなく、半導体素子１０の４隅以外の素子電極１１Ｃに
配線を接続することによって、外部電極（ランド３２）
を任意の配列にすることもできる。

【００４２】また、半導体素子１０上の素子電極１１と
外部電極（ランド３２）との間に従来のような部分リー
ドを設けるのではなく、エッチング等によってパターニ
ングが可能な配線パターンによって素子電極１１と外部
電極とを接続するものであるため、微細加工に適し、多
ピン化に対応可能な半導体装置を実現できる。その結
果、半導体装置を利用する情報通信機器、事務用電子機
器等の小型化を図ることができる。

【００４３】さらに、第２配線パターンのランド３２の
上に外部電極端子となる金属ボール４０が設けられてい
るため、プリント基板等の配線基板に半導体装置を実装
する工程を極めて簡易かつ迅速に行なうことができる。

【００４４】次に、図４（ａ）〜（ｇ）および図５
（ａ）〜（ｇ）を参照しながら、本実施形態にかかる半
導体装置の製造方法を説明する。

【００４５】まず、図４（ａ）に示すように、素子電極
１１が配列された主面を有する半導体素子１０を用意し
た後、素子電極１１上にバリアメタル１２を形成し、次
いでバリアメタル１２を露出させる第１開口部２４を有
する第１絶縁層２０を半導体素子１０の主面上に形成す
る。なお、半導体素子１０の主面のうち素子電極１１が
配列されている領域以外の部分は、パッシベーション膜
１６によって覆われていることが好ましい。この場合、
耐メッキ液性の観点から、素子電極１１の上面の周辺部
を覆うようにパッシベーション膜１６を形成することが
望ましい。

【００４６】素子電極１１上のバリアメタル１２は、例
えばバンプ状（突起状）に形成する。素子電極１１が例
えばＡｌからなるときには、例えば無電解めっき法を用
いてアルカリ耐性を有するＮｉ膜（厚さ：例えば５μｍ
程度）からバリアメタル１２を形成する。なお、バリア
メタル１２の形成は、半導体素子１０の主面上に第１絶
縁層２０を形成した後に行ってもよい。

【００４７】第１絶縁層２０の形成は、例えば、半導体
素子１０の主面上に感光性を有する絶縁材料（厚さ：例
えば１００μｍ程度）を塗布し、次いで乾燥した後、絶
縁材料に対して露光と現像とを順次行うことによってバ
リアメタル１２を露出させる第１開口部２４を形成する
ことによって実行する。絶縁材料は、絶縁性を有する材
料であれば特に限定されない。絶縁材料として、例えば
エステル結合型ポリイミドやアクリレート系エポキシ等
の高分子材料を用いることができる。半導体装置を配線
基板に実装したときに半導体装置に加わる熱応力を軽減
するために、絶縁材料の厚さは、塗布工程以降の工程に
支障のない範囲で厚い方が良い。例えば５００μｍ程度
でも、１０００μｍ程度でもよい。

【００４８】第１絶縁層２０の第１開口部２４を形成す
る場合、露光工程において平行光ではなく例えば拡散光
（散乱光を含む）を使用することが好ましい。拡散光を
使用することによって、第１開口部２４の側面２２と第
１絶縁層２０の上面とが鈍角（例えば、１００〜１４０
度程度）をなすように第１開口部２４を形成することが
できる。

【００４９】なお、液状材料の絶縁材料を塗布・乾燥す
る場合に限らず、予め絶縁材料をフィルム状に形成して
用いることもできる。この場合には、フィルム状の絶縁
材料を半導体素子１０上に貼りあわせた後に、露光と現
像とを順次行って絶縁材料に第１開口部２４を形成し、
それによって絶縁材料から第１絶縁層２０を形成する。
また、感光性を有していない絶縁材料を用いることも可
能である。この場合、例えば、レーザーやプラズマを用
いる機械的な加工、またはエッチングなどの化学的な加
工やマスク版を使用した印刷塗布によって第１開口部２
４を形成すればよい。

【００５０】次に、図４（ｂ）に示すように、バリアメ
タル１２および第１絶縁層２０の段差部２５を覆うよう
に半導体素子１０の主面上に絶縁材料を堆積した後、バ
リアメタル１２の少なくとも一部を露出させる第２開口
部２６を絶縁材料に形成し、それによって絶縁材料から
第２絶縁層２１を形成する。第２絶縁層２１の形成は、
第１絶縁層２０を形成する工程と同様の工程によって行
えばよい。

【００５１】第２開口部２６の形成は、バリアメタル１
３の中央部（登頂部）を露出させるように実行すること
が好ましい。このようにして第２開口部２６を形成すれ
ば、この工程の後に行われるメッキ工程において素子電
極１１をメッキ液から保護することができるからであ
る。また、バリアメタル１２に電気的に接続される配線
の断線を防止する観点から、第２絶縁層２１の第２開口
部２６を規定する側面と第２絶縁層２１の上面とが鈍角
（例えば、１００〜１４０度程度）をなすように実行さ
れることが望ましい。

【００５２】第１絶縁層２０の段差部２５を効果的に覆
うため、第１絶縁層２０の厚さが例えば１００μｍ程度
であるとき、第２絶縁層２１の厚さは例えば２０μｍ程
度にすることが好ましい。なお、第２絶縁層２１の形成
には、第１絶縁層２０と同じ絶縁材料を用いてもよい
し、異なる絶縁材料を用いてもよい。

【００５３】次に、図４（ｃ）に示すように、第２絶縁
層２１および素子電極１１の上に第１薄膜金属層１３ａ
を形成する。薄膜金属層１３ａの形成は次のようにして
行う。

【００５４】まず、例えばＯ₂とＣＦ₄との混合気体を用
いるプラズマ処理を行い、それによって第２絶縁層２６
を粗面化する。第２絶縁層２６の粗面化処理は、いわゆ
るアンカー効果によって第２絶縁層２６と第１薄膜金属
層１３ａとの密着性を向上させるために行う。本実施形
態では、Ｏ₂とＣＦ₄との混合気体を用いるプラズマ処理
を行っているが、プラズマ処理に用いる気体は第２絶縁
層２６を適度に粗面化できる気体であればよい。また、
プラズマ処理を行う代わりに、例えば過マンガン酸カリ
ウム等の溶液を用いるウエットエッチング処理を行って
もよい。

【００５５】次に、無電解めっきの前処理であるキャタ
リスト・アクセラレータ処理を行い、それによって第２
絶縁層２６の表面に無電解めっきの触媒となるＰｄ金属
核を析出させる。その後、Ｐｄ金属核が析出した第２絶
縁層２６にアルカリ性無電解Ｃｕめっきを行うことによ
って、Ｃｕからなる第１薄膜金属層１３ａを堆積する。
第１薄膜金属層１３ａの厚さは、被覆性（カバレッジ）
の観点から、例えば０．２μｍ〜２．０μｍの範囲内、
好ましくは０．５μm程度にする。

【００５６】本実施形態では、バリアメタル１２は耐ア
ルカリ性を有するＮｉからなるため、アルカリ性無電解
Ｃｕめっきの際に、バリアメタル１２がめっき液に溶解
することはない。また、バリアメタル１２は、中央部
（登頂部）だけを第２絶縁層２１から露出させているの
で、バリアメタル１２と素子電極１１との界面にめっき
液が入り込むことがなく、それゆえアルカリ可溶のＡｌ
からなる素子電極１１がめっき液によって溶解されるこ
とがない。従って、バリアメタル１２を覆うように第２
絶縁層２１上に第１薄膜金属層１３ａを堆積することが
できるため、第１薄膜金属層１３ａの形成と共に、第１
薄膜金属層１３ａとバリアメタル１２との接合を行うこ
とができる。

【００５７】なお、薄膜金属層１３の形成は、例えばＴ
ｉ膜（厚さ：例えば０．２μｍ程度）を堆積した後、Ｔ
ｉ膜の上にＣｕ膜（厚さ：０．５μｍ程度）を堆積する
ことによって行ってもよい。薄膜金属層１３は、無電解
めっき法の他、例えば、真空蒸着法、スパッタリング
法、ＣＶＤ法を用いて形成することも可能である。

【００５８】次に、図４（ｄ）に示すように、第１薄膜
金属層１３ａの上に第１メッキレジスト膜１４ａを形成
した後、第１薄膜金属層１３ａのうち第１メッキレジス
ト膜１４ａの形成されている部分を除く領域の上に第１
厚膜金属層１５ａを形成する。第１メッキレジスト膜
１４ａの形成は、第１薄膜金属層１３ａ上にポジ型感光
性レジストを塗布した後、このレジストのうち仕上げ製
品の所望のパターン部以外の部分を分解し、次いで所望
のパターン部を除去することによって行う。第１メッキ
レジスト膜１４ａの厚さは、例えば２０μｍ程度にす
る。なお、ポジ型感光性レジストに代えて、ネガ型感光
性レジストを用いてメッキレジスト膜１４ａを形成して
もよい。

【００５９】第１厚膜金属層１５ａは、例えばＣｕ膜
（厚さ：１５μｍ程度）からなり、第１厚膜金属層１５
ａの形成は、例えば電解めっき法を用いて行う。厚膜金
属層１４の厚さは、配線抵抗の観点から、例えば１０〜
４０μｍの範囲内にする。

【００６０】次に、図４（ｅ）に示すように、第１メッ
キレジスト膜１４ａを分解して除去する。

【００６１】次に、図４（ｆ）に示すように、第１薄膜
金属層１３ａおよび第１厚膜金属層１５ａを選択的に除
去することによって、第１配線層２８を形成する。第１
配線層２８の形成は次のようにして行われる。

【００６２】まず、第１薄膜金属層１３ａおよび第１厚
膜金属層１５ａを溶解できるＣｕエッチング液（例え
ば、塩化第二銅溶液）を用いて全面エッチングをし、そ
れによって厚膜金属層１４よりも厚さの薄い薄膜金属層
１２を先行して除去する。その後、例えばＯ₂とＣＦ₄の
混合気体を用いるプラズマ処理により第２絶縁層２１表
面のドライエッチングを行い、次いで例えば希塩酸を用
いてウエットエッチングを行う。このようにして第２絶
縁層２１の表面に残存するＰｄ金属核を除去すると、所
望のパターンを有する第１配線層２８が得られる。

【００６３】なお、本実施形態では、Ｃｕエッチング液
として塩化第二銅溶液を用いているが、塩化第二銅溶液
に代えて、塩化第二鉄溶液もしくは過酸化水素硫酸系の
Ｃｕエッチング液を用いてもよい。また、メッキレジス
ト膜１４を除去した後に、フォトリソグラフィ技術を用
いて所望のパターン形状を有するエッチングレジスト膜
を形成し、このエッチングレジスト膜によって厚膜金属
層１５を保護してもよい。

【００６４】次に、図４（ｇ）に示すように、第２絶縁
膜２２を第２絶縁層２１の上に形成する。第２絶縁膜２
２の形成は、第１絶縁層２０を形成する工程と同様の工
程によって行えばよく、具体的には第１配線層２８を覆
うように第２絶縁層２１の上に絶縁材料（厚さ：例えば
２０μｍ程度）を堆積した後、第１配線層２８の少なく
とも一部を露出させる第３開口部２７を絶縁材料に形成
することによって行う。

【００６５】次に、図５（ａ）に示すように、第２絶縁
膜２２および第１配線層２８の上に第２薄膜金属層１３
ｂを形成する。第２薄膜金属層１３ｂの形成は、第１薄
膜金属層１３ａを形成する工程と同様の工程によって行
えばよい。

【００６６】次に、図５（ｂ）に示すように、第２薄膜
金属層１３ｂの上に第２メッキレジスト膜１４ｂを形成
した後、第２薄膜金属層１３ｂのうち第２メッキレジス
ト膜１４ｂの形成されている部分を除く領域の上に第２
厚膜金属層１５ｂを形成する。第２メッキレジスト膜１
４ｂおよび第２薄膜金属層１３ｂの形成は、第１メッキ
レジスト膜１４ａおよび第１薄膜金属層１３ａを形成す
る工程と同様の工程によって行えばよい。

【００６７】次に、図５（ｃ）に示すように、第２メッ
キレジスト膜１４ｂを分解して除去する。

【００６８】次に、図５（ｄ）に示すように、第１配線
層２８を形成する工程と同様の工程によって、第２薄膜
金属層１３ｂおよび第２厚膜金属層１５ｂを選択的に除
去して、所望のパターンを有する第２配線パターン３３
を形成する。

【００６９】次に、図５（ｅ）に示すように、ソルダー
レジスト膜５０を第２絶縁膜２２の上に形成する。ソル
ダーレジスト膜５０は、公知の技術を用いて形成すれば
よく、例えば、ソルダーレジストを第２配線パターン３
３および第２絶縁膜の上に堆積した後、第２金属配線層
３３のランド３２の少なくとも一部を露出する第４開口
部２９を形成すればよい。ソルダーレジスト膜５０を形
成することによって、コンタクト部３０と金属配線３１
を溶融したはんだから保護することができる。

【００７０】次に、図５（ｆ）に示すように、第４開口
部２９に露出しているランド３２の上にバリアメタル層
５１を形成する。バリアメタル層５１は、例えば、Ｎｉ
層（厚さ：５μｍ程度）とＡｕ層（厚み：０．０５μｍ
程度）とからなり、各層は例えば無電解めっきによって
形成される。

【００７１】最後に、図５（ｇ）に示すように、例え
ば、はんだ、はんだめっきされた銅、ニッケル等からな
る金属ボール４０をバリアメタル層５１上に載置し、次
いで、金属ボール４０とバリアメタル５１とを溶融結合
する。このようにして、本実施形態にかかる半導体装置
を得ることができる。

【００７２】本実施形態によれば、バリアメタル１２が
耐メッキ液性を有している場合、素子電極１２をメッキ
液に溶解させることなく、金属配線層を形成することが
可能となる。加えて、バリアメタル１２と第１配線層２
８との接合を第１配線層２８の形成によって一括して実
行でき、さらに第１配線層２８と第２配線層３３との接
合を第２配線層３３の形成によって一括して実行できる
ため、より低い製造コストで半導体装置を製造すること
が可能となる。

【００７３】また、本実施形態では、第１絶縁層２０の
段差部２５を第２絶縁層２１によって覆うようにしてい
るため、配線をバリアメタル１２になめらかにつながる
ように形成することができ、その結果、配線の形成を容
易にし、配線の断線を生じさせないようにすることがで
きる。

【００７４】なお、本実施形態では、半導体素子１０の
主面上に第１絶縁層２０、第２絶縁層２１、および第２
絶縁膜２２を形成したが、これらの間に他の層（例え
ば、絶縁層、弾性体層など）を形成することも可能であ
る。他の層を形成する場合には、フォトリソ法や印刷法
などの公知の方法を用いて所定の箇所に開口部を設ける
ようにすればよい。また、金属配線層３３の上に他の層
（例えば、絶縁層、弾性体層など）を形成した後に、ソ
ルダーレジスト膜５０を形成してもよい。

【００７５】また、本実施形態では薄膜金属層１３およ
び厚膜金属層１５を構成する材料としてＣｕを使用した
が、これに代えてＣｒ、Ｗ、Ｔｉ／Ｃｕ、Ｎｉ等を使用
してもよい。また、薄膜金属層１３と厚膜金属層１５と
をそれぞれ異なる金属材料により構成しておき、図４
（ｆ）および図５（ｄ）に示すような最終的なエッチン
グ工程では薄膜金属層１３のみを選択的にエッチングす
るエッチャントを用いてもよい。（他の実施形態）上記実施形態では、ランド３２の上に
外部電極端子として金属ボール４０を設けたが、これに
代えてランド３２の上に突起電極を設けてもよい。突起
電極として、例えば、はんだクリームをランド３２上に
印刷、溶融することによって形成されたはんだバンプ、
溶融はんだ内にディップすることによって形成されたは
んだバンプ、無電解めっきによってランド３２上に形成
されたニッケル／金バンプなどを設けることができる。
突起電極は、導電性を有し、かつソルダーレジスト膜５
０から突出していればよい。突起電極を設けることによ
って、ランド３２の上に金属ボール４０を順次搭載する
手間の掛かる工程とが不要となるため、低コストの半導
体装置を実現することができる。

【００７６】また、ランド３２を外部電極端子として機
能させるランド・グリッド・アレイ（ＬＧＡ）型の構成
を採用してもよい。ＬＧＡ型の構成を採用した半導体装
置を配線基板上に実装する際には、配線基板の接続端子
の上にはんだクリームを塗布した後リフローさせるなど
の方法によって、ランド３２と配線基板上の接続端子と
の電気的な接続を容易に行なうことができる。ランド３
２を外部電極端子として用いることによって、金属ボー
ル４０を順次形成する工程や、突起電極を形成する工程
が不要となるため、極めてコストが低く、かつ実装高さ
の低い半導体装置を実現することができる。

【００７７】

【発明の効果】本発明によれば、半導体素子の４隅に近
接して配置された素子電極を有する半導体素子に適応可
能であり、外部電極を任意の配列にすることを可能にす
る半導体装置およびその製造方法を提供することが可能
となる。

【図面の簡単な説明】

【図１】（ａ）は、本発明による実施形態にかかる半導
体装置を模式的に示す斜視図であ。（ｂ）は、その半導
体装置の断面図であり、（ｃ）は、その断面拡大図であ
る。

【図２】本発明による実施形態における第１配線パター
ンを模式的に示す平面図である。

【図３】本発明による実施形態における第２配線パター
ンを模式的に示す平面図である。

【図４】（ａ）〜（ｇ）は、本発明による実施形態にか
かる半導体装置の製造方法を説明するための工程断面図
である。

【図５】（ａ）〜（ｇ）は、本発明による実施形態にか
かる半導体装置の製造方法を説明するための工程断面図
である。

【図６】（ａ）は、従来の半導体装置を示す断面図であ
る。（ｂ）は、従来の半導体装置の配線パターンを示す
平面図である。

【符号の説明】

１０半導体基板１１素子電極１２バリアメタル１３ａ第１薄膜金属層１３ｂ第２薄膜金属層１４ａ第１メッキレジスト膜１４ｂ第２メッキレジスト膜１５ａ第１厚膜金属層１５ｂ第２厚膜金属層１６パッシベーション膜１９第１絶縁膜２０第１絶縁層２１第２絶縁層２４第１開口部２５段差部２６第２開口部２７第３開口部２８第１配線パターン２９第４開口部３０コンタクト部３１金属配線３２ランド（外部電極）３３第２配線パターン４０金属ボール４１導電性突起５０ソルダーレジスト膜（保護膜）５１バリアメタル層１０１半導体素子（半導体チップ）１０２配線回路シート１０３低弾性率層１０４部分リード１０５素子電極１０６外部電極１０７ソルダーレジスト膜１０８金属ボール

───────────────────────────────────────────────────── フロントページの続き (72)発明者戒能憲幸大阪府高槻市幸町１番１号松下電子工業株式会社内 (72)発明者中村嘉文大阪府高槻市幸町１番１号松下電子工業株式会社内 (72)発明者隈川隆博大阪府高槻市幸町１番１号松下電子工業株式会社内 (72)発明者山岸勝大阪府高槻市幸町１番１号松下電子工業株式会社内Ｆターム(参考） 5F033 HH11 HH18 JJ01 KK07 KK08 MM01 MM04 PP27 PP28 QQ08 QQ11 QQ19 RR21 SS21 TT01 VV07 XX19

Claims

【特許請求の範囲】

【請求項１】複数の素子電極が配列された主面を有す
る半導体素子と、前記半導体素子の前記主面上に形成され、前記複数の素
子電極のうち少なくとも１つの素子電極の少なくとも一
部を露出させる第１開口部を有する第１絶縁膜と、前記第１絶縁膜上に形成され、複数の第１配線を有する
第１配線層と、前記第１配線層を覆うように前記第１絶縁膜上に形成さ
れ、前記第１配線層の少なくとも一部を露出させる第２
開口部を有する第２絶縁膜と、前記第２絶縁膜上に形成され、複数の第２配線を有する
第２配線層と、前記第２配線層に電気的に接続されている外部電極と、
を備える半導体装置であって、前記複数の第１配線の少なくとも１つは、前記第１開口
部内で前記素子電極に電気的に接続されており、前記複数の第２配線の少なくとも１つは、前記少なくと
も１つの第１配線に前記第２開口部内で電気的に接続さ
れている半導体装置。
【請求項２】前記第１絶縁膜における前記第１開口部
の上に位置し、前記複数の素子電極のうち少なくとも１
つの素子電極の少なくとも一部を露出させる第２開口部
を前記第２絶縁膜にさらに含み、前記複数の第２配線の少なくとも１つは、露出している
前記少なくとも１つの素子電極に電気的に接続されてい
る請求項１に記載の半導体装置。
【請求項３】前記第１絶縁膜および前記第２絶縁膜
は、絶縁性の弾性材料からなる弾性体層から構成されて
いる請求項１から３の何れか一つに記載の半導体装置。
【請求項４】前記第１絶縁膜は、前記半導体素子の前記主面上に形成され、前記複数の素
子電極のそれぞれを露出させる開口部を有する第１絶縁
層と、前記複数の素子電極および前記第１絶縁層を覆うように
前記半導体素子の前記主面上に形成され、前記複数の素
子電極のそれぞれの上面の中央部を露出させる開口部を
有し、前記上面の周辺部を覆う前記第２絶縁層と、を含んでいる請求項１から３の何れか一つに記載の半導
体装置。
【請求項５】前記複数の素子電極は、それぞれその上
にバリアメタルを有しており、前記バリアメタルの少なくとも１つは、前記第１配線層
に電気的に接続されていることを特徴とする請求項１か
ら４の何れか一つに記載の半導体装置。
【請求項６】前記外部電極の少なくとも一部を露出さ
せるように前記第２絶縁層上に形成され、導電性材料を
はじく特性を有し、前記第２配線層を覆う保護膜と、前記外部電極の上に形成された外部電極端子とをさらに
備えていることを特徴とする請求項１から５の何れか一
つに記載の半導体装置。
【請求項７】複数の素子電極が配置された主面を有す
る半導体素子を用意する工程と、前記複数の素子電極のそれぞれの少なくとも一部を露出
させるように、前記半導体素子の前記主面上に前記第１
絶縁膜を形成する工程と、前記複数の素子電極のうち少なくとも一つに電気的に接
続される第１配線層を前記第１絶縁膜上に形成する工程
と、前記第１配線層の少なくとも一部を露出させるように、
前記第１配線層を覆う第２絶縁膜を前記第１絶縁膜上に
形成する工程と、前記第１配線層に電気的に接続される第２配線層を前記
第２絶縁膜上に形成する工程と、前記第２配線層と電気的に接続される外部電極を前記第
２絶縁膜上に形成する工程とを包含する半導体装置の製
造方法。
【請求項８】前記第１絶縁膜を形成する工程は、前記複数の素子電極を露出させるように、前記半導体素
子の前記主面上に第１絶縁層を形成する工程と、前記複数の素子電極および前記第１絶縁層を覆うよう
に、前記半導体素子の前記主面上に絶縁性材料を堆積す
る工程と、前記複数の素子電極のそれぞれの上面の中央部を露出さ
せる開口部を前記絶縁性材料に形成し、それによって前
記上面の周辺部を覆う前記第２絶縁層を前記絶縁材料か
ら形成する工程と、を包含する請求項６に記載の半導体装置の製造方法。
【請求項９】第１絶縁膜を形成する工程の前までに、
耐メッキ液性を有するバリアメタルを前記複数の素子電
極のそれぞれの上に形成する工程をさらに包含すること
を特徴とする請求項６または７に記載の半導体装置の製
造方法。
【請求項１０】前記第１配線層を形成する工程は、前
記バリアメタルを覆うようにメッキを用いて前記第１絶
縁膜上に金属膜を堆積する工程と、前記金属膜をパターニングすることによって第１配線層
を形成する工程とを包含する請求項８に記載の半導体装
置の製造方法。
【請求項１１】前記外部電極の少なくとも一部を露出
させるように第２配線層を覆い、導電性材料をはじく特
性を有する保護膜を前記第２絶縁膜上に形成する工程を
さらに包含する請求項６から９の何れか一つに記載の半
導体装置の製造方法。
【請求項１２】前記外部電極上に金属ボールを接合す
る工程をさらに包含する請求項１０に記載の半導体装置
の製造方法。