JP2002289739A - 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 - Google Patents
樹脂封止型半導体装置および半導体装置用回路部材とその製造方法Info
- Publication number
- JP2002289739A JP2002289739A JP2001084058A JP2001084058A JP2002289739A JP 2002289739 A JP2002289739 A JP 2002289739A JP 2001084058 A JP2001084058 A JP 2001084058A JP 2001084058 A JP2001084058 A JP 2001084058A JP 2002289739 A JP2002289739 A JP 2002289739A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- terminal
- substrate
- circuit
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
Abstract
(57)【要約】
【課題】 多ピン化への対応が可能で信頼性が高い樹脂
封止型半導体装置と、このような樹脂封止型半導体装置
を安定して製造するための半導体装置用回路部材と、そ
の製造方法を提供する。 【解決手段】 外部端子面が一平面をなすように配置さ
れた複数の端子部と、各端子部の内部端子面とワイヤに
て電気的に接続された半導体素子と、少なくとも各端子
部の外部端子面の一部を外部に露出させるように端子部
と半導体素子を封止した樹脂部材とを備え、端子部は内
部端子面の周囲に突起部を有するような樹脂封止型半導
体装置とし、半導体装置用回路部材は、基板上に設けら
れた回路部を備え、この回路部の基板との接触面と反対
側の表面の周囲には突起部が形成されているものとす
る。
封止型半導体装置と、このような樹脂封止型半導体装置
を安定して製造するための半導体装置用回路部材と、そ
の製造方法を提供する。 【解決手段】 外部端子面が一平面をなすように配置さ
れた複数の端子部と、各端子部の内部端子面とワイヤに
て電気的に接続された半導体素子と、少なくとも各端子
部の外部端子面の一部を外部に露出させるように端子部
と半導体素子を封止した樹脂部材とを備え、端子部は内
部端子面の周囲に突起部を有するような樹脂封止型半導
体装置とし、半導体装置用回路部材は、基板上に設けら
れた回路部を備え、この回路部の基板との接触面と反対
側の表面の周囲には突起部が形成されているものとす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、表面実装タイプの
樹脂封止型半導体装置と、めっきにより薄く形成された
回路部を有する半導体装置用回路部材と、この回路部材
を製造するための方法に関する。
樹脂封止型半導体装置と、めっきにより薄く形成された
回路部を有する半導体装置用回路部材と、この回路部材
を製造するための方法に関する。
【０００２】
【従来の技術】近年、半導体装置は、高集積化や小型化
技術の進歩、電子機器の高性能化と軽薄短小化の傾向か
ら、ＬＳＩのＡＳＩＣに代表されるように、ますます高
集積化、高機能化が進んできている。このように高集積
化、高機能化された半導体装置においては、外部端子
（ピン）の総和の増加や更なる多端子（ピン）化が要請
されている。
技術の進歩、電子機器の高性能化と軽薄短小化の傾向か
ら、ＬＳＩのＡＳＩＣに代表されるように、ますます高
集積化、高機能化が進んできている。このように高集積
化、高機能化された半導体装置においては、外部端子
（ピン）の総和の増加や更なる多端子（ピン）化が要請
されている。
【０００３】上記のような多端子（ピン）化の要請に応
えるものとして、多端子（ピン）ＩＣ、特にゲートアレ
イやスタンダードセルに代表されるＡＳＩＣ、あるい
は、マイコン、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ
Ｐｒｏｃｅｓｓｏｒ）等の半導体装置の製造において
リードフレーム部材を用いたものがある。具体的には、
ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の表
面実装型パッケージがあり、ＱＦＰでは、３００ピンク
ラスのものまで実用化されている。
えるものとして、多端子（ピン）ＩＣ、特にゲートアレ
イやスタンダードセルに代表されるＡＳＩＣ、あるい
は、マイコン、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ
Ｐｒｏｃｅｓｓｏｒ）等の半導体装置の製造において
リードフレーム部材を用いたものがある。具体的には、
ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の表
面実装型パッケージがあり、ＱＦＰでは、３００ピンク
ラスのものまで実用化されている。
【０００４】ＱＦＰは、図１３に示すような断面構造を
なし、図１４に示されるリードフレーム部材を使用して
作製される。すなわち、リードフレーム部材１１０のダ
イパッド１１１上に半導体素子１２０を搭載し、銀めっ
き、金めっき等の処理がなされたインナーリード先端部
１１２と半導体素子１２０の端子（電極パッド）１２１
とをワイヤ１３０にて結線する。その後、樹脂１４０で
封止し、リードフレーム部材１１０のダムバー部を切断
し、アウターリード部１１３をガルウイング状に折り曲
げてＱＦＰが作製されている。このようなＱＦＰは、パ
ッケージの４方向へ外部回路と電気的に接続するための
アウターリードを設けた構造となり、多端子（ピン）化
に対応できるものとして開発されてきた。リードフレー
ム部材１１０は、コバールや４２合金（４２％Ｎｉ−Ｆ
ｅ合金）、銅系合金等の導電性に優れ、かつ、強度が大
きい金属板を使用し、その外形加工はスタンピング法、
あるいは、比較的高精細なものではフォトリソグラフィ
ー技術を用いたエッチング加工方法により行われる。Ｑ
ＦＰでは、外部端子（アウターリード）ピッチを狭める
ことにより、パッケージサイズを大きくすることなく多
端子化に対応してきた。
なし、図１４に示されるリードフレーム部材を使用して
作製される。すなわち、リードフレーム部材１１０のダ
イパッド１１１上に半導体素子１２０を搭載し、銀めっ
き、金めっき等の処理がなされたインナーリード先端部
１１２と半導体素子１２０の端子（電極パッド）１２１
とをワイヤ１３０にて結線する。その後、樹脂１４０で
封止し、リードフレーム部材１１０のダムバー部を切断
し、アウターリード部１１３をガルウイング状に折り曲
げてＱＦＰが作製されている。このようなＱＦＰは、パ
ッケージの４方向へ外部回路と電気的に接続するための
アウターリードを設けた構造となり、多端子（ピン）化
に対応できるものとして開発されてきた。リードフレー
ム部材１１０は、コバールや４２合金（４２％Ｎｉ−Ｆ
ｅ合金）、銅系合金等の導電性に優れ、かつ、強度が大
きい金属板を使用し、その外形加工はスタンピング法、
あるいは、比較的高精細なものではフォトリソグラフィ
ー技術を用いたエッチング加工方法により行われる。Ｑ
ＦＰでは、外部端子（アウターリード）ピッチを狭める
ことにより、パッケージサイズを大きくすることなく多
端子化に対応してきた。
【０００５】しかし、上記のエッチング加工方法の場
合、アウターリードの板厚の薄肉化と狭ピッチ化に伴っ
て、アウターリード自体が薄く幅が細くなり、強度が低
下するため、フォーミング等の後工程におけるアウター
リードのスキュー対応や平坦性維持が困難となり、実装
に際しては、パッケージ搭載精度維持が難しくなるとい
う問題があった。
合、アウターリードの板厚の薄肉化と狭ピッチ化に伴っ
て、アウターリード自体が薄く幅が細くなり、強度が低
下するため、フォーミング等の後工程におけるアウター
リードのスキュー対応や平坦性維持が困難となり、実装
に際しては、パッケージ搭載精度維持が難しくなるとい
う問題があった。
【０００６】これに対して、リードフレーム素材の板厚
は薄くせずに、２段エッチング加工方法を用いパターン
形状を工夫して、内部端子（インナーリード）を部分的
に薄くしながら外形加工を行うことにより、インナーリ
ードの狭ピッチ化を達成して多端子化に対応することが
行われている。
は薄くせずに、２段エッチング加工方法を用いパターン
形状を工夫して、内部端子（インナーリード）を部分的
に薄くしながら外形加工を行うことにより、インナーリ
ードの狭ピッチ化を達成して多端子化に対応することが
行われている。
【０００７】しかし、このようなリードフレーム部材で
は、半導体素子の端子とインナーリードとのワイヤボン
ディングの際に、薄肉部の機械的強度不足により、キャ
ピラリに引っ張られ（以降、この現象を跳ね上がりとい
う）、薄肉部が変形するという問題がある。
は、半導体素子の端子とインナーリードとのワイヤボン
ディングの際に、薄肉部の機械的強度不足により、キャ
ピラリに引っ張られ（以降、この現象を跳ね上がりとい
う）、薄肉部が変形するという問題がある。
【０００８】上述のような従来のＱＦＰパッケージが抱
える実装効率、実装性の問題を回避するために、半田ボ
ールをパッケージの外部端子として備えた表面実装型パ
ッケージであるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）と呼ばれる樹脂封止型の半導体装置が開発されてき
た。ＢＧＡは、外部端子としての半田ボールを裏面にマ
トリックス（アレイ状）に配置した表面実装型半導体装
置（プラスチックパッケージ）の総称である。
える実装効率、実装性の問題を回避するために、半田ボ
ールをパッケージの外部端子として備えた表面実装型パ
ッケージであるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ）と呼ばれる樹脂封止型の半導体装置が開発されてき
た。ＢＧＡは、外部端子としての半田ボールを裏面にマ
トリックス（アレイ状）に配置した表面実装型半導体装
置（プラスチックパッケージ）の総称である。
【０００９】通常、ＢＧＡは入力端子を増やすために、
両面配線基板の片面に半導体素子を搭載し、他方の面に
半田ボールを取り付けた外部端子用電極を設け、スルー
ホールを通じて半導体素子と外部端子用電極との導通を
とっていた。半田ボールをアレイ状に並べることによっ
て、端子ピッチの間隔を従来のリードフレーム部材を用
いた半導体装置より広くすることができ、この結果、半
導体装置の実装工程を難しくせず、入出力端子の増加に
対応できた。
両面配線基板の片面に半導体素子を搭載し、他方の面に
半田ボールを取り付けた外部端子用電極を設け、スルー
ホールを通じて半導体素子と外部端子用電極との導通を
とっていた。半田ボールをアレイ状に並べることによっ
て、端子ピッチの間隔を従来のリードフレーム部材を用
いた半導体装置より広くすることができ、この結果、半
導体装置の実装工程を難しくせず、入出力端子の増加に
対応できた。
【００１０】しかしながら、このＢＧＡは搭載する半導
体素子にワイヤで結線される回路を基板の一方の面に備
え、半導体装置化した後にプリント基板に実装するため
の外部端子用電極を基板の他方の面に備え、これらをス
ルーホールを介して電気的に接続した複雑な構成であ
り、樹脂の熱膨張の影響によりスルーホールに断線を生
じることもあり、作製上、信頼性の点で問題が多かっ
た。
体素子にワイヤで結線される回路を基板の一方の面に備
え、半導体装置化した後にプリント基板に実装するため
の外部端子用電極を基板の他方の面に備え、これらをス
ルーホールを介して電気的に接続した複雑な構成であ
り、樹脂の熱膨張の影響によりスルーホールに断線を生
じることもあり、作製上、信頼性の点で問題が多かっ
た。
【００１１】このため、上記ＢＧＡの作製プロセスの簡
略化、信頼性低下の回避、多ピン化、パッケージの小型
化に対応する、図１５、図１６に示すような、半導体装
置の製造方法が提案されている。この方法による半導体
装置は、従来の両面配線基板を用いたＢＧＡと同様に、
半導体装置の一面に外部回路と接続するための外部端子
の一部を封止用樹脂から露出させて配列させたものであ
り、新しいＰＢＧＡ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐ
ａｃｋａｇｅ）になり得るものである。
略化、信頼性低下の回避、多ピン化、パッケージの小型
化に対応する、図１５、図１６に示すような、半導体装
置の製造方法が提案されている。この方法による半導体
装置は、従来の両面配線基板を用いたＢＧＡと同様に、
半導体装置の一面に外部回路と接続するための外部端子
の一部を封止用樹脂から露出させて配列させたものであ
り、新しいＰＢＧＡ（Ｐｌａｓｔｉｃ Ｂａｌｌ Ｇｒ
ｉｄ Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐ
ａｃｋａｇｅ）になり得るものである。
【００１２】図１５に示される半導体装置の製造方法
は、導電性基板２２０上にめっきにより導電性金属から
なる回路部２１０を形成した回路部材２００を準備し
（図１５（Ａ））、この回路部２１０上に絶縁性部材２
６０を介して半導体素子２５０を搭載し、ワイヤ２５５
を用いて必要な電気的接続を行う（図１５（Ｂ））。そ
の後、導電性基板２２０上で樹脂部材２７０を用いて封
止を行い（図１５（Ｃ））、樹脂封止された半導体装置
２８０を導電性基板２２０から剥離して得る（図１５
（Ｄ））。また、外部端子である露出した回路部２１０
上に半田ボール２９０を取り付けて半導体装置２８０と
する（図１５（Ｅ））。
は、導電性基板２２０上にめっきにより導電性金属から
なる回路部２１０を形成した回路部材２００を準備し
（図１５（Ａ））、この回路部２１０上に絶縁性部材２
６０を介して半導体素子２５０を搭載し、ワイヤ２５５
を用いて必要な電気的接続を行う（図１５（Ｂ））。そ
の後、導電性基板２２０上で樹脂部材２７０を用いて封
止を行い（図１５（Ｃ））、樹脂封止された半導体装置
２８０を導電性基板２２０から剥離して得る（図１５
（Ｄ））。また、外部端子である露出した回路部２１０
上に半田ボール２９０を取り付けて半導体装置２８０と
する（図１５（Ｅ））。
【００１３】上記の半導体装置の製造方法では、導電性
基板２２０上に形成された導電性金属からなる回路部２
１０が剥離しやすいように、予め導電性基板２２０の一
面に凹凸をつける表面処理を行い、かつ、剥離性をもた
せる剥離処理を行っておく等の処置がとられる。尚、こ
こでの表面処理としては、サンドブラストによるブラス
ト処理、剥離処理としては、導電性基板の表面に酸化膜
を形成する方法等が挙げられる。
基板２２０上に形成された導電性金属からなる回路部２
１０が剥離しやすいように、予め導電性基板２２０の一
面に凹凸をつける表面処理を行い、かつ、剥離性をもた
せる剥離処理を行っておく等の処置がとられる。尚、こ
こでの表面処理としては、サンドブラストによるブラス
ト処理、剥離処理としては、導電性基板の表面に酸化膜
を形成する方法等が挙げられる。
【００１４】また、図１６に示される半導体装置の製造
方法は、導電性基板３２０として、基板３２１の一方の
面にめっき等により金属層３２３を設けたものを使用
し、金属層３２３上にめっきにより導電性金属からなる
回路部３１０を形成した回路部材３００を準備する（図
１６（Ａ））。そして、回路部３１０の配列の中央に位
置するように導電性基板３２０上に半導体素子３５０を
搭載し、ワイヤ３５５を用いて必要な電気的接続を行う
（図１６（Ｂ））。その後、導電性基板３２０上で樹脂
部材３７０を用いて封止を行い（図１６（Ｃ））、金属
層３２３を溶解除去することにより、樹脂封止された半
導体装置３８０を導電性基板３２０から剥離して得る
（図１６（Ｄ））。また、外部端子である露出した回路
部３１０上に半田ボール３９０を取り付けて半導体装置
３８０とする（図１６（Ｅ））。
方法は、導電性基板３２０として、基板３２１の一方の
面にめっき等により金属層３２３を設けたものを使用
し、金属層３２３上にめっきにより導電性金属からなる
回路部３１０を形成した回路部材３００を準備する（図
１６（Ａ））。そして、回路部３１０の配列の中央に位
置するように導電性基板３２０上に半導体素子３５０を
搭載し、ワイヤ３５５を用いて必要な電気的接続を行う
（図１６（Ｂ））。その後、導電性基板３２０上で樹脂
部材３７０を用いて封止を行い（図１６（Ｃ））、金属
層３２３を溶解除去することにより、樹脂封止された半
導体装置３８０を導電性基板３２０から剥離して得る
（図１６（Ｄ））。また、外部端子である露出した回路
部３１０上に半田ボール３９０を取り付けて半導体装置
３８０とする（図１６（Ｅ））。
【００１５】
【発明が解決しようとする課題】しかしながら、従来の
回路部材を用いた樹脂封止型半導体装置の製造では、半
導体装置を導電性基板から剥離する際、加わる力によっ
て封止用の樹脂部材と回路部とが剥離したり、回路部に
クラックが入り易く、信頼性の点で問題となっていた。
回路部材を用いた樹脂封止型半導体装置の製造では、半
導体装置を導電性基板から剥離する際、加わる力によっ
て封止用の樹脂部材と回路部とが剥離したり、回路部に
クラックが入り易く、信頼性の点で問題となっていた。
【００１６】本発明は、上記のような事情に鑑みてなさ
れたものであり、多ピン化への対応が可能で信頼性が高
い樹脂封止型半導体装置と、このような樹脂封止型半導
体装置を安定して製造するための半導体装置用回路部材
と、その製造方法を提供することを目的とする。
れたものであり、多ピン化への対応が可能で信頼性が高
い樹脂封止型半導体装置と、このような樹脂封止型半導
体装置を安定して製造するための半導体装置用回路部材
と、その製造方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】このような目的を達成す
るために、樹脂封止型半導体装置は、内部端子面と外部
端子面を表裏一体に備える複数の端子部を前記外部端子
面が一平面をなすように備え、かつ、各端子部の内部端
子面とワイヤにて電気的に接続された半導体素子と、少
なくとも各端子部の外部端子面の一部を外部に露出させ
るように前記端子部、前記半導体素子を封止した樹脂部
材とを備え、前記端子部は内部端子面の周囲に突起部を
有するような構成とした。
るために、樹脂封止型半導体装置は、内部端子面と外部
端子面を表裏一体に備える複数の端子部を前記外部端子
面が一平面をなすように備え、かつ、各端子部の内部端
子面とワイヤにて電気的に接続された半導体素子と、少
なくとも各端子部の外部端子面の一部を外部に露出させ
るように前記端子部、前記半導体素子を封止した樹脂部
材とを備え、前記端子部は内部端子面の周囲に突起部を
有するような構成とした。
【００１８】また、本発明の樹脂封止型半導体装置の好
ましい態様は、前記端子部がなす一平面上にダイパッド
を備え、該ダイパッドの内部表面上に前記半導体素子が
電気絶縁性材料を介して搭載され、前記ダイパッドは内
部表面の周囲に突起部を有するような構成、各端子部の
一部に電気絶縁性材料を介して前記半導体素子が搭載さ
れているような構成とした。さらに、本発明の樹脂封止
型半導体装置の好ましい態様は、前記端子部がＣｕ、Ｎ
ｉ、Ａｇ、Ｐｄ、Ａｕのいずれか１種の金属からなる単
層構造、あるいは、２種以上の金属からなる多層構造で
あるような構成とした。
ましい態様は、前記端子部がなす一平面上にダイパッド
を備え、該ダイパッドの内部表面上に前記半導体素子が
電気絶縁性材料を介して搭載され、前記ダイパッドは内
部表面の周囲に突起部を有するような構成、各端子部の
一部に電気絶縁性材料を介して前記半導体素子が搭載さ
れているような構成とした。さらに、本発明の樹脂封止
型半導体装置の好ましい態様は、前記端子部がＣｕ、Ｎ
ｉ、Ａｇ、Ｐｄ、Ａｕのいずれか１種の金属からなる単
層構造、あるいは、２種以上の金属からなる多層構造で
あるような構成とした。
【００１９】本発明の半導体装置用回路部材は、基板
と、該基板上に設けられた回路部とを備え、該回路部の
前記基板との接触面と反対側の表面の周囲には突起部が
形成されているような構成とした。本発明の半導体装置
用回路部材の好ましい態様は、前記回路部が複数の端子
部を備え、該端子部は前記基板との接触面が外部端子面
を構成し、該外部端子面と反対側の表面が内部端子面を
構成し、該内部端子面の周囲には突起部が形成されてい
るような構成とした。また、前記回路部は更にダイパッ
ドを備え、該ダイパッドは前記基板との接触面と反対側
の表面が半導体素子搭載用の内部表面であり、該内部表
面の周囲には突起部が形成されているような構成とし
た。さらに、本発明の半導体装置用回路部材の好ましい
態様は、前記回路部がＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕの
いずれか１種の金属からなる単層構造、あるいは、２種
以上の金属からなる多層構造であるような構成とした。
と、該基板上に設けられた回路部とを備え、該回路部の
前記基板との接触面と反対側の表面の周囲には突起部が
形成されているような構成とした。本発明の半導体装置
用回路部材の好ましい態様は、前記回路部が複数の端子
部を備え、該端子部は前記基板との接触面が外部端子面
を構成し、該外部端子面と反対側の表面が内部端子面を
構成し、該内部端子面の周囲には突起部が形成されてい
るような構成とした。また、前記回路部は更にダイパッ
ドを備え、該ダイパッドは前記基板との接触面と反対側
の表面が半導体素子搭載用の内部表面であり、該内部表
面の周囲には突起部が形成されているような構成とし
た。さらに、本発明の半導体装置用回路部材の好ましい
態様は、前記回路部がＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕの
いずれか１種の金属からなる単層構造、あるいは、２種
以上の金属からなる多層構造であるような構成とした。
【００２０】本発明の半導体装置用回路部材の製造方法
は、回路部に相当する開口部を有するレジストパターン
を基板上に形成し、該レジストパターンを介して前記開
口部内の基板上にめっき法により金属を前記レジストパ
ターンの厚みよりも厚く析出させ、その後、前記レジス
トパターンを除去することにより、基板接触面と反対側
の表面の周囲に突起部を備えた回路部を形成するような
構成とした。また、本発明の半導体装置用回路部材の製
造方法の好ましい態様は、前記めっき法が電解めっきで
あり、前記基板は少なくとも表面が導電性を有するよう
な構成とした。
は、回路部に相当する開口部を有するレジストパターン
を基板上に形成し、該レジストパターンを介して前記開
口部内の基板上にめっき法により金属を前記レジストパ
ターンの厚みよりも厚く析出させ、その後、前記レジス
トパターンを除去することにより、基板接触面と反対側
の表面の周囲に突起部を備えた回路部を形成するような
構成とした。また、本発明の半導体装置用回路部材の製
造方法の好ましい態様は、前記めっき法が電解めっきで
あり、前記基板は少なくとも表面が導電性を有するよう
な構成とした。
【００２１】このような本発明では、半導体装置の端子
部やダイパッドが有する突起部が、樹脂部材に端子部や
ダイパッドを確実に固定する作用をなし、また、回路部
材の回路部に形成された突起部が、基板上で行なわれる
樹脂封止において樹脂部材に回路部を確実に固定する作
用をなす。
部やダイパッドが有する突起部が、樹脂部材に端子部や
ダイパッドを確実に固定する作用をなし、また、回路部
材の回路部に形成された突起部が、基板上で行なわれる
樹脂封止において樹脂部材に回路部を確実に固定する作
用をなす。
【００２２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。樹脂封止型半導体装置 本発明の樹脂封止型半導体装置について説明する。図１
は、本発明の樹脂封止型半導体装置の一実施形態を示す
概略断面図であり、半導体装置の構造を理解しやすくす
るために、封止用の樹脂部材を仮想線（２点鎖線）で示
している。
て図面を参照して説明する。樹脂封止型半導体装置 本発明の樹脂封止型半導体装置について説明する。図１
は、本発明の樹脂封止型半導体装置の一実施形態を示す
概略断面図であり、半導体装置の構造を理解しやすくす
るために、封止用の樹脂部材を仮想線（２点鎖線）で示
している。
【００２３】図１において、樹脂封止型半導体装置１は
ＰＢＧＡタイプの樹脂封止型半導体装置であり、複数の
端子部３がその外部端子面３ｃが一平面をなすように配
置され、この端子部３の配列の略中央に端子部３の外部
端子面３ｃと外部表面２ｃが同一平面をなすようにダイ
パッド２が配置され、ダイパッド２の内部表面２ｂ上に
電気絶縁性材料６を介して半導体素子５がその素子面と
反対側を固着されて搭載されている。この半導体素子５
の端子５ａは、端子部３の内部端子面３ｂにワイヤ７に
よって接続されている。そして、端子部３の外部端子面
３ｃと、ダイパッド２の外部表面２ｃを外部に露出させ
るように、端子部３、ダイパッド２、半導体素子５、ワ
イヤ７が樹脂部材８により封止されている。樹脂部材８
は、従来から樹脂封止型半導体装置に用いられている電
気絶縁性の樹脂材料を用いることができ、特に制限はな
い。また、外部に露出している端子部３の外部端子面３
ｃには、半田ボール９が取り付けられている。
ＰＢＧＡタイプの樹脂封止型半導体装置であり、複数の
端子部３がその外部端子面３ｃが一平面をなすように配
置され、この端子部３の配列の略中央に端子部３の外部
端子面３ｃと外部表面２ｃが同一平面をなすようにダイ
パッド２が配置され、ダイパッド２の内部表面２ｂ上に
電気絶縁性材料６を介して半導体素子５がその素子面と
反対側を固着されて搭載されている。この半導体素子５
の端子５ａは、端子部３の内部端子面３ｂにワイヤ７に
よって接続されている。そして、端子部３の外部端子面
３ｃと、ダイパッド２の外部表面２ｃを外部に露出させ
るように、端子部３、ダイパッド２、半導体素子５、ワ
イヤ７が樹脂部材８により封止されている。樹脂部材８
は、従来から樹脂封止型半導体装置に用いられている電
気絶縁性の樹脂材料を用いることができ、特に制限はな
い。また、外部に露出している端子部３の外部端子面３
ｃには、半田ボール９が取り付けられている。
【００２４】このような本発明の樹脂封止型半導体装置
１では、ダイパッド２は内部表面２ｂの周囲に突起部２
ａを有し、また、各端子部３は内部端子面３ｂの周囲に
突起部３ａを有する構造である。上記のダイパッド２の
突起部２ａ、端子部３の突起部３ａは、これらを封止し
ている樹脂部材８に係合して、ダイパッド２や端子部３
を確実に固定し、樹脂封止型半導体装置１は信頼性が高
いものとなる。
１では、ダイパッド２は内部表面２ｂの周囲に突起部２
ａを有し、また、各端子部３は内部端子面３ｂの周囲に
突起部３ａを有する構造である。上記のダイパッド２の
突起部２ａ、端子部３の突起部３ａは、これらを封止し
ている樹脂部材８に係合して、ダイパッド２や端子部３
を確実に固定し、樹脂封止型半導体装置１は信頼性が高
いものとなる。
【００２５】上記のダイパッド２および端子部３は、Ｃ
ｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕのいずれか１種の金属から
なる単層構造、あるいは、２種以上の金属からなる多層
構造とすることができる。また、ダイパッド２の突起部
２ａ、端子部３の突起部３ａは、少なくともダイパッド
２や端子部３が形成する一平面に平行な方向（図１で
は、樹脂封止型半導体装置１の裏面に平行な方向（図面
左右方向））に２〜５μｍ程度の長さで突出しているこ
とが好ましい。尚、樹脂封止型半導体装置１は、半田ボ
ール９を備えないものであってもよい。また、端子部３
の内部端子面３ｂ上に、接続用のめっき層を備えるもの
であってもよい。この接続用めっき層は、Ａｕ、Ｐｔ、
Ａｇ等のいずれからなる単層めっきとすることができ、
厚みは０．１〜１０μｍ程度が好ましい。
ｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕのいずれか１種の金属から
なる単層構造、あるいは、２種以上の金属からなる多層
構造とすることができる。また、ダイパッド２の突起部
２ａ、端子部３の突起部３ａは、少なくともダイパッド
２や端子部３が形成する一平面に平行な方向（図１で
は、樹脂封止型半導体装置１の裏面に平行な方向（図面
左右方向））に２〜５μｍ程度の長さで突出しているこ
とが好ましい。尚、樹脂封止型半導体装置１は、半田ボ
ール９を備えないものであってもよい。また、端子部３
の内部端子面３ｂ上に、接続用のめっき層を備えるもの
であってもよい。この接続用めっき層は、Ａｕ、Ｐｔ、
Ａｇ等のいずれからなる単層めっきとすることができ、
厚みは０．１〜１０μｍ程度が好ましい。
【００２６】図２は、本発明の樹脂封止型半導体装置の
他の実施形態を示す概略断面図であり、半導体装置の構
造を理解しやすくするために、封止用の樹脂部材を仮想
線（２点鎖線）で示している。図２において、樹脂封止
型半導体装置１１はＰＢＧＡタイプの樹脂封止型半導体
装置であり、複数の端子部１３がその外部端子面１３ｃ
が一平面をなすように配置され、各端子部１３の内部端
子面１３ｂ上の一部に電気絶縁性材料１６を介して半導
体素子１５がその素子面と反対側を固着されて搭載され
ている。この半導体素子１５の端子１５ａは、端子部１
３の内部端子面１３ｂ上に形成された接続用のめっき層
１４にワイヤ１７によって接続されている。そして、端
子部１３の外部端子面１３ｃを外部に露出させるよう
に、端子部１３、半導体素子１５、ワイヤ１７が樹脂部
材１８により封止されている。樹脂部材１８は、従来か
ら樹脂封止型半導体装置に用いられている電気絶縁性の
樹脂材料を用いることができ、特に制限はない。また、
外部に露出した端子部１３の外部端子面１３ｃには、半
田ボール１９が取り付けられている。
他の実施形態を示す概略断面図であり、半導体装置の構
造を理解しやすくするために、封止用の樹脂部材を仮想
線（２点鎖線）で示している。図２において、樹脂封止
型半導体装置１１はＰＢＧＡタイプの樹脂封止型半導体
装置であり、複数の端子部１３がその外部端子面１３ｃ
が一平面をなすように配置され、各端子部１３の内部端
子面１３ｂ上の一部に電気絶縁性材料１６を介して半導
体素子１５がその素子面と反対側を固着されて搭載され
ている。この半導体素子１５の端子１５ａは、端子部１
３の内部端子面１３ｂ上に形成された接続用のめっき層
１４にワイヤ１７によって接続されている。そして、端
子部１３の外部端子面１３ｃを外部に露出させるよう
に、端子部１３、半導体素子１５、ワイヤ１７が樹脂部
材１８により封止されている。樹脂部材１８は、従来か
ら樹脂封止型半導体装置に用いられている電気絶縁性の
樹脂材料を用いることができ、特に制限はない。また、
外部に露出した端子部１３の外部端子面１３ｃには、半
田ボール１９が取り付けられている。
【００２７】このような本発明の樹脂封止型半導体装置
１１では、各端子部１３は内部端子面１３ｂの周囲に突
起部１３ａを有する構造である。しがたって、端子部１
３の突起部１３ａは、これらを封止している樹脂部材１
８に係合して端子部１３を確実に固定するので、樹脂封
止型半導体装置１１は信頼性が高いものとなる。上記の
端子部１３は、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕのいずれ
か１種の金属からなる単層構造、あるいは、２種以上の
金属からなる多層構造とすることができる。端子部１３
の突起部１３ａは、少なくとも端子部１３が形成する一
平面に平行な方向（図２では、樹脂封止型半導体装置１
１の裏面に平行な方向（図面の左右方向））に２〜５μ
ｍ程度の長さで突出していることが好ましい。
１１では、各端子部１３は内部端子面１３ｂの周囲に突
起部１３ａを有する構造である。しがたって、端子部１
３の突起部１３ａは、これらを封止している樹脂部材１
８に係合して端子部１３を確実に固定するので、樹脂封
止型半導体装置１１は信頼性が高いものとなる。上記の
端子部１３は、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕのいずれ
か１種の金属からなる単層構造、あるいは、２種以上の
金属からなる多層構造とすることができる。端子部１３
の突起部１３ａは、少なくとも端子部１３が形成する一
平面に平行な方向（図２では、樹脂封止型半導体装置１
１の裏面に平行な方向（図面の左右方向））に２〜５μ
ｍ程度の長さで突出していることが好ましい。
【００２８】また、接続用のめっき層１４は、Ａｕ、Ｐ
ｔ、Ａｇ等のいずれからなる単層めっきとすることがで
き、厚みは０．１〜１０μｍ程度が好ましい。尚、樹脂
封止型半導体装置１１は、半田ボール１９を備えないも
のであってもよい。また、端子部１３の内部端子面１３
ｂ上に、接続用のめっき層１４を備えないものであって
もよい。
ｔ、Ａｇ等のいずれからなる単層めっきとすることがで
き、厚みは０．１〜１０μｍ程度が好ましい。尚、樹脂
封止型半導体装置１１は、半田ボール１９を備えないも
のであってもよい。また、端子部１３の内部端子面１３
ｂ上に、接続用のめっき層１４を備えないものであって
もよい。
【００２９】図３は、本発明の樹脂封止型半導体装置の
他の実施形態を示す概略断面図であり、半導体装置の構
造を理解しやすくするために、封止用の樹脂部材を仮想
線（２点鎖線）で示している。図３において、樹脂封止
型半導体装置２１はＰＢＧＡタイプの樹脂封止型半導体
装置であり、複数の端子部２３がその外部端子面２３ｃ
が一平面をなすように配置され、この端子部２３の配列
の略中央に半導体素子２５が配置されている。この半導
体素子２５の端子２５ａは、端子部２３の内部端子面２
３ｂ上に形成された接続用のめっき層２４にワイヤ２７
によって接続されている。そして、端子部２３の外部端
子面２３ｃと半導体素子２５の素子面と反対側を外部に
露出させるように、端子部２３、半導体素子２５、ワイ
ヤ２７が樹脂部材２８により封止されている。樹脂部材
２８は、従来から樹脂封止型半導体装置に用いられてい
る電気絶縁性の樹脂材料を用いることができ、特に制限
はない。また、外部に露出している端子部２３の外部端
子面２３ｃには、半田ボール２９が取り付けられてい
る。
他の実施形態を示す概略断面図であり、半導体装置の構
造を理解しやすくするために、封止用の樹脂部材を仮想
線（２点鎖線）で示している。図３において、樹脂封止
型半導体装置２１はＰＢＧＡタイプの樹脂封止型半導体
装置であり、複数の端子部２３がその外部端子面２３ｃ
が一平面をなすように配置され、この端子部２３の配列
の略中央に半導体素子２５が配置されている。この半導
体素子２５の端子２５ａは、端子部２３の内部端子面２
３ｂ上に形成された接続用のめっき層２４にワイヤ２７
によって接続されている。そして、端子部２３の外部端
子面２３ｃと半導体素子２５の素子面と反対側を外部に
露出させるように、端子部２３、半導体素子２５、ワイ
ヤ２７が樹脂部材２８により封止されている。樹脂部材
２８は、従来から樹脂封止型半導体装置に用いられてい
る電気絶縁性の樹脂材料を用いることができ、特に制限
はない。また、外部に露出している端子部２３の外部端
子面２３ｃには、半田ボール２９が取り付けられてい
る。
【００３０】このような本発明の樹脂封止型半導体装置
２１では、各端子部２３は内部端子面２３ｂの周囲に突
起部２３ａを有する構造である。この端子部２３の突起
部２３ａは、これらを封止している樹脂部材２８に係合
して端子部２３を確実に固定することができ、樹脂封止
型半導体装置２１は信頼性が高いものとなる。
２１では、各端子部２３は内部端子面２３ｂの周囲に突
起部２３ａを有する構造である。この端子部２３の突起
部２３ａは、これらを封止している樹脂部材２８に係合
して端子部２３を確実に固定することができ、樹脂封止
型半導体装置２１は信頼性が高いものとなる。
【００３１】上記の端子部２３は、Ｃｕ、Ｎｉ、Ａｇ、
Ｐｄ、Ａｕのいずれか１種の金属からなる単層構造、あ
るいは、２種以上の金属からなる多層構造とすることが
できる。端子部２３の突起部２３ａは、少なくとも端子
部２３が形成する一平面に平行な方向（図３では、樹脂
封止型半導体装置２１の裏面に平行な方向（図面の左右
方向））に２〜５μｍ程度の長さで突出していることが
好ましい。
Ｐｄ、Ａｕのいずれか１種の金属からなる単層構造、あ
るいは、２種以上の金属からなる多層構造とすることが
できる。端子部２３の突起部２３ａは、少なくとも端子
部２３が形成する一平面に平行な方向（図３では、樹脂
封止型半導体装置２１の裏面に平行な方向（図面の左右
方向））に２〜５μｍ程度の長さで突出していることが
好ましい。
【００３２】また、接続用のめっき層２４は、Ａｕ、Ｐ
ｔ、Ａｇ等のいずれからなる単層めっきとすることがで
き、厚みは０．１〜１０μｍ程度が好ましい。尚、樹脂
封止型半導体装置２１は、半田ボール２９を備えないも
のであってもよい。また、端子部２３の内部端子面２３
ｂ上に、接続用のめっき層２４を備えないものであって
もよい。
ｔ、Ａｇ等のいずれからなる単層めっきとすることがで
き、厚みは０．１〜１０μｍ程度が好ましい。尚、樹脂
封止型半導体装置２１は、半田ボール２９を備えないも
のであってもよい。また、端子部２３の内部端子面２３
ｂ上に、接続用のめっき層２４を備えないものであって
もよい。
【００３３】半導体装置用回路部材 図４は、本発明の半導体装置用回路部材の一実施形態を
示す平面図であり、図５は図４に示される半導体装置用
回路部材のＡ−Ａ線における概略断面図である。図４お
よび図５において、本発明の半導体装置用回路部材５１
は、基板５２と、この基板５２の一方の面に設けられた
回路部５３からなっており、回路部５３は、矩形のダイ
パッド５４と、このダイパッド５４の４方向にそれぞれ
１列に所定の間隔で配列された複数の端子部５５で構成
されている。
示す平面図であり、図５は図４に示される半導体装置用
回路部材のＡ−Ａ線における概略断面図である。図４お
よび図５において、本発明の半導体装置用回路部材５１
は、基板５２と、この基板５２の一方の面に設けられた
回路部５３からなっており、回路部５３は、矩形のダイ
パッド５４と、このダイパッド５４の４方向にそれぞれ
１列に所定の間隔で配列された複数の端子部５５で構成
されている。
【００３４】基板５２は、銅、鉄−ニッケル合金、鉄−
ニッケル−クロム合金、鉄−ニッケル−カーボン合金等
の導電性基板、少なくとも回路部５３が設けられた面に
Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕあるいはこれらの合金か
らなる導電性層を備えた絶縁性基板いずれでもよく、後
述する半導体装置用回路部材の製造方法において、回路
部５３の形成を電解めっき法により行う場合には、少な
くとも回路部５３が設けられた面が導電性を有する基板
を使用する。また、本発明の半導体装置用回路部材を用
いた樹脂封止型半導体装置の製造において、樹脂封止後
の半導体装置の剥離のために、溶解除去可能な金属層
（例えば、銅層等）を予め形成した基板５２を用いても
よい。
ニッケル−クロム合金、鉄−ニッケル−カーボン合金等
の導電性基板、少なくとも回路部５３が設けられた面に
Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕあるいはこれらの合金か
らなる導電性層を備えた絶縁性基板いずれでもよく、後
述する半導体装置用回路部材の製造方法において、回路
部５３の形成を電解めっき法により行う場合には、少な
くとも回路部５３が設けられた面が導電性を有する基板
を使用する。また、本発明の半導体装置用回路部材を用
いた樹脂封止型半導体装置の製造において、樹脂封止後
の半導体装置の剥離のために、溶解除去可能な金属層
（例えば、銅層等）を予め形成した基板５２を用いても
よい。
【００３５】回路部５３は、基板５２との接触面と反対
側の表面の周囲に突起部が形成されたものであり、本実
施形態では、ダイパッド５４と端子部５５からなる。具
体的には、ダイパッド５４の半導体素子搭載面である内
部表面５４ｂの周囲に突起部５４ａが形成されている。
また、端子部５５の内部端子面５５ｂ（半導体素子との
結線部位）の周囲に突起部５５ａが形成されている。図
６は、端子部５５の断面形状の例を示す図であり、端子
部５５は、内部端子面５５ｂがほぼ平坦で、基板５２の
表面に平行な方向に突起部５５ａが突出したような、い
わゆるキノコ型の断面（図６（Ａ））、あるいは、内部
端子面５５ｂが凹形状であり、突起部５５ａは基板５２
の表面に対して斜め上方に突出したような、いわゆるＹ
字型の断面（図６（Ｂ））であってもよい。このような
何れの断面形状であっても、突起部５５ａは、基板５２
に平行な方向に２〜５μｍ程度の長さで突出しているこ
とが好ましい。ダイパッド５４の突起部５４ａについて
も、同様である。
側の表面の周囲に突起部が形成されたものであり、本実
施形態では、ダイパッド５４と端子部５５からなる。具
体的には、ダイパッド５４の半導体素子搭載面である内
部表面５４ｂの周囲に突起部５４ａが形成されている。
また、端子部５５の内部端子面５５ｂ（半導体素子との
結線部位）の周囲に突起部５５ａが形成されている。図
６は、端子部５５の断面形状の例を示す図であり、端子
部５５は、内部端子面５５ｂがほぼ平坦で、基板５２の
表面に平行な方向に突起部５５ａが突出したような、い
わゆるキノコ型の断面（図６（Ａ））、あるいは、内部
端子面５５ｂが凹形状であり、突起部５５ａは基板５２
の表面に対して斜め上方に突出したような、いわゆるＹ
字型の断面（図６（Ｂ））であってもよい。このような
何れの断面形状であっても、突起部５５ａは、基板５２
に平行な方向に２〜５μｍ程度の長さで突出しているこ
とが好ましい。ダイパッド５４の突起部５４ａについて
も、同様である。
【００３６】ダイパッド５４、端子部５５からなる回路
部５３は、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕのいずれか１
種の金属からなる単層構造、あるいは、２種以上の金属
からなる多層構造とすることができる。多層構造の場
合、例えば、基板５２側から、Ｐｄ、Ｎｉ、Ｐｄの順に
積層することができ、また、上述のように、溶解除去可
能な金属層（例えば、銅層等）を予め形成した基板５２
を用いた場合、基板５２（銅層）側から、Ａｕ、Ｎｉ、
Ｐｄの順に積層することもできる。ダイパッド５４、端
子部５５からなる回路部５３の厚みは、特に制限される
ことはない。
部５３は、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕのいずれか１
種の金属からなる単層構造、あるいは、２種以上の金属
からなる多層構造とすることができる。多層構造の場
合、例えば、基板５２側から、Ｐｄ、Ｎｉ、Ｐｄの順に
積層することができ、また、上述のように、溶解除去可
能な金属層（例えば、銅層等）を予め形成した基板５２
を用いた場合、基板５２（銅層）側から、Ａｕ、Ｎｉ、
Ｐｄの順に積層することもできる。ダイパッド５４、端
子部５５からなる回路部５３の厚みは、特に制限される
ことはない。
【００３７】また、本発明の半導体装置用回路部材は、
回路部としてダイパッドを含まないものであってもよ
い。図７は、ダイパッドを備えない本発明の半導体装置
用回路部材の一実施形態を示す平面図であり、図８は図
７に示される半導体装置用回路部材のＢ−Ｂ線における
概略断面図である。図７および図８において、本発明の
半導体装置用回路部材６１は、基板６２と、この基板６
２の一方の面に設けられた回路部６３からなっており、
回路部６３は、搭載する半導体素子の外形形状（図７に
鎖線で示す形状）に対応するように、回廊形状に所定の
間隔で配列された複数の端子部６５で構成されている。
半導体装置用回路部材６１を構成する基板６２は、上述
の基板５２と同様である。
回路部としてダイパッドを含まないものであってもよ
い。図７は、ダイパッドを備えない本発明の半導体装置
用回路部材の一実施形態を示す平面図であり、図８は図
７に示される半導体装置用回路部材のＢ−Ｂ線における
概略断面図である。図７および図８において、本発明の
半導体装置用回路部材６１は、基板６２と、この基板６
２の一方の面に設けられた回路部６３からなっており、
回路部６３は、搭載する半導体素子の外形形状（図７に
鎖線で示す形状）に対応するように、回廊形状に所定の
間隔で配列された複数の端子部６５で構成されている。
半導体装置用回路部材６１を構成する基板６２は、上述
の基板５２と同様である。
【００３８】また、回路部６３は、基板６２との接触面
と反対側の表面の周囲に突起部が形成されたものであ
り、具体的には、端子部６５の内部端子面６５ｂ（半導
体素子との結線部位）の周囲に突起部６５ａが形成され
ている。この端子部６５は、その内部端子面６５ｂの一
部に半導体素子を載置できる大きさを有する点を除い
て、基本的構造は上述の端子部５５と同様とすることが
できる。
と反対側の表面の周囲に突起部が形成されたものであ
り、具体的には、端子部６５の内部端子面６５ｂ（半導
体素子との結線部位）の周囲に突起部６５ａが形成され
ている。この端子部６５は、その内部端子面６５ｂの一
部に半導体素子を載置できる大きさを有する点を除い
て、基本的構造は上述の端子部５５と同様とすることが
できる。
【００３９】また、図９は、ダイパッドを備えない本発
明の半導体装置用回路部材の他の実施形態を示す平面図
であり、図１０は図９に示される半導体装置用回路部材
のＣ−Ｃ線における概略断面図である。図９および図１
０において、本発明の半導体装置用回路部材７１は、基
板７２と、この基板７２の一方の面に設けられた回路部
７３からなっており、回路部７３は、中央に半導体素子
の配置部位（図９に鎖線で示す部位）を囲むように回廊
形状に所定の間隔で配列された複数の端子部７５で構成
されている。半導体装置用回路部材７１を構成する基板
７２は、上述の基板５２と同様である。
明の半導体装置用回路部材の他の実施形態を示す平面図
であり、図１０は図９に示される半導体装置用回路部材
のＣ−Ｃ線における概略断面図である。図９および図１
０において、本発明の半導体装置用回路部材７１は、基
板７２と、この基板７２の一方の面に設けられた回路部
７３からなっており、回路部７３は、中央に半導体素子
の配置部位（図９に鎖線で示す部位）を囲むように回廊
形状に所定の間隔で配列された複数の端子部７５で構成
されている。半導体装置用回路部材７１を構成する基板
７２は、上述の基板５２と同様である。
【００４０】また、回路部７３は、基板７２との接触面
と反対側の表面の周囲に突起部が形成されたものであ
り、具体的には、端子部７５の内部端子面７５ｂ（半導
体素子との結線部位）の周囲に突起部７５ａが形成され
ている。この端子部７５の構造は、上述の端子部５５と
同様とすることができる。尚、上述の半導体装置用回路
部材の回路部の形状、配置、個数等は例示であり、これ
に限定されるものではない。また、本発明の半導体装置
用回路部材は、基板上に複数の回路部を設けた複数面付
けであってもよい。
と反対側の表面の周囲に突起部が形成されたものであ
り、具体的には、端子部７５の内部端子面７５ｂ（半導
体素子との結線部位）の周囲に突起部７５ａが形成され
ている。この端子部７５の構造は、上述の端子部５５と
同様とすることができる。尚、上述の半導体装置用回路
部材の回路部の形状、配置、個数等は例示であり、これ
に限定されるものではない。また、本発明の半導体装置
用回路部材は、基板上に複数の回路部を設けた複数面付
けであってもよい。
【００４１】半導体装置用回路部材の製造方法 次に、本発明の半導体装置用回路部材の製造方法につい
て説明する。図１１は、図４および図５に示される半導
体装置用回路部材５１を例とした本発明の半導体装置用
回路部材の製造方法の一実施形態を示す工程図である。
図１１において、まず、基板５２上にレジストパターン
５９を形成する（図１１（Ａ））。このレジストパター
ン５９は、回路部５３の形成部位に相当する箇所に開口
部５９ａをもち、この開口部５９ａには基板５２が露出
している。基板５２は、鉄−ニッケル合金、鉄−ニッケ
ル−クロム合金、鉄−ニッケル−カーボン合金等の導電
性基板、表面にＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕあるいは
これらの合金からなる導電性層を備えた絶縁性基板を使
用することができる。
て説明する。図１１は、図４および図５に示される半導
体装置用回路部材５１を例とした本発明の半導体装置用
回路部材の製造方法の一実施形態を示す工程図である。
図１１において、まず、基板５２上にレジストパターン
５９を形成する（図１１（Ａ））。このレジストパター
ン５９は、回路部５３の形成部位に相当する箇所に開口
部５９ａをもち、この開口部５９ａには基板５２が露出
している。基板５２は、鉄−ニッケル合金、鉄−ニッケ
ル−クロム合金、鉄−ニッケル−カーボン合金等の導電
性基板、表面にＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕあるいは
これらの合金からなる導電性層を備えた絶縁性基板を使
用することができる。
【００４２】尚、後述する基板５２からの回路部５３の
剥離が容易となるように、予め基板５２の一面に凹凸を
つける表面処理を行い、かつ、剥離性をもたせる剥離処
理を行っておく等の処置をとることが好ましい。ここで
の表面処理としては、サンドブラストによるブラスト処
理、剥離処理としては、基板５２の表面に酸化膜を形成
する方法等が挙げられる。
剥離が容易となるように、予め基板５２の一面に凹凸を
つける表面処理を行い、かつ、剥離性をもたせる剥離処
理を行っておく等の処置をとることが好ましい。ここで
の表面処理としては、サンドブラストによるブラスト処
理、剥離処理としては、基板５２の表面に酸化膜を形成
する方法等が挙げられる。
【００４３】次に、電解めっき法により、レジストパタ
ーン５９を介して基板５２上に金属を析出させて、ダイ
パッド５４と複数の端子部５５からなる回路部５３を形
成する（図１１（Ｂ））。この回路部５３は、Ｃｕ、Ｎ
ｉ、Ａｇ、Ｐｄ、Ａｕのいずれか１種の金属からなる単
層構造、あるいは、これらの２種以上の金属からなる多
層構造とすることができる。多層構造の場合、例えば、
基板５２側から、Ｐｄ、Ｎｉ、Ｐｄの順に積層すること
ができる。また、溶解除去可能な金属層（例えば、銅層
等）を予め形成した基板５２を用いた場合、例えば、基
板５２側から、Ａｕ、Ｎｉ、Ｐｄの順に積層して回路部
５３を形成してもよい。
ーン５９を介して基板５２上に金属を析出させて、ダイ
パッド５４と複数の端子部５５からなる回路部５３を形
成する（図１１（Ｂ））。この回路部５３は、Ｃｕ、Ｎ
ｉ、Ａｇ、Ｐｄ、Ａｕのいずれか１種の金属からなる単
層構造、あるいは、これらの２種以上の金属からなる多
層構造とすることができる。多層構造の場合、例えば、
基板５２側から、Ｐｄ、Ｎｉ、Ｐｄの順に積層すること
ができる。また、溶解除去可能な金属層（例えば、銅層
等）を予め形成した基板５２を用いた場合、例えば、基
板５２側から、Ａｕ、Ｎｉ、Ｐｄの順に積層して回路部
５３を形成してもよい。
【００４４】本発明では、電解めっきによる回路部５３
の形成において、レジストパターン５９の厚みよりも厚
く金属を析出させる。これにより、レジストパターン５
９の開口部５９ａ内に析出した金属は、開口部５９ａの
内壁に沿って上方に堆積した後、レジストパターン５９
から盛り上がりながらレジストパターン５９の表面に沿
って横方向にも析出する。
の形成において、レジストパターン５９の厚みよりも厚
く金属を析出させる。これにより、レジストパターン５
９の開口部５９ａ内に析出した金属は、開口部５９ａの
内壁に沿って上方に堆積した後、レジストパターン５９
から盛り上がりながらレジストパターン５９の表面に沿
って横方向にも析出する。
【００４５】次いで、レジストパターン５９を除去す
る。これにより得られた回路部５３は、上記の横方向へ
の金属析出により、基板５２との接触面と反対側の表面
の周囲に突起部を備えたものとなる。すなわち、内部表
面５４ｂの周囲に突起部５４ａが形成されたダイパッド
５４、および、内部端子面５５ｂの周囲に突起部５５ａ
が形成された端子部５５が得られる（図１１（Ｃ））。
る。これにより得られた回路部５３は、上記の横方向へ
の金属析出により、基板５２との接触面と反対側の表面
の周囲に突起部を備えたものとなる。すなわち、内部表
面５４ｂの周囲に突起部５４ａが形成されたダイパッド
５４、および、内部端子面５５ｂの周囲に突起部５５ａ
が形成された端子部５５が得られる（図１１（Ｃ））。
【００４６】次に、本発明の半導体装置用回路部材を用
いた樹脂封止型半導体装置の製造方法を、図４および図
５に示される半導体装置用回路部材を例として図１２を
参照して説明する。まず、半導体装置用回路部材５１の
ダイパッド５４上に絶縁性部材６を介して半導体素子５
を搭載する（図１２（Ａ））。次に、半導体素子５の端
子５ａと、半導体装置用回路部材５１の端子部５５の内
部端子面５５ｂとを、ワイヤ７を用いて接続する（図１
２（Ｂ））。その後、導電性基板５２上で、端子部５
５、ダイパッド５４、半導体素子５、ワイヤ７を樹脂部
材８により封止する（図１２（Ｃ））。
いた樹脂封止型半導体装置の製造方法を、図４および図
５に示される半導体装置用回路部材を例として図１２を
参照して説明する。まず、半導体装置用回路部材５１の
ダイパッド５４上に絶縁性部材６を介して半導体素子５
を搭載する（図１２（Ａ））。次に、半導体素子５の端
子５ａと、半導体装置用回路部材５１の端子部５５の内
部端子面５５ｂとを、ワイヤ７を用いて接続する（図１
２（Ｂ））。その後、導電性基板５２上で、端子部５
５、ダイパッド５４、半導体素子５、ワイヤ７を樹脂部
材８により封止する（図１２（Ｃ））。
【００４７】次いで、樹脂封止された半導体装置を導電
性基板５２から剥離し（図１２（Ｄ））、その後、端子
部３（５５）の露出した外部端子面に半田ボール９を取
り付けて樹脂封止型半導体装置１が得られる。ダイパッ
ド５４の半導体素子搭載面である内部表面５４ｂの周囲
に突起部５４ａが形成され、また、端子部５５の内部端
子面５５ｂの周囲に突起部５５ａが形成されているの
で、上述の基板５２からの樹脂封止型半導体装置１の剥
離工程において、端子部５５やダイパッド５４が樹脂部
材８から剥離したり、クラックが入ることが防止され
る。
性基板５２から剥離し（図１２（Ｄ））、その後、端子
部３（５５）の露出した外部端子面に半田ボール９を取
り付けて樹脂封止型半導体装置１が得られる。ダイパッ
ド５４の半導体素子搭載面である内部表面５４ｂの周囲
に突起部５４ａが形成され、また、端子部５５の内部端
子面５５ｂの周囲に突起部５５ａが形成されているの
で、上述の基板５２からの樹脂封止型半導体装置１の剥
離工程において、端子部５５やダイパッド５４が樹脂部
材８から剥離したり、クラックが入ることが防止され
る。
【００４８】
【実施例】次に、具体的実施例を挙げて本発明を更に詳
細に説明する。 ［実施例１］まず、基板として、厚み０．１５ｍｍの銅
板（ＴＥＣ６４Ｔ １／２Ｈ）を準備し、この導電性の
基板上に感光性レジスト（旭化成（株）製ＡＱ２５５
８）をラミネートし、所望のフォトマスクを介して露光
し、現像して、レジストパターン（厚み２５μｍ）を形
成した。
細に説明する。 ［実施例１］まず、基板として、厚み０．１５ｍｍの銅
板（ＴＥＣ６４Ｔ １／２Ｈ）を準備し、この導電性の
基板上に感光性レジスト（旭化成（株）製ＡＱ２５５
８）をラミネートし、所望のフォトマスクを介して露光
し、現像して、レジストパターン（厚み２５μｍ）を形
成した。
【００４９】次いで、以下の（１）〜（３）の順番にめ
っき層を３層積み上げた。 （１）電解めっき液（シアンＡｕカリウム溶液）に基板
を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電
極）を正極として、０．３Ａ／ｄｍ2の電流密度にて８
分間の電解めっきを行い、約０．５μｍのＡｕめっきを
施した。 （２）再び、電解めっき液（スルファミン酸ニッケル溶
液）に基板を浸漬し、基板を負極とし、アノード（Ｓラ
ウンドニッケル；志村化工（株）製）を正極として、３
Ａ／ｄｍ2の電流密度にて１５分間の電解めっきを行
い、約６〜１５μｍのＮｉめっきを施した。 （３）最後に、電解めっき液（硫酸銅溶液）に基板を浸
漬し、基板を負極とし、アノード（含リン銅；三菱マテ
リアル（株）製）を正極として、３Ａ／ｄｍ2の電流密
度にて３０分間の電解めっきを行い、約１２〜３０μｍ
のＣｕめっきを施した。
っき層を３層積み上げた。 （１）電解めっき液（シアンＡｕカリウム溶液）に基板
を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電
極）を正極として、０．３Ａ／ｄｍ2の電流密度にて８
分間の電解めっきを行い、約０．５μｍのＡｕめっきを
施した。 （２）再び、電解めっき液（スルファミン酸ニッケル溶
液）に基板を浸漬し、基板を負極とし、アノード（Ｓラ
ウンドニッケル；志村化工（株）製）を正極として、３
Ａ／ｄｍ2の電流密度にて１５分間の電解めっきを行
い、約６〜１５μｍのＮｉめっきを施した。 （３）最後に、電解めっき液（硫酸銅溶液）に基板を浸
漬し、基板を負極とし、アノード（含リン銅；三菱マテ
リアル（株）製）を正極として、３Ａ／ｄｍ2の電流密
度にて３０分間の電解めっきを行い、約１２〜３０μｍ
のＣｕめっきを施した。
【００５０】次に、レジストパターンをアルカリもしく
は有機溶剤により溶解除去して、図４および図５に示さ
れるような本発明の半導体装置用回路部材を作製した。
この回路部材におけるダイパッドは高さが３０μｍであ
り、基板との接触面と反対側の表面の周囲に、横方向に
５μｍの長さで突出した突起部を備えるものであった。
また、端子部は高さが３２μｍであり、、基板との接触
面と反対側の表面の周囲に、横方向に６μｍの長さで突
出した突起部を備えたものであった。
は有機溶剤により溶解除去して、図４および図５に示さ
れるような本発明の半導体装置用回路部材を作製した。
この回路部材におけるダイパッドは高さが３０μｍであ
り、基板との接触面と反対側の表面の周囲に、横方向に
５μｍの長さで突出した突起部を備えるものであった。
また、端子部は高さが３２μｍであり、、基板との接触
面と反対側の表面の周囲に、横方向に６μｍの長さで突
出した突起部を備えたものであった。
【００５１】一方、比較として、上記の３層構成のなか
で、（３）Ｃｕめっきの通電時間を１０分間とした他
は、上記と同様にして、半導体装置用回路部材を作製し
た。この半導体装置用回路部材におけるダイパッドは高
さが１８μｍであり、基板との接触面と反対側の表面の
周囲には突起部が存在しないものであった。また、端子
部は高さが２０μｍであり、基板との接触面と反対側の
表面の周囲には突起部が存在しないものであった。
で、（３）Ｃｕめっきの通電時間を１０分間とした他
は、上記と同様にして、半導体装置用回路部材を作製し
た。この半導体装置用回路部材におけるダイパッドは高
さが１８μｍであり、基板との接触面と反対側の表面の
周囲には突起部が存在しないものであった。また、端子
部は高さが２０μｍであり、基板との接触面と反対側の
表面の周囲には突起部が存在しないものであった。
【００５２】上述のように作製した半導体装置用回路部
材のダイパッド上に絶縁性部材（ダイアタッチ剤）を介
して半導体素子（ダイパッドよりも面積が小さい）を搭
載し、この半導体素子の端子と、半導体装置用回路部材
の端子部の内部端子面とを、ワイヤを用いて接続した。
次いで、基板上で、ダイパッド、端子部、半導体素子、
ワイヤを樹脂部材（ノボラック系樹脂（日東電工（株）
製ＭＰ−８０００））により封止した。その後、基板を
アンモニア系のエッチング液でエッチングすることによ
り、樹脂封止された半導体装置と基板とを剥離して、樹
脂封止型半導体装置を得た。
材のダイパッド上に絶縁性部材（ダイアタッチ剤）を介
して半導体素子（ダイパッドよりも面積が小さい）を搭
載し、この半導体素子の端子と、半導体装置用回路部材
の端子部の内部端子面とを、ワイヤを用いて接続した。
次いで、基板上で、ダイパッド、端子部、半導体素子、
ワイヤを樹脂部材（ノボラック系樹脂（日東電工（株）
製ＭＰ−８０００））により封止した。その後、基板を
アンモニア系のエッチング液でエッチングすることによ
り、樹脂封止された半導体装置と基板とを剥離して、樹
脂封止型半導体装置を得た。
【００５３】本発明の半導体装置用回路部材を用いた場
合、得られた樹脂封止型半導体装置は、ダイパッドおよ
び端子部と樹脂部材との密着が良好であったが、比較の
半導体装置用回路部材を用いた場合、得られた樹脂封止
型半導体装置は、基板から剥離する際、端子が一部脱落
するものがあった。
合、得られた樹脂封止型半導体装置は、ダイパッドおよ
び端子部と樹脂部材との密着が良好であったが、比較の
半導体装置用回路部材を用いた場合、得られた樹脂封止
型半導体装置は、基板から剥離する際、端子が一部脱落
するものがあった。
【００５４】
【発明の効果】以上詳述したように、本発明によれば端
子部の内部端子面の周囲の突起部、ダイパッドの内部表
面の周囲の突起部が、これらを封止している樹脂部材に
係合して、端子部やダイパッドが確実に固定されるの
で、樹脂封止型半導体装置は信頼性が高いものとなり、
また、半導体装置用回路部材の回路部が、その基板接触
面と反対側の表面の周囲に突起部を有しているので、回
路部材の基板上で樹脂封止が行なわれる際に、上記突起
部が樹脂部材に係合して回路部を確実に固定するので、
基板からの樹脂封止型半導体装置の剥離工程において、
樹脂部材と回路部が剥離したり、回路部にクラックが入
ることが防止され、信頼性の高い樹脂封止型半導体装置
の製造が可能となり、このような突起部を備えた回路部
は、めっきによりレジストパターンの厚みよりも厚く形
成することにより、確実、かつ、簡便に作製することが
できる。
子部の内部端子面の周囲の突起部、ダイパッドの内部表
面の周囲の突起部が、これらを封止している樹脂部材に
係合して、端子部やダイパッドが確実に固定されるの
で、樹脂封止型半導体装置は信頼性が高いものとなり、
また、半導体装置用回路部材の回路部が、その基板接触
面と反対側の表面の周囲に突起部を有しているので、回
路部材の基板上で樹脂封止が行なわれる際に、上記突起
部が樹脂部材に係合して回路部を確実に固定するので、
基板からの樹脂封止型半導体装置の剥離工程において、
樹脂部材と回路部が剥離したり、回路部にクラックが入
ることが防止され、信頼性の高い樹脂封止型半導体装置
の製造が可能となり、このような突起部を備えた回路部
は、めっきによりレジストパターンの厚みよりも厚く形
成することにより、確実、かつ、簡便に作製することが
できる。
【図１】本発明の樹脂封止型半導体装置の一実施形態を
示す概略断面図である。
示す概略断面図である。
【図２】本発明の樹脂封止型半導体装置の他の実施形態
を示す概略断面図である。
を示す概略断面図である。
【図３】本発明の樹脂封止型半導体装置の他の実施形態
を示す概略断面図である。
を示す概略断面図である。
【図４】本発明の半導体装置用回路部材の一実施形態を
示す平面図である。
示す平面図である。
【図５】図４に示される半導体装置用回路部材のＡ−Ａ
線における概略断面図である。
線における概略断面図である。
【図６】本発明の半導体装置用回路部材を構成する回路
部の突起部を説明するための概略断面図である。
部の突起部を説明するための概略断面図である。
【図７】本発明の半導体装置用回路部材の他の実施形態
を示す平面図である。
を示す平面図である。
【図８】図７に示される半導体装置用回路部材のＢ−Ｂ
線における概略断面図である。
線における概略断面図である。
【図９】本発明の半導体装置用回路部材の他の実施形態
を示す平面図である。
を示す平面図である。
【図１０】図９に示される半導体装置用回路部材のＣ−
Ｃ線における概略断面図である。
Ｃ線における概略断面図である。
【図１１】本発明の半導体装置用回路部材の製造方法の
一例を示す工程図である。
一例を示す工程図である。
【図１２】本発明の半導体装置用回路部材を用いた樹脂
封止型半導体装置の製造方法の一例を説明すための工程
図である。
封止型半導体装置の製造方法の一例を説明すための工程
図である。
【図１３】従来のＱＦＰの一例を示す概略断面図であ
る。
る。
【図１４】従来のＱＦＰの製造に使用されるリードフレ
ーム部材の一例を示す平面図である。
ーム部材の一例を示す平面図である。
【図１５】従来の樹脂封止型半導体装置の製造方法を説
明するための工程図である。
明するための工程図である。
【図１６】従来の樹脂封止型半導体装置の製造方法を説
明するための工程図である。
明するための工程図である。
１，１１，２１…樹脂封止型半導体装置 ２…ダイパッド ２ａ…突起部 ２ｂ…内部表面 ３，１３，２３…端子部 ３ａ，１３ａ，２３ａ…突起部 ３ｂ，１３ｂ，２３ｂ…内部端子面 ３ｃ，１３ｃ，２３ｃ…外部端子面 ５，１５，２５…半導体素子 ７，１７，２７…ワイヤ ８，１８，２８…樹脂部材 ９，１９，２９…半田ボール ５１，６１，７１…半導体装置用回路部材 ５２，６２，７２…基板 ５３，６３，７３…回路部 ５４…ダイパッド ５４ａ…突起部 ５５，６５，７５…端子部 ５５ａ，６５，７５ａ…突起部 ５５ｂ，６５ｂ，７５ｂ…内部端子面
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/50 Ｈ０１Ｌ 23/50 Ａ Ｆターム(参考） 4M109 AA01 BA01 BA03 CA21 DA04 DA10 DB02 DB16 5F061 AA01 BA01 BA03 CA21 CB13 DD12 EA03 EA13 5F067 AA01 AA10 AB04 BA03 BB01 BC12 BD05 BE07 BE10 CC02 CC05 CC07 DA18 DC15 DE14
Claims (10)
- 【請求項１】 内部端子面と外部端子面を表裏一体に備
える複数の端子部を前記外部端子面が一平面をなすよう
に備え、かつ、各端子部の内部端子面とワイヤにて電気
的に接続された半導体素子と、少なくとも各端子部の外
部端子面の一部を外部に露出させるように前記端子部、
前記半導体素子を封止した樹脂部材とを備え、前記端子
部は内部端子面の周囲に突起部を有することを特徴とす
る樹脂封止型半導体装置。 - 【請求項２】 前記端子部がなす一平面上にダイパッド
を備え、該ダイパッドの内部表面上に前記半導体素子が
電気絶縁性材料を介して搭載され、前記ダイパッドは内
部表面の周囲に突起部を有することを特徴とする請求項
１に記載の樹脂封止型半導体装置。 - 【請求項３】 各端子部の内部端子面の一部に電気絶縁
性材料を介して前記半導体素子が搭載されていることを
特徴とする請求項１に記載の樹脂封止型半導体装置。 - 【請求項４】 前記端子部は、Ｃｕ、Ｎｉ、Ａｇ、Ｐ
ｄ、Ａｕのいずれか１種の金属からなる単層構造、ある
いは、２種以上の金属からなる多層構造であることを特
徴とする請求項１乃至請求項３のいずれかに記載の樹脂
封止型半導体装置。 - 【請求項５】 半導体装置用回路部材において、 基板と、該基板上に設けられた回路部とを備え、該回路
部の前記基板との接触面と反対側の表面の周囲には突起
部が形成されていることを特徴とする半導体装置用回路
部材。 - 【請求項６】 前記回路部は複数の端子部を備え、該端
子部は前記基板との接触面が外部端子面を構成し、該外
部端子面と反対側の表面が内部端子面を構成し、該内部
端子面の周囲には突起部が形成されていることを特徴と
する請求項５に記載の半導体装置用回路部材。 - 【請求項７】 前記回路部は更にダイパッドを備え、該
ダイパッドは前記基板との接触面と反対側の表面が半導
体素子搭載用の内部表面であり、該内部表面の周囲には
突起部が形成されていることを特徴とする請求項６に記
載の半導体装置用回路部材。 - 【請求項８】 前記回路部は、Ｃｕ、Ｎｉ、Ａｇ、Ｐ
ｄ、Ａｕのいずれか１種の金属からなる単層構造、ある
いは、２種以上の金属からなる多層構造であることを特
徴とする請求項５乃至請求項７のいずれかに記載の半導
体装置用回路部材。 - 【請求項９】 半導体装置用回路部材の製造方法におい
て、 回路部に相当する開口部を有するレジストパターンを基
板上に形成し、該レジストパターンを介して前記開口部
内の基板上にめっき法により金属を前記レジストパター
ンの厚みよりも厚く析出させ、その後、前記レジストパ
ターンを除去することにより、基板接触面と反対側の表
面の周囲に突起部を備えた回路部を形成することを特徴
とする半導体装置用回路部材の製造方法。 - 【請求項１０】 前記めっき法は電解めっきであり、前
記基板は少なくとも表面が導電性を有することを特徴と
する請求項９に記載の半導体装置用回路部材の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001084058A JP2002289739A (ja) | 2001-03-23 | 2001-03-23 | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001084058A JP2002289739A (ja) | 2001-03-23 | 2001-03-23 | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011131001A Division JP5218606B2 (ja) | 2011-06-13 | 2011-06-13 | 半導体装置用回路部材の製造方法とそれを用いた樹脂封止型半導体装置の製造方法 |
| JP2012087347A Division JP5609911B2 (ja) | 2012-04-06 | 2012-04-06 | 樹脂封止型半導体装置および半導体装置用回路部材 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002289739A true JP2002289739A (ja) | 2002-10-04 |
Family
ID=18939787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001084058A Pending JP2002289739A (ja) | 2001-03-23 | 2001-03-23 | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002289739A (ja) |
Cited By (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007525828A (ja) * | 2003-12-09 | 2007-09-06 | フリースケール セミコンダクター インコーポレイテッド | ランド・グリッド・アレイ実装デバイスおよびその形成方法 |
| JP2008282853A (ja) * | 2007-05-08 | 2008-11-20 | Spansion Llc | 半導体装置及びその製造方法 |
| JP2009055055A (ja) * | 2002-12-27 | 2009-03-12 | Kyushu Hitachi Maxell Ltd | 半導体装置の製造方法 |
| JP2009141274A (ja) * | 2007-12-10 | 2009-06-25 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
| JP2009283738A (ja) * | 2008-05-23 | 2009-12-03 | Kyushu Institute Of Technology | 配線用電子部品及びその製造方法 |
| US7825514B2 (en) | 2007-12-11 | 2010-11-02 | Dai Nippon Printing Co., Ltd. | Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device |
| KR100999754B1 (ko) | 2003-02-21 | 2010-12-08 | 니토 덴코 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| JP2011151321A (ja) * | 2010-01-25 | 2011-08-04 | Dainippon Printing Co Ltd | 半導体素子載置部材と配線導体との組合体、半導体素子載置基板およびその製造方法、ならびに半導体素子パッケージおよびその製造方法 |
| JP2011222598A (ja) * | 2010-04-05 | 2011-11-04 | Shindengen Electric Mfg Co Ltd | 磁性体基板の製造方法、磁性体基板、及び、電子回路モジュール |
| WO2011145202A1 (ja) * | 2010-05-21 | 2011-11-24 | トヨタ自動車株式会社 | 半導体装置 |
| JP2011244021A (ja) * | 2011-09-09 | 2011-12-01 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
| JP2012244159A (ja) * | 2011-05-20 | 2012-12-10 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージ構造およびその製造方法 |
| JP2013138261A (ja) * | 2009-09-29 | 2013-07-11 | Renesas Electronics Corp | 半導体装置 |
| JP2013168686A (ja) * | 2013-06-03 | 2013-08-29 | Hitachi Maxell Ltd | 半導体装置および半導体装置の製造方法 |
| JP2013183055A (ja) * | 2012-03-02 | 2013-09-12 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
| JP2014022582A (ja) * | 2012-07-19 | 2014-02-03 | Hitachi Maxell Ltd | 半導体装置の製造方法、及び半導体装置 |
| JP2014027309A (ja) * | 2013-11-01 | 2014-02-06 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
| US8853865B2 (en) | 2009-09-29 | 2014-10-07 | Renesas Electronics Corporation | Semiconductor device with overlapped lead terminals |
| JP2015233166A (ja) * | 2015-10-01 | 2015-12-24 | 日立マクセル株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2016127261A (ja) * | 2014-12-27 | 2016-07-11 | 日立マクセル株式会社 | 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置 |
| JP2016165005A (ja) * | 2016-04-19 | 2016-09-08 | 大日本印刷株式会社 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
| JP2016213261A (ja) * | 2015-04-30 | 2016-12-15 | Ｓｈマテリアル株式会社 | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 |
| JP2016225430A (ja) * | 2015-05-29 | 2016-12-28 | 日立マクセル株式会社 | 半導体装置用基板及びその製造方法、半導体装置及びその製造方法 |
| JP2017005261A (ja) * | 2016-08-22 | 2017-01-05 | 日立マクセル株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2017118131A (ja) * | 2017-02-13 | 2017-06-29 | 日立マクセル株式会社 | 半導体装置用中間部品およびその製造方法、並びに半導体装置およびその製造方法 |
| JP2017195414A (ja) * | 2017-07-20 | 2017-10-26 | 日立マクセル株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2018029214A (ja) * | 2017-11-24 | 2018-02-22 | マクセルホールディングス株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2018085487A (ja) * | 2016-11-25 | 2018-05-31 | マクセルホールディングス株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2018160707A (ja) * | 2018-07-23 | 2018-10-11 | マクセルホールディングス株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2019096901A (ja) * | 2019-02-06 | 2019-06-20 | マクセルホールディングス株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2020004991A (ja) * | 2019-08-26 | 2020-01-09 | マクセルホールディングス株式会社 | 半導体装置用基板及びその製造方法、半導体装置 |
| JP2021013043A (ja) * | 2020-11-04 | 2021-02-04 | マクセルホールディングス株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2022036268A (ja) * | 2020-07-10 | 2022-03-04 | マクセル株式会社 | 半導体装置用基板および半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01106456A (ja) * | 1987-10-19 | 1989-04-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
| JPH0936167A (ja) * | 1995-07-14 | 1997-02-07 | Sony Corp | 半導体装置 |
| JPH118260A (ja) * | 1997-06-18 | 1999-01-12 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置の製造方法 |
| JP2002009196A (ja) * | 2000-06-20 | 2002-01-11 | Kyushu Hitachi Maxell Ltd | 半導体装置の製造方法 |
-
2001
- 2001-03-23 JP JP2001084058A patent/JP2002289739A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01106456A (ja) * | 1987-10-19 | 1989-04-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
| JPH0936167A (ja) * | 1995-07-14 | 1997-02-07 | Sony Corp | 半導体装置 |
| JPH118260A (ja) * | 1997-06-18 | 1999-01-12 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置の製造方法 |
| JP2002009196A (ja) * | 2000-06-20 | 2002-01-11 | Kyushu Hitachi Maxell Ltd | 半導体装置の製造方法 |
Cited By (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009055055A (ja) * | 2002-12-27 | 2009-03-12 | Kyushu Hitachi Maxell Ltd | 半導体装置の製造方法 |
| KR100999754B1 (ko) | 2003-02-21 | 2010-12-08 | 니토 덴코 가부시키가이샤 | 반도체장치 및 그 제조방법 |
| JP2007525828A (ja) * | 2003-12-09 | 2007-09-06 | フリースケール セミコンダクター インコーポレイテッド | ランド・グリッド・アレイ実装デバイスおよびその形成方法 |
| JP2008282853A (ja) * | 2007-05-08 | 2008-11-20 | Spansion Llc | 半導体装置及びその製造方法 |
| JP2009141274A (ja) * | 2007-12-10 | 2009-06-25 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
| US7825514B2 (en) | 2007-12-11 | 2010-11-02 | Dai Nippon Printing Co., Ltd. | Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device |
| US7947598B2 (en) | 2007-12-11 | 2011-05-24 | Dai Nippon Printing Co., Ltd. | Substrate for semiconductor device, resin-sealed semiconductor device, method for manufacturing said substrate for semiconductor device and method for manufacturing said resin-sealed semiconductor device |
| JP2009283738A (ja) * | 2008-05-23 | 2009-12-03 | Kyushu Institute Of Technology | 配線用電子部品及びその製造方法 |
| US8853865B2 (en) | 2009-09-29 | 2014-10-07 | Renesas Electronics Corporation | Semiconductor device with overlapped lead terminals |
| JP2013138261A (ja) * | 2009-09-29 | 2013-07-11 | Renesas Electronics Corp | 半導体装置 |
| US10134659B2 (en) | 2009-09-29 | 2018-11-20 | Renesas Electronics Corporation | Semiconductor device with overlapped lead terminals |
| JP2011151321A (ja) * | 2010-01-25 | 2011-08-04 | Dainippon Printing Co Ltd | 半導体素子載置部材と配線導体との組合体、半導体素子載置基板およびその製造方法、ならびに半導体素子パッケージおよびその製造方法 |
| JP2011222598A (ja) * | 2010-04-05 | 2011-11-04 | Shindengen Electric Mfg Co Ltd | 磁性体基板の製造方法、磁性体基板、及び、電子回路モジュール |
| WO2011145202A1 (ja) * | 2010-05-21 | 2011-11-24 | トヨタ自動車株式会社 | 半導体装置 |
| US8436461B2 (en) | 2010-05-21 | 2013-05-07 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| JPWO2011145202A1 (ja) * | 2010-05-21 | 2013-07-22 | トヨタ自動車株式会社 | 半導体装置 |
| KR101297870B1 (ko) | 2010-05-21 | 2013-08-19 | 도요타지도샤가부시키가이샤 | 반도체 장치 |
| JP5321601B2 (ja) * | 2010-05-21 | 2013-10-23 | トヨタ自動車株式会社 | 半導体装置 |
| JP2012244159A (ja) * | 2011-05-20 | 2012-12-10 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージ構造およびその製造方法 |
| JP2011244021A (ja) * | 2011-09-09 | 2011-12-01 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
| JP2013183055A (ja) * | 2012-03-02 | 2013-09-12 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
| CN103295923B (zh) * | 2012-03-02 | 2018-01-09 | 瑞萨电子株式会社 | 制造半导体器件的方法和半导体器件 |
| JP2014022582A (ja) * | 2012-07-19 | 2014-02-03 | Hitachi Maxell Ltd | 半導体装置の製造方法、及び半導体装置 |
| JP2013168686A (ja) * | 2013-06-03 | 2013-08-29 | Hitachi Maxell Ltd | 半導体装置および半導体装置の製造方法 |
| JP2014027309A (ja) * | 2013-11-01 | 2014-02-06 | Dainippon Printing Co Ltd | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
| JP2016127261A (ja) * | 2014-12-27 | 2016-07-11 | 日立マクセル株式会社 | 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置 |
| JP2016213261A (ja) * | 2015-04-30 | 2016-12-15 | Ｓｈマテリアル株式会社 | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 |
| JP2016225430A (ja) * | 2015-05-29 | 2016-12-28 | 日立マクセル株式会社 | 半導体装置用基板及びその製造方法、半導体装置及びその製造方法 |
| JP2015233166A (ja) * | 2015-10-01 | 2015-12-24 | 日立マクセル株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2016165005A (ja) * | 2016-04-19 | 2016-09-08 | 大日本印刷株式会社 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
| JP2017005261A (ja) * | 2016-08-22 | 2017-01-05 | 日立マクセル株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2018085487A (ja) * | 2016-11-25 | 2018-05-31 | マクセルホールディングス株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2017118131A (ja) * | 2017-02-13 | 2017-06-29 | 日立マクセル株式会社 | 半導体装置用中間部品およびその製造方法、並びに半導体装置およびその製造方法 |
| JP2017195414A (ja) * | 2017-07-20 | 2017-10-26 | 日立マクセル株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2018029214A (ja) * | 2017-11-24 | 2018-02-22 | マクセルホールディングス株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2018160707A (ja) * | 2018-07-23 | 2018-10-11 | マクセルホールディングス株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2019096901A (ja) * | 2019-02-06 | 2019-06-20 | マクセルホールディングス株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2020004991A (ja) * | 2019-08-26 | 2020-01-09 | マクセルホールディングス株式会社 | 半導体装置用基板及びその製造方法、半導体装置 |
| JP2022036268A (ja) * | 2020-07-10 | 2022-03-04 | マクセル株式会社 | 半導体装置用基板および半導体装置 |
| JP7256303B2 (ja) | 2020-07-10 | 2023-04-11 | マクセル株式会社 | 半導体装置用基板および半導体装置 |
| JP2021013043A (ja) * | 2020-11-04 | 2021-02-04 | マクセルホールディングス株式会社 | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| JP5151438B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
| US6808962B2 (en) | Semiconductor device and method for fabricating the semiconductor device | |
| KR100664500B1 (ko) | 돌기부를 갖는 메탈 랜드를 구비하는 인쇄회로기판 및 그의제조방법 | |
| JP4984253B2 (ja) | 半導体装置の製造方法および半導体装置用基板の製造方法 | |
| JP5948881B2 (ja) | 半導体装置用リードフレーム | |
| JP6492930B2 (ja) | 半導体装置用リードフレームおよびその製造方法 | |
| JP3983930B2 (ja) | 回路部材の製造方法 | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| JP5500130B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JP3992877B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP5609911B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JP5482743B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JP2003318329A (ja) | パッケージ基板の製造方法及びそれにより製造されたパッケージ基板並びにそれを用いた半導体パッケージ | |
| JP2012165029A (ja) | 回路部材の製造方法 | |
| JP3678883B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP5218606B2 (ja) | 半導体装置用回路部材の製造方法とそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP6493312B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP4390908B2 (ja) | 配線部材の製造方法 | |
| JP7145414B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP3569642B2 (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法 | |
| JP3497774B2 (ja) | 配線基板とその製造方法 | |
| JPH08330472A (ja) | 半導体装置とその製造方法 | |
| JP2001077229A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071009 |
|
| A977 | Report on retrieval |
Effective date: 20080306 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A521 | Written amendment |
Effective date: 20100831 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110315 |
|
| A521 | Written amendment |
Effective date: 20110613 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20110621 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110902 |
|
| A521 | Written amendment |
Effective date: 20120406 Free format text: JAPANESE INTERMEDIATE CODE: A523 |