JP6492930B2 - 半導体装置用リードフレームおよびその製造方法 - Google Patents
半導体装置用リードフレームおよびその製造方法 Download PDFInfo
- Publication number
- JP6492930B2 JP6492930B2 JP2015088490A JP2015088490A JP6492930B2 JP 6492930 B2 JP6492930 B2 JP 6492930B2 JP 2015088490 A JP2015088490 A JP 2015088490A JP 2015088490 A JP2015088490 A JP 2015088490A JP 6492930 B2 JP6492930 B2 JP 6492930B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- base
- semiconductor device
- substrate
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Led Device Packages (AREA)
Description
本発明は、半導体素子を搭載した半導体装置を作製するための半導体装置用リードフレームと、その製造方法に関する。
近年、半導体装置は、高集積化や小型化技術の進歩、電子機器の高性能化と軽薄短小化の傾向から、ＬＳＩのＡＳＩＣに代表されるように、ますます高集積化、高機能化が進んできている。このように高集積化、高機能化された半導体装置においては、外部端子（ピン）の総和の増加や更なる多端子（ピン）化が要請されている。
半導体装置における高集積化および小型化を可能とするパッケージ構造として、例えば、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等のような樹脂パッケージの側面から外部リードが突出した構造の表面実装型パッケージや、基板の一方の面に半導体素子と、これに接続された回路を備え、基板の他方の面に上記回路に接続した外部端子用電極を備え、これに外部端子としての半田ボールを配置したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれる樹脂封止型の半導体装置が開発されている。
しかし、ＱＦＰパッケージは、外部リードの変形等による実装効率、実装性の問題があった。このような問題はＢＧＡにより解消されるものの、ＢＧＡは、基板の一方の面に備える回路と他方の面に備える外部端子用電極とをスルーホールを介して電気的に接続した複雑な構成であり、樹脂の熱膨張の影響によりスルーホールに断線を生じることもあり、作製上、信頼性の点で問題が多かった。
半導体装置における高集積化および小型化を可能とするパッケージ構造として、例えば、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等のような樹脂パッケージの側面から外部リードが突出した構造の表面実装型パッケージや、基板の一方の面に半導体素子と、これに接続された回路を備え、基板の他方の面に上記回路に接続した外部端子用電極を備え、これに外部端子としての半田ボールを配置したＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）と呼ばれる樹脂封止型の半導体装置が開発されている。
しかし、ＱＦＰパッケージは、外部リードの変形等による実装効率、実装性の問題があった。このような問題はＢＧＡにより解消されるものの、ＢＧＡは、基板の一方の面に備える回路と他方の面に備える外部端子用電極とをスルーホールを介して電気的に接続した複雑な構成であり、樹脂の熱膨張の影響によりスルーホールに断線を生じることもあり、作製上、信頼性の点で問題が多かった。
このため、基板を備えず、かつ、外部リードが突出せずに樹脂パッケージの裏面に露出した構造のＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）や、ＳＯＮ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｎｏｎ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）等の表面実装型パッケージが開発されている。このような半導体装置の製造方法は、例えば、導電性基板上に感光性のドライフィルムレジストを配設し、露光・現像してレジストパターンを形成し、このレジストパターンを介して電気めっきにより導電性金属からなる端子部とダイパッドを形成したリードフレームを準備する。そして、このリードフレームのダイパッド上に絶縁性部材を介して半導体素子を搭載し、半導体素子の端子とリードフレームの端子部との必要な電気的接続をワイヤ等により行い、その後、導電性基板上で樹脂部材を用いて封止し、次いで、導電性基板を剥離して、樹脂封止された半導体装置を得るものである。
しかしながら、ＱＦＮパッケージやＳＯＮパッケージは、製造段階において半導体装置を導電性基板から剥離する際、加わる力によって封止用の樹脂部材と端子部やダイパッドとが剥離することがあり、また、端子部やダイパッドにクラックが入り易く、信頼性の点で問題となっていた。
このため、導電性基板上に電気めっきで端子部とダイパッドを形成する際に、レジストパターンの厚みを超えてめっき形成を行うことにより、周辺部に庇形状の張り出し部を一体に備える端子部とダイパッドを形成し、端子部やダイパッドと封止用の樹脂部材との密着性を向上させた構造の半導体装置が提案されている（特許文献１）。また、導電性基板上に形成する端子部やダイパッドの表面を粗面とすることにより、端子部やダイパッドと封止用の樹脂部材との密着性を向上させた構造の半導体装置が提案されている（特許文献２）。
また、基板を備えず、かつ、外部リードが突出せずに樹脂パッケージの裏面に外部電極が露出した構造は、半導体素子としてＬＥＤ素子を搭載した半導体装置においても有利である（特許文献３）。このため、上記のように、端子部が周辺部に庇形状の張り出し部を一体に備えるようなリードフレームが注目を集めいている。
このため、導電性基板上に電気めっきで端子部とダイパッドを形成する際に、レジストパターンの厚みを超えてめっき形成を行うことにより、周辺部に庇形状の張り出し部を一体に備える端子部とダイパッドを形成し、端子部やダイパッドと封止用の樹脂部材との密着性を向上させた構造の半導体装置が提案されている（特許文献１）。また、導電性基板上に形成する端子部やダイパッドの表面を粗面とすることにより、端子部やダイパッドと封止用の樹脂部材との密着性を向上させた構造の半導体装置が提案されている（特許文献２）。
また、基板を備えず、かつ、外部リードが突出せずに樹脂パッケージの裏面に外部電極が露出した構造は、半導体素子としてＬＥＤ素子を搭載した半導体装置においても有利である（特許文献３）。このため、上記のように、端子部が周辺部に庇形状の張り出し部を一体に備えるようなリードフレームが注目を集めいている。
しかしながら、周辺部に庇形状の張り出し部を一体に備える端子部やダイパッド等を電気めっきにより形成する場合、端子部やダイパッドの厚みを薄くするために薄いドライフィルムレジストを使用すると、導電性基板と張り出し部との間で挟持されたレジストパターンの除去が困難となる。このため、端子部やダイパッドの厚みを薄くできず、したがって、端子部やダイパッドの形成に時間を要し、製造コストの低減に支障を来していた。さらに、隣接する端子部のスペースが狭くなるにしたがってレジストパターンの除去が困難となるため、張り出し部を設けた端子部は、この張り出し部の幅分に対応させて、隣接する端子部から離間させる必要がある。その結果、設計の自由度が低く、表面実装型パッケージの薄型化、小型化には限界があった。
また、表面が粗面である端子部やダイパッドを形成する場合、上記のようなレジストパターン除去における問題は解消されるが、端子部やダイパッドの表面を粗面とするだけでは、例えば、搭載する半導体素子のサイズが大きくなると、ダイパッド表面と封止用の樹脂部材との密着する部位が相対的に少なくなり、封止用の樹脂部材との密着性向上が不十分であるという問題があった。さらに、半導体素子としてＬＥＤ素子を搭載した半導体装置のように、半導体素子を搭載した端子部やその近傍の端子部に良好な反射性が要求されるような場合、端子部等の表面を粗面とすることができないという問題があった。
本発明は、上記のような実情に鑑みてなされたものであり、多ピン化への対応が可能であるとともに、信頼性の高い樹脂封止型半導体装置の製造が可能な半導体装置用リードフレームと、このような半導体装置用リードフレームを安定して簡易に製造するための製造方法を提供することを目的とする。
本発明は、上記のような実情に鑑みてなされたものであり、多ピン化への対応が可能であるとともに、信頼性の高い樹脂封止型半導体装置の製造が可能な半導体装置用リードフレームと、このような半導体装置用リードフレームを安定して簡易に製造するための製造方法を提供することを目的とする。
このような目的を達成するために、本発明の半導体装置用リードフレームは、基板と、該基板上に位置する導電性の回路部とを備え、該回路部は基部と該基部の前記基板側と反対側の表面に位置する表面金属層とを有し、前記基部の側壁面は、平坦面と、該平坦面における前記表面金属層側の端部に連続する、前記表面金属層との界面に沿った凹部とを有し、該凹部は前記基部の厚み方向の中位点よりも前記表面金属層側に位置し、前記回路部が位置する前記基板面に平行な方向において、前記表面金属層の幅は、前記平坦面上における前記表面金属層に最も近い位置での前記基部の幅よりも大きいような構成とした。
本発明の他の態様として、前記表面金属層との界面に沿った凹部は、前記基部の厚み方向における幅が１〜５０μｍの範囲内、前記回路部が位置する前記基板面に平行な方向における深さが３〜３０μｍの範囲内であるような構成とした。
本発明の他の態様として、前記回路部は、前記基部と前記基板との間に下地金属層を有し、前記基部の前記側壁面は、前記平坦面における前記下地金属層側の端部に連続する、前記下地金属層との界面に沿った凹部を有し、該凹部は前記中位点よりも前記下地金属層側に位置し、前記回路部が位置する前記基部面に平行な方向において、前記下地金属層の幅は、前記平坦面上における前記下地金属層に最も近い位置での前記基部の幅よりも大きいような構成とした。
本発明の他の態様として、前記下地金属層との界面に沿った凹部は、前記基部の厚み方向における幅が１〜５０μｍの範囲内、前記回路部が位置する前記基板面に平行な方向における深さが３〜３０μｍの範囲内であるような構成とした。
本発明の他の態様として、前記回路部は、前記基部と前記基板との間に下地金属層を有し、前記基部の前記側壁面は、前記平坦面における前記下地金属層側の端部に連続する、前記下地金属層との界面に沿った凹部を有し、該凹部は前記中位点よりも前記下地金属層側に位置し、前記回路部が位置する前記基部面に平行な方向において、前記下地金属層の幅は、前記平坦面上における前記下地金属層に最も近い位置での前記基部の幅よりも大きいような構成とした。
本発明の他の態様として、前記下地金属層との界面に沿った凹部は、前記基部の厚み方向における幅が１〜５０μｍの範囲内、前記回路部が位置する前記基板面に平行な方向における深さが３〜３０μｍの範囲内であるような構成とした。
本発明の半導体装置用リードフレームの製造方法は、基板の一方の面であって導電性を有する面が所望のパターンで露出するようにレジストパターンを形成する工程と、前記レジストパターンを介して、露出している前記基板上に金属をめっきして基部を形成し、次いで、該基部上に金属をめっきして表面金属層を形成し、該表面金属層は前記レジストパターンの表面から突出しない状態とする工程と、前記基板から前記レジストパターンを除去した後、前記基板を電解質水溶液に撹拌浸漬する工程と、を少なくとも有し、前記基部を形成する前記金属のイオン化傾向は、前記表面金属層を形成する前記金属のイオン化傾向よりも大きく、前記電解質水溶液は、少なくとも硝酸、過酸化水素水を含有するような構成とした。
本発明の他の態様として、前記基部を形成する前に、前記レジストパターンを介して、露出している前記基板上に金属をめっきして下地金属層を形成し、該下地金属層上に前記基部を形成するものであり、前記基部を形成する前記金属のイオン化傾向は、前記下地金属層を形成する前記金属のイオン化傾向よりも大きいような構成とした。
本発明の半導体装置用リードフレームは、リードフレームの基板上で樹脂封止が行なわれる際に、樹脂部材と回路部とが確実に係合して固定されるので、基板からの樹脂封止型半導体装置の剥離において、樹脂部材と回路部が剥離したり、回路部にクラックが入ることが防止され、信頼性の高い樹脂封止型半導体装置の製造が可能となる。また、回路部の厚みを薄くすることができ、さらに、隣接する回路部のスペースを狭くすることができ、設計の自由度が高いという効果も奏される。
また、本発明の半導体装置用リードフレームの製造方法は、本発明の半導体装置用リードフレームを安定して簡易に製造することができる。
また、本発明の半導体装置用リードフレームの製造方法は、本発明の半導体装置用リードフレームを安定して簡易に製造することができる。
以下、本発明の実施の形態について図面を参照して説明する。
尚、図面は模式的または概念的なものであり、各部材の寸法、部材間の大きさの比等は、必ずしも現実のものと同一とは限らず、また、同じ部材等を表す場合であっても、図面により互いの寸法や比が異なって表される場合もある。
尚、図面は模式的または概念的なものであり、各部材の寸法、部材間の大きさの比等は、必ずしも現実のものと同一とは限らず、また、同じ部材等を表す場合であっても、図面により互いの寸法や比が異なって表される場合もある。
［半導体装置用リードフレーム］
図１は、本発明の半導体装置用リードフレームの一実施形態を示す平面図であり、図２は図１に示される半導体装置用リードフレームのＩ−Ｉ線における概略断面図である。
図１および図２において、半導体装置用リードフレーム１１は、半導体素子としてＬＥＤ素子を搭載するためのリードフレームの例である。図１に示される例では、１１Ａで示される領域（図１において一点鎖線で囲まれた領域）が６個配設された６面付けとされている。尚、面付けの領域数、配置は特に限定されず、適宜設定することができる。
この半導体装置用リードフレーム１１は、基板１２と、この基板１２の一方の面１２ａに位置する導電性の回路部１３からなっている。回路部１３は、各領域１１Ａにおいて、端子部１３ａとＬＥＤ素子を搭載するための搭載端子部１３ｂとで構成され、端子部１３ａと搭載端子部１３ｂは相互に離間した状態とされている。尚、図２では、回路部１３が後述する基部の側壁面に備える凹部を省略している。
図１は、本発明の半導体装置用リードフレームの一実施形態を示す平面図であり、図２は図１に示される半導体装置用リードフレームのＩ−Ｉ線における概略断面図である。
図１および図２において、半導体装置用リードフレーム１１は、半導体素子としてＬＥＤ素子を搭載するためのリードフレームの例である。図１に示される例では、１１Ａで示される領域（図１において一点鎖線で囲まれた領域）が６個配設された６面付けとされている。尚、面付けの領域数、配置は特に限定されず、適宜設定することができる。
この半導体装置用リードフレーム１１は、基板１２と、この基板１２の一方の面１２ａに位置する導電性の回路部１３からなっている。回路部１３は、各領域１１Ａにおいて、端子部１３ａとＬＥＤ素子を搭載するための搭載端子部１３ｂとで構成され、端子部１３ａと搭載端子部１３ｂは相互に離間した状態とされている。尚、図２では、回路部１３が後述する基部の側壁面に備える凹部を省略している。
基板１２は、銅、銅合金、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金等の導電性基板、または、少なくとも回路部１３が位置する面にＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕ等、あるいはこれらの合金からなる導電性層を備えた絶縁性基板、絶縁性フィルムのいずれでもよい。また、本発明の半導体装置用リードフレームを用いた樹脂封止型半導体装置の製造において、樹脂封止後の半導体装置と基板１２との剥離のために、溶解除去可能な金属層（例えば、銅層等）を予め形成した基板を用いてもよい。
図３は、回路部を説明するための図であり、図２に示される半導体装置用リードフレームの鎖線で囲まれた部位の拡大図である。図３に示される例では、回路部１３を構成する端子部１３ａおよび搭載端子部１３ｂは、それぞれ基部１４と、この基部１４の基板１２側と反対側の表面１４ａに位置する表面金属層１５と、基部１４の基板１２側の表面１４ｂに位置する下地金属層１６を有している。また、基部１４は、側壁面１４ｃに凹部１７と凹部１７′を有している。凹部１７は、表面金属層１５との界面に沿って基部１４の側壁面１４ｃに連続して存在するとともに、基部１４の厚み方向の中位点（図３に二点鎖線を付した部位）よりも表面金属層１５側に位置している。また、凹部１７′は、下地金属層１６との界面に沿って基部１４の側壁面１４ｃに連続して存在するとともに、厚み方向の中位点よりも下地金属層１６側に位置している。そして、回路部１３が位置する基板１２の面１２ａに平行な方向において、表面金属層１５の幅Ｌ１は、直近の基部１４の幅Ｌ′よりも大きく、また、下地金属層１６の幅Ｌ２は、直近の基部１４の幅Ｌ″よりも大きい。したがって、表面金属層１５、下地金属層１６の周縁端部は、基部１４の側壁面１４ｃよりも外側に突出した状態となっている。
尚、表面金属層１５の幅Ｌ１、下地金属層１６の幅Ｌ２は、これらの断面視における幅である。また、表面金属層１５直近の基部１４の幅Ｌ′は、基部１４の断面視における幅であり、側壁面１４ｃに凹部１７が設けられている場合には、凹部１７が存在しない位置で、かつ、凹部１７を介して最も表面金属層１５に近い位置での幅である。さらに、下地金属層１６直近の基部１４の幅Ｌ″は、基部１４の断面視における幅であり、側壁面１４ｃに凹部１７′が設けられている場合には、凹部１７′が存在しない位置で、かつ、凹部１７′を介して最も下地金属層１６に近い位置での幅である。
回路部１３を構成する端子部１３ａおよび搭載端子部１３ｂの基部１４は、そのイオン化傾向が、表面金属層１５のイオン化傾向、下地金属層１６のイオン化傾向よりも大きいものであってよい。このような基部１４は、Ｃｕ、Ｎｉ、ＮｉＣｏ合金等の金属、合金のいずれか１種からなる単層構造、あるいは、２種以上からなる多層構造とすることができる。
表面金属層１５は、Ａｇ、Ａｕ、Ｐｄ等のいずれか１種の貴金属からなる単層構造、あるいは、２種以上の貴金属からなる多層構造とすることができる。端子部１３ａの表面金属層１５は、内部端子面をなすものである。また、搭載端子部１３ｂの表面金属層１５は、後述するように、半導体素子としてのＬＥＤ素子を搭載するための内部表面をなすとともに、このＬＥＤ素子の端子部との接続が行われる内部端子面をなすものである。このような表面金属層１５は、光沢度が１．０以上、好ましくは１．４以上であり、もしくは、反射率が９２％以上、好ましくは９５％以上であるような良好な光反射面を有している。尚、本発明において、光沢度の測定は、光沢度計（日本電色工業（株）製 ＶＳＲ４００）を用いて測定（照射・受光角度：４５°）することができる。また、反射率の測定は、瞬間マルチ測光システム（大塚電子（株）製 ＭＣＰＤ−９８００）を用いて測定することができる。
また、下地金属層１６は、Ａｕ、Ｐｄ、Ａｇ等のいずれか１種の貴金属からなる単層構造、あるいは、２種以上の貴金属からなる多層構造とすることができ、多層構造の場合、例えば、基板１２側から、Ａｕ／Ｐｄの順に積層することができる。そして、端子部１３ａの下地金属層１６、搭載端子部１３ｂの下地金属層１６は、後述する半導体装置の製造において、基板１２を除去した後に、外部端子面をなすものである。
このような表面金属層１５、および、下地金属層１６は、後述する本発明の半導体装置用リードフレームの製造方法において、回路部１３（端子部１３ａ、搭載端子部１３ｂ）の基部１４の側壁面１４ｃに凹部１７、凹部１７′を形成するときに、基部１４との間で電気回路を形成して、イオン化傾向が大きい基部１４の溶解（ガルバニック腐食）を促進する作用をなす。また、下地金属層１６は、基板１２が溶解除去可能な金属（例えば、Ｃｕ）からなる場合、あるいは、基板１２が溶解除去可能な金属層（例えば、Ｃｕ層等）を絶縁性基板上に形成したものである場合、後述する半導体装置の製造において、基板１２の除去を確実なものとする作用をなす。
端子部１３ａ、搭載端子部１３ｂからなる回路部１３の厚みは、基部１４の側壁面１４ｃに位置する凹部１７、凹部１７′による樹脂部材との係合を考慮しつつ、端子部１３ａや搭載端子部１３ｂの厚みを薄くする方向で設定することができる。例えば、回路部１３の厚みは５〜１００μｍ、好ましくは１０〜５０μｍの範囲で設定することができる。また、回路部１３を構成する各層は、例えば、表面金属層１５の厚みを０．００１〜１０μｍ、好ましくは０．００３〜５μｍの範囲で設定することができ、下地金属層１６の厚みを０．００１〜１μｍ、好ましくは０．０１〜０．５μｍの範囲で設定することができ、基部１４の厚みは回路部１３を所望の厚みとするように適宜設定することができる。
回路部１３が基部１４の側壁面１４ｃに有する凹部１７は、図示例では、表面金属層１５との界面に沿って存在している。また、回路部１３が基部１４の側壁面１４ｃに有する凹部１７′は、図示例では、下地金属層１６との界面に沿って存在している。しがたって、個々の端子部１３ａ、および、搭載端子部１３ｂにおいて、基部１４の側壁面１４ｃの全周囲に亘って連続して凹部１７、凹部１７′が存在している。
回路部１３が基部１４の側壁面１４ｃに有する凹部１７は、図示例では、表面金属層１５との界面に沿って存在している。また、回路部１３が基部１４の側壁面１４ｃに有する凹部１７′は、図示例では、下地金属層１６との界面に沿って存在している。しがたって、個々の端子部１３ａ、および、搭載端子部１３ｂにおいて、基部１４の側壁面１４ｃの全周囲に亘って連続して凹部１７、凹部１７′が存在している。
基部１４の厚み方向における凹部１７の幅Ｗ、凹部１７′の幅Ｗ′（図３参照）は、例えば、１〜５０μｍ、好ましくは５〜２５μｍの範囲で設定することができる。また、基板１２の面１２ａに平行な方向における凹部１７の深さＤ、凹部１７′の深さＤ′（図３参照）は、例えば、３〜３０μｍ、好ましくは５〜２０μｍの範囲で設定することができる。凹部１７の幅Ｗ、凹部１７′の幅Ｗ′が１μｍ未満であったり、凹部１７の深さＤ、凹部１７′の深さＤ′が３μｍ未満であると、本発明の半導体装置用リードフレームを用いた樹脂封止型半導体装置の製造において、凹部１７、凹部１７′と樹脂部材との係合が不十分となり、基板１２からの樹脂封止型半導体装置の剥離において、樹脂部材と回路部１３が剥離したり、回路部１３にクラックが入ることがあり好ましくない。凹部１７の幅Ｗ、凹部１７′の幅Ｗ′が５０μｍを超えたり、凹部１７の深さＤ、凹部１７′の深さＤ′が３０μｍを超えると、表面金属層１５、下地金属層１６の庇状の張り出しが大きすぎ、基板１２からの樹脂封止型半導体装置の剥離において、応力が表面金属層１５や下地金属層１６に集中して破損を生じることがあり好ましくない。
このような半導体装置用リードフレーム１１は、基板上に位置する導電性の回路部１３が、その基部１４の側壁面１４ｃに凹部１７，１７′を有している。そして、凹部１７が表面金属層１５との界面に沿って基部１４の側壁面１４ｃに連続して存在し、かつ、基部１４の厚み方向の中位点よりも表面金属層１５側に位置し、凹部１７′が下地金属層１６との界面に沿って基部１４の側壁面１４ｃに連続して存在し、かつ、基部１４の厚み方向の中位点よりも下地金属層１６側に位置する。また、表面金属層１５、下地金属層１６の周縁端部は、基部１４の側壁面１４ｃよりも外側に突出した状態となっている。したがって、リードフレーム１１の基板１２上で樹脂封止が行なわれる際に、上記の凹部１７と表面金属層１５の周縁部、凹部１７′と下地金属層１６の周縁部が樹脂部材に効果的に係合して回路部が確実に固定される。これにより、基板１２からの樹脂封止型半導体装置の剥離において、樹脂部材と回路部１３が剥離したり、回路部１３にクラックが入ることが防止され、信頼性の高い樹脂封止型半導体装置の製造が可能となる。また、表面金属層１５の光沢度が高く、半導体素子としてＬＥＤ素子を搭載することにより、光の利用効率が高い半導体素子の作製が可能である。
上述の半導体装置用リードフレーム１１は、下地金属層１６を備えていないものであってもよい。
また、基部１４の側壁面１４ｃに位置する凹部１７、凹部１７′は、基部１４の側壁面１４ｃの全周囲に亘って連続したものではなく、不連続なものであってもよい。
また、図示例では、１つの領域１１Ａにおいて、１個の端子部１３ａと１個の搭載端子部１３ｂが存在するが、端子部１３ａが複数個存在し、各端子部１３ａ同士、および、搭載端子部１３ｂが相互に離間した状態であってもよい。
さらに、図４に示す半導体装置用リードフレーム１１′のように、１つの領域１１Ａにおける回路部１３′が２個の搭載端子部１３ｂを有するものであってもよい。尚、図４では、回路部１３′が基部の側壁面に備える凹部１７′を省略している。
また、基部１４の側壁面１４ｃに位置する凹部１７、凹部１７′は、基部１４の側壁面１４ｃの全周囲に亘って連続したものではなく、不連続なものであってもよい。
また、図示例では、１つの領域１１Ａにおいて、１個の端子部１３ａと１個の搭載端子部１３ｂが存在するが、端子部１３ａが複数個存在し、各端子部１３ａ同士、および、搭載端子部１３ｂが相互に離間した状態であってもよい。
さらに、図４に示す半導体装置用リードフレーム１１′のように、１つの領域１１Ａにおける回路部１３′が２個の搭載端子部１３ｂを有するものであってもよい。尚、図４では、回路部１３′が基部の側壁面に備える凹部１７′を省略している。
図５は、本発明の半導体装置用リードフレームの他の実施形態を示す平面図であり、図６は図５に示される半導体装置用リードフレームのII−II線における概略断面図である。
図５および図６において、本発明の半導体装置用リードフレーム２１は、基板２２と、この基板２２の一方の面２２ａに位置する回路部２３からなっており、回路部２３は、矩形のダイパッド２３ｂと、このダイパッド２３ｂの４方向にそれぞれ１列に所定の間隔で配列された複数の端子部２３ａで構成されている。尚、図６では、回路部２３が後述する基部の側壁面に備える凹部を省略している。
基板２２は、上述の基板１２と同様とすることができる。
図５および図６において、本発明の半導体装置用リードフレーム２１は、基板２２と、この基板２２の一方の面２２ａに位置する回路部２３からなっており、回路部２３は、矩形のダイパッド２３ｂと、このダイパッド２３ｂの４方向にそれぞれ１列に所定の間隔で配列された複数の端子部２３ａで構成されている。尚、図６では、回路部２３が後述する基部の側壁面に備える凹部を省略している。
基板２２は、上述の基板１２と同様とすることができる。
図７は、回路部を説明するための図であり、図６に示される半導体装置用リードフレーム２１の鎖線で囲まれた部位の拡大図である。図７に示される例では、回路部２３を構成する端子部２３ａおよびダイパッド２３ｂは、それぞれ基部２４と、この基部２４の基板２２側と反対側の表面２４ａに位置する表面金属層２５と、基部２４の基板２２側の表面２４ｂに位置する下地金属層２６を有している。また、基部２４は、側壁面２４ｃに凹部２７と凹部２７′を有している。凹部２７は、表面金属層２５との界面に沿って基部２４の側壁面２４ｃに連続して存在するとともに、基部２４の厚み方向の中位点（図７に二点鎖線を付した部位）よりも表面金属層２５側に位置している。また、凹部２７′は、下地金属層２６との界面に沿って基部２４の側壁面２４ｃに連続して存在するとともに、厚み方向の中位点よりも下地金属層２６側に位置している。そして、回路部２３が位置する基板２２の面２２ａに平行な方向において、表面金属層２５の幅Ｌ１は、直近の基部２４の幅Ｌ′よりも大きく、また、下地金属層２６の幅Ｌ２は、直近の基部２４の幅Ｌ″よりも大きい。したがって、表面金属層２５、下地金属層２６の周縁端部は、基部２４の側壁面２４ｃよりも外側に突出した状態となっている。
尚、表面金属層２５の幅Ｌ１、下地金属層２６の幅Ｌ２は、これらの断面視における幅である。また、表面金属層２５直近の基部２４の幅Ｌ′は、基部２４の断面視における幅であり、側壁面２４ｃに凹部２７が設けられている場合には、凹部２７が存在しない位置で、かつ、凹部２７を介して最も表面金属層２５に近い位置での幅である。さらに、下地金属層２６直近の基部２４の幅Ｌ″は、基部２４の断面視における幅であり、側壁面２４ｃに凹部２７′が設けられている場合には、凹部２７′が存在しない位置で、かつ、凹部２７′を介して最も下地金属層２６に近い位置での幅である。
上記のような構造の回路部２３は、上述の回路部１３と同様とすることができる。ただし、搭載する半導体素子がＬＥＤ素子ではない場合、表面金属層２５は半導体素子の搭載等に支障を来さない程度の平坦性を具備していればよく、光沢度が１．０以上となるような良好な平坦面を有するものでなくてもよい。
上記のような構造の回路部２３は、上述の回路部１３と同様とすることができる。ただし、搭載する半導体素子がＬＥＤ素子ではない場合、表面金属層２５は半導体素子の搭載等に支障を来さない程度の平坦性を具備していればよく、光沢度が１．０以上となるような良好な平坦面を有するものでなくてもよい。
このような半導体装置用リードフレーム２１は、基板上に位置する導電性の回路部２３が、その基部２４の側壁面２４ｃに凹部２７，２７′を有しており、凹部２７が表面金属層２５との界面に沿って基部２４の側壁面２４ｃに連続して存在し、かつ、基部２４の厚み方向の中位点よりも表面金属層２５側に位置し、凹部２７′が下地金属層２６との界面に沿って基部２４の側壁面２４ｃに連続して存在し、かつ、基部２４の厚み方向の中位点よりも下地金属層２６側に位置する。また、表面金属層２５、下地金属層２６の周縁端部は、基部２４の側壁面２４ｃよりも外側に突出した状態となっている。したがって、リードフレーム２１の基板２２上で樹脂封止が行なわれる際に、上記の凹部２７と表面金属層２５の周縁部、凹部２７′と下地金属層２６の周縁部が樹脂部材に効果的に係合して回路部が確実に固定される。これにより、基板２２からの樹脂封止型半導体装置の剥離において、樹脂部材と回路部２３が剥離したり、回路部２３にクラックが入ることが防止され、信頼性の高い樹脂封止型半導体装置の製造が可能となる。また、回路部２３の厚みを薄くすることができ、さらに、隣接する回路部２３のスペースを狭くすることができ、設計の自由度が高いという効果も奏される。
上述の半導体装置用リードフレーム２１は、下地金属層２６を備えていないものであってもよい。また、基部２４の側壁面２４ｃに位置する凹部２７、凹部２７′は、基部２４の側壁面２４ｃの全周囲に亘って連続したものではなく、不連続なものであってもよい。
上述の半導体装置用リードフレームの実施形態は例示であり、本発明はこれらの実施態様に限定されるものではない。例えば、図８に示されるように、上述の半導体装置用リードフレーム１１において、回路部１３が表面金属層１５側から基板１２方向に向けて細くなるテーパー形状であってもよい。また、図８に示される例とは逆に、回路部１３が基板１２側から表面金属層１５方向に向けて細くなるテーパー形状であってもよい。ただし、回路部１３が表面金属層１５側から基板１２方向に向けて細くなるテーパー形状の方が、回路部１３と樹脂部材との密着性がより高く、回路部１３の脱落が防止され、また、後述するような本発明の半導体装置用リードフレームの製造方法において、めっき後のレジストパターンの剥離が容易となるため、好ましい。
上述の半導体装置用リードフレームの実施形態は例示であり、本発明はこれらの実施態様に限定されるものではない。例えば、図８に示されるように、上述の半導体装置用リードフレーム１１において、回路部１３が表面金属層１５側から基板１２方向に向けて細くなるテーパー形状であってもよい。また、図８に示される例とは逆に、回路部１３が基板１２側から表面金属層１５方向に向けて細くなるテーパー形状であってもよい。ただし、回路部１３が表面金属層１５側から基板１２方向に向けて細くなるテーパー形状の方が、回路部１３と樹脂部材との密着性がより高く、回路部１３の脱落が防止され、また、後述するような本発明の半導体装置用リードフレームの製造方法において、めっき後のレジストパターンの剥離が容易となるため、好ましい。
図８に示される半導体装置用リードフレーム１１においても、回路部１３が位置する基板１２の面１２ａに平行な方向において、表面金属層１５の幅Ｌ１は、直近の基部１４の幅Ｌ′よりも大きく、また、下地金属層１６の幅Ｌ２は、直近の基部１４の幅Ｌ″よりも大きい。したがって、表面金属層１５、下地金属層１６の周縁端部は、基部１４の側壁面１４ｃよりも外側に突出した状態となっている。
尚、表面金属層１５の幅Ｌ１、下地金属層１６の幅Ｌ２は、これらの断面視における幅である。また、表面金属層１５直近の基部１４の幅Ｌ′は、基部１４の断面視における幅であり、側壁面１４ｃに凹部１７が設けられている場合には、凹部１７が存在しない位置で、かつ、凹部１７を介して最も表面金属層１５に近い位置での幅である。さらに、下地金属層１６直近の基部１４の幅Ｌ″は、基部１４の断面視における幅であり、側壁面１４ｃに凹部１７′が設けられている場合には、凹部１７′が存在しない位置で、かつ、凹部１７′を介して最も下地金属層１６に近い位置での幅である。
尚、表面金属層１５の幅Ｌ１、下地金属層１６の幅Ｌ２は、これらの断面視における幅である。また、表面金属層１５直近の基部１４の幅Ｌ′は、基部１４の断面視における幅であり、側壁面１４ｃに凹部１７が設けられている場合には、凹部１７が存在しない位置で、かつ、凹部１７を介して最も表面金属層１５に近い位置での幅である。さらに、下地金属層１６直近の基部１４の幅Ｌ″は、基部１４の断面視における幅であり、側壁面１４ｃに凹部１７′が設けられている場合には、凹部１７′が存在しない位置で、かつ、凹部１７′を介して最も下地金属層１６に近い位置での幅である。
［半導体装置用リードフレームの製造方法］
次に、本発明の半導体装置用リードフレームの製造方法について説明する。
図９は、図１〜図３に示される半導体装置用リードフレーム１１の製造を例とした製造方法を説明するための工程図である。尚、図９（Ａ）は、図２相当の断面を示し、図９（Ｂ），（Ｃ）は、図３相当の断面を示している。
図９において、基板１２の両面にレジストパターン１８を形成する（図９（Ａ））。レジストパターン１８は、基板１２の一方の面において回路部１３を形成する予定部位に開口部１８ａを有しており、したがって、この開口部１８ａには基板１２が露出している。基板１２は、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金等の導電性基板、表面にＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕあるいはこれらの合金からなる導電性層を備えた絶縁性基板、絶縁性フィルムを使用することができる。また、レジストパターン１８は、後工程で形成する下地金属層１６、基部１４、表面金属層１５からなる積層体の設定厚み以上の厚みで形成する。
次に、本発明の半導体装置用リードフレームの製造方法について説明する。
図９は、図１〜図３に示される半導体装置用リードフレーム１１の製造を例とした製造方法を説明するための工程図である。尚、図９（Ａ）は、図２相当の断面を示し、図９（Ｂ），（Ｃ）は、図３相当の断面を示している。
図９において、基板１２の両面にレジストパターン１８を形成する（図９（Ａ））。レジストパターン１８は、基板１２の一方の面において回路部１３を形成する予定部位に開口部１８ａを有しており、したがって、この開口部１８ａには基板１２が露出している。基板１２は、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金等の導電性基板、表面にＣｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕあるいはこれらの合金からなる導電性層を備えた絶縁性基板、絶縁性フィルムを使用することができる。また、レジストパターン１８は、後工程で形成する下地金属層１６、基部１４、表面金属層１５からなる積層体の設定厚み以上の厚みで形成する。
尚、半導体装置用リードフレーム１１を用いた樹脂封止型半導体装置の製造において、基板１２からの回路部１３の剥離が容易となるように、予め基板１２の一面に凹凸をつける表面処理を行い、かつ、剥離性をもたせる剥離処理を行っておく等の処置をとることが好ましい。ここでの表面処理としては、サンドブラストによるブラスト処理、剥離処理としては、基板１２の表面に酸化膜を形成する方法等が挙げられる。
次に、電気めっき法により、レジストパターン１８を介して基板１２上に金属を析出させて、下地金属層１６、基部１４、表面金属層１５を積層し（図９（Ｂ））、その後、レジストパターン１８を除去する。図示例では、レジストパターン１８の厚みと、下地金属層１６、基部１４、表面金属層１５からなる積層体の厚みを同等としている。
基部１４は、そのイオン化傾向が、表面金属層１５のイオン化傾向、下地金属層１６のイオン化傾向よりも大きいものとする。例えば、下地金属層１６は、Ａｕ、Ｐｄ、Ａｇのいずれか１種の貴金属からなる単層構造、あるいは、２種以上の貴金属からなる多層構造とすることができる。下地金属層１６が多層構造の場合、例えば、基板１２側から、Ａｕ／Ｐｄの順に積層することができる。このような下地金属層１６に対して、基部１４は、例えば、Ｃｕ、Ｎｉ、ＮｉＣｏ合金等の金属、合金のいずれか１種からなる単層構造、あるいは、２種以上からなる多層構造とすることができる。そして、表面金属層１５は、例えば、Ａｇ、Ａｕ、Ｐｄのいずれか１種の貴金属からなる単層構造、あるいは、２種以上の貴金属からなる多層構造とすることができる。
基部１４は、そのイオン化傾向が、表面金属層１５のイオン化傾向、下地金属層１６のイオン化傾向よりも大きいものとする。例えば、下地金属層１６は、Ａｕ、Ｐｄ、Ａｇのいずれか１種の貴金属からなる単層構造、あるいは、２種以上の貴金属からなる多層構造とすることができる。下地金属層１６が多層構造の場合、例えば、基板１２側から、Ａｕ／Ｐｄの順に積層することができる。このような下地金属層１６に対して、基部１４は、例えば、Ｃｕ、Ｎｉ、ＮｉＣｏ合金等の金属、合金のいずれか１種からなる単層構造、あるいは、２種以上からなる多層構造とすることができる。そして、表面金属層１５は、例えば、Ａｇ、Ａｕ、Ｐｄのいずれか１種の貴金属からなる単層構造、あるいは、２種以上の貴金属からなる多層構造とすることができる。
ここで、半導体装置用リードフレーム１１では、回路部１３を構成する表面金属層１５は、光沢度が１．０以上、好ましくは１．４以上であるような良好な平坦面を有している。
上記のレジストパターン１８は、下地金属層１６、基部１４、表面金属層１５からなる積層体の設定厚み以上の厚みで形成されているので、表面金属層１５を形成するための金属がレジストパターン１８の表面に沿って横方向に析出することはなく、最上層である表面金属層１５はレジストパターン１８の開口部１８ａ内に収まるものとなる。したがって、レジストパターン１８の除去は、下地金属層１６、基部１４、表面金属層１５からなる積層体の構造的障害を受けることなく容易に行える。
上記のレジストパターン１８は、下地金属層１６、基部１４、表面金属層１５からなる積層体の設定厚み以上の厚みで形成されているので、表面金属層１５を形成するための金属がレジストパターン１８の表面に沿って横方向に析出することはなく、最上層である表面金属層１５はレジストパターン１８の開口部１８ａ内に収まるものとなる。したがって、レジストパターン１８の除去は、下地金属層１６、基部１４、表面金属層１５からなる積層体の構造的障害を受けることなく容易に行える。
次に、下地金属層１６、基部１４、表面金属層１５からなる積層体が形成された基板１２を電解質水溶液に撹拌浸漬する。上述のように、基部１４のイオン化傾向は、表面金属層１５のイオン化傾向、下地金属層１６のイオン化傾向よりも大きい。このため、電解質水溶液に撹拌浸漬された下地金属層１６と基部１４との界面、および、基部１４と表面金属層１５との界面において、基部１４の溶解が加速され（ガルバニック腐食が生じる）、基部１４が部分的にえぐられた構造が形成される。また、基部１４の側壁面１４ｃは、全体が腐食される。これにより、基部１４の側壁面１４ｃに凹部１７と凹部１７′が形成され、半導体装置用リードフレーム１１が得られる（図９（Ｃ））。このように形成された凹部１７は、表面金属層１５との界面に沿って存在するとともに、基部１４の厚み方向の中位点（図９（Ｃ）に二点鎖線を付した部位）よりも表面金属層１５側に位置している。また、凹部１７′は、下地金属層１６との界面に沿って存在するとともに、厚み方向の中位点よりも下地金属層１６側に位置している。
ここで、撹拌浸漬は、積層体が形成された基板１２を容器中の電解質水溶液に浸漬し、マグネチックスターラ、撹拌スクリュー等を用いて電解質水溶液を回転させて撹拌することを意味する。この撹拌浸漬では、回転撹拌により電解質水溶液に生じる渦巻きの渦巻き面と、基板１２が略平行となるように対向させることが好ましい。
使用する電解質水溶液は、少なくとも硝酸、過酸化水素水を含有する水溶液であり、例えば、メック（株）製 メックリムーバーＮＨ−１８６６等を挙げることができる。また、電解質水溶液の濃度、温度、浸漬時間、浸漬時の撹拌条件等を適宜設定することにより、凹部１７、凹部１７′の寸法を制御することができる。
使用する電解質水溶液は、少なくとも硝酸、過酸化水素水を含有する水溶液であり、例えば、メック（株）製 メックリムーバーＮＨ−１８６６等を挙げることができる。また、電解質水溶液の濃度、温度、浸漬時間、浸漬時の撹拌条件等を適宜設定することにより、凹部１７、凹部１７′の寸法を制御することができる。
形成する凹部１７、凹部１７′の寸法は、例えば、基部１４の厚み方向における幅Ｗ、凹部１７′の幅Ｗ′（図９（Ｃ）参照）は、例えば、１μｍ以上、好ましくは１〜５０μｍ、より好ましくは５〜２５μｍの範囲で設定することができる。また、基板１２の面１２ａに平行な方向における凹部１７の深さＤ、凹部１７′の深さＤ′（図９（Ｃ）参照）は、例えば、３〜３０μｍ、好ましくは５〜２０μｍの範囲で設定することができる。凹部１７の幅Ｗ、凹部１７′の幅Ｗ′が１μｍ未満であったり、凹部１７の深さＤ、凹部１７′の深さＤ′が３μｍ未満であると、製造した半導体装置用リードフレームを用いた樹脂封止型半導体装置の製造において、凹部１７、凹部１７′と樹脂部材との係合が不十分となり、基板１２からの樹脂封止型半導体装置の剥離において、樹脂部材と回路部１３が剥離したり、回路部１３にクラックが入ることがあり好ましくない。また、凹部１７の幅Ｗ、凹部１７′の幅Ｗ′が５０μｍを超えたり、凹部１７の深さＤ、凹部１７′の深さＤ′が３０μｍを超えると、凹部１７、凹部１７′と樹脂部材との係合の更なる向上が期待できない一方で、イオン化傾向が大きい基部１４の溶解（ガルバニック腐食）による凹部１７、凹部１７′の形成に要する時間も長くなり好ましくない。また、表面金属層１５、下地金属層１６の庇状の張り出しが大きすぎ、基板１２からの樹脂封止型半導体装置の剥離において、応力が表面金属層１５や下地金属層１６に集中して破損を生じることがあり好ましくない。
上述の半導体装置用リードフレーム１１の製造方法は、基部１４のイオン化傾向が、表面金属層１５のイオン化傾向、下地金属層１６のイオン化傾向よりも大きいことを利用して、電解質水溶液中で電気回路が形成されたときのガルバニック腐食により凹部１７、凹部１７′を形成するので、下地金属層１６と基部１４との界面近傍に凹部１７を連続した状態で形成することができ、また、基部１４と表面金属層１５との界面近傍に凹部１７′を連続した状態で形成することができる。また、基部１４の側壁面１４ｃ全体が腐食される。これにより、リードフレーム１１の基板１２上で樹脂封止が行なわれる際に、上記の凹部１７と表面金属層１５の周縁部が樹脂部材と係合し、凹部１７′と下地金属層１６の周縁部が樹脂部材と係合して、回路部１３が確実に固定される。したがって、基板１２と樹脂封止型半導体装置との離間において、樹脂部材と回路部１３が剥離したり、回路部１３にクラックが入ることが防止され、信頼性の高い樹脂封止型半導体装置の製造が可能となる。また、光沢度が良好な表面金属層の形成が可能であり、半導体素子としてＬＥＤ素子を搭載することにより、光の利用効率が高い半導体素子の作製が可能である。さらに、従来の回路部に張り出し部を備える半導体装置用リードフレームの製造時のレジストパターン除去の困難性に起因する回路部の厚み、間隔等の制限がない。したがって回路部の厚みを薄くすることができ、さらに、隣接する回路部のスペースを狭くすることができ、設計の自由度が高いものである。
また、図４に示される半導体装置用リードフレーム１１′の製造も、上記の半導体装置用リードフレーム１１の製造と同様に行うことができる。
さらに、図５〜図７に示される半導体装置用リードフレーム２１の製造も、上記の半導体装置用リードフレーム１１の製造と同様に行うことができる。
上述の半導体装置用リードフレームの製造方法は例示であり、本発明はこの実施態様に限定されるものではない。したがって、例えば、下地金属層１６が存在しない半導体装置用リードフレーム１１の製造では、レジストパターン１８を介して基板１２上に金属を析出させる工程において、下地金属層１６を形成せずに、基部１４、表面金属層１５を積層する。
さらに、図５〜図７に示される半導体装置用リードフレーム２１の製造も、上記の半導体装置用リードフレーム１１の製造と同様に行うことができる。
上述の半導体装置用リードフレームの製造方法は例示であり、本発明はこの実施態様に限定されるものではない。したがって、例えば、下地金属層１６が存在しない半導体装置用リードフレーム１１の製造では、レジストパターン１８を介して基板１２上に金属を析出させる工程において、下地金属層１６を形成せずに、基部１４、表面金属層１５を積層する。
また、レジストパターン１８の形成において、開口部１８ａの形状を、基板１２側の開口寸法よりも、レジストパターン１８の表面側の開口寸法が大きいテーパー形状としてもよい。これにより、図８に示されるような、回路部１３が表面金属層１５側から基板１２方向に向けて細くなるテーパー形状である半導体装置用リードフレームを製造することができる。このようなテーパー形状の開口部１８ａを有するレジストパターン１８の形成は、例えば、ネガ型レジスト材料を使用し、現像処理時間を通常よりも短くすることで、基板１２側のレジストが多く残るように仕上げる方法等により行うことができる。
［樹脂封止型半導体装置の製造例］
次に、本発明の半導体装置用リードフレームを用いた樹脂封止型半導体装置の製造例を、図１〜図３に示される半導体装置用リードフレーム１１を例として図１０を参照して説明する。尚、図１０では、半導体装置用リードフレーム１１の回路部１３が基部の側壁面に備える凹部１７，１７′を省略している。
まず、各面付け１１Ａの搭載端子部１３ｂの表面金属層１５（内部表面・内部端子面）上にＬＥＤ素子４１を搭載し、ＬＥＤ素子４１の搭載面に位置する端子部（図示せず）を表面金属層１５に接続する。また、ＬＥＤ素子４１の表面に位置する他の端子部４１ａをボンディングワイヤ４２により、端子部１３ａの表面金属層１５（内部端子面）に接続する（図１０（Ａ））。
次いで、半導体装置用リードフレーム１１およびＬＥＤ素子４１、ボンディングワイヤ４２を封止樹脂５１により封止する（図１０（Ｂ））。封止樹脂５１は、熱や光により変色や透光性の劣化等を生じ難い材質であることが好ましく、例えば、エポキシ樹脂、シリコーン樹脂等の透光性樹脂や、このような透光性樹脂に蛍光物質、シリカ等の拡散材料の１種、あるいは、２種以上が含有されたもの等が挙げられる。
次に、本発明の半導体装置用リードフレームを用いた樹脂封止型半導体装置の製造例を、図１〜図３に示される半導体装置用リードフレーム１１を例として図１０を参照して説明する。尚、図１０では、半導体装置用リードフレーム１１の回路部１３が基部の側壁面に備える凹部１７，１７′を省略している。
まず、各面付け１１Ａの搭載端子部１３ｂの表面金属層１５（内部表面・内部端子面）上にＬＥＤ素子４１を搭載し、ＬＥＤ素子４１の搭載面に位置する端子部（図示せず）を表面金属層１５に接続する。また、ＬＥＤ素子４１の表面に位置する他の端子部４１ａをボンディングワイヤ４２により、端子部１３ａの表面金属層１５（内部端子面）に接続する（図１０（Ａ））。
次いで、半導体装置用リードフレーム１１およびＬＥＤ素子４１、ボンディングワイヤ４２を封止樹脂５１により封止する（図１０（Ｂ））。封止樹脂５１は、熱や光により変色や透光性の劣化等を生じ難い材質であることが好ましく、例えば、エポキシ樹脂、シリコーン樹脂等の透光性樹脂や、このような透光性樹脂に蛍光物質、シリカ等の拡散材料の１種、あるいは、２種以上が含有されたもの等が挙げられる。
次に、樹脂封止された半導体装置と基板１２を離間する（図１０（Ｃ））。これにより、端子部１３ａ、搭載端子部１３ｂの下地金属層１６（外部端子面）が露出した状態となる。
その後、面付け１１Ａ毎に所定の位置（図１の一点鎖線で示される位置）でダイシングすることにより、半導体装置３１が得られる（図１０（Ｄ））。
このような樹脂封止型半導体装置３１では、端子部１３ａ、搭載端子部１３ｂが有する凹部１７、凹部１７′が樹脂部材５１に係合して回路部１３を確実に固定するので、基板１２からの樹脂封止型半導体装置３１の剥離において、樹脂部材５１から回路部１３が剥離したり、回路部１３にクラックが入ることが防止される。
その後、面付け１１Ａ毎に所定の位置（図１の一点鎖線で示される位置）でダイシングすることにより、半導体装置３１が得られる（図１０（Ｄ））。
このような樹脂封止型半導体装置３１では、端子部１３ａ、搭載端子部１３ｂが有する凹部１７、凹部１７′が樹脂部材５１に係合して回路部１３を確実に固定するので、基板１２からの樹脂封止型半導体装置３１の剥離において、樹脂部材５１から回路部１３が剥離したり、回路部１３にクラックが入ることが防止される。
また、図１１は、本発明の半導体装置用リードフレーム１１′を用いた樹脂封止型半導体装置の製造例を説明するための工程図である。尚、図１１では、回路部１３′が基部の側壁面に備える凹部を省略している。
この製造例では、まず、半導体装置用リードフレーム１１′の各面付け１１Ａの２個の搭載端子部１３′ｂ間に、リフレクタ樹脂５２を配設する（図１１（Ａ））。リフレクタ樹脂としては、例えば、ポリシクロヘキシレンジメチレンテレフタレート（ＰＣＴ）等の熱可塑性樹脂やエポキシ樹脂等の熱硬化性樹脂等を挙げることができる。また、リフレクタ樹脂の配設は、射出成形やトランスファ成形等の手段により行うことができる。
この製造例では、まず、半導体装置用リードフレーム１１′の各面付け１１Ａの２個の搭載端子部１３′ｂ間に、リフレクタ樹脂５２を配設する（図１１（Ａ））。リフレクタ樹脂としては、例えば、ポリシクロヘキシレンジメチレンテレフタレート（ＰＣＴ）等の熱可塑性樹脂やエポキシ樹脂等の熱硬化性樹脂等を挙げることができる。また、リフレクタ樹脂の配設は、射出成形やトランスファ成形等の手段により行うことができる。
次に、導体接続層４６を介して、２個の搭載端子部１３′ｂ上にＬＥＤ素子４５を搭載する（図１１（Ｂ））。導体接続層４６は、例えば、銅、銅合金、はんだ等の金属を使用して、ソルダージェット法、印刷法等の手段により形成することができる。ＬＥＤ素子４５の搭載は、例えば、ＬＥＤ素子４５の一対の電極（図示せず）を、搭載端子部１３′ｂ上に配設され溶融状態の導体接続層４６に当接し、導体接続層４６を冷却して固化することにより行うことができる。
次いで、半導体装置用リードフレーム１１′およびＬＥＤ素子４５を封止樹脂５１により封止する（図１１（Ｃ））。使用する封止樹脂５１は、上述の例における封止樹脂５１と同様とすることができる。
次いで、半導体装置用リードフレーム１１′およびＬＥＤ素子４５を封止樹脂５１により封止する（図１１（Ｃ））。使用する封止樹脂５１は、上述の例における封止樹脂５１と同様とすることができる。
次に、樹脂封止された半導体装置と基板１２を離間する（図１１（Ｄ））。これにより、搭載端子部１３′ｂの下地金属層１６（外部端子面）が露出した状態となる。
その後、面付け１１Ａ毎に所定の位置（図１の一点鎖線で示される位置）でダイシングすることにより、半導体装置３１′が得られる（図１１（Ｅ））。
その後、面付け１１Ａ毎に所定の位置（図１の一点鎖線で示される位置）でダイシングすることにより、半導体装置３１′が得られる（図１１（Ｅ））。
また、図１２は、本発明の半導体装置用リードフレーム１１′を用いた樹脂封止型半導体装置の他の製造例を説明するための工程図である。尚、図１２では、回路部１３′が基部の側壁面に備える凹部を省略している。
この製造例においても、まず、半導体装置用リードフレーム１１′の各面付け１１Ａの２個の搭載端子部１３′ｂ間に、リフレクタ樹脂５２を配設する（図１２（Ａ））。リフレクタ樹脂５２およびリフレクタ樹脂５２の配設手段は、上述の製造例と同様とすることができる。これにより、各面付け１１Ａに位置する２個の搭載端子部１３′ｂは、電気絶縁性のリフレクタ樹脂５２を介して接合され一体化される。
次に、半導体装置用リードフレーム１１′から基板１２を除去する（図１２（Ｂ））。これにより、リフレクタ樹脂５２を介して一体化された一対の搭載端子部１３′ｂが得られる。
次に、個別化された一対の搭載端子部１３′ｂ上に、導体接続層４６を介して、ＬＥＤ素子４５を搭載する（図１２（Ｃ））。導体接続層４６を用いたＬＥＤ素子４５の搭載は、上述の製造例と同様とすることができる。
この製造例においても、まず、半導体装置用リードフレーム１１′の各面付け１１Ａの２個の搭載端子部１３′ｂ間に、リフレクタ樹脂５２を配設する（図１２（Ａ））。リフレクタ樹脂５２およびリフレクタ樹脂５２の配設手段は、上述の製造例と同様とすることができる。これにより、各面付け１１Ａに位置する２個の搭載端子部１３′ｂは、電気絶縁性のリフレクタ樹脂５２を介して接合され一体化される。
次に、半導体装置用リードフレーム１１′から基板１２を除去する（図１２（Ｂ））。これにより、リフレクタ樹脂５２を介して一体化された一対の搭載端子部１３′ｂが得られる。
次に、個別化された一対の搭載端子部１３′ｂ上に、導体接続層４６を介して、ＬＥＤ素子４５を搭載する（図１２（Ｃ））。導体接続層４６を用いたＬＥＤ素子４５の搭載は、上述の製造例と同様とすることができる。
次いで、搭載端子部１３′ｂの下地金属層１６（外部端子面）を露出させるようにして、ＬＥＤ素子４６を封止樹脂５１により封止することにより、半導体装置３１′が得られる（図１２（Ｄ））。使用する封止樹脂５１は、上述の例における封止樹脂５１と同様とすることができる。
このような樹脂封止型半導体装置３１′では、搭載端子部１３′ｂが有する凹部１７′が樹脂部材５１に係合して回路部１３′を確実に固定するので、樹脂部材５１から回路部１３′が剥離したり、回路部１３′にクラックが入ることが防止される。
このような樹脂封止型半導体装置３１′では、搭載端子部１３′ｂが有する凹部１７′が樹脂部材５１に係合して回路部１３′を確実に固定するので、樹脂部材５１から回路部１３′が剥離したり、回路部１３′にクラックが入ることが防止される。
また、図１３は、本発明の半導体装置用リードフレーム２１を用いた樹脂封止型半導体装置の製造例を説明するための工程図である。尚、図１３では、半導体装置用リードフレーム２１の回路部２３が基部の側壁面に備える凹部２７，２７′を省略している。
この例では、まず、半導体装置用リードフレーム２１のダイパッド２３ｂの表面金属層２５（内部表面）上に絶縁性部材７５を介して半導体素子７１を搭載する（図１３（Ａ））。次に、半導体素子７１の端子７１ａと、半導体装置用リードフレーム２１の端子部２３ａの表面金属層２５（内部端子面）とを、ボンディングワイヤ７２を用いて接続する（図１３（Ｂ））。その後、基板２２上で、端子部２３ａ、ダイパッド２３ｂ、半導体素子７１、ボンディングワイヤ７２を樹脂部材８１により封止する（図１３（Ｃ））。
次いで、樹脂封止された半導体装置と基板２２とを離間し、その後、露出した端子部２３ａの下地金属層２６（外部端子面）に半田ボール７７を取り付けて樹脂封止型半導体装置６１が得られる（図１３（Ｄ））。
この例では、まず、半導体装置用リードフレーム２１のダイパッド２３ｂの表面金属層２５（内部表面）上に絶縁性部材７５を介して半導体素子７１を搭載する（図１３（Ａ））。次に、半導体素子７１の端子７１ａと、半導体装置用リードフレーム２１の端子部２３ａの表面金属層２５（内部端子面）とを、ボンディングワイヤ７２を用いて接続する（図１３（Ｂ））。その後、基板２２上で、端子部２３ａ、ダイパッド２３ｂ、半導体素子７１、ボンディングワイヤ７２を樹脂部材８１により封止する（図１３（Ｃ））。
次いで、樹脂封止された半導体装置と基板２２とを離間し、その後、露出した端子部２３ａの下地金属層２６（外部端子面）に半田ボール７７を取り付けて樹脂封止型半導体装置６１が得られる（図１３（Ｄ））。
このような樹脂封止型半導体装置６１では、端子部２３ａ、ダイパッド２３ｂが有する凹部２７、凹部２７′が樹脂部材８１に係合して回路部２３を確実に固定するので、基板２２からの樹脂封止型半導体装置６１の剥離において、樹脂部材８１から回路部２３が剥離したり、回路部２３にクラックが入ることが防止される。
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例］
まず、基板として、厚み０．１５ｍｍの銅板（ＴＥＣ６４Ｔ １／２Ｈ）を準備し、この導電性の基板上に感光性レジストフィルム（旭化成イーマテリアルズ（株）製 AQ-4038）をラミネートした。そして、基板の一方の面に位置する感光性レジストフィルムを、所望のフォトマスクを介して露光した。その後、現像して、基板の両面にレジストパターン（厚み４０μｍ）を形成した。この基板の一方の面に位置するレジストパターンは、１辺の長さが２５０μｍの正方形状の開口部を間隔１５０μｍで複数有し、この開口部に基板が露出する状態とした。
［実施例］
まず、基板として、厚み０．１５ｍｍの銅板（ＴＥＣ６４Ｔ １／２Ｈ）を準備し、この導電性の基板上に感光性レジストフィルム（旭化成イーマテリアルズ（株）製 AQ-4038）をラミネートした。そして、基板の一方の面に位置する感光性レジストフィルムを、所望のフォトマスクを介して露光した。その後、現像して、基板の両面にレジストパターン（厚み４０μｍ）を形成した。この基板の一方の面に位置するレジストパターンは、１辺の長さが２５０μｍの正方形状の開口部を間隔１５０μｍで複数有し、この開口部に基板が露出する状態とした。
次いで、以下の電気めっき条件でＡｕ、Ｎｉ、Ａｇの順に３層を積層して、下地金属層（Ａｕ層）、基部（Ｎｉ層）、表面金属層（Ａｇ層）を形成して厚み約３０μｍの積層体を形成した。
（Ａｕめっき）
電気めっき液（シアン化Ａｕカリウム溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、０．３Ａ／ｄｍ2の電流密度にて１８０秒間のめっきを行い、約０．２μｍのＡｕめっきを施した。これにより、下地金属層を形成した。
（Ａｕめっき）
電気めっき液（シアン化Ａｕカリウム溶液）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、０．３Ａ／ｄｍ2の電流密度にて１８０秒間のめっきを行い、約０．２μｍのＡｕめっきを施した。これにより、下地金属層を形成した。
（Ｎｉめっき）
電気めっき液（スルファミン酸ニッケル溶液）に基板を浸漬し、基板を負極とし、アノード（Ｓラウンドニッケル；志村化工（株）製）を正極として、５Ａ／ｄｍ2の電流密度にて３０分間の電気めっきを行い、約３０μｍのＮｉめっきを施した。
電気めっき液（スルファミン酸ニッケル溶液）に基板を浸漬し、基板を負極とし、アノード（Ｓラウンドニッケル；志村化工（株）製）を正極として、５Ａ／ｄｍ2の電流密度にて３０分間の電気めっきを行い、約３０μｍのＮｉめっきを施した。
（Ａｇめっき）
電気めっき液（大和化成（株）製 ダインシルバー ＧＰＥ−ＨＢ２）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、４Ａ／ｄｍ2の電流密度にて６０秒間のめっきを行い、約３μｍのＡｇめっきを施した。これにより、表面金属層を形成した。このように形成した表面金属層の光沢度を、光沢度計（日本電色工業（株）製 ＶＳＲ４００）を用いて測定（照射・受光角度：４５°）した結果、１．６であった。
電気めっき液（大和化成（株）製 ダインシルバー ＧＰＥ−ＨＢ２）に基板を浸漬し、基板を負極とし、アノード（Ｔｉ／Ｐｔ電極）を正極として、４Ａ／ｄｍ2の電流密度にて６０秒間のめっきを行い、約３μｍのＡｇめっきを施した。これにより、表面金属層を形成した。このように形成した表面金属層の光沢度を、光沢度計（日本電色工業（株）製 ＶＳＲ４００）を用いて測定（照射・受光角度：４５°）した結果、１．６であった。
次に、レジストパターンをアルカリ水溶液により溶解除去し、基板の一方の面に回路部が存在するリードフレームを得た。その後、このリードフレームを下記の条件で電解質水溶液に撹拌浸漬した。
（撹拌浸漬処理条件）
・電解質水溶液 ： メック（株）製 メックリムーバーＮＨ−１８６６
・回転撹拌速度 ： ３００ｒｐｍ
・浸漬時間 ： １分間
・電解質水溶液温度： ２５℃
（撹拌浸漬処理条件）
・電解質水溶液 ： メック（株）製 メックリムーバーＮＨ−１８６６
・回転撹拌速度 ： ３００ｒｐｍ
・浸漬時間 ： １分間
・電解質水溶液温度： ２５℃
この浸漬処理により、表面金属層と基部の界面での基部の溶解が生じ、基部の側壁面に幅Ｗが５μｍ、深さＤが５μｍ（図９（Ｃ）参照）の凹部が形成された。また、同時に、下地金属層と基部の界面での基部の溶解が生じ、基部の側壁面に幅Ｗ′が２μｍ、深さＤ′が３μｍ（図９（Ｃ）参照）の凹部が形成された。また、表面金属層の周縁端部が、凹部を介して最も表面金属層に近い位置での基部の側壁面よりも外側に５μｍ突出し、下地金属層の周縁端部が、凹部を介して最も下地金属層に近い位置での基部の側壁面よりも外側に３μｍ突出した状態となった。これにより、半導体装置用リードフレームを得た。
［比較例］
実施例と同様にして、基板にレジストパターンを形成した。
次いで、Ｎｉめっき条件の通電時間を６０分とした他は、実施例と同様にＡｕ、Ｎｉ、Ａｇの３層を積層して、下地金属層（Ａｕ層）、基部（Ｎｉ層）、表面金属層（Ａｇ層）を形成して厚み約５０μｍの積層体を形成した。この積層体は、基部（Ｎｉ層）の上部、および、表面金属層（Ａｇ層）がレジストパターンの表面に沿って横方向に１０μｍの長さで張り出したものとなった。
実施例と同様にして、基板にレジストパターンを形成した。
次いで、Ｎｉめっき条件の通電時間を６０分とした他は、実施例と同様にＡｕ、Ｎｉ、Ａｇの３層を積層して、下地金属層（Ａｕ層）、基部（Ｎｉ層）、表面金属層（Ａｇ層）を形成して厚み約５０μｍの積層体を形成した。この積層体は、基部（Ｎｉ層）の上部、および、表面金属層（Ａｇ層）がレジストパターンの表面に沿って横方向に１０μｍの長さで張り出したものとなった。
次に、レジストパターンをアルカリ水溶液により溶解除去し、基板の一方の面に回路部が存在する半導体装置用リードフレームを得た。この回路部は、周辺部に庇形状の張り出し部を有するものであった。しかし、上記のレジストパターンの溶解除去において、特に隣接する端子部間で、上記の張り出し部と基板との間に挟持されたレジストパターンの除去が困難であり、実施例と同等の処理濃度、温度で溶解除去を行った場合、４倍の処理時間で処理しても部分的にレジストパターンが残り、完全除去が困難であった。
［半導体装置用リードフレームの評価］
上述のように作製した半導体装置用リードフレーム（実施例および比較例）において、基板上で回路部を樹脂部材（ノボラック系樹脂（日東電工（株）製ＭＰ−８０００））により封止した。その後、基板をアンモニア系のエッチング液でエッチングすることにより、樹脂封止された回路部と基板とを剥離した。この基板の除去において、回路部は樹脂部材に残り、脱落はみられなかった。このことから、本発明の半導体装置用リードフレームは、製造が容易でありながら、樹脂部材との係合による信頼性向上に関して、端子部やダイパッドに庇形状の張り出し部を有する従来の半導体装置用リードフレームと同等の効果を奏することが確認された。
上述のように作製した半導体装置用リードフレーム（実施例および比較例）において、基板上で回路部を樹脂部材（ノボラック系樹脂（日東電工（株）製ＭＰ−８０００））により封止した。その後、基板をアンモニア系のエッチング液でエッチングすることにより、樹脂封止された回路部と基板とを剥離した。この基板の除去において、回路部は樹脂部材に残り、脱落はみられなかった。このことから、本発明の半導体装置用リードフレームは、製造が容易でありながら、樹脂部材との係合による信頼性向上に関して、端子部やダイパッドに庇形状の張り出し部を有する従来の半導体装置用リードフレームと同等の効果を奏することが確認された。
本発明は、ＬＥＤ素子等の半導体素子を搭載した樹脂封止型半導体装置の製造等において有用である。
１１，２１…半導体装置用リードフレーム
１２，２２…基板
１３，２３…回路部
１３ａ，２３ａ…端子部
１３ｂ…搭載端子部
２３ｂ…ダイパッド
１４，２４…基部
１４ｃ，２４ｃ…側壁面
１５，２５…表面金属層
１６，２６…下地金属層
１７，１７′，２７，２７′…凹部
１２，２２…基板
１３，２３…回路部
１３ａ，２３ａ…端子部
１３ｂ…搭載端子部
２３ｂ…ダイパッド
１４，２４…基部
１４ｃ，２４ｃ…側壁面
１５，２５…表面金属層
１６，２６…下地金属層
１７，１７′，２７，２７′…凹部
Claims (8)
- 基板と、該基板上に位置する導電性の回路部とを備え、該回路部は基部と該基部の前記基板側と反対側の表面に位置する表面金属層とを有し、
前記基部の側壁面は、平坦面と、該平坦面における前記表面金属層側の端部に連続する、前記表面金属層との界面に沿った凹部とを有し、該凹部は前記基部の厚み方向の中位点よりも前記表面金属層側に位置し、
前記回路部が位置する前記基板面に平行な方向において、前記表面金属層の幅は、前記平坦面上における前記表面金属層に最も近い位置での前記基部の幅よりも大きいことを特徴とする半導体装置用リードフレーム。 - 前記表面金属層との界面に沿った凹部は、前記基部の厚み方向における幅が１〜５０μｍの範囲内、前記回路部が位置する前記基板面に平行な方向における深さが３〜３０μｍの範囲内であることを特徴とする請求項１に記載の半導体装置用リードフレーム。
- 前記回路部は、前記基部と前記基板との間に下地金属層を有し、
前記基部の前記側壁面は、前記平坦面における前記下地金属層側の端部に連続する、前記下地金属層との界面に沿った凹部を有し、該凹部は前記中位点よりも前記下地金属層側に位置し、
前記回路部が位置する前記基部面に平行な方向において、前記下地金属層の幅は、前記平坦面上における前記下地金属層に最も近い位置での前記基部の幅よりも大きいことを特徴とする請求項１または請求項２に記載の半導体装置用リードフレーム。 - 前記下地金属層との界面に沿った凹部は、前記基部の厚み方向における幅が１〜５０μｍの範囲内、前記回路部が位置する前記基板面に平行な方向における深さが３〜３０μｍの範囲内であることを特徴とする請求項３に記載の半導体装置用リードフレーム。
- 前記表面金属層は、光沢度が１．０以上であることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置用リードフレーム。
- 前記基板は、銅、銅合金、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金のいずれかで構成される基板であることを特徴とする請求項５に記載の半導体装置用リードフレーム。
- 請求項１乃至請求項６のいずれかに記載の半導体装置用リードフレームの製造方法であって、
基板の一方の面であって導電性を有する面が所望のパターンで露出するようにレジストパターンを形成する工程と、
前記レジストパターンを介して、露出している前記基板上に金属をめっきして基部を形成し、次いで、該基部上に金属をめっきして表面金属層を形成し、該表面金属層は前記レジストパターンの表面から突出しない状態とする工程と、
前記基板から前記レジストパターンを除去した後、前記基板を電解質水溶液に攪拌浸漬する工程と、を少なくとも有し、
前記基部を形成する前記金属のイオン化傾向は、前記表面金属層を形成する前記金属のイオン化傾向よりも大きく、
前記電解質水溶液は、少なくとも硝酸および過酸化水素水を含有することを特徴とする半導体装置用リードフレームの製造方法。 - 前記基部を形成する前に、前記レジストパターンを介して、露出している前記基板上に金属をめっきして下地金属層を形成し、該下地金属層上に前記基部を形成するものであり、前記基部を形成する前記金属のイオン化傾向は、前記下地金属層を形成する前記金属のイオン化傾向よりも大きいことを特徴とする請求項７に記載の半導体装置用リードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015088490A JP6492930B2 (ja) | 2015-04-23 | 2015-04-23 | 半導体装置用リードフレームおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015088490A JP6492930B2 (ja) | 2015-04-23 | 2015-04-23 | 半導体装置用リードフレームおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016207860A JP2016207860A (ja) | 2016-12-08 |
| JP6492930B2 true JP6492930B2 (ja) | 2019-04-03 |
Family
ID=57487983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015088490A Active JP6492930B2 (ja) | 2015-04-23 | 2015-04-23 | 半導体装置用リードフレームおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6492930B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7134617B2 (ja) * | 2017-10-30 | 2022-09-12 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP7183582B2 (ja) * | 2018-06-19 | 2022-12-06 | 凸版印刷株式会社 | ガラス配線基板 |
| JP7413668B2 (ja) | 2019-07-19 | 2024-01-16 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP2023092352A (ja) * | 2021-12-21 | 2023-07-03 | Ｄｏｗａメタルテック株式会社 | 複合材、複合材の製造方法および端子 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04328853A (ja) * | 1991-04-30 | 1992-11-17 | Mitsubishi Electric Corp | リードフレーム材料およびリードフレーム |
| JP2009135417A (ja) * | 2007-11-07 | 2009-06-18 | Sumitomo Metal Mining Co Ltd | 半導体素子搭載用基板の製造方法 |
| JP5948881B2 (ja) * | 2012-01-16 | 2016-07-06 | 大日本印刷株式会社 | 半導体装置用リードフレーム |
| JP5850104B2 (ja) * | 2014-07-29 | 2016-02-03 | 大日本印刷株式会社 | 樹脂付リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 |
-
2015
- 2015-04-23 JP JP2015088490A patent/JP6492930B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016207860A (ja) | 2016-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100297464B1 (ko) | 수지봉지형반도체장치와그것에사용되는회로부재및수지봉지형반도체장치의제조방법 | |
| JP2002289739A (ja) | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 | |
| JP5948881B2 (ja) | 半導体装置用リードフレーム | |
| JP6492930B2 (ja) | 半導体装置用リードフレームおよびその製造方法 | |
| JP2022120854A (ja) | 半導体装置用基板および半導体装置 | |
| TWI469291B (zh) | Semiconductor substrate mounting substrate and manufacturing method thereof | |
| JP6685112B2 (ja) | リードフレーム及びリードフレームパッケージ、並びにこれらの製造方法 | |
| TW518917B (en) | A tape carrier for semiconductor and the manufacturing method for the semiconductor and this tape carrier | |
| JP2007048978A (ja) | 半導体装置及びその製造方法 | |
| JP2000133763A (ja) | 樹脂封止型半導体装置用の回路部材およびその製造方法 | |
| JP2023164634A (ja) | 半導体装置用基板とその製造方法、および半導体装置 | |
| JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
| JP5500130B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JP6493312B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| JP3916364B2 (ja) | 金属ベース配線板の製造方法 | |
| JP5482743B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JP5609911B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
| JP7339231B2 (ja) | 半導体装置用基板、半導体装置 | |
| JP7145414B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
| JP2000332146A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
| JP2022189979A (ja) | 半導体装置用基板、半導体装置 | |
| JP5565668B2 (ja) | 半導体素子載置部材と配線導体との組合体、半導体素子載置基板およびその製造方法、ならびに半導体素子パッケージおよびその製造方法 | |
| JP2006216977A (ja) | 半導体装置 | |
| JP5218606B2 (ja) | 半導体装置用回路部材の製造方法とそれを用いた樹脂封止型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6492930 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |