JP5500130B2 - 樹脂封止型半導体装置および半導体装置用回路部材 - Google Patents

樹脂封止型半導体装置および半導体装置用回路部材 Download PDF

Info

Publication number
JP5500130B2
JP5500130B2 JP2011158599A JP2011158599A JP5500130B2 JP 5500130 B2 JP5500130 B2 JP 5500130B2 JP 2011158599 A JP2011158599 A JP 2011158599A JP 2011158599 A JP2011158599 A JP 2011158599A JP 5500130 B2 JP5500130 B2 JP 5500130B2
Authority
JP
Japan
Prior art keywords
terminal
semiconductor device
resin
die pad
protrusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2011158599A
Other languages
English (en)
Other versions
JP2011205153A (ja
Inventor
寛明 宮澤
日出男 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2011158599A priority Critical patent/JP5500130B2/ja
Publication of JP2011205153A publication Critical patent/JP2011205153A/ja
Application granted granted Critical
Publication of JP5500130B2 publication Critical patent/JP5500130B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、表面実装タイプの樹脂封止型半導体装置と、めっきにより薄く形成された回路部を有する半導体装置用回路部材とに関する。
近年、半導体装置は、高集積化や小型化技術の進歩、電子機器の高性能化と軽薄短小化の傾向から、LSIのASICに代表されるように、ますます高集積化、高機能化が進んできている。このように高集積化、高機能化された半導体装置においては、外部端子(ピン)の総和の増加や更なる多端子(ピン)化が要請されている。
上記のような多端子(ピン)化の要請に応えるものとして、多端子(ピン)IC、特にゲートアレイやスタンダードセルに代表されるASIC、あるいは、マイコン、DSP(Digital Signal Processor)等の半導体装置の製造においてリードフレーム部材を用いたものがある。具体的には、QFP(Quad Flat Package)等の表面実装型パッケージがあり、QFPでは、300ピンクラスのものまで実用化されている。
QFPは、図13に示すような断面構造をなし、図14に示されるリードフレーム部材を使用して作製される。すなわち、リードフレーム部材110のダイパッド111上に半導体素子120を搭載し、銀めっき、金めっき等の処理がなされたインナーリード先端部112と半導体素子120の端子(電極パッド)121とをワイヤ130にて結線する。その後、樹脂140で封止し、リードフレーム部材110のダムバー部を切断し、アウターリード部113をガルウイング状に折り曲げてQFPが作製されている。このようなQFPは、パッケージの4方向へ外部回路と電気的に接続するためのアウターリードを設けた構造となり、多端子(ピン)化に対応できるものとして開発されてきた。リードフレーム部材110は、コバールや42合金(42%Ni−Fe合金)、銅系合金等の導電性に優れ、かつ、強度が大きい金属板を使用し、その外形加工はスタンピング法、あるいは、比較的高精細なものではフォトリソグラフィー技術を用いたエッチング加工方法により行われる。QFPでは、外部端子(アウターリード)ピッチを狭めることにより、パッケージサイズを大きくすることなく多端子化に対応してきた。
しかし、上記のエッチング加工方法の場合、アウターリードの板厚の薄肉化と狭ピッチ化に伴って、アウターリード自体が薄く幅が細くなり、強度が低下するため、フォーミング等の後工程におけるアウターリードのスキュー対応や平坦性維持が困難となり、実装に際しては、パッケージ搭載精度維持が難しくなるという問題があった。
これに対して、リードフレーム素材の板厚は薄くせずに、2段エッチング加工方法を用いパターン形状を工夫して、内部端子(インナーリード)を部分的に薄くしながら外形加工を行うことにより、インナーリードの狭ピッチ化を達成して多端子化に対応することが行われている。
しかし、このようなリードフレーム部材では、半導体素子の端子とインナーリードとのワイヤボンディングの際に、薄肉部の機械的強度不足により、キャピラリに引っ張られ(以降、この現象を跳ね上がりという)、薄肉部が変形するという問題がある。
上述のような従来のQFPパッケージが抱える実装効率、実装性の問題を回避するために、半田ボールをパッケージの外部端子として備えた表面実装型パッケージであるBGA(Ball Grid Array)と呼ばれる樹脂封止型の半導体装置が開発されてきた。BGAは、外部端子としての半田ボールを裏面にマトリックス(アレイ状)に配置した表面実装型半導体装置(プラスチックパッケージ)の総称である。
通常、BGAは入力端子を増やすために、両面配線基板の片面に半導体素子を搭載し、他方の面に半田ボールを取り付けた外部端子用電極を設け、スルーホールを通じて半導体素子と外部端子用電極との導通をとっていた。半田ボールをアレイ状に並べることによって、端子ピッチの間隔を従来のリードフレーム部材を用いた半導体装置より広くすることができ、この結果、半導体装置の実装工程を難しくせず、入出力端子の増加に対応できた。
しかしながら、このBGAは搭載する半導体素子にワイヤで結線される回路を基板の一方の面に備え、半導体装置化した後にプリント基板に実装するための外部端子用電極を基板の他方の面に備え、これらをスルーホールを介して電気的に接続した複雑な構成であり、樹脂の熱膨張の影響によりスルーホールに断線を生じることもあり、作製上、信頼性の点で問題が多かった。
このため、上記BGAの作製プロセスの簡略化、信頼性低下の回避、多ピン化、パッケージの小型化に対応する、図15、図16に示すような、半導体装置の製造方法が提案されている。この方法による半導体装置は、従来の両面配線基板を用いたBGAと同様に、半導体装置の一面に外部回路と接続するための外部端子の一部を封止用樹脂から露出させて配列させたものであり、新しいPBGA(Plastic Ball Grid Array)、CSP(Chip Size Package)になり得るものである。
図15に示される半導体装置の製造方法は、導電性基板220上にめっきにより導電性金属からなる回路部210を形成した回路部材200を準備し(図15(A))、この回路部210上に絶縁性部材260を介して半導体素子250を搭載し、ワイヤ255を用いて必要な電気的接続を行う(図15(B))。その後、導電性基板220上で樹脂部材270を用いて封止を行い(図15(C))、樹脂封止された半導体装置280を導電性基板220から剥離して得る(図15(D))。また、外部端子である露出した回路部210上に半田ボール290を取り付けて半導体装置280とする(図15(E))。
上記の半導体装置の製造方法では、導電性基板220上に形成された導電性金属からなる回路部210が剥離しやすいように、予め導電性基板220の一面に凹凸をつける表面処理を行い、かつ、剥離性をもたせる剥離処理を行っておく等の処置がとられる。尚、ここでの表面処理としては、サンドブラストによるブラスト処理、剥離処理としては、導電性基板の表面に酸化膜を形成する方法等が挙げられる。
また、図16に示される半導体装置の製造方法は、導電性基板320として、基板321の一方の面にめっき等により金属層323を設けたものを使用し、金属層323上にめっきにより導電性金属からなる回路部310を形成した回路部材300を準備する(図16(A))。そして、回路部310の配列の中央に位置するように導電性基板320上に半導体素子350を搭載し、ワイヤ355を用いて必要な電気的接続を行う(図16(B))。その後、導電性基板320上で樹脂部材370を用いて封止を行い(図16(C))、金属層323を溶解除去することにより、樹脂封止された半導体装置380を導電性基板320から剥離して得る(図16(D))。また、外部端子である露出した回路部310上に半田ボール390を取り付けて半導体装置380とする(図16(E))。
しかしながら、従来の回路部材を用いた樹脂封止型半導体装置の製造では、半導体装置を導電性基板から剥離する際、加わる力によって封止用の樹脂部材と回路部とが剥離したり、回路部にクラックが入り易く、信頼性の点で問題となっていた。
本発明は、上記のような事情に鑑みてなされたものであり、多ピン化への対応が可能で信頼性が高い樹脂封止型半導体装置と、このような樹脂封止型半導体装置を安定して製造するための半導体装置用回路部材とを提供することを目的とする。
このような目的を達成するために、樹脂封止型半導体装置は、内部端子面と外部端子面を表裏一体に備える複数の端子部を前記外部端子面が一平面をなすように備えるとともに、該端子部がなす一平面上にダイパッドを備え、前記端子部の厚みは前記ダイパッドの厚みよりも大きく、前記ダイパッドの内部表面上に半導体素子が電気絶縁性材料を介して搭載され、該半導体素子は各端子部の内部端子面とワイヤにて電気的に接続され、少なくとも各端子部の外部端子面の一部を外部に露出させるように前記端子部、前記ダイパッド、前記半導体素子を封止した樹脂部材を備え、前記端子部は内部端子面の周囲に突起部を有し、該突起部は前記樹脂部材に係合しており、かつ、前記ダイパッドは内部表面の周囲に突起部を有し、該突起部は前記樹脂部材に係合しており、前記端子部および前記ダイパッドは、Cu、Ni、Ag、Pd、Auのいずれか2種以上の金属からなる多層構造であるとともに、前記突起部を除いて同じ層構成を有しているような構成とした。
さらに、本発明の樹脂封止型半導体装置の好ましい態様は、前記突起部が前記多層構造の最上層を構成する金属からなるような構成とした。
本発明の半導体装置用回路部材は、基板と、該基板上に設けられた回路部とを備え、該回路部は複数の端子部と該端子部よりも薄いダイパッドとを備え、該端子部は前記基板との接触面が外部端子面を構成し、該外部端子面と反対側の表面が内部端子面を構成し、該内部端子面の周囲には突起部が形成されており、前記ダイパッドは前記基板との接触面と反対側の表面が半導体素子搭載用の内部表面であり、該内部表面の周囲には突起部が形成されており、前記回路部は、Cu、Ni、Ag、Pd、Auのいずれか2種以上の金属からなる多層構造であり、前記突起部を除いて同じ層構成を有しているような構成とした。
さらに、本発明の半導体装置用回路部材の好ましい態様は、前記突起部が前記多層構造の最上層を構成する金属からなるような構成とした。
本発明によれば端子部の内部端子面の周囲の突起部、ダイパッドの内部表面の周囲の突起部が、これらを封止している樹脂部材に係合して、端子部やダイパッドが確実に固定されるので、樹脂封止型半導体装置は信頼性が高いものとなり、また、半導体装置用回路部材の回路部の端子部とダイパッドが突起部を有しているので、回路部材の基板上で樹脂封止が行なわれる際に、上記突起部が樹脂部材に係合して回路部を確実に固定するので、基板からの樹脂封止型半導体装置の剥離工程において、樹脂部材と回路部が剥離したり、回路部にクラックが入ることが防止され、信頼性の高い樹脂封止型半導体装置の製造が可能となる。
本発明の樹脂封止型半導体装置の一実施形態を示す概略断面図である。 本発明の樹脂封止型半導体装置の他の実施形態を示す概略断面図である。 本発明の樹脂封止型半導体装置の他の実施形態を示す概略断面図である。 本発明の半導体装置用回路部材の一実施形態を示す平面図である。 図4に示される半導体装置用回路部材のA−A線における概略断面図である。 本発明の半導体装置用回路部材を構成する回路部の突起部を説明するための概略断面図である。 本発明の半導体装置用回路部材の他の実施形態を示す平面図である。 図7に示される半導体装置用回路部材のB−B線における概略断面図である。 本発明の半導体装置用回路部材の他の実施形態を示す平面図である。 図9に示される半導体装置用回路部材のC−C線における概略断面図である。 本発明の半導体装置用回路部材の製造方法の一例を示す工程図である。 本発明の半導体装置用回路部材を用いた樹脂封止型半導体装置の製造方法の一例を説明するための工程図である。 従来のQFPの一例を示す概略断面図である。 従来のQFPの製造に使用されるリードフレーム部材の一例を示す平面図である。 従来の樹脂封止型半導体装置の製造方法を説明するための工程図である。 従来の樹脂封止型半導体装置の製造方法を説明するための工程図である。
以下、本発明の実施の形態について図面を参照して説明する。
<樹脂封止型半導体装置>
本発明の樹脂封止型半導体装置について説明する。
図1は、本発明の樹脂封止型半導体装置の一実施形態を示す概略断面図であり、半導体装置の構造を理解しやすくするために、封止用の樹脂部材を仮想線(2点鎖線)で示している。
図1において、樹脂封止型半導体装置1はPBGAタイプの樹脂封止型半導体装置であり、複数の端子部3がその外部端子面3cが一平面をなすように配置され、この端子部3の配列の略中央に端子部3の外部端子面3cと外部表面2cが同一平面をなすようにダイパッド2が配置され、ダイパッド2の内部表面2b上に電気絶縁性材料6を介して半導体素子5がその素子面と反対側を固着されて搭載されている。この半導体素子5の端子5aは、端子部3の内部端子面3bにワイヤ7によって接続されている。そして、端子部3の外部端子面3cと、ダイパッド2の外部表面2cを外部に露出させるように、端子部3、ダイパッド2、半導体素子5、ワイヤ7が樹脂部材8により封止されている。樹脂部材8は、従来から樹脂封止型半導体装置に用いられている電気絶縁性の樹脂材料を用いることができ、特に制限はない。また、外部に露出している端子部3の外部端子面3cには、半田ボール9が取り付けられている。
このような本発明の樹脂封止型半導体装置1では、ダイパッド2は内部表面2bの周囲に突起部2aを有し、また、各端子部3は内部端子面3bの周囲に突起部3aを有する構造である。上記のダイパッド2の突起部2a、端子部3の突起部3aは、これらを封止している樹脂部材8に係合して、ダイパッド2や端子部3を確実に固定し、樹脂封止型半導体装置1は信頼性が高いものとなる。
上記のダイパッド2および端子部3は、Cu、Ni、Ag、Pd、Auのいずれか1種の金属からなる単層構造、あるいは、2種以上の金属からなる多層構造とすることができる。また、ダイパッド2の突起部2a、端子部3の突起部3aは、少なくともダイパッド2や端子部3が形成する一平面に平行な方向(図1では、樹脂封止型半導体装置1の裏面に平行な方向(図面左右方向))に2〜5μm程度の長さで突出していることが好ましい。
尚、樹脂封止型半導体装置1は、半田ボール9を備えないものであってもよい。また、端子部3の内部端子面3b上に、接続用のめっき層を備えるものであってもよい。この接続用めっき層は、Au、Pt、Ag等のいずれからなる単層めっきとすることができ、厚みは0.1〜10μm程度が好ましい。
図2は、本発明の樹脂封止型半導体装置の他の実施形態を示す概略断面図であり、半導体装置の構造を理解しやすくするために、封止用の樹脂部材を仮想線(2点鎖線)で示している。
図2において、樹脂封止型半導体装置11はPBGAタイプの樹脂封止型半導体装置であり、複数の端子部13がその外部端子面13cが一平面をなすように配置され、各端子部13の内部端子面13b上の一部に電気絶縁性材料16を介して半導体素子15がその素子面と反対側を固着されて搭載されている。この半導体素子15の端子15aは、端子部13の内部端子面13b上に形成された接続用のめっき層14にワイヤ17によって接続されている。そして、端子部13の外部端子面13cを外部に露出させるように、端子部13、半導体素子15、ワイヤ17が樹脂部材18により封止されている。樹脂部材18は、従来から樹脂封止型半導体装置に用いられている電気絶縁性の樹脂材料を用いることができ、特に制限はない。また、外部に露出した端子部13の外部端子面13cには、半田ボール19が取り付けられている。
このような本発明の樹脂封止型半導体装置11では、各端子部13は内部端子面13bの周囲に突起部13aを有する構造である。しがたって、端子部13の突起部13aは、これらを封止している樹脂部材18に係合して端子部13を確実に固定するので、樹脂封止型半導体装置11は信頼性が高いものとなる。
上記の端子部13は、Cu、Ni、Ag、Pd、Auのいずれか1種の金属からなる単層構造、あるいは、2種以上の金属からなる多層構造とすることができる。端子部13の突起部13aは、少なくとも端子部13が形成する一平面に平行な方向(図2では、樹脂封止型半導体装置11の裏面に平行な方向(図面の左右方向))に2〜5μm程度の長さで突出していることが好ましい。
また、接続用のめっき層14は、Au、Pt、Ag等のいずれからなる単層めっきとすることができ、厚みは0.1〜10μm程度が好ましい。
尚、樹脂封止型半導体装置11は、半田ボール19を備えないものであってもよい。また、端子部13の内部端子面13b上に、接続用のめっき層14を備えないものであってもよい。
図3は、本発明の樹脂封止型半導体装置の他の実施形態を示す概略断面図であり、半導体装置の構造を理解しやすくするために、封止用の樹脂部材を仮想線(2点鎖線)で示している。
図3において、樹脂封止型半導体装置21はPBGAタイプの樹脂封止型半導体装置であり、複数の端子部23がその外部端子面23cが一平面をなすように配置され、この端子部23の配列の略中央に半導体素子25が配置されている。この半導体素子25の端子25aは、端子部23の内部端子面23b上に形成された接続用のめっき層24にワイヤ27によって接続されている。そして、端子部23の外部端子面23cと半導体素子25の素子面と反対側を外部に露出させるように、端子部23、半導体素子25、ワイヤ27が樹脂部材28により封止されている。樹脂部材28は、従来から樹脂封止型半導体装置に用いられている電気絶縁性の樹脂材料を用いることができ、特に制限はない。また、外部に露出している端子部23の外部端子面23cには、半田ボール29が取り付けられている。
このような本発明の樹脂封止型半導体装置21では、各端子部23は内部端子面23bの周囲に突起部23aを有する構造である。この端子部23の突起部23aは、これらを封止している樹脂部材28に係合して端子部23を確実に固定することができ、樹脂封止型半導体装置21は信頼性が高いものとなる。
上記の端子部23は、Cu、Ni、Ag、Pd、Auのいずれか1種の金属からなる単層構造、あるいは、2種以上の金属からなる多層構造とすることができる。端子部23の突起部23aは、少なくとも端子部23が形成する一平面に平行な方向(図3では、樹脂封止型半導体装置21の裏面に平行な方向(図面の左右方向))に2〜5μm程度の長さで突出していることが好ましい。
また、接続用のめっき層24は、Au、Pt、Ag等のいずれからなる単層めっきとすることができ、厚みは0.1〜10μm程度が好ましい。
尚、樹脂封止型半導体装置21は、半田ボール29を備えないものであってもよい。また、端子部23の内部端子面23b上に、接続用のめっき層24を備えないものであってもよい。
<半導体装置用回路部材>
図4は、本発明の半導体装置用回路部材の一実施形態を示す平面図であり、図5は図4に示される半導体装置用回路部材のA−A線における概略断面図である。
図4および図5において、本発明の半導体装置用回路部材51は、基板52と、この基板52の一方の面に設けられた回路部53からなっており、回路部53は、矩形のダイパッド54と、このダイパッド54の4方向にそれぞれ1列に所定の間隔で配列された複数の端子部55で構成されている。
基板52は、銅、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金等の導電性基板、少なくとも回路部53が設けられた面にCu、Ni、Ag、Pd、Auあるいはこれらの合金からなる導電性層を備えた絶縁性基板いずれでもよく、後述する半導体装置用回路部材の製造方法において、回路部53の形成を電解めっき法により行う場合には、少なくとも回路部53が設けられた面が導電性を有する基板を使用する。また、本発明の半導体装置用回路部材を用いた樹脂封止型半導体装置の製造において、樹脂封止後の半導体装置の剥離のために、溶解除去可能な金属層(例えば、銅層等)を予め形成した基板52を用いてもよい。
回路部53は、基板52との接触面と反対側の表面の周囲に突起部が形成されたものであり、本実施形態では、ダイパッド54と端子部55からなる。具体的には、ダイパッド54の半導体素子搭載面である内部表面54bの周囲に突起部54aが形成されている。また、端子部55の内部端子面55b(半導体素子との結線部位)の周囲に突起部55aが形成されている。図6は、端子部55の断面形状の例を示す図であり、端子部55は、内部端子面55bがほぼ平坦で、基板52の表面に平行な方向に突起部55aが突出したような、いわゆるキノコ型の断面(図6(A))、あるいは、内部端子面55bが凹形状であり、突起部55aは基板52の表面に対して斜め上方に突出したような、いわゆるY字型の断面(図6(B))であってもよい。このような何れの断面形状であっても、突起部55aは、基板52に平行な方向に2〜5μm程度の長さで突出していることが好ましい。ダイパッド54の突起部54aについても、同様である。
ダイパッド54、端子部55からなる回路部53は、Cu、Ni、Ag、Pd、Auのいずれか1種の金属からなる単層構造、あるいは、2種以上の金属からなる多層構造とすることができる。多層構造の場合、例えば、基板52側から、Pd、Ni、Pdの順に積層することができ、また、上述のように、溶解除去可能な金属層(例えば、銅層等)を予め形成した基板52を用いた場合、基板52(銅層)側から、Au、Ni、Pdの順に積層することもできる。ダイパッド54、端子部55からなる回路部53の厚みは、特に制限されることはない。
また、本発明の半導体装置用回路部材は、回路部としてダイパッドを含まないものであってもよい。図7は、ダイパッドを備えない本発明の半導体装置用回路部材の一実施形態を示す平面図であり、図8は図7に示される半導体装置用回路部材のB−B線における概略断面図である。
図7および図8において、本発明の半導体装置用回路部材61は、基板62と、この基板62の一方の面に設けられた回路部63からなっており、回路部63は、搭載する半導体素子の外形形状(図7に鎖線で示す形状)に対応するように、回廊形状に所定の間隔で配列された複数の端子部65で構成されている。
半導体装置用回路部材61を構成する基板62は、上述の基板52と同様である。
また、回路部63は、基板62との接触面と反対側の表面の周囲に突起部が形成されたものであり、具体的には、端子部65の内部端子面65b(半導体素子との結線部位)の周囲に突起部65aが形成されている。この端子部65は、その内部端子面65bの一部に半導体素子を載置できる大きさを有する点を除いて、基本的構造は上述の端子部55と同様とすることができる。
また、図9は、ダイパッドを備えない本発明の半導体装置用回路部材の他の実施形態を示す平面図であり、図10は図9に示される半導体装置用回路部材のC−C線における概略断面図である。
図9および図10において、本発明の半導体装置用回路部材71は、基板72と、この基板72の一方の面に設けられた回路部73からなっており、回路部73は、中央に半導体素子の配置部位(図9に鎖線で示す部位)を囲むように回廊形状に所定の間隔で配列された複数の端子部75で構成されている。
半導体装置用回路部材71を構成する基板72は、上述の基板52と同様である。
また、回路部73は、基板72との接触面と反対側の表面の周囲に突起部が形成されたものであり、具体的には、端子部75の内部端子面75b(半導体素子との結線部位)の周囲に突起部75aが形成されている。この端子部75の構造は、上述の端子部55と同様とすることができる。
尚、上述の半導体装置用回路部材の回路部の形状、配置、個数等は例示であり、これに限定されるものではない。また、本発明の半導体装置用回路部材は、基板上に複数の回路部を設けた複数面付けであってもよい。
<半導体装置用回路部材の製造方法>
次に、本発明の半導体装置用回路部材の製造方法について説明する。
図11は、図4および図5に示される半導体装置用回路部材51を例とした本発明の半導体装置用回路部材の製造方法の一実施形態を示す工程図である。
図11において、まず、基板52上にレジストパターン59を形成する(図11(A))。このレジストパターン59は、回路部53の形成部位に相当する箇所に開口部59aをもち、この開口部59aには基板52が露出している。基板52は、鉄−ニッケル合金、鉄−ニッケル−クロム合金、鉄−ニッケル−カーボン合金等の導電性基板、表面にCu、Ni、Ag、Pd、Auあるいはこれらの合金からなる導電性層を備えた絶縁性基板を使用することができる。
尚、後述する基板52からの回路部53の剥離が容易となるように、予め基板52の一面に凹凸をつける表面処理を行い、かつ、剥離性をもたせる剥離処理を行っておく等の処置をとることが好ましい。ここでの表面処理としては、サンドブラストによるブラスト処理、剥離処理としては、基板52の表面に酸化膜を形成する方法等が挙げられる。
次に、電解めっき法により、レジストパターン59を介して基板52上に金属を析出させて、ダイパッド54と複数の端子部55からなる回路部53を形成する(図11(B))。この回路部53は、Cu、Ni、Ag、Pd、Auのいずれか1種の金属からなる単層構造、あるいは、これらの2種以上の金属からなる多層構造とすることができる。多層構造の場合、例えば、基板52側から、Pd、Ni、Pdの順に積層することができる。また、溶解除去可能な金属層(例えば、銅層等)を予め形成した基板52を用いた場合、例えば、基板52側から、Au、Ni、Pdの順に積層して回路部53を形成してもよい。
本発明では、電解めっきによる回路部53の形成において、レジストパターン59の厚みよりも厚く金属を析出させる。これにより、レジストパターン59の開口部59a内に析出した金属は、開口部59aの内壁に沿って上方に堆積した後、レジストパターン59から盛り上がりながらレジストパターン59の表面に沿って横方向にも析出する。
次いで、レジストパターン59を除去する。これにより得られた回路部53は、上記の横方向への金属析出により、基板52との接触面と反対側の表面の周囲に突起部を備えたものとなる。すなわち、内部表面54bの周囲に突起部54aが形成されたダイパッド54、および、内部端子面55bの周囲に突起部55aが形成された端子部55が得られる(図11(C))。
次に、本発明の半導体装置用回路部材を用いた樹脂封止型半導体装置の製造方法を、図4および図5に示される半導体装置用回路部材を例として図12を参照して説明する。
まず、半導体装置用回路部材51のダイパッド54上に絶縁性部材6を介して半導体素子5を搭載する(図12(A))。次に、半導体素子5の端子5aと、半導体装置用回路部材51の端子部55の内部端子面55bとを、ワイヤ7を用いて接続する(図12(B))。その後、導電性基板52上で、端子部55、ダイパッド54、半導体素子5、ワイヤ7を樹脂部材8により封止する(図12(C))。
次いで、樹脂封止された半導体装置を導電性基板52から剥離し(図12(D))、その後、端子部3(55)の露出した外部端子面に半田ボール9を取り付けて樹脂封止型半導体装置1が得られる。ダイパッド54の半導体素子搭載面である内部表面54bの周囲に突起部54aが形成され、また、端子部55の内部端子面55bの周囲に突起部55aが形成されているので、上述の基板52からの樹脂封止型半導体装置1の剥離工程において、端子部55やダイパッド54が樹脂部材8から剥離したり、クラックが入ることが防止される。
次に、具体的実施例を挙げて本発明を更に詳細に説明する。
[実施例1]
まず、基板として、厚み0.15mmの銅板(TEC64T 1/2H)を準備し、この導電性の基板上に感光性レジスト(旭化成(株)製AQ2558)をラミネートし、所望のフォトマスクを介して露光し、現像して、レジストパターン(厚み25μm)を形成した。
次いで、以下の(1)〜(3)の順番にめっき層を3層積み上げた。
(1)電解めっき液(シアンAuカリウム溶液)に基板を浸漬し、基板を負極とし、アノード(Ti/Pt電極)を正極として、0.3A/dm2の電流密度にて8分間の電解めっきを行い、約0.5μmのAuめっきを施した。
(2)再び、電解めっき液(スルファミン酸ニッケル溶液)に基板を浸漬し、基板を負極とし、アノード(Sラウンドニッケル;志村化工(株)製)を正極として、3A/dm2の電流密度にて15分間の電解めっきを行い、約6〜15μmのNiめっきを施した。
(3)最後に、電解めっき液(硫酸銅溶液)に基板を浸漬し、基板を負極とし、アノード(含リン銅;三菱マテリアル(株)製)を正極として、3A/dm2の電流密度にて30分間の電解めっきを行い、約12〜30μmのCuめっきを施した。
次に、レジストパターンをアルカリもしくは有機溶剤により溶解除去して、図4および図5に示されるような本発明の半導体装置用回路部材を作製した。この回路部材におけるダイパッドは高さが30μmであり、基板との接触面と反対側の表面の周囲に、横方向に5μmの長さで突出した突起部を備えるものであった。また、端子部は高さが32μmであり、、基板との接触面と反対側の表面の周囲に、横方向に6μmの長さで突出した突起部を備えたものであった。
一方、比較として、上記の3層構成のなかで、(3)Cuめっきの通電時間を10分間とした他は、上記と同様にして、半導体装置用回路部材を作製した。この半導体装置用回路部材におけるダイパッドは高さが18μmであり、基板との接触面と反対側の表面の周囲には突起部が存在しないものであった。また、端子部は高さが20μmであり、基板との接触面と反対側の表面の周囲には突起部が存在しないものであった。
上述のように作製した半導体装置用回路部材のダイパッド上に絶縁性部材(ダイアタッチ剤)を介して半導体素子(ダイパッドよりも面積が小さい)を搭載し、この半導体素子の端子と、半導体装置用回路部材の端子部の内部端子面とを、ワイヤを用いて接続した。次いで、基板上で、ダイパッド、端子部、半導体素子、ワイヤを樹脂部材(ノボラック系樹脂(日東電工(株)製MP−8000))により封止した。その後、基板をアンモニア系のエッチング液でエッチングすることにより、樹脂封止された半導体装置と基板とを剥離して、樹脂封止型半導体装置を得た。
本発明の半導体装置用回路部材を用いた場合、得られた樹脂封止型半導体装置は、ダイパッドおよび端子部と樹脂部材との密着が良好であったが、比較の半導体装置用回路部材を用いた場合、得られた樹脂封止型半導体装置は、基板から剥離する際、端子が一部脱落するものがあった。
樹脂封止型の半導体装置の製造において有用である。
1,11,21…樹脂封止型半導体装置
2…ダイパッド
2a…突起部
2b…内部表面
3,13,23…端子部
3a,13a,23a…突起部
3b,13b,23b…内部端子面
3c,13c,23c…外部端子面
5,15,25…半導体素子
7,17,27…ワイヤ
8,18,28…樹脂部材
9,19,29…半田ボール
51,61,71…半導体装置用回路部材
52,62,72…基板
53,63,73…回路部
54…ダイパッド
54a…突起部
55,65,75…端子部
55a,65,75a…突起部
55b,65b,75b…内部端子面

Claims (4)

  1. 内部端子面と外部端子面を表裏一体に備える複数の端子部を前記外部端子面が一平面をなすように備えるとともに、該端子部がなす一平面上にダイパッドを備え、前記端子部の厚みは前記ダイパッドの厚みよりも大きく、前記ダイパッドの内部表面上に半導体素子が電気絶縁性材料を介して搭載され、該半導体素子は各端子部の内部端子面とワイヤにて電気的に接続され、少なくとも各端子部の外部端子面の一部を外部に露出させるように前記端子部、前記ダイパッド、前記半導体素子を封止した樹脂部材を備え、前記端子部は内部端子面の周囲に突起部を有し、該突起部は前記樹脂部材に係合しており、かつ、前記ダイパッドは内部表面の周囲に突起部を有し、該突起部は前記樹脂部材に係合しており、前記端子部および前記ダイパッドは、Cu、Ni、Ag、Pd、Auのいずれか2種以上の金属からなる多層構造であるとともに、前記突起部を除いて同じ層構成を有していることを特徴とする樹脂封止型半導体装置。
  2. 前記突起部は前記多層構造の最上層を構成する金属からなることを特徴とする請求項1に記載の樹脂封止型半導体装置。
  3. 半導体装置用回路部材において、
    基板と、該基板上に設けられた回路部とを備え、該回路部は複数の端子部と該端子部よりも薄いダイパッドとを備え、該端子部は前記基板との接触面が外部端子面を構成し、該外部端子面と反対側の表面が内部端子面を構成し、該内部端子面の周囲には突起部が形成されており、前記ダイパッドは前記基板との接触面と反対側の表面が半導体素子搭載用の内部表面であり、該内部表面の周囲には突起部が形成されており、前記回路部は、Cu、Ni、Ag、Pd、Auのいずれか2種以上の金属からなる多層構造であり、前記突起部を除いて同じ層構成を有していることを特徴とする半導体装置用回路部材。
  4. 前記突起部は前記多層構造の最上層を構成する金属からなることを特徴とする請求項3に記載の半導体装置用回路部材。
JP2011158599A 2011-07-20 2011-07-20 樹脂封止型半導体装置および半導体装置用回路部材 Expired - Lifetime JP5500130B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011158599A JP5500130B2 (ja) 2011-07-20 2011-07-20 樹脂封止型半導体装置および半導体装置用回路部材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011158599A JP5500130B2 (ja) 2011-07-20 2011-07-20 樹脂封止型半導体装置および半導体装置用回路部材

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011131001A Division JP5218606B2 (ja) 2011-06-13 2011-06-13 半導体装置用回路部材の製造方法とそれを用いた樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011205153A JP2011205153A (ja) 2011-10-13
JP5500130B2 true JP5500130B2 (ja) 2014-05-21

Family

ID=44881393

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011158599A Expired - Lifetime JP5500130B2 (ja) 2011-07-20 2011-07-20 樹脂封止型半導体装置および半導体装置用回路部材

Country Status (1)

Country Link
JP (1) JP5500130B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6524533B2 (ja) * 2016-02-25 2019-06-05 大口マテリアル株式会社 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
JP2018085487A (ja) * 2016-11-25 2018-05-31 マクセルホールディングス株式会社 半導体装置の製造方法および半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01106456A (ja) * 1987-10-19 1989-04-24 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2840316B2 (ja) * 1989-09-06 1998-12-24 新光電気工業株式会社 半導体装置およびその製造方法
JPH0936167A (ja) * 1995-07-14 1997-02-07 Sony Corp 半導体装置
JP3879135B2 (ja) * 1996-03-28 2007-02-07 日立化成工業株式会社 転写配線支持部材及びそれを使用した半導体パッケージの製造法
JP3626075B2 (ja) * 2000-06-20 2005-03-02 九州日立マクセル株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2011205153A (ja) 2011-10-13

Similar Documents

Publication Publication Date Title
JP2002289739A (ja) 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法
JP4400802B2 (ja) リードフレーム及びその製造方法並びに半導体装置
JP5151438B2 (ja) 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP3947292B2 (ja) 樹脂封止型半導体装置の製造方法
US7928574B2 (en) Semiconductor package having buss-less substrate
JP4984253B2 (ja) 半導体装置の製造方法および半導体装置用基板の製造方法
JP5948881B2 (ja) 半導体装置用リードフレーム
JP3983930B2 (ja) 回路部材の製造方法
JP2007048978A (ja) 半導体装置及びその製造方法
JP5500130B2 (ja) 樹脂封止型半導体装置および半導体装置用回路部材
JP5482743B2 (ja) 樹脂封止型半導体装置および半導体装置用回路部材
JP5609911B2 (ja) 樹脂封止型半導体装置および半導体装置用回路部材
JP2000332162A (ja) 樹脂封止型半導体装置
JP5218606B2 (ja) 半導体装置用回路部材の製造方法とそれを用いた樹脂封止型半導体装置の製造方法
JP3992877B2 (ja) 樹脂封止型半導体装置の製造方法
JP3678883B2 (ja) 樹脂封止型半導体装置の製造方法
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP5418928B2 (ja) 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP6493312B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP4390908B2 (ja) 配線部材の製造方法
JP2012164936A (ja) 半導体装置の製造方法
JP4351327B2 (ja) リードフレーム部材とそれを用いた樹脂封止型半導体装置およびリードフレーム部材の製造方法
JP6923299B2 (ja) 半導体装置及び半導体装置の製造方法
JP5807815B2 (ja) 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法
JP4068729B2 (ja) 樹脂封止型半導体装置とそれに用いられる回路部材

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140225

R150 Certificate of patent or registration of utility model

Ref document number: 5500130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term