JP5807815B2 - 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 - Google Patents
半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 Download PDFInfo
- Publication number
- JP5807815B2 JP5807815B2 JP2013228276A JP2013228276A JP5807815B2 JP 5807815 B2 JP5807815 B2 JP 5807815B2 JP 2013228276 A JP2013228276 A JP 2013228276A JP 2013228276 A JP2013228276 A JP 2013228276A JP 5807815 B2 JP5807815 B2 JP 5807815B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- die pad
- substrate
- protrusion
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
11 封止樹脂部
12 ダイパッド
12a 外面
12b 内面
12c 突起部
13 端子部
13a 外部端子面
13b 内部端子面
13c 突起部
15 半導体素子
16 電気絶縁性材料
17 ワイヤ(接続部)
18 永久レジスト層
20 半導体装置用基板
21 基板
22 開口
32 レジスト層
40、41 ドライフィルムレジストシート
42、44 剥離シート
Claims (5)
- 各々が内部端子面と外部端子面とを有する複数の端子部と、
ダイパッドと、
ダイパッド上に搭載され、各端子部の内部端子面と接続部により電気的に接続された半導体素子と、
各端子部の外部端子面を外方へ露出させるようにダイパッド、端子部、半導体素子、および接続部を封止する封止樹脂部とを備え、
複数の端子部は、ダイパッド側に位置する第1端子部と、第1端子部に対してダイパッドの反対側に位置する第2端子部とを含み、
各第1端子部の外部端子面、各第2端子部の外部端子面およびダイパッドの外面は同一平面上に並び、
各第1端子部の内部端子面側に、外方に突出する突起部が形成され、
各第2端子部の内部端子面側に、外方に突出する突起部が形成され、
ダイパッドの内面側に、外方に突出する突起部が形成され、
ダイパッドの突起部より下方部分と、第1端子部の突起部より下方部分との間、および互いに隣接する第1および第2端子部の突起部より下方部間に、永久レジスト層が形成され、
前記永久レジスト層の厚さは、各第1および第2端子部の外部端子面から突起部下面までの高さおよびダイパッド外面から突起部下面までの高さに対応しており、
各第1および第2端子部ならびにダイパッドは、電解めっき法により作成されることを特徴とする半導体装置。 - 永久レジスト層はポリイミド系樹脂からなり、封止樹脂部はエポキシ系樹脂からなることを特徴とする請求項1に記載の半導体装置。
- 基板と、
基板上に設けられ、各々が内部端子面と外部端子面とを有する複数の端子部と、
基板上に設けられ、内面と外面とを有するダイパッドとを備え、
複数の端子部は、ダイパッド側に位置する第1端子部と、第1端子部に対してダイパッドの反対側に位置する第2端子部とを含み、
各第1端子部の外部端子面、各第2端子部の外部端子面およびダイパッドの外面は同一平面上に並び、
各第1端子部の内部端子面側に、外方に突出する突起部が形成され、
各第2端子部の内部端子面側に、外方に突出する突起部が形成され、
ダイパッドの内面側に、外方に突出する突起部が形成され、
ダイパッドの突起部より下方部分と第1端子部の突起部より下方部分との間、および互いに隣接する第1および第2端子部の突起部より下方部間に、永久レジスト層が形成され、
前記永久レジスト層の厚さは、各第1および第2端子部の外部端子面から突起部下面までの高さおよびダイパッド外面から突起部下面までの高さに対応しており、
各第1および第2端子部ならびにダイパッドは、電解めっき法により作成されることを特徴とする半導体装置用基板。 - 基板と、
基板上に設けられ、各々が内部端子面と外部端子面とを有する複数の端子部と、
基板上に設けられ、内面と外面とを有するダイパッドとを備え、
複数の端子部は、ダイパッド側に位置する第1端子部と、第1端子部に対してダイパッドの反対側に位置する第2端子部とを含み、
各第1端子部の外部端子面、各第2端子部の外部端子面およびダイパッドの外面は同一平面上に並び、
各第1端子部の内部端子面側に、外方に突出する突起部が形成され、
各第2端子部の内部端子面側に、外方に突出する突起部が形成され、
ダイパッドの内面側に、外方に突出する突起部が形成され、
ダイパッドの突起部より下方部分と第1端子部の突起部より下方部分との間、および互いに隣接する第1および第2端子部の突起部より下方部間に、永久レジスト層が形成され、
前記基板は、半導体装置の製造工程において半導体装置用基板を搬送する際や位置決めを行なう際に用いられる開口を有し、
各第1および第2端子部ならびにダイパッドは、電解めっき法により作成されることを特徴とする半導体装置用基板。 - 永久レジスト層はポリイミド系樹脂からなることを特徴とする請求項3又は4に記載の半導体装置用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013228276A JP5807815B2 (ja) | 2013-11-01 | 2013-11-01 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013228276A JP5807815B2 (ja) | 2013-11-01 | 2013-11-01 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011197521A Division JP5403435B2 (ja) | 2011-09-09 | 2011-09-09 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014027309A JP2014027309A (ja) | 2014-02-06 |
JP5807815B2 true JP5807815B2 (ja) | 2015-11-10 |
Family
ID=50200628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013228276A Active JP5807815B2 (ja) | 2013-11-01 | 2013-11-01 | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5807815B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19846662A1 (de) * | 1998-10-09 | 2000-04-20 | Siemens Ag | Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung |
JP2002016181A (ja) * | 2000-04-25 | 2002-01-18 | Torex Semiconductor Ltd | 半導体装置、その製造方法、及び電着フレーム |
JP2002289739A (ja) * | 2001-03-23 | 2002-10-04 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置および半導体装置用回路部材とその製造方法 |
JP2005093616A (ja) * | 2003-09-16 | 2005-04-07 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2005244033A (ja) * | 2004-02-27 | 2005-09-08 | Torex Semiconductor Ltd | 電極パッケージ及び半導体装置 |
JP5001542B2 (ja) * | 2005-03-17 | 2012-08-15 | 日立電線株式会社 | 電子装置用基板およびその製造方法、ならびに電子装置の製造方法 |
-
2013
- 2013-11-01 JP JP2013228276A patent/JP5807815B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014027309A (ja) | 2014-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4984253B2 (ja) | 半導体装置の製造方法および半導体装置用基板の製造方法 | |
JP5151438B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
US9431273B2 (en) | Method for manufacturing a resin-encapsulated semiconductor device | |
US20120097430A1 (en) | Packaging substrate and method of fabricating the same | |
US20140239475A1 (en) | Packaging substrate, semiconductor package and fabrication methods thereof | |
TWI453844B (zh) | 四方平面無導腳半導體封裝件及其製法 | |
US9112063B2 (en) | Fabrication method of semiconductor package | |
JP5178541B2 (ja) | 半導体装置 | |
JP2014078658A (ja) | 半導体パッケージ用基板、及びその製造方法 | |
US20080303134A1 (en) | Semiconductor package and method for fabricating the same | |
JP4027147B2 (ja) | パッケージ基板の製造方法 | |
JP5807815B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
US20200321228A1 (en) | Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus | |
JP5403435B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
JP5500130B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
KR101134706B1 (ko) | 리드 프레임 및 이의 제조 방법 | |
JP5418928B2 (ja) | 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法 | |
KR20130059580A (ko) | 반도체 패키지 및 그의 제조방법 | |
JP5482743B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
JP5609911B2 (ja) | 樹脂封止型半導体装置および半導体装置用回路部材 | |
US11869831B2 (en) | Semiconductor package with improved board level reliability | |
KR101168413B1 (ko) | 리드 프레임 및 그 제조 방법 | |
JPH118260A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2000332146A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法 | |
JP4390908B2 (ja) | 配線部材の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131112 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141028 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150609 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150814 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150827 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5807815 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |