DE19846662A1 - Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung - Google Patents

Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung

Info

Publication number
DE19846662A1
DE19846662A1 DE19846662A DE19846662A DE19846662A1 DE 19846662 A1 DE19846662 A1 DE 19846662A1 DE 19846662 A DE19846662 A DE 19846662A DE 19846662 A DE19846662 A DE 19846662A DE 19846662 A1 DE19846662 A1 DE 19846662A1
Authority
DE
Germany
Prior art keywords
wiring
module
underside
carrier
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19846662A
Other languages
English (en)
Inventor
Peter Deml
Gregor Feiertag
Harry Hedler
Franz Petter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TE Connectivity Solutions GmbH
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19846662A priority Critical patent/DE19846662A1/de
Priority to JP2000576488A priority patent/JP2002527906A/ja
Priority to PCT/DE1999/003247 priority patent/WO2000022668A1/de
Publication of DE19846662A1 publication Critical patent/DE19846662A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Elektronisches Modul, insbesondere Multichipmodul, mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung. DOLLAR A Die Bestückungsseite der Mehrlagenverdrahtung (2) haftet mit ihrem bauelementfreien Bereichen an der hermetischen Gehäusung (4) und die Unterseite der weniger als etwa 100 mum hohen Mehrlagenverdrahtung (2) bildet unmittelbar, also ohne zusätzlichen Verdrahtungsträger (1), die Unterseite des Moduls.

Description

Die Erfindung betrifft ein elektronisches Modul, insbesondere Multichipmodul, mit einer Mehrlagenverdrahtung, auf deren Be­ stückungsseite wenigstens ein IC-Bauelement aufgebracht ist, wobei das Modul einseitig auf der Bestückungsseite mit einer hermetischen Gehäusung abgedeckt ist, und mit Kontaktpads an der Unterseite des Moduls, mit denen die Kontaktierung und Integration des Moduls in eine nächsthöhere Baugruppenebene herstellbar ist.
Die Erfindung betrifft außerdem ein Verfahren zur Herstellung eines elektronischen Moduls, insbesondere Multichipmoduls, mit einer Mehrlagenverdrahtung.
Mit den zunehmend kleiner und schneller werdenden integrier­ ten Schaltungen wächst die Herausforderung an ihre Ausbau und Verbindungstechnik. Seit einiger Zeit sind Multichipmodule bekannt, durch die ein Zwischenträgersubstrat mit hoher Ver­ drahtungsdichte, HDI (High Density Interconnect), als zusätz­ liche Ebene in die Hierarchie des Systemaufbaus eingeführt wird. Typisch dabei sind die Verwendung mehrerer ungehäuster Chips und eine hohe Flächenbelegung des Multichipsubstrats. Eine ähnliche bekannte Neuentwicklung betrifft das Chip-Size- Package (CSP), bei dem ein einzelner ungehäuster Chip auf ein Zwischenträgersubstrat aufgebracht wird, das kaum größer als die Chipfläche ist, und bei dem dann die platzsparende Kon­ taktierung zur nächsten Architekturebene direkt unter der Chipfläche genutzt wird.
Die wesentlichen Leistungsmerkmale der heutigen Packaltes für Ein-Chip- oder Mehr-Chip-Anwendungen sind die laterale Abmes­ sung, die Bauhöhe, die Wärmeabführung und der Pitch in der nächsten Architekturebene. Die Nutzung der bekannten Quad Flat Pack (QFP)-Packages birgt neben dem relativ geringen Chipbedeckungsgrad (Chipfläche/Bauelementfläche) und der re­ lativ hohen Bauform als weiteren Nachteil den Übergang zu ex­ trem kleinen Pitches auf dem Motherboard bei hohem Pincount der Chips. Ebenfalls bekannt ist ein anderer Gehäusetyp, die Ball-Grid-Arrays (BGA). Bei diesen bilden kleine Lötkugeln, die flächig in einem relativ groben Raster auf der Unterseite des Moduls aufgebracht sind, die Anschlüsse. Mit BGA- Bauformen läßt sich durch die flächige Anordnung der Kontakte die Problematik des Pitches entspannen, und die Bauhöhe prin­ zipiell verringern. Die Herstellung konventioneller Laminat- /Kunststoff-Interconnect führt jedoch insbesondere für hoch­ dichte Verdrahtungen zu technischen Umwegen und unvorteilhaf­ ten Produkteigenschaften. Insgesamt stellt sich die derzeiti­ ge Situation wie folgt dar:
Die Technologien der Leiterplattenherstellung ermöglichen Verdrahtungsträger, welche die elektrische Durchkontaktierung von der Chipseite zur Unterseite mittels relativ einfach her­ stellbarer Durchkontaktierungslöcher erlauben. Weniger vor­ teilhaft sind sie hinsichtlich der Herstellung lateral klei­ ner Bauformen, insbesondere für Mehrchipmodule, da die Ver­ drahtungsdichten zu gering sind. Außerdem können insbesondere Vias zwischen den Leiterbahnebenen wegen der Schrumpfung der Laminatmaterialien nicht exakt genug positioniert werden. Es verbleiben Unsicherheiten von typischerweise bis 200 µm, was durch Strukturvergröberung rund um die Via (Land) zur Passfä­ higkeit gebracht wird. Wegen der Schrumpfung sind hochdichte Verdrahtungsträger nur realisierbar, wenn nicht auf den ko­ stengünstigen großen Panels, beispielsweise 600 × 600 mm, sondern auf extrem kleinen, beispielsweise 150 × 150 mm ge­ fertigt wird. Damit ist die Großformatfertigung in Leiter­ plattentechnik vergleichbar kostenaufwendig wie die Dünnfilm­ technik.
Die Technologien der Dünnfilmfertigung ermöglichen durch ihre strukturfeinen Verfahren hohe Verdrahtungsdichten und es gibt aufgrund der festen Trägermaterialien (der eigentliche Träger für die Mehrlagenverdrahtung besteht aus Keramik, Silizium, Glas oder Metall) kein Schrumpfungsproblem. Problematisch sind jedoch andere Aspekte dieser Technologie, insbesondere die bei der Realisierung der elektrischen Verbindung von der Trägeroberseite auf die Trägerunterseite zu gehenden kosten­ aufwendigen Umwege, beispielsweise Bohren oder Stanzen von Löchern in die festen Kernmaterialien, Justageprobleme, Me­ tallisieren der Löcher, usw. Außerdem ist die Dichte der Durchkontaktierungen durch die Subtratdicke und die jeweilige Technologie zur Herstellung des Loches begrenzt. Generell be­ steht eine schlechte Kompatibilität der Technologie von Substratträgern mit Löchern einerseits und Prozessen der Dünnfilmtechnik, beispielsweise Spin Coating, andererseits. Schließlich besteht auch eine hohe Bruchgefahr der Träger im Dünnfilmprozeß, der im übrigen auch nicht ohne weiteres einen Übergang auf die kostengünstige Großformatfertigung erlaubt.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Modul der eingangs genannten Art, insbesondere mit verringerter Bauhöhe, zu schaffen und ein Verfahren zu seiner Herstellung anzugeben.
Diese Aufgabe wird bei einem Modul der eingangs genannten Art dadurch gelöst, daß die Bestückungsseite der Mehrlagenver­ drahtung mit ihren bauelementefreien Bereichen an der herme­ tischen Gehäusung haftet, und daß die Unterseite der weniger als etwa 100 µm hohen Mehrlagenverdrahtung unmittelbar, also ohne zusätzlichen Verdrahtungsträger, die Unterseite des Mo­ duls bildet.
Die Aufgabe wird bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß nur auf der Oberseite eines platten­ förmigen Verdrahtungsträgers aus festem Material eine Mehrla­ genverdrahtung mit Kontaktpads an ihrer Unterseite aufge­ bracht wird, daß IC- bzw. weitere elektronische Bauelemente elektrisch und mechanisch mit der Bestückungsebene der Mehr­ lagenverdrahtung verbunden werden, daß die Bestückungsseite der Mehrlagenverdrahtung mit einer hermetischen, an ihren bauelementefreien Bereichen haftenden Gehäusung versehen wird, und daß anschließend das feste Trägermaterial wieder entfernt und die die Unterseite des Moduls bildende Untersei­ te der Mehrlagenverdrahtung freigelegt wird.
Weiterbildungen der Erfindung sind Gegenstand von Unteran­ sprüchen.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispie­ len im Zusammenhang mit den Figuren der Zeichnung näher er­ läutert. Es zeigen:
Fig. 1A bis 1D in geschnittener Seitenansicht aufeinander­ folgende Stadien des erfindungsgemäßen Her­ stellungsprozesses in einer ersten Variante,
Fig. 2A bis 2F in gleicher Darstellung eine andere Variante,
Fig. 3A bis 3E in gleicher Darstellung eine weitere Varian­ te.
Die Erfindung erreicht die angestrebten Verbesserungen, indem nicht nur die Prozesse der eigentlichen Interconnect- Herstellung betrachtet werden, sondern der Gesamtprozeß zur Herstellung eines BGA-Standard-Gehäuses in die erfindungsge­ mäße Rationalisierung und Umstrukturierung der Prozeßfolgen und damit des Moduls selbst einbezogen werden. Erfindungsge­ mäß können ultradünne Module hergestellt werden, obwohl es einerseits bei der Nutzung der Vorteile der Dünnfilmtechnik, also insbesondere der Nutzung fester Trägermaterialien bzw. von Materialien mit hoher Temperaturstabilität (bis 400°C) bleibt, während andererseits eine hohe Verdrahtungsdichte un­ eingeschränkt erreichbar ist und mit großformatigen Panels, beispielsweise 400 × 400 mm produziert werden kann. Außerdem kommt es vorteilhaft zur Einsparung von Prozeßschritten.
In Fig. 1A ist ein metallischer Verdrahtungsträger 1 darge­ stellt, auf dessen Oberseite der eigentliche Interconnect, also die Mehrlagenverdrahtung 2, die durch eine Sequenz von strukturierten Metallebenen gebildet ist, die durch Isolati­ onsschichten elektrisch voneinander getrennt und zwischen de­ nen über Durchleitungen gezielte elektrische Verbindungen hergestellt sind, bereits aufgebracht ist. Als Trägermaterial bieten sich beispielsweise Kupfer bzw. Aluminium an. Ent­ scheidend ist, daß die Mehrlagenverdrahtung 2 tatsächlich nur auf der Trägeroberseite aufgebracht ist und daß keine Durch­ kontaktierungen von der Ober- auf die Unterseite des Verdrah­ tungsträgers 1 vorgenommen werden. Fig. 1B zeigt ein Modul, bei dem gegenüber Fig. 1A bereits zwei weitere Fertigungs­ schritte vollzogen sind, nämlich das mechanische und elektri­ sche Verbinden von einem oder mehreren Chips 3 und gegebenen­ falls von weiteren elektronischen Bauelementen mit der Be­ stückungsseite der Mehrlagenverdrahtung 2, beispielsweise durch Chip-and-Wire-Bond oder in Flip-Chip-Technik, und bei dem das bestückte System anschließend durch einseitiges Kunststoffumspritzen in die Form eines Standardpackage (Overmold) gebracht wurde, vgl. Gehäusung 4. Der größte Teil der Bestückungsfläche, also der Oberseite der Mehrlagenver­ drahtung 2, ist bauelementefrei, so daß die aufgebrachte Ver­ guß- bzw. Klebermasse 4 ausreichende Haftungsflächen 5 zur Mehrlagenverdrahtung 2 hin bilden kann. Es können insbesonde­ re die üblichen Moldmassen eingesetzt werden, da diese sowie­ so mit den als oberste Schicht der Mehrlagenverdrahtung 2 eingesetzten Isolationsmaterialien wie Polyimid, PBO, BCB oder Ormocere, kompatibel, das heißt haftungsfähig sind.
Fig. 1C zeigt ein Modul bei dem der nächste Prozeßschritt, das Entfernen des Trägermaterials 1, bereits vollzogen ist. Dies kann beispielsweise durch Auflösen des Trägermaterials, insbesondere durch naßchemisches Ätzen in einer der handels­ üblichen, beispielsweise in der hochintegrierten Halbleiter­ technologie eingesetzten Ätzanlagen vollzogen werden. Danach und dadurch sind natürlich auch die Kontaktpads 6 an der Un­ terseite der Mehrlagenverdrahtung 2, die über Durchführungen und Verbindungen mit dem Leiterbahnsystem den elektrischen Anschluß der Bauelemente 3 des Moduls mit den Kontakten der nächsthöheren Baugruppenebene gewährleisten sollen, freige­ legt. Üblicherweise wird anschließend, vgl. Fig. 1D, zur Kontaktierung des Moduls lötfähiges Material, insbesondere Lötkugeln 7, auf die Kontaktpads 6 aufgebracht. Eine Passi­ vierungsschicht 15 kann zum späteren leichteren Testen des Moduls vorgesehen sein, vgl. Fig. 1B. Prinzipiell kommt auch z. B. Kunststoff als Trägermaterial in Betracht.
Während Fig. 2A und 2B mit den Herstellungsschritten gemäß Fig. 1A und 1B übereinstimmen, zeigen Fig. 20 bis 2F ab­ weichende Varianten. In Fig. 2C ist das Ergebnis des Ätzens von Gruben 8 in das Trägermaterial von der Unterseite her dargestellt, so daß die Kontaktstellen, also die Kontaktpads 6 an der Unterseite der Mehrlagenverdrahtung 2 freigelegt werden. Anschließend kann mittels Galvanik lötfähiges Materi­ al 9 (z. B. SnPb) oder mit Standardverfahren Lötkugeln 7 (Balls) in die Gruben 8 eingebracht werden, vgl. Fig. 1D. Erst danach erfolgt das Entfernen des Verdrahtungsträgers 1, wobei dann je nach Wahl des Lötmaterials 8, 9 als Endergebnis Module gemäß Fig. 2E oder 2F resultieren.
Als Alternative zum zuvor beschriebenen Entfernen des Träger­ materials durch Auflösen ist auch ein Ablösen des Verdrah­ tungsträgers 1 von der Mehrlagenverdrahtung 2 eine geeignete Möglichkeit der Separierung. Diese kann insbesondere durch das Auftragen einer Zwischenschicht zwischen Mehrlagenver­ drahtung 2 und Verdrahtungsträger 1 realisiert werden. Gut geeignet ist beispielsweise ein niedrigschmelzendes Material, beispielsweise Lot, oder ein Kleber, welcher am Ende des Moldprozesses, beispielsweise durch einen zusätzlichen Wärme­ schritt, die Trennung des Moduls vom Verdrahtungsträger 1 er­ laubt. In Fig. 3A bis 3E ist eine Prozeßfolge dargestellt, bei der zunächst als Zwischenschicht eine Lotschicht 10 auf das Trägermaterial aufgebracht wird, die dann mit einer strukturierten Isolationsschicht 11 abgedeckt wird. Gemäß Fig. 3C wird anschließend eine strukturierte Metallebene 12 hergestellt, die gemäß Fig. 3D mit elektronischen Bauelemen­ ten versehen und mit einer hermetischen Gehäusung 4 abgedeckt wird. Fig. 3E zeigt das Endergebnis nach Erwärmen der Lot­ schicht 10 und Entfernen des Verdrahtungsträgers 1, wobei an den Lotpads 6, und nur dort, noch unschädliche Reste der Lot­ schicht 10 zurückgeblieben sind. Innerhalb des Leiterbahnsy­ stems der Mehrlagenverdrahtung 2, die in diesem besonders ko­ stengünstig herstellbaren Sonderfall nur aus einer einzigen Metall- und einer Isolationsschicht 12 und 11 besteht, sind die Metallinseln 13 und 14 miteinander verbunden. Bei Einsatz eines Klebers als Zwischenschicht sollte darauf geachtet wer­ den, daß dieser möglichst rückstandslos ist bzw. es sollte eine Nachreinigung vorgesehen werden.
Erfindungsgemäß resultiert ein Modul in Form eines BGA- Standard-Gehäuses, dessen Aufbauhöhe extrem niedrig ist, da die allein verbleibende Mehrlagenverdrahtung 2, der eigentli­ che Interconnect, eine Aufbauhöhe von weniger als etwa 100 µm, meist sogar von weniger als 60 µm, hat. Da die Chips 3 in abgedünnter Form typischerweise ca. 300 µm hoch sind und die hermetische Gehäusung 4 noch mal eine ähnliche Höhe aus­ macht, sind erfindungsgemäß minimale Gehäusehöhen (ohne Balls) von etwa 600 µm erreichbar, während beispielsweise in Laminattechnologie allein der bekannte Interconnect, das heißt der Verdrahtungsträger mit darauf liegender Mehrlagen­ verdrahtung, zwischen 500 µm und 1000 µm hoch ist.

Claims (12)

1. Elektronisches Modul, insbesondere Multichipmodul, mit ei­ ner Mehrlagenverdrahtung, auf deren Bestückungsseite wenig­ stens ein IC-Bauelement aufgebracht ist,
wobei das Modul einseitig auf der Bestückungsseite mit einer hermetischen Gehäusung abgedeckt ist, und mit Kontaktpads an der Unterseite des Moduls, mit denen die Kontaktierung und Integration des Moduls in eine nächsthöhere Baugruppenebene herstellbar ist,
dadurch gekennzeichnet,
daß die Bestückungsseite der Mehrlagenverdrahtung (2) mit ih­ rem bauelementefreien Bereichen an der hermetischen Gehäusung (4) haftet, und daß die Unterseite der weniger als etwa 100 µm hohen Mehrlagenverdrahtung (2) unmittelbar, also ohne zusätzlichen Verdrahtungsträger (1), die Unterseite des Mo­ duls bildet.
2. Modul nach Anspruch 1, dadurch gekennzeichnet, daß die Mehrlagenverdrahtung (2) durch eine Sequenz von strukturierten Metallebenen (12) gebildet ist, die durch Iso­ lationsschichten (11) elektrisch voneinander getrennt und zwischen denen über Durchleitungen gezielt elektrische Ver­ bindungen hergestellt sind.
3. Modul nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß für die Kontaktierung auf die nächste Baugruppenebene lötfähiges Material (7, 9), insbesondere Lötkugeln (7), auf die Kontaktpads (6) auf der Unterseite der Mehrlagenverdrah­ tung (2) aufgebracht sind, die über Durchleitungen mit der Bestückungsebene elektrisch verbunden sind.
4. Verfahren zur Herstellung eines elektronischen Moduls nach Anspruch 1, dadurch gekennzeichnet,
  • 1. daß nur auf der Oberseite eines plattenförmigen Verdrah­ tungsträgers (1) aus festem Material eine Mehrlagenverdrah­ tung (2) mit Kontaktpads (6) an ihrer Unterseite aufge­ bracht wird,
  • 2. daß IC- bzw. weitere elektronische Bauelemente (3) elek­ trisch und mechanisch mit der Bestückungsebene der Mehrla­ genverdrahtung (2) verbunden werden,
  • 3. daß die Bestückungsseite der Mehrlagenverdrahtung (2) mit einer hermetischen, an ihren bauelementefreien Bereichen haftenden Gehäusung (4) versehen wird,
  • 4. und daß anschließend das feste Trägermaterial wieder ent­ fernt und die die Unterseite des Moduls bildende Unterseite der Mehrlagenverdrahtung (2) freigelegt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß vor Entfernen des insbesondere metallischen Trägermateri­ als in unterhalb der Kontaktpads (6) liegenden Bereichen, von der Unterseite her Gruben (8) in den Verdrahtungsträger (1) geätzt werden, in die anschließend lötfähiges Material (7, 9) eingebracht wird.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß das Entfernen des insbesondere metallischen Trägermateri­ als durch Auflösen desselben erfolgt.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Auflösen durch naßchemisches Ätzen erfolgt.
8. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß das Entfernen des Trägermaterials durch Ablösen des Ver­ drahtungsträgers (1) von der Mehrlagenverdrahtung (2) er­ folgt.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß bei der Herstellung des Moduls auf dem Verdrahtungsträger (1) zunächst eine die spätere Ablösung erleichternde Zwi­ schenschicht (10) und erst anschließend, darauf, die Mehrla­ genverdrahtung (2) aufgebracht wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß als Zwischenschicht (10) ein niedrigschmelzendes Material, insbesondere Lot, aufgebracht wird.
11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß als Zwischenschicht ein Kleber aufgebracht wird, der spä­ ter durch einen zusätzlichen Wärmeschritt die Trennung der Mehrlagenverdrahtung (2) vom Verdrahtungsträger (1) erlaubt.
12. Verfahren nach einem der Ansprüche 4 bis 11, dadurch gekennzeichnet, daß die Herstellung der hermetischen Gehäusung (4) durch Kunststoffumspritzen oder durch Bedecken mit Klebemasse er­ folgt.
DE19846662A 1998-10-09 1998-10-09 Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung Ceased DE19846662A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19846662A DE19846662A1 (de) 1998-10-09 1998-10-09 Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
JP2000576488A JP2002527906A (ja) 1998-10-09 1999-10-08 電子モジュール、特に多層金属配線層を有するマルチチップ・モジュールおよびその製造方法
PCT/DE1999/003247 WO2000022668A1 (de) 1998-10-09 1999-10-08 Elektronisches modul, insbesondere multichipmodul, mit einer mehrlagenverdrahtung und verfahren zu seiner herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19846662A DE19846662A1 (de) 1998-10-09 1998-10-09 Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung

Publications (1)

Publication Number Publication Date
DE19846662A1 true DE19846662A1 (de) 2000-04-20

Family

ID=7883996

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19846662A Ceased DE19846662A1 (de) 1998-10-09 1998-10-09 Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung

Country Status (3)

Country Link
JP (1) JP2002527906A (de)
DE (1) DE19846662A1 (de)
WO (1) WO2000022668A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10201782A1 (de) * 2002-01-17 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102006001429A1 (de) * 2006-01-10 2007-03-22 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben
DE102015122282A1 (de) * 2015-12-18 2017-06-22 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu dessen Herstellung

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100414479B1 (ko) * 2000-08-09 2004-01-07 주식회사 코스타트반도체 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
JP5218606B2 (ja) * 2011-06-13 2013-06-26 大日本印刷株式会社 半導体装置用回路部材の製造方法とそれを用いた樹脂封止型半導体装置の製造方法
JP5807815B2 (ja) * 2013-11-01 2015-11-10 大日本印刷株式会社 半導体装置およびその製造方法、ならびに半導体装置用基板およびその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262351A (en) * 1990-08-21 1993-11-16 Thomson-Csf Process for manufacturing a multilayer integrated circuit interconnection
WO1997036325A1 (en) * 1996-03-25 1997-10-02 Micromodule Systems Packaging and interconnect system for integrated circuits
DE19702014A1 (de) * 1996-10-14 1998-04-16 Fraunhofer Ges Forschung Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
DE19724533A1 (de) * 1996-12-02 1998-06-04 Fujitsu Ltd Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2524707B1 (fr) * 1982-04-01 1985-05-31 Cit Alcatel Procede d'encapsulation de composants semi-conducteurs, et composants encapsules obtenus
US5218759A (en) * 1991-03-18 1993-06-15 Motorola, Inc. Method of making a transfer molded semiconductor device
US5492266A (en) * 1994-08-31 1996-02-20 International Business Machines Corporation Fine pitch solder deposits on printed circuit board process and product
FR2736206B1 (fr) * 1995-06-30 1997-08-08 Commissariat Energie Atomique Procede de realisation d'un substrat d'interconnexion permettant de connecter une puce sur un substrat de reception

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262351A (en) * 1990-08-21 1993-11-16 Thomson-Csf Process for manufacturing a multilayer integrated circuit interconnection
WO1997036325A1 (en) * 1996-03-25 1997-10-02 Micromodule Systems Packaging and interconnect system for integrated circuits
DE19702014A1 (de) * 1996-10-14 1998-04-16 Fraunhofer Ges Forschung Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
DE19724533A1 (de) * 1996-12-02 1998-06-04 Fujitsu Ltd Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10201782A1 (de) * 2002-01-17 2003-03-27 Infineon Technologies Ag Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung
DE102006001429A1 (de) * 2006-01-10 2007-03-22 Infineon Technologies Ag Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben
DE102015122282A1 (de) * 2015-12-18 2017-06-22 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
JP2002527906A (ja) 2002-08-27
WO2000022668A1 (de) 2000-04-20

Similar Documents

Publication Publication Date Title
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE102009044712B4 (de) Halbleiter-Bauelement
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102008032395B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102005046737B4 (de) Nutzen zur Herstellung eines elektronischen Bauteils, Bauteil mit Chip-Durchkontakten und Verfahren
DE19930308A1 (de) Multichipmodul mit Silicium-Trägersubstrat
WO2003075347A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE102006032073B4 (de) Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE112007003208T5 (de) Ein Halbleitergehäuse
DE112020004228T5 (de) Bilden einer bump-struktur
DE10345391B3 (de) Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul
DE10334575A1 (de) Elektronisches Bauteil und Nutzen zur Herstellung desselben
WO2000003571A1 (de) Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen
DE10004647C1 (de) Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat
DE19846662A1 (de) Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE19830158C2 (de) Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE10029269B4 (de) Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten
DE102013106438B4 (de) Chipanordnungen
DE102008022733B4 (de) Funktionseinheit und Verfahren zu deren Herstellung
DE19743289C2 (de) Mehrebenen-Zwischenträgersubstrat mit hoher Verdrahtungsdichte, insbesondere für Multichipmodule, und Verfahren zu seiner Herstellung
DE102009036033B4 (de) Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: TYCO ELECTRONICS LOGISTICS AG, STEINACH, CH

8128 New person/name/address of the agent

Representative=s name: KLUNKER, SCHMITT-NILSON, HIRSCH, 80797 MUENCHEN

8131 Rejection