DE19830158C2 - Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente - Google Patents

Description

Die Erfindung betrifft ein Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente, auf dessen Oberseite ein Leiterbahnsystem mit jeweils mindestens einer Leiterbahn- und einer Isolationsebene angebracht ist, und das mit Durchkontaktierungen vom Leiterbahnsystem zu seiner Unter­ seite versehen ist, in deren Bereich mit den Durchkontaktie­ rungen elektrisch verbundene Kontaktpads angeordnet sind, mit denen die Kontaktierung und Integration des Zwischenträgersub­ strats in eine nächsthöhere Architekturebene herstellbar ist.

Mit den zunehmend kleiner und schneller werdenden integrier­ ten Schaltungen wächst die Herausforderung an ihre Aufbau- und Verbindungstechnik. Bisher werden noch vielfach einzelne Chips in einzelne Gehäuse gepackt und weiterverarbeitet. Zahlreiche technische Gründe lassen jedoch eine Weiterent­ wicklung dieser Häusungsverfahren wünschenswert erscheinen. So müssen derzeit die Verbindungen der verschiedenen Chip- Bausteine eines Systems (Prozessoren, Speicher, . . .) über Pin/Pin-Verdrahtungen außerhalb der einzelnen Singlechip-Ge­ häuse in einer höheren Architekturebene des Systemaufbaus realisiert werden. Dies bedarf häufig einer sehr hohen Anzahl von Pins pro Chip(bis einige Hundert), was einer weiteren In­ tegration im Wege steht. Auch zwingen die Senkung des Ener­ gieverbrauchs und die Erhöhung der Taktrate (Signallauf­ zeiten) zu kürzeren Leitungswegen und damit zur dichteren Plazierung der unterschiedlichen Chips. Als Konsequenz aus diesen Forderungen sind seit einiger Zeit Multichip-Module bekannt. Durch diese Module wird ein Zwischenträgersubstrat mit hoher Verdrahtungsdichte als zusätzliche Ebene in die Hierarchie des Systemaufbaus eingeführt. Typisch dabei sind die Verwendung mehrerer ungehäuster Chips und eine hohe Flächenbelegung des Multichip-Substrats. Eine ähnliche bekannte Neuentwicklung betrifft das Chip-Size-Package (CSP), bei dem ein einzelner ungehäuster Chip auf ein Zwischenträ­ gersubstrat aufgebracht wird, das kaum größer als die Chip­ fläche ist, und bei dem dann die platzsparende Kontaktierung zur nächsten Architekturebene direkt unter der Chipfläche genutzt wird.

Diese neuartigen Integrationstechniken bedürfen eines Träger­ substrats, auf dem sowohl die Chips montiert als auch, für Multichip-Module, durch extrem kurze Verdrahtungen unterein­ ander elektrisch verbunden sind. Ein solcher miniaturisierter Mehrebenen-Verdrahtungsträger kann jedoch nicht unmittelbar durch Weiterentwicklung der klassischen Leiterplatte erhalten werden, da die typischen geometrischen Abmessungen der Lei­ terzüge um eine Größenordnung geringer sein müssen als bei Leiterplatten. Typische Leiterbahnbreiten von 5-50 µm sind am ehesten im Rahmen der Dünnfilmtechnik erreichbar. Leiter­ platten-Laminat-Substrate, die es auch in temperaturstabilen, dafür aber kostenintensiven Versionen gibt, weisen typische minimale Strukturgrößen von oberhalb 80 bzw. 100 µm auf. Kon­ ventionelle (Kunststoff-) Leiterplatten-Trägermaterialien wie FR4 scheiden aber beispielsweise schon aus Gründen der Tempe­ raturbelastbarkeit beim Moldprozeß aus. Die Prozeßtemperatur bei derartigen Plastumspritzprozessen kann mehr als 170°C für mehrere Stunden betragen, worauf konventionelles Leiterplat­ tenmaterial zumindest mit Schrumpfung bzw. Verbiegung rea­ giert.

Bisherige Anwendungen für Multichip-Module mit hoher Verdrah­ tungsdichte in Standardgehäusen nutzen deshalb vorwiegend Substrate aus Keramik, gehäust in Quad Flat Pack (QFP)-Packages. Dabei kommen die Vorteile der Dünnfilmtechnik auf Keramikträgern, wie Temperaturbeständigkeit bis über 350°C, hohe Bondqualität, gute Verarbeitbarkeit im Moldprozeß und die hohe Ausbeute, voll zum Tragen. Die weit verbreiteten QFP-Packages bekommen jedoch zunehmend Konkurrenz durch einen anderen Gehäusetyp, die Ball-Grid-Arrays (BGA). Dabei bilden kleine Lotkugeln, die flächig in einem relativ groben Raster (pitch: ca. 1-1,5 mm) auf der Unterseite des Moduls aufge­ bracht sind, die Anschlüsse. Dabei können einerseits wegen des relativ groben Rasters die fine pitch Probleme, die beim QFP-Package (pitch: 0,5 mm) beispielsweise beim Löten auf­ treten, vermieden werden, andererseits ermöglicht die flächige Anordnung der Kontakte trotz gröberen Rasters noch ein mehrfaches der Anschlußzahlen, die bei den üblichen, linear nebeneinander um den Außenrand des Moduls herum ange­ ordneten Anschlüssen erreicht werden. Die heute erhältlichen BGA-Packages verwenden nun allerdings als Trägersubstrat fast ausschließlich eine Leiterplatte, was seinen Grund darin hat, daß die erforderlichen Durchkontaktierungen vom Leiterbahn­ system auf der Oberseite des Substrats zu den auf der Unter­ seite des Substrats befindlichen Lötanschlüssen (Lotkugeln) nur bei Leiterplatten technologisch und wirtschaftlich gut beherrschbar sind. Leiterplatten weisen jedoch die zuvor erwähnten Nachteile hinsichtlich Temperaturstabilität und Verdrahtungsdichte auf. Keramiksubstrate andererseits er­ scheinen in diesem Zusammenhang nicht wirtschaftlich, da das Herstellen der Durchkontaktierungen (Bohren der Löcher mit Laser, anschließend Galvanisieren der Löcher) zu aufwendig ist.

Zum Stand der Technik sei speziell verwiesen auf beispiels­ weise die DE 196 32 200 A1, die ein Multichipmodul mit gesta­ pleten Isolierschichten und durch die Isolierschichten hin­ durchgeführten Durchleitungen aufweist, wobei auf der Unter­ seite des Stapels Lötkontakte und auf der Oberseite des Sta­ pels mindestens ein IC-Bauelement sowie weitere Bauelemente angeordnet sind. Das IC-Bauelement ist zur Reduzierung von Anschlüssen auf einem Stapel aus Isolierlagen mit Durchleitun­ gen angeordnet, wobei Bonddrähtchen von Leiterbahnen auf der Bestückungsseite für das IC-Bauelement zu Leiterbahnen auf dem unterseitig mit Lötkontakten ausgestatteten Lagenstapel füh­ ren.

Aus der JP 8306820 A ist ein Ein-Chip-Gehäuse bekannt, bei dem ein metallischer, mit Masse verbundener Träger von einem Po­ lyimidfilm überzogen ist, der auf seiner Oberseite Leiterbah­ nen trägt, die mit einem IC-Bauelement über Bonddrähtchen verbunden sind. Auf der Unterseite einzelner Inseln des metal­ lischen Trägers befinden sich Lötkügelchen.

Aus der WO 94/22168 ist ein gehäustes IC-Bauelement mit einem zweiteiligen Metallgehäuse bekannt, wobei das Metallgehäuse Durchkontaktierungen mit auf der Unterseite befindlichen Löt­ kügelchen aufweist, die dann Kontakt mit Kontakt-Pads auf der Oberseite einer Platine machen. Zur Ausbildung der Durchkon­ taktierungen in dem Boden des metallischen Gehäuses sind des­ sen Boden und die Durchkontaktierungslöcher mit einem Isolier­ film beschichtet.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Zwischenträgersubstrat der eingangs genannten Art zu schaffen.

Diese Aufgabe wird bei einem Zwischenträgersubstrat der ein­ gangs genannten Art dadurch gelöst, daß das Zwischenträger­ substrat durch ein dünnes elektrisch leitfähiges Substrat ge­ bildet ist, dessen Oberseite mit einer ersten Isolations­ schicht abgedeckt ist, durch die hindurch das Leiterbahnsy­ stem stellenweise an das leitfähige Substrat ankontaktiert ist, und daß das Substrat von seiner Unterseite her durch Mi­ krostrukturtechnik so strukturiert ist, daß lateral elek­ trisch gegeneinander isolierte Substratinseln gebildet sind.

Die Erfindung beruht demnach im wesentlichen auf der Struktu­ rierung eines leitenden Mehrebenen-Trägersubstrats von der Unterseite her, um durch Ausbildung von lateral isolierten Substratflächen/-inseln, die entweder selber zu Durchkontak­ tierungen ausbildbar sind, oder deren Aufbau zwischen den In­ seln erlauben, ein als Subtrate Grid Array (SGA) kontaktier­ bares Trägersubstrat zu erzeugen.

Weiterbildungen der Erfindung sind Gegenstand der Unteran­ sprüche.

Die Erfindung wird nachfolgend anhand von mehreren Ausfüh­ rungsbeispielen eines Zwischenträgersubstrats im Zusammenhang mit Figuren näher erläutert. Es zeigen:

Fig. 1 und 2 ein erstes Ausführungsbeispiel eines Substrats nach der Erfindung in schräger Draufsicht von der Unterseite her, bzw. in geschnittener Sei­ tenansicht,

Fig. 3 ein Multichip-Modul gemäß dem Stand der Tech­ nik,

Fig. 4A-4I jeweils in geschnittener Seitenansicht ein zweites, dem ersten ähnliches Ausführungsbei­ spiel des erfindungsgemäßen Substrats in den Stadien A bis I des Herstellungsprozesses,

Fig. 5A-5F als drittes Ausführungsbeispiel in gleicher Darstellung wie Fig. 4 eine andere Variante des erfindungsgemäßen Substrats,

Fig. 6 in gleicher Darstellung ein fertig auf einer Platine montiertes Substrat,

Fig. 7 in gleicher Darstellung eine weitere Ausführung mit Sud-Bond Verbindung zwischen Chip und Sub­ strat,

Fig. 8, 9 in gleicher Darstellung weitere Ausführungen mit Gehäuse-Abschirmungen.

In den nachfolgenden Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.

In Fig. 1 ist ein dünnes Metallsubstrat 1, von seiner Unter­ seite her betrachtet, erkennbar, in dem vier Aussparungen 2 zu erkennen sind, in denen jeweils eine Substratinsel 3 mit Abstand zu den umgebenden Substratwänden angeordnet ist. An den vier Substratinseln 3 sind mittels Kontaktpads 4 (besser erkennbar in Fig. 2) jeweils eine Lotkugel 5 angebracht. Das Zwischenträgersubstrat gemäß Fig. 1 kann mittels des darge­ stellten 2 × 2 Anschlußrasters in eine höhere Architektur­ ebene, beispielsweise eine Mutterplatine eingelötet werden. Auf der Oberseite des Substrats 1 (in Fig. 1 die vom Be­ trachter abgewandte Seite) sind zwei Isolationsebenen 6, 7 an­ gedeutet. Das volle Verständnis erschließt sich am besten bei gemeinsamer Betrachtung von Fig. 1 und Fig. 2.

In Fig. 2 sind die im wesentlichen mittels aus der Halblei­ ter-Prozeßtechnologie bekannten Mikrostrukturverfahren (insbesondere durch Photolithographie und Ätztechnik) erzeug­ ten Substratinseln 3 erkennbar. Die Substratinseln 3 werden über die auf der Oberseite liegenden Isolations- und Leiter­ bahnebenen 6, 7 bzw. 8, 9 mechanisch getragen. Dies geht um so leichter, als das Verhältnis der Flächen der Substratinseln 3 mit und der-3a-ohne Durchkontaktierungen bzw. Kontaktpads 4 nicht entsprechend der nur schematischen Darstellung gemäß Fig. 2 annähernd gleich ist, sondern eher den in Fig. 1 dargestellten Verhältnissen entspricht. Das Metallsubstrat 1 kann bei allen Ausführungen eine Dicke von annähernd 50 bis 500 µm aufweisen, insbesondere etwa 300 µm. Ein wesentlicher Vorteil besteht darin, daß erfindungsgemäß auch ein sehr dün­ nes Metallsubstrat 1, also etwa im Bereich von 100 bis ca. 150 µm, verwendet werden kann, ohne Nachteile befürchten zu müssen. Das Substrat kann insbesondere aus Kupfer oder Alumi­ nium, bzw. aus Legierungen, welche diese Stoffe enthalten, bestehen. Der Kostenvorteil von z. B. Kupfer gegenüber einem Keramiksubstrat ist ganz erheblich. Außerdem können die Me­ tallsubstrate aufgrund ihrer gegenüber Keramiksubstraten gün­ stigeren mechanischen Eigenschaften in größeren Panels (Nutzen) prozessiert werden, die jeweils eine Anzahl gleicher Einzelsubstrate enthalten. Auch hieraus ergibt sich ein Ko­ stenvorteil.

Die Substratinseln 3 besitzen eine beispielsweise in Fig. 2 erkennbare, durch Leiterbahn-Kontaktstellen (Vias) 10 reali­ sierte elektrische Kontaktierung zum Leiterbahnsystem 8, 9 (X- und Y-Routing). Die entgegengesetzten, unteren Enden dieser Substratinseln 3 besitzen die Funktion eines Kontaktpads 4 und sind mit Kontaktmaterial für die Verbindung zur nächsten Architekturebene ausgerüstet (z. B. Blei/Zinnlot). Damit ist eine lateral elektrisch isolierte Durchkontaktierung durch das Trägersubstrat entstanden. Die erfindungsgemäßen Substrate vereinigen die positiven Eigenschaften eines hochtemperaturstabilen Substrats mit hoher Verdrahtungsdichte mit der geforderten Durchkontaktierung auf die Substratunter­ seite. Es resultiert eine minimalste Größe des Verdrahtungs­ trägers (Substrat), der bei Flip-Chip-Anordnung identisch mit der Chipgröße ist.

Weiterhin ergibt sich eine hohe Stabilität durch eine hervor­ ragende Anpassung der Wärmeausdehnungskoeffizienten des Me­ tallsubstrats 1 und der Mutterplatine, in die es integriert wird. Nebenbei ergibt sich im übrigen außerdem die Möglich­ keit der Nutzung der zusammenhängenden Metallfläche des Substrats 1 als Masseabschirmung. Insbesondere durch die Dünnheit des Substrats ergibt sich eine extrem geringe Auf­ bauhöhe und natürlich eine extrem geringe laterale Ausdehnung infolge der bei Dünnschichttechnik auf dem Metallsubstrat 1 möglichen hohen Verdrahtungsdichte. Es lassen sich letztlich Chipbedeckungsanteile von bis zu 100% erreichen, was einen enormen Kosten- bzw. Leistungsvorteil bedeutet.

In Fig. 3 ist ein bekanntes QFP-Multichip-Modul dargestellt. Angedeutet sind die Umhäusung 11 und die an der Peripherie im Fine-Pitch-Abstand nebeneinander angeordneten, aus einem Leadframe ausgebildeten Anschlußbeinchen 12. Während ca. 100- 180 Anschlußbeinchen noch im Standardraster (1 mm) beherrsch­ bar sind, kommen bei Anschlußzahlen über 200 praktisch nur noch ein BGA-Gehäusetyp oder ein fine pitch Gehäusetyp, der aber erhöhte Genauigkeit bzw. Aufwand in der nächsten Archi­ tekturebene voraussetzt, in Frage. Auf dem Keramiksubstrat 13 gemäß Fig. 3 sind drei Chips angedeutet, die mittels Bond­ drähten mit dem Leiterbahnsystem bzw. mit Schichtwiderständen und letztlich mit den Anschlußbeinchen 12 verbunden sind.

In Fig. 4A ist als Ausgangspunkt für die Herstellung des er­ findungsgemäßen Substrats das Metallsubstrat 1 mit auf der Oberseite bereits angebrachten mehreren Isolations- bzw. Me­ tallisierungebenen dargestellt. Zur Herstellungstechnologie dieses Mehrebenen-Systems (Interconnect) wird auf die am gleichen Tag eingereichten deutschen Patentanmeldungen mit den Nummern 197 43 289.1 und 197 43 365.0 verwiesen. Aufgrund der in Dünnfilmtechnik erreichbaren hohen Verdrah­ tungsdichte sind normalerweise zwei bis vier Metallisierungs­ ebenen ausreichend. Es ist vorteilhaft, die Oberseite des Substrats 1 vor der Strukturierung der Unterseite fertigzu­ stellen, da andernfalls zusätzliche Maßnahmen zur Aufrechter­ haltung der mechanischen Stabilität und Prozessierbarkeit während des Herstellungsvorgangs ergriffen werden müssen.

In Fig. 4B wurde auf die Substratrückseite eine Photolack­ schicht 14 für anschließende Galvanik mit der Struktur der zukünftigen Kontaktpads auf der Unterseite aufgebracht. Fig. 4C zeigt die genau unterhalb der zukünftigen Durchkontaktie­ rung mittels Galvanik aufgebrachten Lötpads 4 bzw. des plat­ tenförmigen lötfähigen Materials. Im nächsten Herstellungs­ schritt, vgl. Fig. 4D, wird das Galvanikresist entfernt, während im darauffolgenden Schritt, Fig. 4E, ein Ätzresist 15 mit der Struktur der zukünftigen Substratinseln 3 aufge­ bracht wird. Anschließend, Fig. 4F, erfolgt das Ätzen des Substrats 1, woraufhin, Fig. 4G, das Ätzresist 15 wieder entfernt wird. Anschließend kann, vgl. Fig. 4H, das Substrat 1 nochmals geätzt werden, um die nicht als Durchkontaktierung dienenden Substratinseln 3a in vertikaler Richtung abzudün­ nen, so daß die als Durchkontaktierung dienenden Substratin­ seln 3 reliefartig überstehen. Schließlich ist auch noch ein weiterer Herstellungsschritt, vgl. Fig. 4I, die Passivierung des Substrats 1, also die Abdeckung der freiliegenden Flächen des strukturierten und durchkontaktierten Substrats mit einer elektrisch isolierenden Schicht 16 möglich. Bei Metallsub­ straten bietet sich dazu die chemische Umwandlung, z. B. Oxidierung, des Substrates selbst in einer Randschicht an.

In Fig. 6 ist ein ähnliches Substrat 1 wie in Fig. 4 im fertig montierten und bestückten Zustand auf einer Mutterpla­ tine 18 dargestellt. Zwei Chips 19 sind auf der obersten Ebene des Leiterbahnsystems aufgebondet. Die Substratober­ seite wurde mit einem gespritzten Gehäuse 20 abgedeckt.

Es liegt auch im Rahmen der Erfindung, die Möglichkeit von Durchkontaktierungen durch das Substrat mittels des Herstel­ lens lateral isolierter Substratinseln auf indirekte Weise zu eröffnen: dabei wird das Substrat von der Unterseite her so strukturiert, daß die Leiterbahnsystem-Kontaktstellen 10 zwi­ schen den Substratinseln 3 offen liegen und es wird sowohl die Durchkontaktierung wie auch der zugehörige Kontaktpad 4 jeweils durch eine mit Abstand zwischen zwei Substratinseln 3 angeordnete, bis zur Leiterbahnsystem-Kontaktstelle 10 in die Substratstruktur hineinreichende Lotballung 17 gebildet. Die Einzelheiten des Herstellungsprozesses dieser Variante sind in Fig. 5A bis 5F dargestellt:

In Fig. 5A ist wieder der mit Fig. 4A bis auf die vergrö­ ßerten Leiterbahnsystem-Kontaktstellen 10 übereinstimmende Ausgangspunkt erkennbar. Gemäß Fig. 5B wird anschließend wiederum eine Photolackschicht 14 für Ätztechnik auf der Substratrückseite mit der Struktur der zukünftigen Kontakt­ pads auf der Unterseite aufgebracht. Fig. 5C zeigt, in Ab­ weichung von den bisherigen Ausführungen, das erfolgte Ätzen des Metallsubstrats 1 von der Rückseite her, das bei dieser Variante dazu führt, daß die Leiterbahnsystem-Kontaktstelle 10 offen liegt. Anschließend erfolgen gemäß Fig. 5D und 5E das Entfernen des Ätzresists bzw. wiederum das Passivieren des Substrats 1. Schließlich wird gemäß Fig. 5F eine Lotbal­ lung 17 so in die durch die benachbarten Substratinseln 3 ge­ gebenen Aussparungen 2 appliziert, daß eine elektrische Ver­ bindung zwischen der geöffneten Kontaktstelle 10 und der Lot­ ballung 17, nicht jedoch zwischen der Lotballung 17 und den benachbarten, üblicherweise bereits passivierten Substratin­ seln 3 entsteht. Wie dargestellt, kann die Lotballung 17 ins­ besondere annähernd kugelförmig sein, und etwa zu Hälfte in die Substratstruktur hineinreichen.

Im Rahmen der Erfindung liegt es außerdem, die elektrische Kontaktierung zwischen dem Leiterbahnsystem 6, 7, 8, 9 und dem jeweiligen Chip 19 nicht wie in Fig. 6 dargestellt durch Aufbonden oder in Flip-Chip-Technologie, die allerdings spe­ ziell ausgerüstete flip-chipfähige Chips voraussetzt, sondern mittels Drahthöcker 21 (Stud Bond-Technologie) zu realisie­ ren, vgl. Fig. 7. Die Drahthöcker 21 können prinzipiell auf Chip- oder auf Substratebene realisiert werden.

In der Stud-Bond-Technologie nutzt man vorteilhaft die klas­ sischen, für den Drahtbondvorgang vorbereiteten Chips 19 zu einer flipchip-ähnlichen Lösung. Die Al-Pads werden durch einen besonderen Au-Drahtbondvorgang für den Interconnect 6, 7, 8, 9 vorbereitet. Nach dem Aufbringen des Ball wird der Bonddraht senkrecht in die Höhe geführt und kurz oberhalb des Pads abgeschnitten. Die so entstandenen Bond-Rümpfe (Stud) bzw. Drahthöcker 21 werden in leitfähigen, vorzugsweise anisotropen Kleber getaucht (gesamter Chip gleichzeitig) und werden (face down) auf dem Leiterbahnsystem 6, 7, 8, 9 posi­ tioniert. Diese beiden Teilstufen: Stud-Bond und Kleber-Kügel­ chen übernehmen die Funktion der Balls der C4 Technologie BGA. Als Zwischenschicht 22, die die Funktion Wärmeleitung und Auffangen von Wärmespannungen hat, kann außer Leitkleber-Kü­ gelchen beispielsweise auch, wie in Fig. 7 dargestellt, Lot verwendet werden.

Die Kombination der Stud-Bond-Technologie mit dem oben beschriebenen Metall-Grid-Array-Interconnect besitzt verschiedene hervorragende Merkmale:

• - Sie ist bezüglich des Pitch auf der Oberseite des Zwischen­ trägersubstrats paßfähig zur Stud-Bond-Technologie (zum Pitch der Bondpads der Chips). Sie kann mit allen konventionell erhältlichen Chips ausgeführt werden, da diese Dünnschichtlösung Inter­ connect Pitches bis etwa 50 µm erlaubt(Strukturkompatibilität).
• - Sie ist hochdicht, da die hohe Verdrahtungsdichte im Inter­ connect plus die Herausführung der elektrischen Kontakte auf die Unterseite eine Chipbedeckung von 100% ermögli­ chen.
• - Er ist sehr gut wärmeleitend, da der Träger nicht aus Kunststoff, sondern aus Metall besteht, es resultiert eine sehr gute Wärmeankopplung.
• - Flexibilität bei der Chipauswahl
• - Nutzung bereits vorhandener Einzeltechnologien und vorhan­ denen Equipments.
• - Geringe Kosten durch Einsparung von Materialien und Funk­ tionsträgern (Leadframe, . . .)
• - Extrem flache Bauhöhe (Chip + Stud + MGA = 300 µm + 100 µm + 300 µm = 700 µm Gesamthöhe!).
• - Extrem gute Abschirmung durch metallischen Interconnect (nahezu total bei Nutzung von Chips mit metallisierter Rückseite).

Als Substratmaterialien eignen sich besonders Cu, NiFe oder Legierungen daraus, so daß sich gute Wärmeübergänge zur Mutterplatine herstellen lassen. Als Material für die Draht­ höcker 21 eignet sich besonders Gold.

Im Rahmen der Erfindung liegt es schließlich auch, eine metallische Abschirmung 24, 26 kappenförmig über dem minde­ stens einen Chip 19 anzuordnen, wobei zwischen dem metalli­ schen Substrat 1 und der Abschirmung 24, 26 ein gut wärme­ leitender und elektrischer Kontakt vorgesehen ist. Dies be­ deutet eine erhebliche Verbesserung gegenüber nur kunststoff­ umspritzten Chips 19 (vgl. Fig. 3), bei denen eine schlechte Wärmeableitung und ein unzureichender Schutz vor bzw. gegen Strahlung vorliegen. Das Metallsubstrat 1 wird bis auf die Stellen der Signaldurchführung auf Ground gelegt, wodurch eine gute Strahlungsabschirmung in diese Richtung entsteht.

Wird das Chipsystem einseitig eingekapselt (Gehäuse 20, vgl. Fig. 6) oder mit Glop Top versehen, so kann durch eine nach­ folgende Metallisierung 24 der Kunststoffabdeckung 20 plus der Oberfläche des Metallsubstrates 1 ein geschlossenes, abgeschirmtes Gehäuse entstehen. Diese Metallisierung 24 kann durch Sputtern, chemische Metallisierung und, wenn zur Wärme­ ableitung nötig, durch zusätzliche galvanische Verstärkung erfolgen. Eine entsprechende Metallisierung 24, zusammen mit einem Kontakt 25 zum Substrat 1, ist in Fig. 8 dargestellt.

Wird auf das metallische Substrat mit Interconnect 6, 7, 8, 9 nach dem Chip- und Drahtbonden eine metallische Kappe bzw. Platte 26 angebracht, läßt sich ebenso eine nahezu perfekte Abschirmung erreichen. Diese Kappe 26 kann elektrisch und wärmeleitend mit dem metallischen Träger 1 verbunden werden (Schweißen, Kleben, Löten, . . .). An diese Kappe 26 läßt sich zur Leistungsabführung ein Kühlkörper 28 montieren (vgl. Fig. 9). Herge­ stellt wird diese Kappe 26 vorzugsweise aus dem gleichen Metall wie das Substrat 1. In das ebene Grundmaterial einer Metallplatte wird durch Tiefenätzung um wenige 100 µm ein Hohlraum erzeugt an den Stellen, wo sich die Chips 19 befin­ den. Anschließend werden beide Bestandteile (der vormontierte Boden mit den Chips auf dem Interconnect und die tiefenge­ ätzte Deckelplatte) übereinander gelegt und leitfähig verbun­ den. Dies kann vorzugsweise im Ensemble (Wafer, Streifen, . . .) erfolgen, was den Vorgang als Batch Prozeß sehr ratio­ nell und kostengünstig gestalten läßt.

Claims (19)

1. Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente, auf dessen Oberseite ein Lei­ terbahnsystem (6, 7, 8, 9) mit jeweils mindestens einer Lei­ terbahn (8, 9)- und einer Isolationsebene (6, 7) angebracht ist, und das mit Durchkontaktierungen von Leiter­ bahnsystem (6, 7, 8, 9) zu seiner Unterseite versehen ist, in deren Bereich mit den Durchkontaktierungen elektrisch verbun­ dene Kontaktpads (4) angeordnet sind, mit denen die Kontak­ tierung und Integration des Zwischenträgersubstrats in eine nächsthöhere Architekturebene herstellbar ist, dadurch gekennzeichnet, daß das Zwischenträgersubstrat durch ein dünnes elektrisch leitfähiges Substrat (1) gebildet ist, dessen Oberseite mit einer ersten Isolationsschicht (6) abgedeckt ist, durch die hindurch das Leiterbahnsystem (6, 7, 8, 9) stellenweise an das leitfähige Substrat (1) ankontaktiert ist, und daß das Substrat (1) von seiner Unterseite her durch Mikrostruktur­ technik so strukturiert ist, daß lateral elektrisch gegenein­ ander isolierte Substratinseln (3) gebildet sind.

2. Zwischenträgersubstrat nach Anspruch 1, dadurch gekennzeichnet, daß für die Kontaktierung auf die nächste Systemebene lötfä­ higes Material auf den Kontaktpads (4) aufgebracht ist.

3. Zwischenträgersubstrat nach Anspruch 1, dadurch gekennzeichnet, daß mindestens eine der Substratinseln (3) selbst jeweils eine Durchkontaktierung von einer auf ihrer Oberseite liegenden Leiterbahnsystem-Kontaktstelle (10) zum an ihrer Unterseite angebrachten Kontaktpad (4) bildet.

4. Zwischenträgersubstrat nach Anspruch 3, dadurch gekennzeichnet, daß auf dem Kontaktpad (4) eine Lotkugel (5) aufgebracht ist.

5. Zwischenträgersubstrat nach Anspruch 3, dadurch gekennzeichnet, daß die Kontaktpads (4) und das darauf aufgebrachte platten­ förmige lötfähige Material galvanisch aufgebracht sind.

6. Zwischenträgersubstrat nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das Substrat (1) an nicht als Durchkontaktierung dienen­ den Substratinseln (3a) in vertikaler Richtung abgedünnt ist, so daß die als Durchkontaktierung dienenden Substratinseln (3) reliefartig überstehen.

7. Zwischenträgersubstrat nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat (1) so strukturiert ist, daß die Leiterbahn­ system-Kontaktstellen (10) zwischen den Substratinseln (3) offen liegen und daß sowohl Durchkontaktierung wie auch der Kontaktpad (4) jeweils durch eine mit Abstand zwischen zwei Substratinseln (3) angeordnete, bis zur Leiterbahnsystem-Kon­ taktstelle (10) in die Substratstruktur hineinreichende Lot­ ballung (17) gebildet sind.

8. Zwischenträgersubstrat nach Anspruch 7, dadurch gekennzeichnet, daß die Lotballung (17) annähernd kugelförmig ist und etwa zur Hälfte in die Substratstruktur hineinreicht.

9. Zwischenträgersubstrat nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die freiliegenden Flächen des strukturierten und durch­ kontaktierten Substrats (1) wenigstens teilweise mit einer elektrisch isolierenden Schicht (16) abgedeckt sind.

10. Zwischenträgersubstrat nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß das Substrat (1) aus Kupfer oder Aluminium besteht oder aus Legierungen, welche diese Stoffe enthalten.

11. Zwischenträgersubstrat nach Anspruch 10, dadurch gekennzeichnet, daß das Metallsubstrat (1) eine Dicke von annähernd 50- 500 µm aufweist.

12. Zwischenträgersubstrat nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Kontaktpads (4) unterhalb des Substrats (1) eine git­ terartige flächige Anordnung bilden.

13. Zwischenträgersubstrat nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß die elektrische Kontaktierung zwischen dem Leiterbahnsystem (6, 7, 8, 9) und einem jeweiligen Chip (19) mittels Drahthöcker (21) (Stud-Bond)-Technologie realisiert ist.

14. Zwischenträgersubstrat nach Anspruch 13, dadurch gekennzeichnet, daß die Anschlußpads der Chips (19) mit Drahthöckern (21) versehen sind, auf denen eine Zwischenschicht (22) angebracht ist, und daß diese Chips (19) mit ihren Anschlußpads auf den freigelegten Anschlüssen (23) des Leiterbahnsystems (6, 7, 8, 9) positioniert sind.

15. Zwischenträgersubstrat nach Anspruch 14, dadurch gekennzeichnet, daß die Zwischenschicht (22) durch Leitkleber-Kügelchen oder Lot gebildet ist.

16. Zwischenträgersubstrat nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß eine metallische Abschirmung (24, 26) kappenförmig über dem mindestens einen Chip (19) angeordnet ist, wobei zwischen dem metallischen Substrat (1) und der Abschirmung (24, 26) ein gut wärmeleitender und elektrischer Kontakt vorgesehen ist.

17. Zwischenträgersubstrat nach Anspruch 16, dadurch gekennzeichnet, daß die Chips (19) durch ein Gehäuse (20) aus nichtleitenden organischen Materialien abgedeckt sind und daß das Gehäuse (20) und ein daran angrenzender Teil des Substrats (1) mit einer Metallisierung (24) abgedeckt sind, die mit dem Substrat (1) galvanisch verbunden ist.

18. Zwischenträgersubstrat nach Anspruch 16, dadurch gekennzeichnet, daß die Abschirmung aus einer metallischen Platte (26) besteht, welche für die Chips (19) mindestens eine Aussparung (27) aufweist und die auf dem Substrat (1) montiert ist.

19. Zwischenträgersubstrat nach Anspruch 18, dadurch gekennzeichnet, daß die Abschirmung (24, 26) und das Substrat (1) aus dem gleichen Material bestehen.