DE19930308B4 - Multichipmodul mit Silicium-Trägersubstrat - Google Patents
Multichipmodul mit Silicium-Trägersubstrat Download PDFInfo
- Publication number
- DE19930308B4 DE19930308B4 DE19930308A DE19930308A DE19930308B4 DE 19930308 B4 DE19930308 B4 DE 19930308B4 DE 19930308 A DE19930308 A DE 19930308A DE 19930308 A DE19930308 A DE 19930308A DE 19930308 B4 DE19930308 B4 DE 19930308B4
- Authority
- DE
- Germany
- Prior art keywords
- carrier substrate
- module
- chip
- multilayer wiring
- lotballung
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 13
- 239000010703 silicon Substances 0.000 title claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract description 13
- 229910000679 solder Inorganic materials 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000005516 engineering process Methods 0.000 claims abstract description 7
- 239000004020 conductor Substances 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 6
- 238000005476 soldering Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
Abstract
Auf der Mehrlagenverdrahtung des Silicium-Trägersubstrats (4) sind in Flip-Chip-Technik Halbleiterchips (1) montiert, während die Unterseite des Substrats (4) mit Lötkontakten in Form von Lotballungen (7) (BGA) versehen und so strukturiert ist, daß für jeden Lötkontakt eine sich trichterförmig von der Unterseite bis zur untersten Leiterbahnebene verengende Mulde (6) gebildet ist, die von der jeweiligen Lotballung (7) gefüllt ist, so daß die Lotballung (7) selbst die Mehrlagenverdrahtung kontaktiert.
Description
- Die Erfindung betrifft ein Multichipmodul.
- Beim Aufbau komplexer elektronischer Systeme mit mehreren Halbleiterchips rücken im Zuge der Verringerung der Chipanschluß-Abstände zunehmend Probleme der Verbindungs- und Packaging-Technologie in den Vordergrund. Der konventionelle Aufbau, bei dem die Chips individuell gehäust, mit Anschlüssen versehen und anschließend einzeln auf eine Leiterplatte bestückt werden, ist wegen des relativ hohen Platzbedarfs und wegen der erforderlichen Verdrahtung zwischen den einzelnen Chips in vielen Fällen nicht optimal.
- Zunehmend üblich ist deshalb der Systemaufbau in Form von Multichipmodulen, bei denen ein Substrat mit einer hochdichten Mehrlagenverdrahtung, auf dem die Chips angebracht sind, als Zwischenträgersubstrat für eine gemeinsame Integration mehrerer Chips in eine nächsthöhere Architekturebene des Systemaufbaus dient. Als Material für das Zwischenträgersubstrat kommen neben dem konventionellen Kunststoff heute vor allem Keramik, Metall und Silicium in Frage. Silicium und Keramik sind jedoch problematisch hinsichtlich der Kombination mit der platzsparenden Verbindungstechnik BGA (Ball Grid Array), da die erforderlichen Bohrungen für die Durchkontaktierung von der Mehrlagenverdrahtung auf der Bestückungsseite zu den flächig angeordneten Lotballungen auf der Unterseite beispielsweise für ein Keramiksubstrat nur schwer herstellbar sind.
- Aus der internationalen Patentanmeldung WO 98/18303 ist ein Multichipmodul mit einem speziellen, auf Silicium-Substraten beruhenden Aufbau- und Verbindungssystem bekannt geworden. Vorgeschlagen wird dort eine Aufteilung des Zwischenträgersubstrats einerseits in kleine Pallets mit hochdichter Ver drahtung, auf denen jeweils vorzugsweise ein einzelner Chip in Flip-Chip-Technik angeordnet ist, und andererseits in ein größeres Board mit Ausnehmungen für die Chips der einzelnen Pallets. Die Pallets mit den Chips werden also selbst wiederum in Flip-Chip-Technik auf die Kontakte des Boards gelötet. Um eine möglichst gleichmäßige Wärmeausdehnung zu erhalten, wird vorgeschlagen, die Pallets und das Board aus dem gleichen Material wie die Chips, also aus Silicium zu fertigen. Der bekannte Aufbau führt jedoch zu einem nicht optimalen Platzverbrauch, da die Pallets etwas größer als die Chips selbst sind, und ist aufgrund der Aufteilung bzw. Verdopplung des Substrats in Pallet und Board von der Herstellung her relativ kostenaufwendig.
- Aus der (
DE 198 30 158 A1 ) ist ein Multichipmodul bekannt, das Zwischenträgersubstrat durch ein dünnes elektrisch leitfähiges Substrat gebildet ist. Insbesondere wird vorgeschlagen, das Substrat aus Kupfer oder Aluminium, bzw. aus Legierungen, welche diese Stoffe enthalten, herzustellen. Diese metallischen Träger sind äußerst kostengünstig, weisen gute mechanische Eigenschaften auf und lassen sich auf einfache Weise verarbeiten. Weiterhin sind sie hochtemperaturstabil und weisen eine mit hoher Verdrahtungsdichte mit der geforderten Durchkontaktierung auf der Substratunterseite auf. Ein metallisches Zwischenträgersubstrat ergibt außerdem eine hohe Stabilität durch eine hervorragende Anpassung der Wärmeausdehnungskoeffizienten des Metallsubstrats und der Mutterplatine, in die es integriert wird. Die zusammenhängende Metallfläche des Substrats kann auch als Masseabschirmung eingesetzt werden. Nachteilig ist jedoch, dass zwar eine Anpassung der Wärmeausdehnungskoeffizienten des Zwischenträgersubstrats und der Mutterplatine gegeben ist, jedoch keine Anpassung der Wärmeausdehnungskoeffizienten zwischen den auf dem Zwischenträgersubstrat aufgebrachten Halbleiterchips und demselben vorliegt. Werden zur elektrischen Kontaktierung der Leiterbahnebene und der Halbleiterchips sehr kleine Lötkontakte verwendet, so müssen diese aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten von Halbleiterchips und Zwischenträgersubstrat hohe Scherkräfte aufnehmen können. Es ist dabei nicht auszuschließen, daß eine elektrische Verbindung oder sogar ein Halbleiterchip selbst beschädigt werden. - Ziel der vorliegenden Erfindung ist es, ein gegenüber den genannten Nachteilen verbessertes Multichipmodul zu schaffen.
- Erfindungsgemäß wird diese Ziel erreicht durch ein Multichipmodul
- – mit einem Trägersubstrat,
- – auf dessen Bestückungsseite eine Mehrlagenverdrahtung aufgebracht ist,
- – deren erste, oberste Leiterbahnebene mindestens einen, jeweils in Flip-Chip-Technik mittels Lotkügelchen montierten Halbleiterchip kontaktiert,
- – und bei dem die Unterseite des Trägersubstrats mit insbesondere flächig angeordneten Lötkontakten in Form von Lotballungen (BGA) versehen ist, die zur elektrischen Verbindung des Multichipmoduls mit einem Baugruppenträger dienen,
- – wobei diese Unterseite so strukturiert ist, daß für jeden Lötkontakt eine sich trichterförmig von der Unterseite bis zur untersten Leiterbahnebene verengende Mulde gebildet ist, die von der jeweiligen Lotballung gefüllt ist, so daß die Lotballung selbst die Mehrlagenverdrahtung kontaktiert, und
- – wobei das Trägersubstrat aus Silicium besteht.
- Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
- Die Erfindung wird nachfolgend an Ausführungsbeispielen anhand der Zeichnungen näher erläutert. Es zeigt:
-
1 einen schematischen seitlichen Schnitt eines erfindungsgemäßen Multichipmoduls, -
2 in gleicher Darstellung, eine weitere Ausführungsform eines Multichipmoduls gemäß der Erfindung. -
1 zeigt beispielsweise drei Halbleiterchips1 , die jeweils mit ihrer aktiven Seite mittels Lotkügelchen2 auf der ersten, obersten Leiterbahnebene3 des Silicium-Trägersubstrats4 verlötet sind. Die Mehrlagenverdrahtung5 ist in an sich bekannter Weise als eine Sequenz von strukturierten Metallebenen, die durch ein organisches Dielektrikum elektrisch voneinander getrennt sind, ausgebildet. Dabei werden beispielsweise über lithographisch erzeugte Via Holes im Dielektrikum gezielt Verbindungen zwischen den Leiterbahnebenen hergestellt. Bevorzugt wird eine Mehrlagenverdrahtung mit alternierenden Cu-BCB-(Diphenylcyclobuthen)-Ebenen. Natürlich können außer den in1 dargestellten Chips1 auch weitere elektronische Bauelemente (in SMD-Technik) auf der Mehrlagenverdrahtung5 verlötet werden. Die Mehrlagenverdrahtung5 hat eine typische Dicke von ca. 50 μm, während das eigentliche Silicium-Trägersubstrat4 typischerweise einige hundert μm dick sein kann. Erkennbar in1 sind auch die in die trichterförmigen Mulden6 eingefügten Lotballungen7 , die als Durchkontaktierung von der Mehrlagenverdrahtung5 zur Unterseite des Multichipmoduls dienen. - Die Fertigung eines erfindungsgemäßen Multichipmoduls beginnt mit dem Aufbringen der Mehrlagenverdrahtung
5 , vorzugsweise mit vier Leiterbahnebenen, auf das Silicium-Trägersubstrat4 . Im nächsten Fertigungsschritt werden die Lotkügelchen2 auf die Mehrlagenverdrahtung5 aufgebracht, vorzugsweise durch galvanisches Aufwachsen. Anschließend erfolgt die Strukturierung des Trägersubstrats4 , also Ausentwicklung und Tiefenätzen, beispielsweise mit dem flüssigen Ätzmittel KOH. Je nach Materialeigenschaften und Dicke des Trägersubstrats4 läßt sich dabei ein gewünschter Winkel des Trichters im Trägersubstrat4 relativ gut einstellen. Es resultieren die in1 dargestellten trichterförmigen Mulden6 , in die anschließend Lotballungen7 mechanisch eingebracht werden, wobei durch die Mulden6 eine größere Stabilität durch einen verbesserten Seitenhalt der Lotballungen7 gegenüber den konventionellerweise nur mittels Pads befestigter Lotballungen resultiert. Dies ist hinsichtlich der bei thermischen Ausdehnungen auftretenden Scherkräfte vorteilhaft. In einem weiteren Fertigungsschritt werden schließlich die Chips1 auf die bereits vorhandenen Lotkügelchen2 aufgelötet. Dies geschieht also durch Flip-Chip-Montage der Chips1 direkt auf das Trägersubstrat4 . Die resultierenden Multichipmodule können mittels SMD-Montage über ihre Lotballungen7 in eine andere Baugruppe verlötet werden. - Aufgrund der mehr oder weniger großen Leitfähigkeit des Silicium-Trägersubstrats
4 ist es normalerweise erforderlich, die Schrägseiten der strukturierten Mulden6 (also nicht den Boden der Mulde6 , d. h. den Kontakt zur Mehrlagenverdrahtung3 ) vor dem Einbringen der Lotballungen7 mit einer Isolierschicht zu bedecken. Dies kann vorteilhafterweise am einfachsten mittels eines schlecht planarisierenden Materials, beispielsweise Photoimid, erreicht werden. Ein gut planarisierendes Material würde demgegenüber unerwünschterweise nicht nur die Schrägseiten, also die innere Oberfläche des Trichters bedecken, sondern diesen ganz ausfüllen. - In
2 ist ein Sandwich-Multichipmodul dargestellt, bei dem die Lotballungen8 des oberen Moduls9 nicht flächig, sondern nur im Außenbereich des oberen Trägersubstrats4 angeordnet und direkt auf der Mehrlagenverdrahtung5 des unte ren Moduls10 verlötet sind. Dies setzt, wie in der2 angedeutet, voraus, daß die Lotballungen8 so groß bzw. dick sind, daß ausreichend Platz für die im Zentralbereich angeordneten Chips1 des unteren Multichipmoduls10 besteht. - Das erfindungsgemäße Multichipmodul ist mit geringem Aufwand herstellbar, da ein einheitliches Silicium-Trägersubstrat
4 verwendet wird und insbesondere im Vergleich zum eingangs genannten Stand der Technik weniger Verarbeitungsschritte anfallen. Es ergeben sich weiterhin Platzvorteile durch die Flip-Chip-Montage der Chips1 , wodurch deren Abstand sehr gering sein kann. Letztlich ergeben sich auch kurze Verbindungen von den Chips1 zur externen Baugruppe. Schließlich ermöglicht das erfindungsgemäße Multichipmodul auch allgemein, wie bei2 nur beispielhaft anhand der dortigen speziellen Ausführung beschrieben, ein dreidimensionales Packaging.
Claims (3)
- Multichipmodul – mit einem Trägersubstrat (
4 ), – auf dessen Bestückungsseite eine Mehrlagenverdrahtung (5 ) aufgebracht ist, – deren erste, oberste Leiterbahnebene (3 ) mindestens einen, jeweils in Flip-Chip-Technik mittels Lotkügelchen (2 ) montierten, Halbleiterchip (1 ) kontaktiert, – und bei dem die Unterseite des Trägersubstrats (4 ) mit insbesondere flächig angeordneten Lötkontakten in Form von Lotballungen (7 ) (BGA) versehen ist, die zur elektrischen Verbindung des Multichipmoduls mit einem Baugruppenträger dienen, – wobei diese Unterseite so strukturiert ist, daß für jeden Lötkontakt eine sich trichterförmig von der Unterseite bis zur untersten Leiterbahnebene verengende Mulde (6 ) gebildet ist, die von der jeweiligen Lotballung (7 ) gefüllt ist, so daß die Lotballung (7 ) selbst die Mehrlagenverdrahtung kontaktiert, dadurch gekennzeichnet, dass das Trägersubstrat (4 ) aus Silicium besteht. - Multichipmodul nach Anspruch 1, bei dem die Schrägseiten der Mulden (
6 ) jeweils mit einer Isolierschicht bedeckt sind, die aus einem schlecht planarisierenden Material, insbesondere Photoimid, bestehen. - Multichipmodul nach Anspruch 1 oder 2, bei dem zwei Multichipmodule sandwichartig übereinander angeordnet sind, wobei die Lotballungen (
8 ) des oberen Moduls (9 ) nicht flächig, sondern nur im Außenbereich des oberen Trägersubstrats (4 ) angeordnet und direkt auf der Mehrlagenverdrahtung (5 ) des unteren Moduls (10 ) verlötet sind.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19930308A DE19930308B4 (de) | 1999-07-01 | 1999-07-01 | Multichipmodul mit Silicium-Trägersubstrat |
US09/609,508 US6359790B1 (en) | 1999-07-01 | 2000-07-03 | Multichip module having a silicon carrier substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19930308A DE19930308B4 (de) | 1999-07-01 | 1999-07-01 | Multichipmodul mit Silicium-Trägersubstrat |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19930308A1 DE19930308A1 (de) | 2001-01-11 |
DE19930308B4 true DE19930308B4 (de) | 2006-01-12 |
Family
ID=7913274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19930308A Expired - Fee Related DE19930308B4 (de) | 1999-07-01 | 1999-07-01 | Multichipmodul mit Silicium-Trägersubstrat |
Country Status (2)
Country | Link |
---|---|
US (1) | US6359790B1 (de) |
DE (1) | DE19930308B4 (de) |
Families Citing this family (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AUPQ439299A0 (en) * | 1999-12-01 | 1999-12-23 | Silverbrook Research Pty Ltd | Interface system |
DE10004647C1 (de) * | 2000-02-03 | 2001-07-26 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauelementes mit einem Multichipmodul und einem Silizium-Trägersubstrat |
JP3722209B2 (ja) * | 2000-09-05 | 2005-11-30 | セイコーエプソン株式会社 | 半導体装置 |
JP4202641B2 (ja) * | 2001-12-26 | 2008-12-24 | 富士通株式会社 | 回路基板及びその製造方法 |
DE10209204B4 (de) * | 2002-03-04 | 2009-05-14 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben |
DE10250538B4 (de) * | 2002-10-29 | 2008-02-21 | Infineon Technologies Ag | Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung |
DE10308095B3 (de) * | 2003-02-24 | 2004-10-14 | Infineon Technologies Ag | Elektronisches Bauteil mit mindestens einem Halbleiterchip auf einem Schaltungsträger und Verfahren zur Herstellung desselben |
TWI251313B (en) * | 2003-09-26 | 2006-03-11 | Seiko Epson Corp | Intermediate chip module, semiconductor device, circuit board, and electronic device |
JP4808729B2 (ja) | 2004-11-12 | 2011-11-02 | アナログ デバイシーズ インク | 離間した突き当て型コンポーネント構造体 |
US8476591B2 (en) | 2005-09-21 | 2013-07-02 | Analog Devices, Inc. | Radiation sensor device and method |
US7969018B2 (en) * | 2008-07-15 | 2011-06-28 | Infineon Technologies Ag | Stacked semiconductor chips with separate encapsulations |
WO2014011232A1 (en) | 2012-07-12 | 2014-01-16 | Hsio Technologies, Llc | Semiconductor socket with direct selective metalization |
WO2011139619A1 (en) | 2010-04-26 | 2011-11-10 | Hsio Technologies, Llc | Semiconductor device package adapter |
US9276336B2 (en) | 2009-05-28 | 2016-03-01 | Hsio Technologies, Llc | Metalized pad to electrical contact interface |
US8955215B2 (en) | 2009-05-28 | 2015-02-17 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
WO2011153298A1 (en) | 2010-06-03 | 2011-12-08 | Hsio Technologies, Llc | Electrical connector insulator housing |
US8912812B2 (en) | 2009-06-02 | 2014-12-16 | Hsio Technologies, Llc | Compliant printed circuit wafer probe diagnostic tool |
US8955216B2 (en) | 2009-06-02 | 2015-02-17 | Hsio Technologies, Llc | Method of making a compliant printed circuit peripheral lead semiconductor package |
US9930775B2 (en) | 2009-06-02 | 2018-03-27 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
US9603249B2 (en) | 2009-06-02 | 2017-03-21 | Hsio Technologies, Llc | Direct metalization of electrical circuit structures |
US8987886B2 (en) | 2009-06-02 | 2015-03-24 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
US9093767B2 (en) | 2009-06-02 | 2015-07-28 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
US9277654B2 (en) | 2009-06-02 | 2016-03-01 | Hsio Technologies, Llc | Composite polymer-metal electrical contacts |
WO2012078493A1 (en) | 2010-12-06 | 2012-06-14 | Hsio Technologies, Llc | Electrical interconnect ic device socket |
WO2010141295A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed flexible circuit |
US8789272B2 (en) | 2009-06-02 | 2014-07-29 | Hsio Technologies, Llc | Method of making a compliant printed circuit peripheral lead semiconductor test socket |
US8988093B2 (en) | 2009-06-02 | 2015-03-24 | Hsio Technologies, Llc | Bumped semiconductor wafer or die level electrical interconnect |
WO2010147934A1 (en) | 2009-06-16 | 2010-12-23 | Hsio Technologies, Llc | Semiconductor die terminal |
WO2011002709A1 (en) | 2009-06-29 | 2011-01-06 | Hsio Technologies, Llc | Compliant printed circuit semiconductor tester interface |
US8928344B2 (en) | 2009-06-02 | 2015-01-06 | Hsio Technologies, Llc | Compliant printed circuit socket diagnostic tool |
WO2010141296A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit semiconductor package |
WO2010141311A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit area array semiconductor device package |
WO2010141297A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit wafer level semiconductor package |
US9276339B2 (en) | 2009-06-02 | 2016-03-01 | Hsio Technologies, Llc | Electrical interconnect IC device socket |
US9196980B2 (en) | 2009-06-02 | 2015-11-24 | Hsio Technologies, Llc | High performance surface mount electrical interconnect with external biased normal force loading |
US9231328B2 (en) | 2009-06-02 | 2016-01-05 | Hsio Technologies, Llc | Resilient conductive electrical interconnect |
US9232654B2 (en) | 2009-06-02 | 2016-01-05 | Hsio Technologies, Llc | High performance electrical circuit structure |
US9318862B2 (en) | 2009-06-02 | 2016-04-19 | Hsio Technologies, Llc | Method of making an electronic interconnect |
US8610265B2 (en) | 2009-06-02 | 2013-12-17 | Hsio Technologies, Llc | Compliant core peripheral lead semiconductor test socket |
US9699906B2 (en) | 2009-06-02 | 2017-07-04 | Hsio Technologies, Llc | Hybrid printed circuit assembly with low density main core and embedded high density circuit regions |
US9613841B2 (en) | 2009-06-02 | 2017-04-04 | Hsio Technologies, Llc | Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection |
US8525346B2 (en) | 2009-06-02 | 2013-09-03 | Hsio Technologies, Llc | Compliant conductive nano-particle electrical interconnect |
US8803539B2 (en) | 2009-06-03 | 2014-08-12 | Hsio Technologies, Llc | Compliant wafer level probe assembly |
WO2010147782A1 (en) | 2009-06-16 | 2010-12-23 | Hsio Technologies, Llc | Simulated wirebond semiconductor package |
US9320144B2 (en) | 2009-06-17 | 2016-04-19 | Hsio Technologies, Llc | Method of forming a semiconductor socket |
US8984748B2 (en) | 2009-06-29 | 2015-03-24 | Hsio Technologies, Llc | Singulated semiconductor device separable electrical interconnect |
US20130026609A1 (en) * | 2010-01-18 | 2013-01-31 | Marvell World Trade Ltd. | Package assembly including a semiconductor substrate with stress relief structure |
US20110175218A1 (en) | 2010-01-18 | 2011-07-21 | Shiann-Ming Liou | Package assembly having a semiconductor substrate |
US20110186960A1 (en) * | 2010-02-03 | 2011-08-04 | Albert Wu | Techniques and configurations for recessed semiconductor substrates |
US9689897B2 (en) | 2010-06-03 | 2017-06-27 | Hsio Technologies, Llc | Performance enhanced semiconductor socket |
US10159154B2 (en) | 2010-06-03 | 2018-12-18 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer circuit structure |
US9350093B2 (en) | 2010-06-03 | 2016-05-24 | Hsio Technologies, Llc | Selective metalization of electrical connector or socket housing |
US8758067B2 (en) | 2010-06-03 | 2014-06-24 | Hsio Technologies, Llc | Selective metalization of electrical connector or socket housing |
US9865310B2 (en) * | 2011-02-24 | 2018-01-09 | Interconnect Systems, Inc. | High density memory modules |
US9761520B2 (en) | 2012-07-10 | 2017-09-12 | Hsio Technologies, Llc | Method of making an electrical connector having electrodeposited terminals |
US10667410B2 (en) | 2013-07-11 | 2020-05-26 | Hsio Technologies, Llc | Method of making a fusion bonded circuit structure |
US10506722B2 (en) | 2013-07-11 | 2019-12-10 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer electrical circuit structure |
US9755335B2 (en) | 2015-03-18 | 2017-09-05 | Hsio Technologies, Llc | Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998018303A1 (en) * | 1996-10-21 | 1998-04-30 | Alpine Microsystems, Llc | A system and method for packaging integrated circuits |
DE19830158A1 (de) * | 1997-09-30 | 1999-04-22 | Siemens Ag | Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0220469B1 (de) * | 1985-10-15 | 1989-12-06 | Siemens Aktiengesellschaft | Leistungsthyristor |
US4807021A (en) * | 1986-03-10 | 1989-02-21 | Kabushiki Kaisha Toshiba | Semiconductor device having stacking structure |
US5222014A (en) * | 1992-03-02 | 1993-06-22 | Motorola, Inc. | Three-dimensional multi-chip pad array carrier |
US5367435A (en) * | 1993-11-16 | 1994-11-22 | International Business Machines Corporation | Electronic package structure and method of making same |
CA2154409C (en) * | 1994-07-22 | 1999-12-14 | Yuzo Shimada | Connecting member and a connecting method using the same |
US5715144A (en) * | 1994-12-30 | 1998-02-03 | International Business Machines Corporation | Multi-layer, multi-chip pyramid and circuit board structure |
-
1999
- 1999-07-01 DE DE19930308A patent/DE19930308B4/de not_active Expired - Fee Related
-
2000
- 2000-07-03 US US09/609,508 patent/US6359790B1/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998018303A1 (en) * | 1996-10-21 | 1998-04-30 | Alpine Microsystems, Llc | A system and method for packaging integrated circuits |
DE19830158A1 (de) * | 1997-09-30 | 1999-04-22 | Siemens Ag | Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente |
Also Published As
Publication number | Publication date |
---|---|
DE19930308A1 (de) | 2001-01-11 |
US6359790B1 (en) | 2002-03-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19930308B4 (de) | Multichipmodul mit Silicium-Trägersubstrat | |
DE10295972B4 (de) | Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung | |
DE69935628T2 (de) | Hybridmodul | |
EP1350417B1 (de) | Verfahren zur herstellung einer elektronischen baugruppe | |
DE10234951B4 (de) | Verfahren zur Herstellung von Halbleiterschaltungsmodulen | |
WO2005081315A2 (de) | Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben | |
EP0642166A2 (de) | Auf Leiterplatten oberflächenmontierbares Multichip-Modul | |
DE102007002707A1 (de) | System-in Package-Modul | |
DE10033977A1 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
DE10002852A1 (de) | Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung | |
DE102004001829A1 (de) | Halbleitervorrichtung | |
DE102006001767A1 (de) | Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben | |
DE102004041088A1 (de) | Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip | |
WO2011003647A1 (de) | Leiterplatte | |
DE19830158C2 (de) | Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente | |
DE19816794A1 (de) | Leiterplattenverbund | |
DE102006024147B3 (de) | Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben | |
DE19931004C2 (de) | Chipmodul, insbesondere BGA-Package, mit einem Interconnect zur stressfreien Lötverbindung mit einer Leiterplatte | |
DE10302022A1 (de) | Verkleinertes Chippaket und Verfahren zu seiner Herstellung | |
DE102008032953A1 (de) | Integrierte Schaltung, Schaltungssystem und Herstellungsverfahren | |
DE102006059702A1 (de) | Optoelektronisches Bauelement | |
DE102004027074A1 (de) | BGA (Ball Grid Array)-Gehäuse mit einer metallischen Kühlfolie | |
WO2000022668A1 (de) | Elektronisches modul, insbesondere multichipmodul, mit einer mehrlagenverdrahtung und verfahren zu seiner herstellung | |
DE102017218273A1 (de) | Halbleiterbaugruppe | |
WO2003100854A2 (de) | Elektronisches bauelement-modul und verfahren zu dessen herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |