JP4202641B2 - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
JP4202641B2
JP4202641B2 JP2001393573A JP2001393573A JP4202641B2 JP 4202641 B2 JP4202641 B2 JP 4202641B2 JP 2001393573 A JP2001393573 A JP 2001393573A JP 2001393573 A JP2001393573 A JP 2001393573A JP 4202641 B2 JP4202641 B2 JP 4202641B2
Authority
JP
Japan
Prior art keywords
circuit board
hole
film
substrate
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001393573A
Other languages
English (en)
Other versions
JP2003198069A (ja
Inventor
修 谷口
康男 山岸
孝司 表
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001393573A priority Critical patent/JP4202641B2/ja
Priority to US10/300,601 priority patent/US7139176B2/en
Publication of JP2003198069A publication Critical patent/JP2003198069A/ja
Application granted granted Critical
Publication of JP4202641B2 publication Critical patent/JP4202641B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core

Description

【０００１】
【発明の属する技術分野】
本発明は、回路基板及びその製造方法に係り、特に高密度化、高速化に対応しうる回路基板及びその製造方法に関する。
【０００２】
【従来の技術】
近年、コンピュータ等で使用される半導体部品は、急速に高密度化、高速化への対応が推進されている。これに伴い、回路基板についても、高密度化、高速化への対応が要請されている。
【０００３】
従来の回路基板の一例について図７を用いて説明する。図７（ａ）は実装状態における従来の回路基板の構造を示す断面図、図７（ｂ）は回路基板の構造を示す斜視図である。
【０００４】
図７（ａ）に示すように、回路基板１００は、実装基板１０６上に搭載されている。回路基板１００と実装基板１０６とは、ハンダボール１０４ａ等を介して電気的に接続されている。回路基板１００の上面には、デカップリングキャパシタ１０８が形成されている。実装基板１０６上に搭載された回路基板１００上には、ＬＳＩ基板１１０が搭載されている。回路基板１００とＬＳＩ基板１１０とは、ハンダボール１０４ｂ等を介して電気的に接続されている。
【０００５】
回路基板１００には、図７（ｂ）に示すように貫通孔１１４が所定のピッチで形成されている。貫通孔１１４の内部には金属よりなるビア１１６が埋め込まれている。このような貫通孔１１４が形成された基板１００上には、通常、デカップリングキャパシタ等の受動素子や、能動素子、電極等が形成されている。なお、図７（ｂ）においては、これらの素子等を省略している。
【０００６】
ＬＳＩ基板１１０の所定の配線と、実装基板１０６の所定の配線とは、ビア１１６、電極パッド１０２ａ、１０２ｂ、ハンダボール１０４ａ、１０４ｂを介して、電気的に接続されている。
【０００７】
上述した回路基板としては、一般に、樹脂基板や、アルミナセラミックス、ガラスセラミックスからなるセラミック基板等が用いられている。
【０００８】
樹脂基板は、次のようにして製造される。まず、配線として機能する銅箔内層板を、プリプレグと呼ばれる炭素繊維に熱硬化性樹脂を含浸したシートと交互に積層する。次いで、積層された銅箔内層板及びプリプレグを加圧し焼成することにより樹脂基板を製造する。次いで、ドリルを用いた機械加工により貫通孔を形成する。次いで、表面に銅めっき処理を施す。
【０００９】
セラミック基板は、次にようにして製造される。まず、グリーンシートと呼ばれる焼結前のセラミックシートにパンチングにより開口部を形成する。次いで、表面に銅めっき処理を施す。次いで、複数枚のグリーンシートを積層し、加圧し焼成する。
【００１０】
上述した各種基板に形成された貫通孔には、基板の表面と裏面とを電気的に接続するために、めっき法により金属が埋め込まれる。
【００１１】
【発明が解決しようとする課題】
高密度実装においては、基板に形成される貫通孔の径をより小さくし、そのピッチをより狭くすることが必要とされる。しかしながら、樹脂基板や焼成セラミック基板を用いた回路基板では、貫通孔の径を小さくしたり、貫通孔のピッチを狭くすることに限界がある。
【００１２】
セラミック基板の場合は、貫通孔の形成時のパンチングが機械加工であるため、パンチの送りピッチよりも狭いピッチで貫通孔を形成することが困難である。
【００１３】
樹脂基板の場合は、ドリルを用いた機械加工により貫通孔を形成するので、同様に、ドリルの送りピッチよりも狭いピッチで貫通孔を形成することは困難である。また、微細な貫通孔を形成するために細いドリルを用いた場合には、貫通孔の形成時にドリルが折れてしまったり、基板自体が破壊される可能性がある。特に、高いアスペクト比を有する貫通孔を狭いピッチで形成しようとする場合には、基板が破壊される可能性がより顕著なものになると考えられる。
【００１４】
また、貫通孔内に金属を埋め込むためにめっき法を用いるが、金属膜の成長速度が遅いため、長時間のめっき時間が必要とされることとなる。例えば、めっき法により、直径５０μｍ、深さ３００μｍの貫通孔内に金属を埋め込む場合には、およそ３日間のめっき処理を行わなければならない。
【００１５】
さらに、貫通孔を高いアスペクト比を有するものとした場合には、めっき法による金属の埋め込みでは次のような難点がある。すなわち、貫通孔のアスペクト比が高くなるにつれて、めっき液が貫通孔に侵入するのが困難となり、貫通孔の内壁が部分的にめっきされなくなる。この結果、電気的導通の信頼性が低下することとなる。
【００１６】
また、樹脂基板の場合には、高温の熱処理を行うと、基板から汚染ガスが放出されたり、基板自体が溶解してしまうため、キャパシタ等の受動素子を樹脂基板上に形成するのは困難である。セラミック基板の場合には、焼結により成形されるため、収縮のばらつき等により寸法安定性が劣ることや、金属配線にボイドが発生すること等の難点があり、微細化が困難である。
【００１７】
ここで、上述した樹脂基板やセラミック基板に代えて、シリコン基板やガラス基板を用いることも考えられる。シリコン基板等を用いた場合には、フォトリソグラフィ技術による微細加工を適用することができる。したがって、シリコン基板等には、樹脂基板等に比べてより微細な貫通孔を形成することが可能である。さらには、シリコン基板やガラス基板は、ＬＳＩチップと同材或いは線膨張係数が近いため、温度変化に伴う応力の発生が抑制され、信頼性を向上することができるという利点もある。
【００１８】
しかしながら、シリコン基板等に形成した微細な貫通孔に、めっき法により金属を埋め込むためには、樹脂基板等の場合と同様に長時間を要する。また、単に微細な貫通孔を狭いピッチで形成すると、基板の機械的強度が低下し、さらには基板自体が破壊されてしまう虞がある。また、単に狭いピッチで形成した微細な貫通孔に金属を埋め込んだ場合には、熱膨張係数の差違により基板に応力が加わり、基板が損傷してしまうことも考えられる。
【００１９】
本発明の目的は、高密度実装に対応しうるとともに、短時間で製造可能な回路基板及びその製造方法を提供することにある。
【００２０】
【課題を解決するための手段】
上記目的は、貫通孔が形成されたシリコン基板と、前記貫通孔の内壁を、絶縁膜を介して被膜するとともに、前記貫通孔内に形成される空洞部に対して表面を露出する導電膜と、前記シリコン基板の少なくとも一側の面に形成され、前記貫通孔の開口部の少なくとも一部を覆う有機樹脂よりなる補強膜と、前記シリコン基板と前記補強膜との間に形成され、前記導電膜と電気的に接続された配線層とを有することを特徴とする回路基板により達成される。
【００２１】
また、上記目的は、シリコン基板の一側の面に前記シリコン基板とエッチング特性が異なる膜を形成する工程と、前記シリコン基板の他側の面から前記シリコン基板をエッチングすることにより、前記シリコン基板に貫通孔を形成する工程と、前記貫通孔の内壁に絶縁膜を形成するとともに、前記絶縁膜上に、前記貫通孔内の空洞部に対して表面を露出する導電膜を形成する工程と、前記シリコン基板の少なくとも一側の面に、前記貫通孔の開口部を覆う有機樹脂よりなる補強膜を形成する工程とを有することを特徴とする回路基板の製造方法により達成される。
【００２２】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による回路基板及びその製造方法について図１乃至図３を用いて説明する。図１は本実施形態による回路基板の構造を示す概略図、図２及び図３は本実施形態による回路基板の製造方法を示す工程断面図である。
【００２３】
（回路基板）
まず、本実施形態による回路基板について図１を用いて説明する。図１（ａ）は本実施形態による回路基板の上面図、図１（ｂ）は図１（ａ）のＡ−Ａ′線断面図である。
【００２４】
図１（ｂ）に示すように、シリコン基板１０に、所定のピッチで貫通孔１２が形成されている。シリコン基板１０の両面には、シリコン酸化膜１４ａ、１４ｂが形成されている。貫通孔１２の内壁には、シリコン酸化膜１４ｃが形成されている。
【００２５】
シリコン酸化膜１４ａが形成されたシリコン基板１０の上面には、所定の形状にパターニングされた導電膜からなる配線１６ａ、１６ｂ、１６ｃが形成されている。なお、配線１６ａ、１６ｂ、１６ｃは、シリコン基板１０上に多数形成されているが、図１（ａ）では、３つのみ示している。
【００２６】
シリコン酸化膜１４ｃが形成された貫通孔１２の内壁には、図１（ａ）及び図１（ｂ）に示すように、導電膜１８ａ、１８ｂ、１８ｃが形成されている。導電膜１８ａ、１８ｂ、１８ｃは、内側の空洞部に露出している。
【００２７】
各導電膜１８ａ、１８ｂ、１８ｃは、それぞれ配線１６ａ、１６ｂ、１６ｃに電気的に接続されている。
【００２８】
配線１６ａ、１６ｂ、１６ｃが形成されたシリコン基板１０の上面には、貫通孔１２の開口部１３を覆うように有機樹脂膜２０が形成されている。有機樹脂膜２０は、貫通孔１２が形成された回路基板の機械的強度を補強する補強膜として機能するものである。有機樹脂膜２０の材料としては、例えば粘度が２００００ｍＰａ・ｓ以上の高粘性のソルダーレジストのように印刷塗布できるものを用いることができる。また、フィルム状レジストのように加圧若しくは加熱又は接着剤により基板に貼り付けられるものを用いることができる。
【００２９】
こうして、貫通孔１２が金属等で埋め込まれていないために強度が低下したシリコン基板１０が、加工が容易な有機樹脂膜２０により補強されている。
【００３０】
有機樹脂膜２０には、図１（ａ）及び図１（ｂ）に示すように、配線１６ａ、１６ｂ、１６ｃに達する複数の円形状の開口部２２が所定の配列パターンで形成されている。
【００３１】
各開口部２２には、電極パッド及びハンダボール（図示せず）が形成される。
【００３２】
シリコン酸化膜１４ｂが形成されたシリコン基板１０の下面には、所定の形状にパターニングされた電極２４が形成されている。
【００３３】
電極２４は、貫通孔１２の内壁に形成された導電膜１８ａを介して配線１６ａと電気的に接続されている。
【００３４】
電極２４の下面には、ＢＳＴ（ＢａxＳｒ1-xＴｉＯ3）からなる誘電体膜２６が形成されている。誘電体膜２６の下面には、電極２８が形成されている。こうして、電極１４と誘電体膜２６と電極２８とからなるデカップリング型のキャパシタ３０が構成されている。
【００３５】
電極２８は、貫通孔１２の内壁に形成された導電膜１８ｂを介して配線１６ｂと電気的に接続されている。
【００３６】
キャパシタ３０が形成されたシリコン基板１０の下面には、電極パッド及びハンダボール（図示せず）が設けられる。
【００３７】
こうして、本実施形態による回路基板が構成されている。
【００３８】
本実施形態による回路基板の上面には、ＬＳＩ基板（図示せず）が搭載される。
【００３９】
導電膜１８ａは、配線１６ａ及びハンダボールを介して、例えばＬＳＩの電源線に電気的に接続される。導電膜１８ｂは、配線１６ｂ及びハンダボールを介して、例えばＬＳＩの接地線に電気的に接続される。導電膜１８ｃは、配線１６ｃ及びハンダボールを介して、例えばＬＳＩの信号線に電気的に接続される。
【００４０】
こうしてＬＳＩ基板が搭載された本実施形態による回路基板は、実装基板（図示せず）上に搭載される。
【００４１】
導電膜１８ａは、電極２４及びハンダボール等を介して、例えば実装基板の電源線に電気的に接続される。導電膜１８ｂは、電極２８及びハンダボール等を介して、例えば実装基板の電源線に電気的に接続される。
【００４２】
こうして、本実施形態による回路基板上に搭載されたＬＳＩ基板の所定の配線が、配線１６ａ、１６ｂ、１６ｃ、導電膜１８ａ、１８ｂ、１８ｃ等を介して実装基板の所定の配線に接続される。
【００４３】
このように、本実施形態による回路基板は、貫通孔１２が金属で埋め込まれておらず、貫通孔１２の内壁に形成された導電膜１８ａ、１８ｂ、１８ｃと、貫通孔１２の開口部１３を覆うように形成された有機樹脂膜２０とを有することに主な特徴の一つがある。貫通孔１２に金属を埋め込む場合には、回路基板の製造に長時間を要していた。これに対し、本実施形態では、貫通孔１２に金属を埋め込むことなく、配線１６ａ、１６ｂ、１６ｃと電極２４、２８とを貫通孔１２の内壁に形成された導電膜１８ａ、１８ｂ、１８ｃにより接続するため、回路基板の製造に要する時間を短縮することができる。
【００４４】
また、シリコン基板１０と熱膨張率が異なる金属が貫通孔１２に埋め込まれていないので、高温の熱処理の際に回路基板に応力が生じるのを低減することができる。
【００４５】
また、有機樹脂膜２０により貫通孔１２の開口部１３を覆うことにより、基板のうねりや反りを低減することができ、回路基板の機械的強度を強く保つことができる。
【００４６】
また、有機樹脂膜２０は印刷塗布等により容易に形成することができるので、簡便に回路基板を補強することができる。
【００４７】
（回路基板の製造方法）
次に、本実施形態による回路基板の製造方法について図２及び図３を用いて説明する。
【００４８】
まず、例えば厚さ３００μｍのシリコン基板１０を熱酸化し、両面に厚さ１μｍのシリコン酸化膜１４ａ、１４ｂを形成する。
【００４９】
次いで、シリコン酸化膜１４ａ、１４ｂを形成したシリコン基板１０の一方の面にレジスト膜３２を形成する。次いで、フォトリソグラフィ技術により、貫通孔１２を形成するためのパターンを形成する（図２（ａ））。パターンのピッチは、例えば２２３μｍとすることができる。パターンの直径は、５０μｍとすることができる。
【００５０】
次いで、例えば反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）法により、レジスト膜３２をマスクとしてシリコン酸化膜１４ａをエッチングする。
【００５１】
次いで、ＲＩＥ法により、シリコン酸化膜１４ｂに対して高い選択比でシリコン基板１０をエッチングする。これにより、シリコン基板１０に貫通孔１２が形成される。シリコン基板１０の下面に形成されているシリコン酸化膜１４ｂは、エッチングされることなく残される（図２（ｂ））。
【００５２】
上述のように、本実施形態では、リソグラフィ技術を用いてシリコン基板１０に貫通孔１２を形成する。このため、従来のドリルを用いた機械加工による場合等よりも微細な貫通孔１２をより狭いピッチで形成することができ、高密度実装に対応しうる貫通孔１２を形成することができる。
【００５３】
また、本実施形態では、シリコン基板１０の下面に形成されたシリコン酸化膜１４ｂをエッチングすることなくシリコン基板１０を選択的にエッチングするため、シリコン基板１０が補強される。このため、微細な貫通孔１２を狭いピッチで形成した場合であっても、貫通孔１２を形成した際にシリコン基板１０が破壊されるのを防止することができる。
【００５４】
次いで、再度シリコン基板１０を熱酸化することにより、貫通孔１２の内壁にシリコン酸化膜１４ｃを形成する（図２（ｃ））。
【００５５】
次いで、例えばスパッタ法やＣＶＤ（Chemical Vapor Deposition）法により、シリコン酸化膜１４ｂが形成されたシリコン基板１０の下面に、例えばＴｉやＣｒ、Ｃｕ等からなる導電膜３４を形成する。（図２（ｄ））。
【００５６】
次いで、貫通孔１２内に露出しているシリコン酸化膜１４ｂをエッチングする（図３（ａ））。
【００５７】
次いで、シリコン酸化膜１４ａが形成されたシリコン基板１０の上面及びシリコン酸化膜１４ｃが形成された貫通孔１２の内壁に導電膜を形成する。導電膜の形成方法としては、例えば、スパッタ法等によりＮｉからなるシード層を形成し、その後電界めっき法によりＡｕからなる金属膜を成長することにより形成することができる。
【００５８】
なお、導電膜は、以下のような方法によっても形成することができる。まず、１０ｎｍオーダーの大きさのＣｕ微粒子が溶解した脂肪酸有機金属溶液をシリコン酸化膜１４ａ、１４ｃに塗布する。次いで、３００℃、１０分間の熱処理を行うことにより乾燥する。この工程を数回繰り返すことにより、０．２μｍのＣｕ膜を形成する。次いで、電解めっき法によりＰｔ膜又はＡｕ膜を０．５μｍ成長する。こうして、積層膜からなる導電膜が形成される。
【００５９】
次いで、シリコン基板１０の上面に形成された導電膜を、所定の形状にパターニングする。
【００６０】
こうして、シリコン基板１０の上面に配線１６ａ、１６ｂ、１６ｃ（図１（ａ）参照）が形成されるとともに、貫通孔１２の内壁に導電膜１８ａ、１８ｂ、１８ｃが形成される（図３（ｂ））。
【００６１】
次いで、シリコン基板１０の下面に形成された導電膜３４を電極２４の形状にパターニングする。これにより、導電膜３４からなる電極２４が形成される。
【００６２】
次いで、シリコン基板１０の下面に形成された電極２４上に、例えばゾルゲル法によりＢＳＴ膜を形成する。次いで、ＢＳＴ膜を所定の形状にパターニングする。これにより、ＢＳＴからなる誘電体膜２６が形成される。次いで、誘電体膜２６上に導電膜からなる電極２８を形成する。こうして、シリコン基板１０の下面にキャパシタ３０が形成される（図３（ｃ））。
【００６３】
キャパシタ３０を構成する電極２４、２８により貫通孔１２の下面側が覆われているので、回路基板の機械的強度が強く保たれる。
【００６４】
次いで、配線１６ａ、１６ｂが形成されたシリコン基板１０の上面に、例えば印刷法によりソルダーレジスト膜を形成する。
【００６５】
次いで、ソルダーレジスト膜をパターニングする。これにより、配線１６ａ、１６ｂに達する直径１１０μｍの円形状の開口部２２が所定のピッチで形成される。こうして、配線１６ａ、１６ｂが形成されたシリコン基板１０の上面に、貫通孔１２の開口部１３を覆うように有機樹脂膜２０が形成される（図３（ｄ））。
【００６６】
以上のようにして、本実施形態による回路基板が製造される。
【００６７】
従来の回路基板では、めっき法等によりほぼ完全に貫通孔に金属を埋め込んでいた。このため、従来の回路基板の製造には長時間を要していた。例えば、めっき法により、直径５０μｍ、深さ３００μｍの貫通孔に金属を埋め込む場合には約６０時間を要していた。
【００６８】
これに対し、本実施形態では、貫通孔１２を金属で完全には埋め込まずに、貫通孔１２の内壁に導電膜１８ａ、１８ｂ、１８ｃを形成する。したがって、回路基板の製造に要する時間を従来に比べて大幅に短縮することが可能である。
【００６９】
このように、本実施形態によれば、リソグラフィ技術を用いてシリコン基板１０に貫通孔１２を形成するので、微細な貫通孔１２を狭いピッチで形成することができ、高密度実装に対応しうる回路基板を形成することができる。また、貫通孔１２の形成の際には、シリコン基板１０の下面に形成されたシリコン酸化膜１４ｂをエッチングすることなくシリコン基板１０を選択的にエッチングするため、シリコン基板１０が補強され、シリコン基板１０が破壊されるのを防止することができる。また、貫通孔１２の開口部１３を覆うように有機樹脂膜２０を形成するので、回路基板の機械的強度を強く保つことができる。
【００７０】
［第２実施形態］
本発明の第２実施形態による回路基板及びその製造方法について図４及び図５を用いて説明する。図４は本実施形態による回路基板の構造を示す断面図、図５は本実施形態による回路基板の製造方法を示す工程断面図である。なお、図１乃至３に示す第１実施形態による回路基板及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略又は簡略にする。
【００７１】
まず、本実施形態による回路基板について図４を用いて説明する。図４（ａ）は本実施形態による回路基板の上面図、図４（ｂ）は図４（ａ）のＡ−Ａ′線断面図である。
【００７２】
本実施形態による回路基板は、シリコン基板１０の代わりにガラス基板３６が用いられている点に主たる特徴がある。
【００７３】
第１実施形態による回路基板では、シリコン基板１０が用いられている。したがって、シリコン基板１０に、配線１６ａ、１６ｂ、１６ｃ、導電膜１８ａ、１８ｂ、１８ｃ、電極２４を形成するためには、シリコン酸化膜１４ａ、１４ｂ、１４ｃをシリコン基板１０の表面に形成して絶縁する必要があった。
【００７４】
これに対し、本実施形態による回路基板では、ガラス基板３６が用いられている。このため、第１実施形態による場合と異なり、図４に示すように、ガラス基板３６の表面にシリコン酸化膜等の絶縁膜を形成することなく絶縁性を確保することができる。したがって、簡便な構成にすることができる。
【００７５】
次に、本実施形態による回路基板の製造方法について図５を用いて説明する。
【００７６】
まず、例えば厚さ３００μｍのガラス基板３６の下面に、ＣＶＤ法やスパッタ法等を用いて導電膜３４を形成する。
【００７７】
本実施形態では、第１実施形態と異なり、ガラス基板３６を用いる。このため、シリコン基板１０を用いた第１実施形態による場合のように導電膜を形成する前にシリコン酸化膜等の絶縁膜を形成する必要がない。
【００７８】
次いで、ガラス基板３６の上面に、レジスト膜３２を形成する。次いで、フォトリソグラフィ技術により、貫通孔１２を形成するためのパターンを形成する（図５（ａ））。
【００７９】
次いで、ＲＩＥ法により、導電膜３４に対して高い選択比でガラス基板３６をエッチングする。これにより、ガラス基板３６に貫通孔１２が形成される。ガラス基板３６の下面に形成されている導電膜３４は、エッチングされることなく残される（図５（ｂ））。
【００８０】
ガラス基板３６の下面に形成された導電膜３４をエッチングすることなくガラス基板３６を選択的にエッチングするため、導電膜３４によりガラス基板３６が補強される。このため、微細な貫通孔１２を狭いピッチで形成した場合であっても、ガラス基板３６が破壊されるのを防止することができる。
【００８１】
次いで、第１実施形態と同様にして、貫通孔１２の内壁に導電膜１８ａ、１８ｂ、１８ｃを形成するとともに、ガラス基板３６の上面に配線１６ａ、１６ｂを形成する（図５（ｃ））。
【００８２】
次いで、ガラス基板３６の下面に形成された導電膜３４を電極２４の形状にパターニングする。これにより、導電膜３４からなる電極２４が形成される。
【００８３】
次いで、ガラス基板３６の下面に形成された電極２４上に、例えばゾルゲル法によりＢＳＴ膜を形成する。次いで、ＢＳＴ膜を所定の形状にパターニングする。これにより、ＢＳＴからなる誘電体膜２６が形成される。次いで、誘電体膜２６上に導電膜からなる電極２８を形成する。こうして、ガラス基板３６の下面にキャパシタ３０が形成される（図５（ｃ））。
【００８４】
キャパシタ３０を構成する電極２４、２８により貫通孔１２の下面側が覆われているので、回路基板の機械的強度が強く保たれる。
【００８５】
次いで、配線１６ａ、１６ｂが形成されたガラス基板３６の上面に、例えば印刷法によりソルダーレジスト膜を形成する。
【００８６】
次いで、ソルダーレジスト膜をパターニングする。これにより、配線１６ａ、１６ｂに達する直径１１０μｍの円形状の開口部２２が所定のピッチで形成される。こうして、配線１６ａ、１６ｂが形成されたガラス基板３６の上面に、貫通孔１２の開口部１３を覆うように有機樹脂膜２０が形成される（図５（ｄ））。
【００８７】
以上のようにして、本実施形態による回路基板が製造される。
【００８８】
このように、本実施形態によれば、貫通孔１２を形成する際に、ガラス基板３６の下面に形成された導電膜３４をエッチングすることなくガラス基板３６を選択的にエッチングするため、ガラス基板３６が補強され、ガラス基板３６が破壊されるのを防止することができる。また、絶縁性のガラス基板３６を用いているため、ガラス基板３６の表面に絶縁膜を別途形成する必要がない。したがって、第１実施形態に比べて製造工程をより簡便にすることができる。
【００８９】
［変形実施形態］
本発明の上記実施形態に限らず種々の変形が可能である。
【００９０】
上記実施形態では、シリコン基板１０又はガラス基板３６を用いる場合を例に説明したが、シリコン基板１０又はガラス基板３６に限定されるものではなく、他のあらゆる基板を用いることができる。
【００９１】
また、上記実施形態では、シリコン基板１０又はガラス基板３６の一側の面のみに有機樹脂膜２０を形成したが、両面に有機樹脂膜を形成してもよい。
【００９２】
また、上記実施形態では、有機樹脂膜２０により貫通孔１２の開口部１３を完全に覆う場合を例に説明したが、必ずしも完全に覆わなくてもよく、例えば、一部のみを覆うようにしてもよい。例えば、図６に示すように、貫通孔１２の開口部１３を覆う有機樹脂膜２０に開口部が形成されていてもよい。この場合、貫通孔１２の開口部１３を覆うように有機樹脂膜２０を形成した後、貫通孔１２の開口部１３を覆う有機樹脂膜２０の中央付近を例えばリソグラフィ技術により開口する。貫通孔１２の開口部１３を覆う有機樹脂膜２０に開口部を形成することにより、その後の熱処理等において、貫通孔１２内の空気が自由に排出される。これにより、貫通孔１２内の空気の膨張による有機樹脂膜２０等の損傷を防止することができる。
【００９３】
また、上記実施形態では、回路基板を強度を強くするために有機樹脂膜２０を用いていたが、有機樹脂膜２０に限定されるものではない。貫通孔１２の開口部１３を覆うことにより回路基板を補強することができる膜であれば、他のあらゆる膜を用いることができる。
【００９４】
また、上記実施形態では、ＲＩＥ法により貫通孔１２を形成していたが、ＲＩＥ法に限定されるものではなく、他のあらゆるエッチング方法を適用してもよい。
【００９５】
また、上記実施形態では、エッチングにより貫通孔１２を形成していたが、貫通孔１２の形成方法は、エッチングに限定されるものではない。例えば、サンドブラスト（Sandblasting）法により、鋼の粒、砂、その他の砥粒材を基板に噴射することにより貫通孔１２を形成してもよい。
【００９６】
また、上記実施形態では、シリコン基板１０又はガラス基板３６の上面に配線１６を形成し、下面に電極２４、誘電体膜２６、電極２８を形成していたが、これに限定されるものではなく、配線等を適宜形成することができる。
【００９７】
また、上記実施形態では、回路基板に、キャパシタ３０を形成していたが、その他の受動素子や能動素子を形成してもよい。
【００９８】
また、第１実施形態では、シリコン基板１０の両面及び貫通孔１２の内壁に、シリコン酸化膜１４ａ、１４ｂ、１４ｃを絶縁膜として形成していたが、シリコン酸化膜１４ａ、１４ｂ、１４ｃに限定されるものではなくシリコン窒化膜など他の絶縁膜を形成してもよい。
【００９９】
（付記１） 貫通孔が形成された基板と、前記貫通孔の内壁に被膜され、内側の空洞部に露出する導電膜と、前記基板の少なくとも一側の面に形成され、前記貫通孔の開口部の少なくとも一部を覆う有機樹脂よりなる補強膜とを有することを特徴とする回路基板。
【０１００】
（付記２） 付記１記載の回路基板において、前記基板と前記補強膜との間に形成され、前記導電膜に電気的に接続された配線層を更に有することを特徴とする回路基板。
【０１０１】
（付記３） 付記２記載の回路基板において、前記導体膜は、前記配線層を介して外部に電気的に接続されることを特徴とする回路基板。
【０１０２】
（付記４） 付記１乃至３のいずれかに記載の回路基板において、前記基板の他側の面に形成され、前記導電膜に電気的に接続された他の導電膜を更に有することを特徴とする回路基板。
【０１０３】
（付記５） 付記４記載の回路基板において、前記貫通孔は、前記他の導体膜により覆われていることを特徴とする回路基板。
【０１０４】
（付記６） 付記４又は５記載の回路基板において、前記他の導電膜は、キャパシタの一方の電極であることを特徴とする回路基板。
【０１０５】
（付記７） 付記１乃至６のいずれかに記載の回路基板において、前記基板は、シリコン基板又はガラス基板であることを特徴とする回路基板。
【０１０６】
（付記８） 付記１乃至７のいずれかに記載の回路基板において、前記補強膜は、有機樹脂よりなることを特徴とする回路基板。
【０１０７】
（付記９） 基板に貫通孔を形成する工程と、前記貫通孔の内壁に、内側の空洞部に露出する導電膜を形成する工程と、前記基板の少なくとも一側の面に、前記貫通孔の開口部を覆う有機樹脂よりなる補強膜を形成する工程とを有することを特徴とする回路基板の製造方法。
【０１０８】
（付記１０） 付記９記載の回路基板の製造方法において、前記貫通孔を形成する工程の前に、前記基板の一側の面に前記基板とエッチング特性が異なる膜を形成する工程を更に有し、前記貫通孔を形成する工程では、前記基板の他側の面から前記基板をエッチングすることにより前記貫通孔を形成することを特徴とする回路基板の製造方法。
【０１０９】
（付記１１） 付記９記載の回路基板の製造方法において、前記貫通孔を形成する工程では、サンドブラスト法により前記基板に前記貫通孔を形成することを特徴とする回路基板の製造方法。
【０１１０】
（付記１２） 付記９乃至１１のいずれかに記載の回路基板の製造方法において、前記導電膜を形成する工程では、めっき法により前記貫通孔の内壁に前記導電膜を形成することを特徴とする回路基板の製造方法。
【０１１１】
（付記１３） 付記１２記載の回路基板の製造方法において、前記導電膜を形成する工程の前に、金属微粒子を含有する液体を塗布して乾燥することにより前記貫通孔の内壁に前記金属微粒子を付着させる工程を更に有することを特徴とする回路基板の製造方法。
【０１１２】
（付記１４） 付記９乃至１３のいずれかに記載の回路基板の製造方法において、前記補強膜を形成する工程では、粘性が２００００ｍＰａ・ｓ以上の有機樹脂を前記基板に塗布することにより、前記有機樹脂よりなる前記補強膜を形成することを特徴とする回路基板の製造方法。
【０１１３】
（付記１５） 付記９乃至１３のいずれかに記載の回路基板の製造方法において、前記補強膜を形成する工程では、フィルムを前記基板に貼り付けることにより前記フィルムよりなる前記補強膜を形成することを特徴とする回路基板の製造方法。
【０１１４】
（付記１６） 付記９乃至１５記載の回路基板の製造方法において、前記補強膜を形成する工程の後に、前記補強膜に前記貫通孔に達する開口部を形成する工程を更に有することを特徴とする回路基板の製造方法。
【０１１５】
【発明の効果】
以上の通り、本発明によれば、貫通孔に金属が埋め込まれておらず、貫通孔の内壁に基板両面の電極、配線等を電気的に接続する導電膜が形成され、貫通孔を覆うように補強膜が形成されているので、微細な貫通孔が狭いピッチで形成されていても基板の機械的強度の低下を招くことない。したがって、高密度実装に対応しうる回路基板を提供することができる。
【０１１６】
また、本発明によれば、貫通孔に金属を埋め込まずに、貫通孔の内壁に基板両面の電極、配線等を電気的に接続する導電膜を形成するので、回路基板の製造に要する時間を従来に比べて大幅に短縮することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による回路基板の構造を示す概略図である。
【図２】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その２）である。
【図４】本発明の第２実施形態による回路基板の構造を示す概略図である。
【図５】本発明の第２実施形態による回路基板の製造方法を示す工程断面図である。
【図６】本発明の変形例による回路基板の構造を示す断面図である。
【図７】従来の回路基板の構造を示す概略図である。
【符号の説明】
１０…シリコン基板
１２…貫通孔
１３…開口部
１４ａ、１４ｂ、１４ｃ…シリコン酸化膜
１６ａ、１６ｂ、１６ｃ…配線
１８ａ、１８ｂ、１８ｃ…導電膜
２０…有機樹脂膜
２２…開口部
２４…電極
２６…誘電体膜
２８…電極
３０…キャパシタ
３２…レジスト膜
３４…導電膜
３６…ガラス基板
１００…回路基板
１０２ａ、１０２ｂ…電極パッド
１０４ａ、１０４ｂ…ハンダボール
１０６…実装基板
１０８…デカップリングキャパシタ
１１０…ＬＳＩ基板
１１４…貫通孔
１１６…ビア

Claims (8)

  1. 貫通孔が形成されたシリコン基板と、
    前記貫通孔の内壁を、絶縁膜を介して被膜するとともに、前記貫通孔内に形成される空洞部に対して表面を露出する導電膜と、
    前記シリコン基板の少なくとも一側の面に形成され、前記貫通孔の開口部の少なくとも一部を覆う有機樹脂よりなる補強膜と、
    前記シリコン基板と前記補強膜との間に形成され、前記導電膜と電気的に接続された配線層と
    を有することを特徴とする回路基板。
  2. 請求項１記載の回路基板において、
    前記導電膜は、前記配線層を介して外部に電気的に接続される
    ことを特徴とする回路基板。
  3. 請求項１又は２記載の回路基板において、
    前記シリコン基板の他側の面に形成され、前記導電膜に電気的に接続された他の導電膜を更に有する
    ことを特徴とする回路基板。
  4. 請求項３記載の回路基板において、
    前記貫通孔は、前記他の導電膜により覆われている
    ことを特徴とする回路基板。
  5. シリコン基板の一側の面に前記シリコン基板とエッチング特性が異なる膜を形成する工程と、
    前記シリコン基板の他側の面から前記シリコン基板をエッチングすることにより、前記シリコン基板に貫通孔を形成する工程と、
    前記貫通孔の内壁に絶縁膜を形成するとともに、前記絶縁膜上に、前記貫通孔内の空洞部に対して表面を露出する導電膜を形成する工程と、
    前記シリコン基板の少なくとも一側の面に、前記貫通孔の開口部を覆う有機樹脂よりなる補強膜を形成する工程と
    を有することを特徴とする回路基板の製造方法。
  6. 請求項５記載の回路基板の製造方法において、
    前記導電膜を形成する工程では、めっき法により前記貫通孔の内壁に前記導電膜を形成する
    ことを特徴とする回路基板の製造方法。
  7. 請求項５又は６記載の回路基板の製造方法において、
    前記補強膜を形成する工程では、粘性が２００００ｍＰａ・ｓ以上の有機樹脂を前記シリコン基板に塗布することにより、前記有機樹脂よりなる前記補強膜を形成する
    ことを特徴とする回路基板の製造方法。
  8. 請求項５乃至７のいずれか１項に記載の回路基板の製造方法において、
    前記補強膜を形成する工程の後に、前記補強膜に前記貫通孔に達する開口部を形成する工程を更に有することを特徴とする回路基板の製造方法。
JP2001393573A 2001-12-26 2001-12-26 回路基板及びその製造方法 Expired - Fee Related JP4202641B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001393573A JP4202641B2 (ja) 2001-12-26 2001-12-26 回路基板及びその製造方法
US10/300,601 US7139176B2 (en) 2001-12-26 2002-11-21 Circuit substrate and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001393573A JP4202641B2 (ja) 2001-12-26 2001-12-26 回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003198069A JP2003198069A (ja) 2003-07-11
JP4202641B2 true JP4202641B2 (ja) 2008-12-24

Family

ID=19188782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001393573A Expired - Fee Related JP4202641B2 (ja) 2001-12-26 2001-12-26 回路基板及びその製造方法

Country Status (2)

Country Link
US (1) US7139176B2 (ja)
JP (1) JP4202641B2 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4501464B2 (ja) * 2003-04-25 2010-07-14 株式会社デンソー 厚膜回路基板、その製造方法および集積回路装置
JP4098673B2 (ja) * 2003-06-19 2008-06-11 新光電気工業株式会社 半導体パッケージの製造方法
US20070007637A1 (en) * 2004-08-12 2007-01-11 Marinov Valery R Multi-layered substrate assembly with vialess electrical interconnect scheme
JP4708009B2 (ja) * 2004-12-14 2011-06-22 株式会社フジクラ 配線基板の製造方法
JP2007103410A (ja) * 2005-09-30 2007-04-19 Elpida Memory Inc 密集コンタクトホールを有する半導体デバイス
US7407413B2 (en) * 2006-03-03 2008-08-05 Fci Americas Technology, Inc. Broadside-to-edge-coupling connector system
US7431616B2 (en) * 2006-03-03 2008-10-07 Fci Americas Technology, Inc. Orthogonal electrical connectors
US20070207632A1 (en) * 2006-03-03 2007-09-06 Fci Americas Technology, Inc. Midplane with offset connectors
US7500871B2 (en) 2006-08-21 2009-03-10 Fci Americas Technology, Inc. Electrical connector system with jogged contact tails
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7497736B2 (en) 2006-12-19 2009-03-03 Fci Americas Technology, Inc. Shieldless, high-speed, low-cross-talk electrical connector
US7422444B1 (en) * 2007-02-28 2008-09-09 Fci Americas Technology, Inc. Orthogonal header
US7811100B2 (en) 2007-07-13 2010-10-12 Fci Americas Technology, Inc. Electrical connector system having a continuous ground at the mating interface thereof
US8764464B2 (en) 2008-02-29 2014-07-01 Fci Americas Technology Llc Cross talk reduction for high speed electrical connectors
CN102017133B (zh) * 2008-05-09 2012-10-10 国立大学法人九州工业大学 芯片尺寸两面连接封装件及其制造方法
JP2010010324A (ja) 2008-06-26 2010-01-14 Toshiba Corp 半導体装置及び半導体装置の製造方法
CN102282731B (zh) 2008-11-14 2015-10-21 莫列斯公司 共振修正连接器
US8540525B2 (en) 2008-12-12 2013-09-24 Molex Incorporated Resonance modifying connector
US9277649B2 (en) 2009-02-26 2016-03-01 Fci Americas Technology Llc Cross talk reduction for high-speed electrical connectors
US8366485B2 (en) 2009-03-19 2013-02-05 Fci Americas Technology Llc Electrical connector having ribbed ground plate
US8267721B2 (en) 2009-10-28 2012-09-18 Fci Americas Technology Llc Electrical connector having ground plates and ground coupling bar
US8616919B2 (en) 2009-11-13 2013-12-31 Fci Americas Technology Llc Attachment system for electrical connector
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) * 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
JP2013098209A (ja) * 2011-10-28 2013-05-20 Seiko Epson Corp 回路基板、電子デバイス、電子機器、及び回路基板の製造方法
EP2624034A1 (en) 2012-01-31 2013-08-07 Fci Dismountable optical coupling device
USD727268S1 (en) 2012-04-13 2015-04-21 Fci Americas Technology Llc Vertical electrical connector
USD727852S1 (en) 2012-04-13 2015-04-28 Fci Americas Technology Llc Ground shield for a right angle electrical connector
USD718253S1 (en) 2012-04-13 2014-11-25 Fci Americas Technology Llc Electrical cable connector
US9257778B2 (en) 2012-04-13 2016-02-09 Fci Americas Technology High speed electrical connector
US9543703B2 (en) 2012-07-11 2017-01-10 Fci Americas Technology Llc Electrical connector with reduced stack height
USD751507S1 (en) 2012-07-11 2016-03-15 Fci Americas Technology Llc Electrical connector
US9035194B2 (en) * 2012-10-30 2015-05-19 Intel Corporation Circuit board with integrated passive devices
US20140167900A1 (en) 2012-12-14 2014-06-19 Gregorio R. Murtagian Surface-mount inductor structures for forming one or more inductors with substrate traces
USD745852S1 (en) 2013-01-25 2015-12-22 Fci Americas Technology Llc Electrical connector
USD720698S1 (en) 2013-03-15 2015-01-06 Fci Americas Technology Llc Electrical cable connector
JP5846185B2 (ja) 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
JP6369436B2 (ja) * 2015-09-29 2018-08-08 大日本印刷株式会社 貫通電極基板および貫通電極基板の製造方法
JP6852404B2 (ja) * 2017-01-06 2021-03-31 大日本印刷株式会社 インターポーザー及びその製造方法、並びに、インターポーザーを備える半導体装置
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
JP7409031B2 (ja) * 2019-11-18 2024-01-09 Ｔｏｐｐａｎホールディングス株式会社 ガラスコア多層配線基板及びその製造方法
CN115460798B (zh) * 2022-11-11 2023-01-24 四川富乐华半导体科技有限公司 一种陶瓷基板的填孔方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0239569A (ja) 1988-07-29 1990-02-08 Toshiba Corp 半導体装置
JPH0423485A (ja) * 1990-05-18 1992-01-27 Cmk Corp プリント配線板とその製造法
JPH0653414A (ja) 1992-07-31 1994-02-25 Mitsubishi Electric Corp マイクロ波集積回路
JPH06169064A (ja) 1992-11-27 1994-06-14 Mitsubishi Electric Corp 半導体装置
JPH10223800A (ja) * 1997-02-12 1998-08-21 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
EP0926723B1 (en) 1997-11-26 2007-01-17 STMicroelectronics S.r.l. Process for forming front-back through contacts in micro-integrated electronic devices
BR9815127B1 (pt) * 1997-12-02 2008-11-18 adesivo, uso do mesmo, material compàsito e sua preparaÇço.
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
DE19930308B4 (de) * 1999-07-01 2006-01-12 Infineon Technologies Ag Multichipmodul mit Silicium-Trägersubstrat
US6497943B1 (en) * 2000-02-14 2002-12-24 International Business Machines Corporation Surface metal balancing to reduce chip carrier flexing
JP2002026515A (ja) * 2000-07-07 2002-01-25 Toshiba Corp プリント配線板およびその製造方法
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
TW471067B (en) * 2000-08-31 2002-01-01 Advanced Semiconductor Eng Integrated circuit package board which integrates de-coupled capacitor
US6414248B1 (en) * 2000-10-04 2002-07-02 Honeywell International Inc. Compliant attachment interface
TW508769B (en) * 2001-06-07 2002-11-01 Advanced Semiconductor Eng Packaging substrate protected against electrostatic discharge
US6992379B2 (en) * 2001-09-05 2006-01-31 International Business Machines Corporation Electronic package having a thermal stretching layer

Also Published As

Publication number Publication date
US7139176B2 (en) 2006-11-21
JP2003198069A (ja) 2003-07-11
US20030116857A1 (en) 2003-06-26

Similar Documents

Publication Publication Date Title
JP4202641B2 (ja) 回路基板及びその製造方法
JP3112059B2 (ja) 薄膜多層配線基板及びその製法
KR100691725B1 (ko) 다층 배선기판 및 그 제조 방법
JP4332533B2 (ja) キャパシタ内蔵型プリント回路基板およびその製造方法
JP5331958B2 (ja) 配線基板及び半導体パッケージ
WO2008001915A1 (fr) Carte de câblage, dispositif à semi-conducteurs l'utilisant et leurs procédés de fabrication
WO2006134977A1 (ja) 多層プリント配線板
JP5961703B2 (ja) 配線基板およびその実装構造体
JP2009283739A (ja) 配線基板および配線基板の製造方法
JP4890959B2 (ja) 配線基板及びその製造方法並びに半導体パッケージ
JP3037662B2 (ja) 多層配線基板およびその製造方法
JP7234049B2 (ja) プリント配線基板
JP2005026670A (ja) 多層配線基板およびその製造方法
JP2005268259A (ja) 多層配線基板
JP2004193295A (ja) 多層配線基板およびその製造方法
JP4467341B2 (ja) 多層配線基板の製造方法
JP4022105B2 (ja) 多層配線基板の製造方法
JP3758811B2 (ja) 転写シート及びそれを用いた配線基板の製造方法
JPH10322026A (ja) 多層配線基板
JP2005101377A (ja) 多層配線基板
JPH10163634A (ja) 多層配線基板
JPH07297551A (ja) 薄膜多層配線基板
JPH1126939A (ja) 多層配線基板
JPH10322030A (ja) 多層配線基板
JP2002076630A (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081009

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees