JP5846185B2 - 貫通電極基板及び貫通電極基板を用いた半導体装置 - Google Patents

貫通電極基板及び貫通電極基板を用いた半導体装置 Download PDF

Info

Publication number
JP5846185B2
JP5846185B2 JP2013241392A JP2013241392A JP5846185B2 JP 5846185 B2 JP5846185 B2 JP 5846185B2 JP 2013241392 A JP2013241392 A JP 2013241392A JP 2013241392 A JP2013241392 A JP 2013241392A JP 5846185 B2 JP5846185 B2 JP 5846185B2
Authority
JP
Japan
Prior art keywords
opening
hole
electrode substrate
filler
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013241392A
Other languages
English (en)
Other versions
JP2015103586A (ja
JP2015103586A5 (ja
Inventor
倉持　悟
悟 倉持
小岩　進雄
進雄 小岩
英範 吉岡
英範 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2013241392A priority Critical patent/JP5846185B2/ja
Priority to EP14864041.0A priority patent/EP3073523B1/en
Priority to PCT/JP2014/080649 priority patent/WO2015076301A1/ja
Priority to CN201811131924.XA priority patent/CN109616458B/zh
Priority to CN201480061865.7A priority patent/CN105765712B/zh
Priority to CN201811135601.8A priority patent/CN109616459A/zh
Priority to EP22185677.6A priority patent/EP4095895A3/en
Priority to EP20163801.2A priority patent/EP3690933B1/en
Publication of JP2015103586A publication Critical patent/JP2015103586A/ja
Publication of JP2015103586A5 publication Critical patent/JP2015103586A5/ja
Application granted granted Critical
Publication of JP5846185B2 publication Critical patent/JP5846185B2/ja
Priority to US15/159,323 priority patent/US10256176B2/en
Priority to US16/266,203 priority patent/US10580727B2/en
Priority to US16/743,145 priority patent/US10790221B2/en
Priority to US16/936,519 priority patent/US11362028B2/en
Priority to US17/725,627 priority patent/US20220246512A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16165—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0594—Insulating resist or coating with special shaped edges

Description

本発明は、基板の表面と裏面を貫通する貫通電極を備えた貫通電極基板に関し、特に、複数の素子の間を接続するためのインターポーザ基板として用いられる貫通電極基板に関する。また、貫通電極基板を用いた半導体装置に関する。
近年、ＬＳＩチップ間のインターポーザとして基板の表面と裏面を導通する導通部を備えた貫通電極基板の開発が進んできている。このような貫通電極基板では、貫通孔内部に電解めっきなどによって導電材を充填することで貫通電極が形成されている。
狭ピッチ・短寸法配線を持つＬＳＩチップは、貫通電極基板の上面に配置される。また、広ピッチ・長寸法配線を持つ半導体実装基板は、貫通電極基板の下面に配置される。貫通電極基板の従来技術としては、以下の文献がある。
特願２００５−５１４３８７号明細書 特願２０１０−５４８５８６号明細書 特願２００３−５１３０３７号明細書 特願２０１１−５２８８５１号明細書 国際公開第２０１０／０８７４８３号 国際公開第２００５／０３４５９４号 国際公開第２００３／００７３７０号 国際公開第２０１１／０２４９２１号 特許第４２４１２０２号 特許第４２０３２７７号 特許第４３１９８３１号 特許第４０２２１８０号 特許第４５６４３４２号 特許第４８３５１４１号 特許第５１１９６２３号 特開２００９−２３３４１号公報 特許第２９７６９５５号 特開２００３−２４３３９６号公報 特開２００３−１９８０６９号公報 特許第４０１２３７５号
貫通電極においては、上記のように貫通孔内に導電材を充填物として充填したり、または、貫通孔の側壁に沿って導電膜を形成し、貫通孔内の残部に絶縁性樹脂を充填物として充填したりすることがある。貫通電極においては、貫通孔内に充填された充填物の脱落防止のために、貫通孔の内部にテーパを持たせたり、貫通孔内部にクレータ状の多数の凹凸を形成したりする技術が知られている（特許文献３、特許文献４）。
しかし、このような技術によって充填物の脱落を防止しようとしても、充填物と貫通孔の側壁との間に空隙が生じ、そこにガス溜まりが生じることがある。この状態で基板に熱が加わると、従来の技術においては、ガス溜まりに溜まっていたガスが膨張し、貫通孔や充填物の破壊などが起こり、充填物が脱落してしまうという不具合を引き起こす虞がある。
そこで、本発明は、このような課題に鑑みてなされたものであり、貫通孔内のガス溜まりに溜まるガスによる不具合を解消し、貫通孔内の充填物の脱落防止を可能とした貫通電極基板及び半導体装置を提供する。
本発明の一実施形態によると、
第１面の第１開口と第２面の第２開口とを貫通する貫通孔を有する基板と、
前記貫通孔内に配置された充填物と、を備え、
前記第２開口は前記第１開口よりも大きく、かつ、前記第１開口と前記第２開口との間に平面視における面積が最も小さい最小開口部が存在し、
前記第２開口と前記最小開口部との間に、断面視において前記貫通孔の側壁の少なくとも一部が、変曲点を有する曲線を含み、
前記第１面及び前記第２面の何れか一方に露出する前記充填物に接触するように配置された気体放出部を有することを特徴とする貫通電極基板が提供される。
また、前記第２開口と前記変曲点との間に平面視における面積が最も大きい最大開口部が存在してもよい。
また、本発明の一実施形態によると、
第１面の第１開口と第２面の第２開口とを貫通し、前記第１開口と前記第２開口との間に前記第１開口より平面視における面積が小さい第１部分並びに前記第１部分及び前記第１開口より平面視における面積が大きい第２部分を有する貫通孔を有する基板と、
前記貫通孔内に配置された充填物と、を備え、
前記第１部分と前記第２部分との間に、断面視において前記貫通孔の側壁の少なくとも一部が、変曲点を有する曲線を含み、
前記第１面及び前記第２面の何れか一方に露出する前記充填物に接触するように配置された気体放出部を有することを特徴とする貫通電極基板が提供される。
また、前記第２開口は、前記第１開口より平面視における面積が大きく、前記第２部分は、前記第２開口より平面視における面積が大きくてもよい。
また、断面視において前記貫通孔の側壁の少なくとも一部が、変曲点を有する曲線を含むようにしてもよい。
前記気体放出部は、前記貫通孔内の気体を外部に放出させる絶縁性樹脂であってもよい。
前記気体放出部の少なくとも一部は、前記貫通孔の側壁と前記充填物との間にも配置されるようにしてもよい。
前記気体放出部は開口を有し、前記気体放出部の開口は、前記基板側から離間するにしたがって平面視における面積が大きくなるようにしてもよい。
前記貫通孔の側壁と前記充填物との間には、導電膜が配置されるようにしてもよい。
前記貫通孔の側壁と前記充填物との間には、前記貫通孔の側壁側から絶縁膜及び導電膜が順に配置されるようにしてもよい。
前記導電膜は、前記第１面及び前記第２面上にも配置されるようにしてもよい。
前記充填物は、導電性材料であってもよい。
前記充填物は、絶縁性材料であってもよい。
前記基板は、絶縁性を有する基板であってもよい。
前記基板は、導電性を有する基板であってもよい。
前記気体放出部は、開口を有し、
前記気体放出部の開口が前記第１開口及び前記第２開口と重畳するようにしてもよい。
前記気体放出部は、開口を有し、
前記気体放出部の開口が前記第１開口及び前記第２開口と重畳しないようにしてもよい。
前記気体放出部は、前記第１面及び前記第２面に配置され、
前記第２面側の前記気体放出部が前記充填物に接触する面積が、前記第１面側の前記気体放出部が前記充填物に接触する面積よりも大きいようにしてもよい。
また、本発明の一実施形態によると、ＬＳＩ基板と、半導体チップと、本発明の貫通電極基板とを有する半導体装置が提供される。
本発明によれば、貫通孔内のガス溜まりに溜まるガスによる不具合を解消し、貫通孔内の充填物の脱落防止を可能とし、信頼性の高い貫通電極基板及び半導体装置を提供することができる。
第１実施形態に係る本発明の貫通電極基板１００の構成を示す図である。 第２実施形態に係る本発明の貫通電極基板２００の構成を示す図である。 第３実施形態に係る本発明の貫通電極基板３００の構成を示す図である。 第４実施形態に係る本発明の貫通電極基板４００の構成を示す図である。 第５実施形態に係る本発明の貫通電極基板１００の構成を示す図である。 第６実施形態に係る本発明の貫通電極基板１００の構成を示す図である。 第７実施形態に係る本発明の貫通電極基板１００の構成を示す図である。 第７実施形態に係る本発明の貫通電極基板１００における充填物１０５上の開口（ビア）１１０のアライメントがずれた例を示す。 第７実施形態に係る本発明の貫通電極基板２００の構成を示す図である。 第７実施形態に係る本発明の貫通電極基板３００の構成を示す図である。 第７実施形態に係る本発明の貫通電極基板４００の構成を示す図である。 第８実施形態に係る本発明の半導体装置１０００の構成を示す図である。 第８実施形態に係る本発明の半導体装置１０００の構成を示す図である。 第８実施形態に係る本発明の半導体装置１０００の構成を示す図である。
以下、図面を参照して、本発明の貫通電極基板の詳細に説明する。なお、本発明の貫通電極基板は以下の実施形態に限定されることはなく、種々の変形を行ない実施することが可能である。全ての実施形態においては、同じ構成要素には同一符号を付して説明する。
（第１実施形態）
第１実施形態に係る本発明の貫通電極基板１００の構成について、図１を参照して説明する。図１（Ａ）は、本実施形態に係る本発明の貫通電極基板１００を上面から見た平面図である。図１（Ｂ）は、図１（Ａ）のＡ−Ａ’線の断面図である。なお、図１（Ａ）及び（Ｂ）とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板１００の一部を示している。
本実施形態に係る本発明の貫通電極基板１００は、基板１０２、貫通孔１０４、充填物１０５、絶縁層１０６及び１０８、ビア１１０及び１１２を備えている。なお、基板１０２の第１面１０２ａ及び第２面１０２ｂ側それぞれに、更に配線構造体、電子部品等が搭載されていてもよい。
本実施形態においては、基板１０２は絶縁性を有するものであり、例えば、ガラス、サファイア、樹脂などを用いることができる。基板１０２は、その厚さに特に制限はないが、例えば、１０μｍ〜１ｍｍの範囲で適宜設定することができる。
貫通孔１０４は、基板１０２の第１面１０２ａに配置された第１開口１０４ａ及び第１面１０２ａの反対側の面である第２面１０２ｂに配置された第２開口１０４ｂを貫通する貫通孔である。貫通孔１０４は、第１開口１０４ａから第２開口１０４ｂに向かって、その形状が一定ではなく変化している。言い換えると、貫通孔１０４は、第１開口１０４ａから第２開口１０４ｂに向かって、その側壁の形状が一定ではなく変化している。貫通孔１０４は、典型的には、第２開口１０４ｂが第１開口１０４ａよりも大きく、第１開口１０４ａと第２開口１０４ｂとの間にくびれ（くびれ部）を有する。より具体的には、貫通孔１０４は、平面視における（即ち上面から見て）最小面積Ｍを有する最小開口部１０４ｃ、断面視において（即ちＡ−Ａ’断面で見て）貫通孔１０４の側壁が曲線によって変化している変曲点１０４ｄ（変曲点１０４ｄを有する曲線）、及び平面視における（即ち上面から見て）最大面積Ｌを有する最大開口部１０４ｅを有している。本実施形態においては、貫通孔１０４の変曲点１０４ｄは貫通孔１０４の中心よりも第２開口１０４ｂ寄りに配置されているが、これに限定されるわけでは無く、貫通孔１０４の変曲点１０４ｄが貫通孔１０４の中心よりも第１開口１０４ａ寄りに配置されるようにしてもよい。なお、貫通孔１０４は、基板１０２にエッチング加工、レーザ加工、サンドブラスト加工などを施すことにより形成することができる。貫通孔１０４は、その大きさに特に制限はないが、最大開口部１０４ｅの大きさが２００μｍ以下とすることが、狭ピッチ化を実現するためには好ましい。
貫通孔１０４の内部には充填物１０５が配置されている。本実施形態においては、充填物１０５は導電性の材料であり、例えば、Ｃｕなどの金属の析出物、Ｃｕなどを含む導電性ペースト、導電性樹脂などの導電性材料が用いられる。充填物１０５としてＣｕなどの金属を用いる場合は、電解めっき充填法が用いられる。充填物１０５として流動性のある導電性ペースト又は導電性樹脂を材料として用いる場合は、ヘラやスクレイバーなどを用いて貫通孔１０４に導電性ペースト又は導電性樹脂を充填し、その後熱処理などを行うことによって充填物１０５を形成することができる。
絶縁層１０６及び１０８は、それぞれ、基板１０２の第１面１０２ａ上及び第２面１０２ｂ上に直接あるいは中間層（図示せず）を介して配置されている。絶縁層１０６及び１０８は、例えば、ポリイミド、ベンゾシクロブテン等の絶縁性樹脂材料により形成されており、ガス放出機能を有する絶縁物であればよい。絶縁層１０６及び１０８は、貫通孔１０４内で発生し放出されるガスを外部に放出させる（ガスを透過させる）気体放出部として作用する。絶縁層（気体放出部）１０６及び１０８の少なくとも一方は、基板１０２の第１面１０２ａ及び第２面１０２ｂに露出する充填物１０５に接触するように配置されている。また、貫通孔１０４の側壁と充填物１０５との間に空隙が存在する場合、絶縁層（気体放出部）１０６及び１０８の一部を貫通孔１０４の側壁と充填物１０５との間に配置し、つまり、貫通孔１０４の側壁と充填物１０５の間に絶縁層１０６及び１０８が入り込むようにしてもよい。絶縁層１０６及び１０８は、例えば、感光性の絶縁性材料を用いて、フォトリソグラフィにより所望のパターニングがなされて形成される。
本実施形態に係る本発明の貫通電極基板１００においては、上述したとおり、貫通孔１０４は、最小開口部１０４ｃ、変曲点１０４ｄ及び最大開口部１０４ｅを有している。そしてこの貫通孔１０４には充填物１０５が充填されている。図１に示す場合、第２面１０２ｂ側の貫通孔１０４の部分の方が、第１面１０２ａ側の貫通孔１０４の部分よりも充填物１０５の存在量が多くなっており、それに伴い、放出されるガスの量も多くなる。第２面１０２ｂ側の気体放出部１０６が充填物１０５に接触する面積が、第１面１０２ａ側の気体放出部１０８が充填物１０５に接触する面積よりも大きくなるようにして、第２面側の気体放出部１０８からのガスの放出量が多くなるようにしてもよい。さらに、第２開口１０４ｂは、第１開口１０４ａよりも大きいことから、ビア１１０とビア１１２の径を略同一とすることにより簡便に上述の接触面積の関係を得ることができる。
開口であるビア１１０及び１１２は、それぞれ、絶縁層（気体放出部）１０６及び１０８に形成された穴である。説明の便宜上図示しないが、めっきやスパッタリングによって、ビア１１０及び１１２に配線が形成される。これらの配線が貫通孔１０４内に配置された充填物１０５とコンタクトし、これら配線同士が導通する。図１（ｂ）に示すように、絶縁層（気体放出部）１０６及び１０８の開口であるビア１１０及び１１２は、それぞれ、基板１０２の第１開口及び第２開口と重畳するように形成される。言い換えると、絶縁層（気体放出部）１０６及び１０８の開口であるビア１１０及び１１２は、それぞれ、基板１０２の第１開口及び第２開口の直上に配置される。また、絶縁層（気体放出部）１０６及び１０８の開口であるビア１１０及び／又は１１２の一部が、それぞれ、基板１０２の第１開口１０４ａ及び第２開口１０４ｂと重畳するように形成されるようにしてもよい。
本実施形態に係る本発明の貫通電極基板１００においては、上述したとおり、貫通孔１０４は、最小開口部１０４ｃ、変曲点１０４ｄ及び最大開口部１０４ｅを有している。そしてこの貫通孔１０４には充填物１０５が充填されている。第１開口１０４ａと第２開口１０４ｂとの大きさに差を持たせることにより充填物の充填性を確保することができる。そして、充填物１０５に対して第１面１０２ａの方向に力が作用する場合は、変曲点１０４ｄが存在することによって、充填物１０５が基板１００から脱落することを防止することができる。また、充填物１０５に対して第２面１０２ｂの方向に力が作用する場合は、最小開口部１０４ｃが存在することによって、充填物１０５が基板１００から脱落することを防止することができる。なお、本実施形態に係る貫通電極基板１００においては、最小開口部１０４ｃ、最大開口部１０４ｄの両方または何れか一方のみを有しているものであってもよい。よって、本実施形態に係る本発明の貫通電極基板１００においては、充填物１０５の充填性を確保し、かつ、充填物１０５が上下何れの方向へも脱落することを防止することができる。
また、本実施形態に係る本発明の貫通電極基板１００においては、上述したとおり、絶縁層（気体放出部）１０６及び１０８の少なくとも一方は、基板１０２の第１面１０２ａ及び第２面１０２ｂに露出する充填物１０５に接触するように配置されている。よって、絶縁層（気体放出部）１０６及び／又は１０８が、この貫通孔１０４内で発生し放出されるガスを外部に放出させることができ、貫通孔１０４内のガス溜まりに溜まるガスによる不具合を解消し、貫通孔１０４内の充填物１０５の脱落防止を可能とし、信頼性の高い貫通電極基板を提供することができる。
なお、貫通孔１０４の側壁と充填物１０５との間には空間が無いことが好ましいが、貫通孔１０４の側壁と充填物１０５との間に若干の空間や隙間が生じてしまう場合もある。このような空間や隙間が生じた場合であっても、本実施形態に係る本発明の貫通電極基板１００においては、充填部１０５の脱落防止が実現できる。
（第２実施形態）
第２実施形態に係る本発明の貫通電極基板２００の構成について、図２を参照して説明する。図２（Ａ）は、本実施形態に係る本発明の貫通電極基板２００を上面から見た平面図である。図２（Ｂ）は、図２（Ａ）のＡ−Ａ’線の断面図である。なお、図２（Ａ）及び（Ｂ）とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板２００の一部を示している。
本実施形態に係る本発明の貫通電極基板２００は、基板２０２、貫通孔２０４、充填物２０５、絶縁層２０６及び２０８、導電膜２０７、ビア２１０及び２１２を備えている。なお、基板２０２の第１面２０２ａ及び第２面２０２ｂ側それぞれに、更に配線構造体、電子部品等が搭載されていてもよい。
本実施形態においては、基板２０２は絶縁性を有するものであり、例えば、ガラス、サファイア、樹脂などを用いることができる。基板２０２は、その厚さに特に制限はないが、例えば、１０μｍ〜１ｍｍの範囲で適宜設定することができる。
貫通孔２０４は、基板２０２の第１面に配置された第１開口２０４ａ及び第１面２０２ａの反対側の面である第２面２０２ｂに配置された第２開口２０４ｂを貫通する貫通孔である。貫通孔２０４は、上述した実施形態１と同様、第１開口２０４ａから第２開口２０４ｂに向かって、その形状が一定ではなく変化している。言い換えると、貫通孔２０４は、第１開口２０４ａから第２開口２０４ｂに向かって、その側壁の形状が一定ではなく変化している。貫通孔２０４は、典型的には、第２開口２０４ｂが第１開口２０４ａよりも大きく、第１開口２０４ａと第２開口２０４ｂとの間にくびれ（くびれ部）を有する。より具体的には、貫通孔２０４は、平面視における（即ち上面から見て）最小面積Ｍを有する最小開口部２０４ｃ、断面視において（即ちＡ−Ａ’断面で見て）貫通孔２０４の側壁が曲線によって変化している変曲点２０４ｄ（変曲点２０４ｄを有する曲線）、及び平面視における（即ち上面から見て）最大面積Ｌを有する最大開口部２０４ｅを有している。本実施形態においては、貫通孔２０４の変曲点２０４ｄは貫通孔２０４の中心よりも第２開口２０４ｂ寄りに配置されているが、これに限定されるわけでは無く、貫通孔２０４の変曲点２０４ｄが貫通孔２０４の中心よりも第１開口２０４ａ寄りに配置されるようにしてもよい。なお、貫通孔１０４は、基板１０２にエッチング加工、レーザ加工、サンドブラスト加工などを施すことにより形成することができる。貫通孔１０４は、その大きさに特に制限はないが、最大開口部１０４ｅの大きさが２００μｍ以下とすることが、狭ピッチ化を実現するためには好ましい。
貫通孔２０４の内部には導電膜２０７及び充填物２０５が配置されている。導電膜２０７は貫通孔２０４の側壁側に配置され、導電膜２０７の一部は基板２０２の第１面２０２ａ及び第２面２０２ｂの上部に配置される。本実施形態においては、充填物２０５は絶縁性の材料であり、例えば、ポリイミド、ベンゾシクロブテンなどの有機材料や、酸化シリコンや窒化シリコンなどの無機材料が用いられる。導電膜２０７は、例えば、めっき法、ＣＶＤ法などの方法より形成することができる。充填物２０５は、例えば、吸引、推し込みなどの方法により形成することができる。
絶縁層２０６及び２０８は、それぞれ、基板２０２の第１面２０２ａ上及び第２面２０２ｂ上に直接あるいは中間層（図示せず）を介して配置されている。絶縁層２０６及び２０８は、ポリイミド、ベンゾシクロブテン等の絶縁性樹脂材料により形成されており、ガス放出機能を有する絶縁物であればよい。絶縁層２０６及び２０８は、貫通孔２０４内で発生し放出されるガスを外部に放出させる（ガスを透過させる）気体放出部として作用する。本実施形態においては、絶縁層（気体放出部）２０６及び２０８は、基板２０２の第１面２０２ａ及び第２面２０２ｂに露出する充填物２０５を覆って接触するように配置されている。絶縁層（気体放出部）２０６及び２０８の少なくとも一方は、基板２０２の第１面２０２ａ及び第２面２０２ｂに露出する充填物２０５に接触するように配置されるようにしてもよい。また、貫通孔２０４の側壁と充填物２０５との間に空隙が存在する場合、絶縁層（気体放出部）２０６及び２０８の一部を貫通孔２０４の側壁と充填物２０５との間に配置し、つまり、貫通孔２０４の側壁と充填物２０５の間に絶縁層２０６及び２０８が入り込むようにしてもよい。絶縁層２０６及び２０８は、例えば、感光性の絶縁性材料を用いて、フォトリソグラフィにより所望のパターニングがなされて形成される。
本実施形態に係る本発明の貫通電極基板２００においては、上述したとおり、貫通孔２０４は、最小開口部２０４ｃ、変曲点２０４ｄ及び最大開口部２０４ｅを有している。そしてこの貫通孔２０４には充填物２０５が充填されている。図２に示す場合、第２面２０２ｂ側の貫通孔２０４の部分の方が、第１面２０２ａ側の貫通孔２０４の部分よりも充填物２０５の存在量が多くなり、放出されるガスの量も多くなる。よって、第２面２０２ｂ側の気体放出部２０６が充填物２０５に接触する面積が、第１面側の気体放出部２０８が充填物２０５に接触する面積よりも大きくなるようにして、第２面側の気体放出部２０８からのガスの放出量が多くなるようにしてもよい。
開口であるビア２１０及び２１２は、それぞれ、第１面２０２ａ上及び第２面２０２ｂ上の導電膜２０７上の２０７絶縁層（気体放出部）２０６及び２０８に形成された穴である。説明の便宜上図示しないが、めっきやスパッタリングによって、ビア２１０及び２１２に配線が形成される。これらの配線が第１面２０２ａ上及び第２面２０２ｂ上の導電膜２０７にコンタクトし、これら配線同士が導通する。また、絶縁層（気体放出部）２０６及び２０８の開口であるビア２１０及び／又は２１２の一部が、それぞれ、基板２０２の第１開口２０４ａ及び第２開口２０４ｂと重畳するように形成されるようにしてもよい。
本実施形態に係る本発明の貫通電極基板２００においては、上述したとおり、貫通孔２０４は、最小開口部２０４ｃ、変曲点２０４ｄ及び最大開口部２０４ｅを有している。そしてこの貫通孔２０４には充填物２０５が充填されている。第１開口２０４ａと第２開口２０４ｂとの大きさに差を持たせることにより充填物の充填性を確保することができる。そして、充填物２０５に対して第１面２０２ａの方向に力が作用する場合は、変曲点２０４ｄが存在することによって、充填物２０５が基板２００から脱落することを防止することができる。また、充填物２０５に対して第２面２０２ｂの方向に力が作用する場合は、最小開口部２０４ｃが存在することによって、充填物２０５が基板２００から脱落することを防止することができる。なお、本実施形態に係る貫通電極基板２００においては、最小開口部２０４ｃ、最大開口部２０４ｄの両方または何れか一方のみを有しているものであってもよい。よって、本実施形態に係る本発明の貫通電極基板２００においては、充填物２０５の充填性を確保し、かつ、充填物２０５が上下何れの方向へも脱落することを防止することができる。
また、本実施形態に係る本発明の貫通電極基板２００においては、上述したとおり、絶縁層（気体放出部）２０６及び２０８の少なくとも一方は、基板２０２の第１面２０２ａ及び第２面２０２ｂに露出する充填物２０５に接触するように配置されている。よって、絶縁層（気体放出部）２０６及び／又は２０８が、この貫通孔２０４内で発生し放出されるガスを外部に放出させることができ、貫通孔２０４内のガス溜まりに溜まるガスによる不具合を解消し、貫通孔２０４内の充填物２０５の脱落防止を可能とし、信頼性の高い貫通電極基板を提供することができる。
なお、貫通孔２０４の側壁側に配置された導電膜２０７と充填物２０５との間には空間が無いことが好ましいが、導電膜２０７と充填物２０５との間に若干の空間や隙間が生じてしまう場合もある。このような空間や隙間が生じた場合であっても、本実施形態に係る本発明の貫通電極基板２００においては、充填部２０５の脱落防止が実現できる。
（第３実施形態）
第３実施形態に係る本発明の貫通電極基板３００の構成について、図３を参照して説明する。図３（Ａ）は、本実施形態に係る本発明の貫通電極基板３００を上面から見た平面図である。図３（Ｂ）は、図３（Ａ）のＡ−Ａ’線の断面図である。なお、図３（Ａ）及び（Ｂ）とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板３００の一部を示している。
本実施形態に係る本発明の貫通電極基板３００は、基板３０２、貫通孔３０４、充填物３０５、絶縁層３０６及び３０８、絶縁層３０７、ビア３１０及び３１２を備えている。なお、基板３０２の第１面３０２ａ及び第２面３０２ｂ側それぞれに、更に配線構造体、電子部品等が搭載されていてもよい。
本実施形態においては、基板３０２は導電性を有するものであり、例えば、シリコン等の半導体や、ステンレス等の金属などを用いることができる。基板３０２は、その厚さに特に制限はないが、例えば、１０μｍ〜１ｍｍの範囲で適宜設定することができる。
貫通孔３０４は、上述した実施形態１及び２と同様、基板３０２の第１面３０２ａに配置された第１開口３０４ａ及び第１面３０２ａの反対側の面である第２面３０２ｂに配置された第２開口３０４ｂを貫通する貫通孔である。貫通孔３０４は、第１開口３０４ａから第２開口３０４ｂに向かって、その形状が一定ではなく変化している。言い換えると、貫通孔３０４は、第１開口３０４ａから第２開口３０４ｂに向かって、その側壁の形状が一定ではなく変化している。貫通孔３０４は、典型的には、第２開口３０４ｂが第１開口３０４ａよりも大きく、第１開口３０４ａと第２開口３０４ｂとの間にくびれ（くびれ部）を有する。より具体的には、貫通孔３０４は、平面視における（即ち上面から見て）最小面積Ｍを有する最小開口部３０４ｃ、断面視において（即ちＡ−Ａ’断面で見て）貫通孔３０４の側壁が曲線によって変化している変曲点３０４ｄ（変曲点３０４ｄを有する曲線）、及び平面視における（即ち上面から見て）最大面積Ｌを有する最大開口部３０４ｅを有している。本実施形態においては、貫通孔３０４の変曲点３０４ｄは貫通孔３０４の中心よりも第２開口３０４ｂ寄りに配置されているが、これに限定されるわけでは無く、貫通孔３０４の変曲点３０４ｄが貫通孔３０４の中心よりも第１開口３０４ａ寄りに配置されるようにしてもよい。なお、貫通孔３０４は、基板３０２にエッチング加工、レーザ加工、サンドブラスト加工などを施すことにより形成することができる。貫通孔３０４は、その大きさに特に制限はないが、最大開口部３０４ｅの大きさが２００μｍ以下とすることが、狭ピッチ化を実現するためには好ましい。
貫通孔３０４の内部には絶縁層３０７及び充填物３０５が配置されている。絶縁膜３０７は貫通孔３０４の側壁側に配置され、絶縁膜３０７の一部は基板３０２の第１面及び第２面の上部に配置される。本実施形態においては、充填物３０５は導電性の材料であり、例えば、Ｃｕなどの金属の析出物、Ｃｕなどを含む導電性ペースト、導電性樹脂などの導電性材料が用いられる。充填物３０５としてＣｕなどの金属を用いる場合は、電解めっき充填法が用いられる。充填物３０５として流動性のある導電性ペースト又は導電性樹脂を材料として用いる場合は、ヘラやスクレイバーなどを用いて貫通孔３０４に導電性ペースト又は導電性樹脂を充填し、その後熱処理などを行うことによって充填物３０５を形成することができる。
絶縁層３０６及び３０８は、それぞれ、基板３０２の第１面３０２ａ上及び第２面３０２ｂ上に直接あるいは中間層（図示せず）を介して配置されている。絶縁層３０６及び３０８は、例えば、ポリイミド、ベンゾシクロブテン等の絶縁性樹脂材料により形成されており、ガス放出機能を有する絶縁物であればよい。絶縁層３０６及び３０８は、貫通孔３０４内で発生し放出されるガスを外部に放出させる（ガスを透過させる）気体放出部として作用する。絶縁層（気体放出部）３０６及び３０８の少なくとも一方は、基板３０２の第１面及び第２面に露出する充填物３０５に接触するように配置されている。また、貫通孔３０４の側壁と充填物３０５との間に空隙が存在する場合、絶縁層（気体放出部）３０６及び３０８の一部を貫通孔３０４の側壁と充填物３０５との間に配置し、つまり、貫通孔３０４の側壁と充填物３０５の間に絶縁層３０６及び３０８が入り込むようにしてもよい。絶縁層３０６及び３０８は、例えば、感光性の絶縁性材料を用いて、フォトリソグラフィにより所望のパターニングがなされて形成される。
本実施形態に係る本発明の貫通電極基板３００においては、上述したとおり、貫通孔３０４は、最小開口部３０４ｃ、変曲点３０４ｄ及び最大開口部３０４ｅを有している。そしてこの貫通孔３０４には充填物３０５が充填されている。図３に示す場合、第２面３０２ｂ側の貫通孔３０４の部分の方が、第１面３０２ａ側の貫通孔３０４の部分よりも充填物３０５の存在量が多くなっており、それに伴い放出されるガスの量も多くなる。よって、第２面側の気体放出部３０６が充填物３０５に接触する面積が、第１面３０２ａ側の気体放出部３０８が充填物３０５に接触する面積よりも大きくなるようにして、第２面３０２ｂ側の気体放出部３０８からのガスの放出量が多くなるようにしてもよい。さらに、第２開口３０４ｂは、第１開口３０４ａよりも大きいことから、ビア３１０とビア３１２の径を略同一とすることにより簡便に上述の接触面積の関係を得ることができる。
開口であるビア３１０及び３１２は、それぞれ、絶縁層（気体放出部）３０６及び３０８に形成された穴である。説明の便宜上図示しないが、めっきやスパッタリングによって、ビア３１０及び３１２に配線が形成される。これらの配線が貫通孔３０４内に配置された充填物３０５とコンタクトし、これら配線同士が導通する。図３（ｂ）に示すように、絶縁層（気体放出部）３０６及び３０８の開口であるビア３１０及び３１２は、それぞれ、基板３０２の第１開口３０４ａ及び第２開口３０４ｂと重畳するように形成される。言い換えると、絶縁層（気体放出部）３０６及び３０８の開口であるビア３１０及び３１２は、それぞれ、基板３０２の第１開口３０４ａ及び第２開口３０４ｂの直上に配置される。また、絶縁層（気体放出部）３０６及び３０８の開口であるビア３１０及び／又は３１２の一部が、それぞれ、基板３０２の第１開口３０４ａ及び第２開口３０４ｂと重畳するように形成されるようにしてもよい。
本実施形態に係る本発明の貫通電極基板３００においては、上述したとおり、貫通孔３０４は、最小開口部３０４ｃ、変曲点３０４ｄ及び最大開口部３０４ｅを有している。そしてこの貫通孔３０４には充填物３０５が充填されている。第１開口３０４ａと第２開口３０４ｂとの大きさに差を持たせることにより充填物の充填性を確保することができる。そして、充填物３０５に対して第１面３０２ａの方向に力が作用する場合は、変曲点３０４ｄが存在することによって、充填物３０５が基板３００から脱落することを防止することができる。また、充填物３０５に対して第２面３０２ａの方向に力が作用する場合は、最小開口部３０４ｃが存在することによって、充填物３０５が基板３００から脱落することを防止することができる。なお、本実施形態に係る貫通電極基板３００においては、最小開口部３０４ｃ、最大開口部３０４ｄの両方または何れか一方のみを有しているものであってもよい。よって、本実施形態に係る本発明の貫通電極基板３００においては、充填物３０５の充填性を確保し、かつ、充填物３０５が上下何れの方向へも脱落することを防止することができる。
また、本実施形態に係る本発明の貫通電極基板３００においては、上述したとおり、絶縁層（気体放出部）３０６及び３０８の少なくとも一方は、基板３０２の第１面３０２ａ及び第２面３０２ｂに露出する充填物３０５に接触するように配置されている。よって、絶縁層（気体放出部）３０６及び／又は３０８が、この貫通孔３０４内で発生し放出されるガスを外部に放出させることができ、貫通孔３０４内のガス溜まりに溜まるガスによる不具合を解消し、貫通孔３０４内の充填物３０５の脱落防止を可能とし、信頼性の高い貫通電極基板を提供することができる。
なお、貫通孔３０４の側壁に配置された絶縁層３０７と充填物３０５との間には空間が無いことが好ましいが、絶縁層３０７と充填物３０５との間に若干の空間や隙間が生じてしまう場合もある。このような空間や隙間が生じた場合であっても、本実施形態に係る本発明の貫通電極基板３００においては、充填部３０５の脱落防止が実現できる。
（第４実施形態）
第４実施形態に係る本発明の貫通電極基板４００の構成について、図４を参照して説明する。図４（Ａ）は、本実施形態に係る本発明の貫通電極基板４００を上面から見た平面図である。図４（Ｂ）は、図４（Ａ）のＡ−Ａ’線の断面図である。なお、図４（Ａ）及び（Ｂ）とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板４００の一部を示している。
本実施形態に係る本発明の貫通電極基板４００は、基板４０２、貫通孔４０４、充填物４０５、絶縁層４０６及び４０８、絶縁層４０７、導電膜４０９、ビア４１０及び４１２を備えている。なお、基板４０２の第１面４０２ａ及び第２面４０２ｂ側それぞれに、更に配線構造体、電子部品等が搭載されていてもよい。
本実施形態においては、基板４０２は導電性を有するものであり、例えば、シリコン等の半導体や、ステンレス等の金属などを用いることができる。基板４０２は、その厚さに特に制限はないが、例えば、１０μｍ〜１ｍｍの範囲で適宜設定することができる。
貫通孔４０４は、基板４０２の第１面４０２ａに配置された第１開口４０４ａ及び第１面４０２ａの反対側の面である第２面４０２ｂに配置された第２開口４０４ｂを貫通する貫通孔である。貫通孔４０４は、上述した実施形態１乃至３と同様、第１開口４０４ａから第２開口４０４ｂに向かって、その形状が一定ではなく変化している。言い換えると、貫通孔４０４は、第１開口４０４ａから第２開口４０４ｂに向かって、その側壁の形状が一定ではなく変化している。貫通孔４０４は、典型的には、第２開口４０４ｂが第１開口４０４ａよりも大きく、第１開口４０４ａと第２開口４０４ｂとの間にくびれ（くびれ部）を有する。より具体的には、貫通孔４０４は、平面視における（即ち上面から見て）最小面積Ｍを有する最小開口部４０４ｃ、断面視において（即ちＡ−Ａ’断面で見て）貫通孔４０４の側壁が曲線によって変化している変曲点４０４ｄ（変曲点４０４ｄを有する曲線）、及び平面視における（即ち上面から見て）最大面積Ｌを有する最大開口部４０４ｅを有している。本実施形態においては、貫通孔４０４の変曲点４０４ｄは貫通孔４０４の中心よりも第２開口４０４ｂ寄りに配置されているが、これに限定されるわけでは無く、貫通孔４０４の変曲点４０４ｄが貫通孔４０４の中心よりも第１開口４０４ａ寄りに配置されるようにしてもよい。なお、貫通孔４０４は、基板４０２にエッチング加工、レーザ加工、サンドブラスト加工などを施すことにより形成することができる。貫通孔４０４は、その大きさに特に制限はないが、最大開口部４０４ｅの大きさが２００μｍ以下とすることが、狭ピッチ化を実現するためには好ましい。
貫通孔４０４の内部には絶縁層４０７、導電膜４０９及び充填物４０５が配置されている。絶縁層４０７は貫通孔４０４の側壁側に配置され、絶縁層４０７の一部は基板４０２の第１面及び第２面の上部に配置される。導電膜４０９は貫通孔４０４の絶縁層４０７側に配置され、導電膜４０９の一部は基板４０２の第１面及び第２面の上部に配置される。本実施形態においては、充填物４０５は絶縁性の材料であり、例えば、ポリイミド、ベンゾシクロブテンなどの有機材料や、酸化シリコンや窒化シリコンなどの無機材料が用いられる。導電膜４０７は、例えば、めっき法、ＣＶＤ法などの方法より形成することができる。充填物４０５は、例えば、吸引、推し込みなどの方法により形成することができる。
絶縁層４０６及び４０８は、それぞれ、基板４０２の第１面４０２ａ上及び第２面４０２ｂ上に直接あるいは中間層（図示せず）を介して配置されている。絶縁層４０６及び４０８は、ポリイミド等の絶縁性樹脂材料により形成されており、ガス放出機能を有する絶縁物であればよい。絶縁層４０６及び４０８は、貫通孔４０４内で発生し放出されるガスを外部に放出させる（ガスを透過させる）気体放出部として作用する。本実施形態においては、絶縁層（気体放出部）４０６及び４０８は、基板２０２の第１面及び第２面に露出する充填物４０５を覆って接触するように配置されている。絶縁層（気体放出部）４０６及び４０８の少なくとも一方は、基板４０２の第１面４０２ａ及び第２面４０２ｂに露出する充填物４０５に接触するように配置されるようにしてもよい。また、貫通孔４０４の側壁と充填物４０５との間に空隙が存在する場合、絶縁層（気体放出部）４０６及び４０８の一部を貫通孔４０４の側壁及び／又は絶縁層４０７と充填物４０５との間に配置し、つまり、貫通孔４０４の側壁と充填物４０５の間に絶縁層４０６及び４０８が入り込むようにしてもよい。絶縁層４０６及び４０８は、例えば、感光性の絶縁性材料を用いて、フォトリソグラフィにより所望のパターニングがなされて形成される。
本実施形態に係る本発明の貫通電極基板４００においては、上述したとおり、貫通孔４０４は、最小開口部４０４ｃ、変曲点４０４ｄ及び最大開口部４０４ｅを有している。そしてこの貫通孔４０４には充填物４０５が充填されている。図４に示す場合、第２面４０２ｂ側の貫通孔４０４の部分の方が、第１面４０２ａ側の貫通孔４０４の部分よりも充填物４０５の存在量が多くなっており、放出されるガスの量も多くなる。よって、第２面４０２ｂ側の気体放出部４０６が充填物４０５に接触する面積が、第１面４０２ａ側の気体放出部４０８が充填物４０５に接触する面積よりも大きくなるようにして、第２面４０２ｂ側の気体放出部４０８からのガスの放出量が多くなるようにしてもよい。さらに、第２開口４０４ｂは、第１開口４０４ａよりも大きいことから、ビア４１０とビア４１２の径を略同一とすることにより簡便に上述の接触面積の関係を得ることができる。
開口であるビア４１０及び４１２は、それぞれ、第１面上及び第２面上の導電膜４０９上の２０７絶縁層（気体放出部）４０６及び４０８に形成された穴である。説明の便宜上図示しないが、めっきやスパッタリングによって、ビア４１０及び４１２に配線が形成される。これらの配線が第１面４０２ａ上及び第２面４０２ｂ上の導電膜４０９にコンタクトし、これら配線同士が導通する。また、絶縁層（気体放出部）４０６及び４０８の開口であるビア４１０及び／又は４１２の一部が、それぞれ、基板４０２の第１開口４０４ａ及び第２開口４０４ｂと重畳するように形成されるようにしてもよい。
本実施形態に係る本発明の貫通電極基板４００においては、上述したとおり、貫通孔４０４は、最小開口部４０４ｃ、変曲点４０４ｄ及び最大開口部４０４ｅを有している。そしてこの貫通孔４０４には充填物４０５が充填されている。第１開口４０４ａと第２開口４０４ｂとの大きさに差を持たせることにより充填物の充填性を確保することができる。そして、充填物４０５に対して第１面４０２ａの方向に力が作用する場合は、変曲点４０４ｄが存在することによって、充填物４０５が基板４００から脱落することを防止することができる。また、充填物４０５に対して第２面の方向に力が作用する場合は、最小開口部４０４ｃが存在することによって、充填物４０５が基板４００から脱落することを防止することができる。なお、本実施形態に係る貫通電極基板４００においては、最小開口部４０４ｃ、最大開口部４０４ｄの両方または何れか一方のみを有しているものであってもよい。よって、本実施形態に係る本発明の貫通電極基板４００においては、充填物４０５の充填性を確保し、かつ、充填物４０５が上下何れの方向へも脱落することを防止することができる。
また、本実施形態に係る本発明の貫通電極基板４００においては、上述したとおり、絶縁層（気体放出部）４０６及び４０８の少なくとも一方は、基板４０２の第１面４０２ａ及び第２面４０２ｂに露出する充填物４０５に接触するように配置されている。よって、絶縁層（気体放出部）４０６及び／又は４０８が、この貫通孔４０４内で発生し放出されるガスを外部に放出させることができ、貫通孔４０４内のガス溜まりに溜まるガスによる不具合を解消し、貫通孔４０４内の充填物４０５の脱落防止を可能とし、信頼性の高い貫通電極基板を提供することができる。
なお、貫通孔４０４に配置された導電膜４０９と充填物２０５との間には空間が無いことが好ましいが、導電膜２０９と充填物４０５との間に若干の空間や隙間が生じてしまう場合もある。このような空間や隙間が生じた場合であっても、本実施形態に係る本発明の貫通電極基板４００においては、充填部４０５の脱落防止が実現できる。
（第５実施形態）
図５（Ａ）は、本実施形態に係る本発明の貫通電極基板１００の断面図である。また、図５（Ｂ）は、図５（Ａ）における１０４ｆの部分の拡大図である。なお、図４（Ａ）及び（Ｂ）とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板１００の一部を示している。
本実施形態に係る本発明の貫通電極基板１００は、実施形態１に係る本発明の貫通電極基板１００において、図５（Ａ）に示すとおり、貫通孔１０４の第１開口１０４ａの第１面との接続部分１０４ｆが曲面を有している。また、貫通孔１０４の第２開口１０４ｂの第２面との接続部分１０４ｇが曲面を有している。その他の構成については、実施形態１と同様であるので、説明は省略する。
本実施形態に係る本発明の貫通電極基板１００においては、貫通孔１０４の接続部分１０４ｆ及び１０４ｇがそれぞれ曲面を有しているので、充填物４０５を充填し易くすることができる。
また、上述した他の実施形態２〜４においても、貫通孔の第１開口の第１面との接続部分が曲面を有するようにし、また、貫通孔の第２開口の第１面との接続部分が曲面を有するようにすることによって、本実施形態と同様の構成を採用することができる。
（第６実施形態）
第６実施形態に係る本発明の貫通電極基板１００の構成について、図６を参照して説明する。図６（Ａ）は、本実施形態に係る本発明の貫通電極基板４００を上面から見た平面図である。図６（Ｂ）は、図４（Ａ）のＡ−Ａ’線の断面図である。なお、図６（Ａ）及び（Ｂ）とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板１００の一部を示している。
本実施形態に係る本発明の貫通電極基板１００は、実施形態１に係る本発明の貫通電極基板１００において、図５（Ａ）に示すとおり、貫通孔１０４の変曲点１０４ｄが貫通孔１０４の中心よりも第１開口１０４ａ寄りに配置されている。その他の構成については、実施形態１と同様であるので、説明は省略する。
また、上述した他の実施形態２〜５においても、貫通孔の変曲点を貫通孔の中心よりも第１開口寄りに配置することによって、本実施形態と同様の構成を採用することができる。
（第７実施形態）
第７実施形態に係る本発明の貫通電極基板１００の構成について、図７を参照して説明する。図７（Ａ）は、本実施形態に係る本発明の貫通電極基板１００を上面から見た平面図である。図７（Ｂ）は、図７（Ａ）のＡ−Ａ’線の断面図である。なお、図７（Ａ）及び（Ｂ）とも、説明の便宜上、本実施形態に係る本発明の貫通電極基板１００の一部を示している。
本実施形態に係る本発明の貫通電極基板１００は、実施形態１に係る本発明の貫通電極基板１００において、図７（Ａ）に示すとおり、気体放出部１０６及び１０８の開口（ビア）１１０及び１１２は、基板１０２側から離間するにしたがって平面視において（即ち上面から見て）面積が大きくなるように設けられている。言い換えると、断面視において（即ちＡ−Ａ’断面で見て）、気体放出部１０６及び１０８と充填物１０５とのなす角度αが約４５度〜約８９度の角度を有している。その他の構成については、実施形態１と同様であるので、説明は省略する。絶縁層１０６及び１０８は、例えば、感光性の絶縁性材料を用いて、フォトリソグラフィにより所望のパターニングがなされて形成されるが、この露光条件を調整することにより気体放出部１０６及び１０８の開口（ビア）１１０及び１１２は、基板１０２側から離間するにしたがって平面視において面積が大きくなるように形成できる。
本実施形態に係る本発明の貫通電極基板１００においては、上述したような構成を有することにより、開口（ビア）に配置される配線の段切れを防止することができる。
また、本実施形態に係る本発明の貫通電極基板１００の概略平面図を図８（Ａ）及び（Ｂ）に示す。本実施形態においては、気体放出部１０６及び１０８の開口（ビア）１１０及び１１２は、基板１０２側から離間するにしたがって平面視において（即ち上面から見て）面積が大きくなるように設けられており、充填物１０５上の開口（ビア）１１０及び１１２の面積を小さくすることができ、開口（ビア）１１０及び１１２と充填物１０５とのコンタクトを確保できるので、開口（ビア）１１０及び１１２を形成する際のアライメントずれによるコンタクト不良の可能性を小さくすることができる。
例えば、図８（Ａ）は、充填物１０５上の開口（ビア）１１０が右側にずれた場合を示す。また、図８（Ｂ）は、充填物１０５上の開口（ビア）１１０が右側にずれて、開口（ビア）１１０の一部は充填物１０５上から外れてしまう場合を示す。図８（Ａ）及び（Ｂ）に示す場合においても、開口（ビア）１１０及び１１２と充填物１０５とのコンタクトを確保できるので、開口（ビア）１１０及び１１２のアライメントずれによるコンタクト不良の可能性を小さくすることができる。
また、上述した他の実施形態２〜４においても、図９〜図１１に示すように、本実施形態と同様の構成を採用することができる。以下説明する。
本実施形態に係る本発明の貫通電極基板２００は、実施形態２に係る本発明の貫通電極基板２００において、図９（Ａ）に示すとおり、気体放出部２０６及び２０８の開口（ビア）２１０及び２１２は、基板２０２側から離間するにしたがって平面視において（即ち上面から見て）面積が大きくなるように設けられている。言い換えると、断面視において（即ちＡ−Ａ’断面で見て）、気体放出部２０６及び２０８と充填物２０５とのなす角度αが約４５度〜約８９度の角度を有している。その他の構成については、実施形態２と同様であるので、説明は省略する。
本実施形態に係る本発明の貫通電極基板３００は、実施形態３に係る本発明の貫通電極基板３００において、図１０（Ａ）に示すとおり、気体放出部３０６及び３０８の開口（ビア）３１０及び３１２は、基板３０２側から離間するにしたがって平面視において（即ち上面から見て）面積が大きくなるように設けられている。言い換えると、断面視において（即ちＡ−Ａ’断面で見て）、気体放出部３０６及び３０８と充填物３０５とのなす角度αが約４５度〜約８９度の角度を有している。その他の構成については、実施形態３と同様であるので、説明は省略する。
本実施形態に係る本発明の貫通電極基板４００は、実施形態４に係る本発明の貫通電極基板４００において、図１１（Ａ）に示すとおり、気体放出部４０６及び４０８の開口（ビア）４１０及び４１２は、基板４０２側から離間するにしたがって平面視において（即ち上面から見て）面積が大きくなるように設けられている。言い換えると、断面視において（即ちＡ−Ａ’断面で見て）、気体放出部４０６及び４０８と充填物４０５とのなす角度αが約４５度〜約８９度の角度を有している。その他の構成については、実施形態４と同様であるので、説明は省略する。
以上説明したとおり、本実施形態の何れの構成においても、充填物上の開口（ビア）の面積を小さくすることができ、開口（ビア）と充填物とのコンタクトを確保できるので、開口（ビア）を形成する際のアライメントずれによるコンタクト不良の可能性を小さくすることができる。
（第８実施形態）
第８実施形態に係る本発明の半導体装置１０００の構成について、図１２〜１４を参照して説明する。本実施形態においては、上述した第１〜第７実施形態における貫通電極基板を用いた半導体装置１０００について説明する。
図１２は、本実施形態に係る半導体装置１０００を示す図である。半導体装置１０００は、３つの本発明に係る貫通電極基板１００が積層され、ＬＳＩ基板（半導体基板）５００に接続されている。ＬＳＩ基板５００には、配線層５０２が設けられている。貫通電極基板１００上には、例えば、ＤＲＡＭ等の半導体素子が配置されている。貫通電極基板１００には配線層１２０が設けられている。図１２に示すように、ＬＳＩ基板５００の配線層５０２と貫通電極基板１００の配線層１２０とがバンプ１００２を介して接続される。バンプ１００２には、例えば、インジウム、銅、金等の金属が用いられる。また、図１２に示すように、貫通電極基板１００の配線層１２０と別の貫通電極基板１００の配線層１２０とは、バンプ１００２を介して接続される。
なお、貫通電極基板１００を積層する場合には、３層に限らず、２層であってもよいし、あるいは４層以上であってもよい。また、貫通電極基板１００と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板１００と他の基板とを接着してもよい。
図１３は、本実施形態に係る本発明の半導体装置１０００の別の例を示す図である。図１３に示す半導体装置１０００は、ＭＥＭＳデバイス、ＣＰＵ、メモリ、ＩＣ等の半導体チップ（ＬＳＩチップ）６００及び６０２、並びに貫通電極基板１００が積層され、ＬＳＩ基板５００に接続されている。
半導体チップ６０００と半導体チップ６０２との間に貫通電極基板１００が配置され、バンプ１００２により両者が接続されている。ＬＳＩ基板５００上に半導体チップ６００が載置され、ＬＳＩ基板５００と半導体チップ６０２とはワイヤ６０４により接続されている。この例では、貫通電極基板１００は、複数の半導体チップを積層して３次元実装するためのインターポーザとして用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置とすることができる。例えば、半導体チップ６００を３軸加速度センサとし、半導体チップ６０２を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を実現することができる。
半導体チップがＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップ６００、６０２または貫通電極基板１００に形成してもよい。
図１４は、本実施形態に係る半導体装置１０００の別の例を示す図である。上述した２つの例（図１２、図１３）は、３次元実装であったが、この例では、貫通電極基板１００を２次元と３次元との併用実装に適用した例である。図１４に示す例では、ＬＳＩ基板５００には、６つの貫通電極基板１００が積層されて接続されている。ただし、全ての貫通電極基板１００が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。
図１４の例では、ＬＳＩ基板５００上に２つの貫通電極基板１００が接続され、それらの貫通電極基板１００上にさらに貫通電極基板１００が接続され、さらに貫通電極基板１０上に貫通電極基板１００が接続されている。なお、図１３に示す例のように、貫通電極基板１００を複数の半導体チップを接続するためのインターポーザとして用いても、このよう２次元と３次元との併用実装が可能である。例えば、いくつかの貫通電極基板１００を半導体チップに置き換えてもよい。
また、図１２〜１４の例おいては、貫通電極基板として第１実施形態に係る本発明の貫通電極基板１００を用いる例を示したが、これに限定されるわけではなく、他の実施形態に係る本発明の貫通電極基板２００、３００及び／又は４００を用いてもよい。
本実施形態に係る本発明の半導体装置１０００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される
１００、２００、３００、４００ 貫通電極基板
１０２、２０２、３０２、４０２ 基板
１０４、２０４、３０４、４０４ 貫通孔
１０５、２０５、３０５、４０５ 充填物
１０６、１０８、２０６、２０８、３０６、３０８、４０６、４０８ 絶縁層
２０７、４０９ 導電膜
３０７、４０７ 絶縁層
１１０、１１２、２１０、２１２、３１０、３１２、４１０、４１２ ビア（開口）

Claims (18)

  1. 第１面の第１開口と第２面の第２開口とを貫通する貫通孔を有する基板と、
    前記貫通孔内に配置された充填物と、を備え、
    前記第２開口は前記第１開口よりも大きく、かつ、前記第１開口と前記第２開口との間に平面視における面積が最も小さい最小開口部が存在し、
    前記第２開口と前記最小開口部との間に、断面視において前記貫通孔の側壁の少なくとも一部が、変曲点を有する曲線を含み、
    前記第１面及び前記第２面の何れか一方に露出する前記充填物に接触するように配置された気体放出部を有することを特徴とする貫通電極基板。
  2. 前記第２開口と前記変曲点との間に平面視における面積が最も大きい最大開口部が存在することを特徴とする請求項１に記載の貫通電極基板。
  3. 第１面の第１開口と第２面の第２開口とを貫通し、前記第１開口と前記第２開口との間に前記第１開口より平面視における面積が小さい第１部分並びに前記第１部分及び前記第１開口より平面視における面積が大きい第２部分を有する貫通孔を有する基板と、
    前記貫通孔内に配置された充填物と、を備え、
    前記第１部分と前記第２部分との間に、断面視において前記貫通孔の側壁の少なくとも一部が、変曲点を有する曲線を含み、
    前記第１面及び前記第２面の何れか一方に露出する前記充填物に接触するように配置された気体放出部を有することを特徴とする貫通電極基板。
  4. 前記第２開口は、前記第１開口より平面視における面積が大きく、
    前記第２部分は、前記第２開口より平面視における面積が大きいことを特徴とする請求項３に記載の貫通電極基板。
  5. 前記気体放出部は、前記貫通孔内の気体を外部に放出させる絶縁性樹脂であることを特徴とする請求項１乃至４のいずれか一に記載の貫通電極基板。
  6. 前記気体放出部の少なくとも一部は、前記貫通孔の側壁と前記充填物との間にも配置されることを特徴とする請求項１乃至５の何れか一に記載の貫通電極基板。
  7. 前記気体放出部は開口を有し、前記気体放出部の開口は、前記基板側から離間するにしたがって平面視における面積が大きくなることを特徴とする請求項１乃至６の何れか一に記載の貫通電極基板。
  8. 前記貫通孔の側壁と前記充填物との間には、導電膜が配置されることを特徴とする請求項１乃至７の何れか一に記載の貫通電極基板。
  9. 前記貫通孔の側壁と前記充填物との間には、前記貫通孔の側壁側から絶縁膜及び導電膜が順に配置されることを特徴とする請求項１乃至７の何れか一に記載の貫通電極基板。
  10. 前記導電膜は、前記第１面及び前記第２面上にも配置されることを特徴とする請求項１乃至９の何れか一に記載の貫通電極基板。
  11. 前記充填物は、導電性材料であることを特徴とする請求項１乃至７の何れか一に記載の貫通電極基板。
  12. 前記充填物は、絶縁性材料であることを特徴とする請求項１乃至１０の何れか一に記載の貫通電極基板。
  13. 前記基板は、絶縁性を有することを特徴とする請求項１乃至７の何れか一に記載の貫通電極基板。
  14. 前記基板は、導電性を有することを特徴とする請求項１乃至１０の何れか一に記載の貫通電極基板。
  15. 前記気体放出部は、開口を有し、
    前記気体放出部の開口が前記第１開口及び前記第２開口と重畳することを特徴とする請求項１乃至７の何れか一に記載の貫通電極基板。
  16. 前記気体放出部は、開口を有し、
    前記気体放出部の開口が前記第１開口及び前記第２開口と重畳しないことを特徴とする請求項１乃至１０の何れか一に記載の貫通電極基板。
  17. 前記気体放出部は、前記第１面及び前記第２面に配置され、
    前記第２面側の前記気体放出部が前記充填物に接触する面積が、前記第１面側の前記気体放出部が前記充填物に接触する面積よりも大きいことを特徴とする請求項１乃至１６の何れか一に記載の貫通電極基板。
  18. ＬＳＩ基板と、半導体チップと、請求項１乃至１７の何れか一項に記載の貫通電極基板とを有することを特徴とする半導体装置。
JP2013241392A 2013-11-21 2013-11-21 貫通電極基板及び貫通電極基板を用いた半導体装置 Active JP5846185B2 (ja)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP2013241392A JP5846185B2 (ja) 2013-11-21 2013-11-21 貫通電極基板及び貫通電極基板を用いた半導体装置
PCT/JP2014/080649 WO2015076301A1 (ja) 2013-11-21 2014-11-19 貫通電極基板及び貫通電極基板を用いた半導体装置
CN201811131924.XA CN109616458B (zh) 2013-11-21 2014-11-19 贯通电极基板及利用贯通电极基板的半导体装置
CN201480061865.7A CN105765712B (zh) 2013-11-21 2014-11-19 贯通电极基板及利用贯通电极基板的半导体装置
CN201811135601.8A CN109616459A (zh) 2013-11-21 2014-11-19 贯通电极基板及利用贯通电极基板的半导体装置
EP22185677.6A EP4095895A3 (en) 2013-11-21 2014-11-19 Through electrode substrate and semiconductor device using through electrode substrate
EP20163801.2A EP3690933B1 (en) 2013-11-21 2014-11-19 Through electrode substrate
EP14864041.0A EP3073523B1 (en) 2013-11-21 2014-11-19 Through electrode substrate and semiconductor device using through electrode substrate
US15/159,323 US10256176B2 (en) 2013-11-21 2016-05-19 Through-hole electrode substrate and semiconductor device using through-hole electrode substrate
US16/266,203 US10580727B2 (en) 2013-11-21 2019-02-04 Through-hole electrode substrate
US16/743,145 US10790221B2 (en) 2013-11-21 2020-01-15 Through-hole electrode substrate
US16/936,519 US11362028B2 (en) 2013-11-21 2020-07-23 Through-hole electrode substrate
US17/725,627 US20220246512A1 (en) 2013-11-21 2022-04-21 Through-hole electrode substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013241392A JP5846185B2 (ja) 2013-11-21 2013-11-21 貫通電極基板及び貫通電極基板を用いた半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015227286A Division JP6044697B2 (ja) 2015-11-20 2015-11-20 貫通電極基板及び貫通電極基板を用いた半導体装置

Publications (3)

Publication Number Publication Date
JP2015103586A JP2015103586A (ja) 2015-06-04
JP2015103586A5 JP2015103586A5 (ja) 2015-08-20
JP5846185B2 true JP5846185B2 (ja) 2016-01-20

Family

ID=53179561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013241392A Active JP5846185B2 (ja) 2013-11-21 2013-11-21 貫通電極基板及び貫通電極基板を用いた半導体装置

Country Status (5)

Country Link
US (5) US10256176B2 (ja)
EP (3) EP3690933B1 (ja)
JP (1) JP5846185B2 (ja)
CN (3) CN109616459A (ja)
WO (1) WO2015076301A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5846185B2 (ja) * 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
CN107027238B (zh) * 2016-01-29 2020-08-18 奥特斯(中国)有限公司 包括铜填充多径激光钻孔的元件载体
JP2017136711A (ja) 2016-02-02 2017-08-10 セイコーエプソン株式会社 配線基板、ｍｅｍｓデバイス、液体噴射ヘッド及び液体噴射装置
US9847477B2 (en) 2016-04-12 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a bottom electrode of a magnetoresistive random access memory cell
WO2017209296A1 (ja) 2016-06-03 2017-12-07 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに実装基板
JP6341245B2 (ja) 2016-09-05 2018-06-13 大日本印刷株式会社 貫通電極基板の製造方法、貫通電極基板および半導体装置
US11078112B2 (en) * 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
JP6809511B2 (ja) * 2018-07-06 2021-01-06 大日本印刷株式会社 貫通電極基板および半導体装置
KR102573196B1 (ko) * 2019-03-07 2023-08-30 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
WO2021157496A1 (ja) * 2020-02-07 2021-08-12 ソニーグループ株式会社 表示装置
TWI752707B (zh) * 2020-11-03 2022-01-11 財團法人工業技術研究院 具有通孔的基板及其製造方法
JP7088271B2 (ja) * 2020-12-02 2022-06-21 大日本印刷株式会社 貫通電極基板および半導体装置
JP7239045B2 (ja) * 2020-12-02 2023-03-14 大日本印刷株式会社 貫通電極基板および半導体装置
WO2024010694A1 (en) * 2022-07-07 2024-01-11 Corning Incorporated Vias including an unsymmetric tapered through-hole, devices including the vias, and methods for fabricating the vias

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4835141B1 (ja) 1970-09-14 1973-10-26
JPS5119623B2 (ja) 1972-03-15 1976-06-18
JPH04154187A (ja) * 1990-10-18 1992-05-27 Mitsubishi Materials Corp スルーホール配線板の構造及びその製造方法
JP2976955B2 (ja) 1997-12-19 1999-11-10 日本電気株式会社 半導体装置の製造方法
CN101232776B (zh) * 1999-09-02 2011-04-20 揖斐电株式会社 印刷布线板
SE9903995D0 (sv) 1999-11-03 1999-11-03 Astra Ab New combination
JP3789803B2 (ja) * 2001-01-30 2006-06-28 日本特殊陶業株式会社 配線基板およびその製造方法
JP4012375B2 (ja) 2001-05-31 2007-11-21 株式会社ルネサステクノロジ 配線基板およびその製造方法
JPWO2003007370A1 (ja) 2001-07-12 2004-11-04 株式会社日立製作所 配線ガラス基板およびその製造方法ならびに配線ガラス基板に用いられる導電性ペーストおよび半導体モジュールならびに配線基板および導体形成方法
JP2003133735A (ja) * 2001-10-23 2003-05-09 Kyocera Corp 配線基板およびその製造方法ならびに電子装置
CZ20031970A3 (cs) 2001-12-19 2003-10-15 Astrazeneca Ab Kompozice potahového filmu a způsob její přípravy
JP4202641B2 (ja) 2001-12-26 2008-12-24 富士通株式会社 回路基板及びその製造方法
JP2003197811A (ja) * 2001-12-27 2003-07-11 Hitachi Ltd ガラス基板及びその製造方法、並びに配線基板、半導体モジュール
JP3998984B2 (ja) * 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
JP4154478B2 (ja) 2002-02-20 2008-09-24 独立行政法人産業技術総合研究所 感光性ポリイミドを用いた貫通電極形成方法
JP4022180B2 (ja) 2002-07-11 2007-12-12 大日本印刷株式会社 多層配線基板の製造方法
JP4203277B2 (ja) 2002-07-19 2008-12-24 大日本印刷株式会社 多層配線基板
JP4319831B2 (ja) 2002-12-11 2009-08-26 大日本印刷株式会社 多層配線基板の製造方法
JP2004363212A (ja) * 2003-06-03 2004-12-24 Hitachi Metals Ltd スルーホール導体を持った配線基板
JP4241202B2 (ja) 2003-06-12 2009-03-18 大日本印刷株式会社 めっきポスト型配線基板の製造方法
TWI251313B (en) * 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
JP4702794B2 (ja) 2003-10-06 2011-06-15 Ｈｏｙａ株式会社 感光性ガラス基板の貫通孔形成方法
JP4564342B2 (ja) 2004-11-24 2010-10-20 大日本印刷株式会社 多層配線基板およびその製造方法
JP4345686B2 (ja) * 2005-02-22 2009-10-14 三菱マテリアル株式会社 絶縁回路基板およびパワーモジュール
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
JP2007067216A (ja) * 2005-08-31 2007-03-15 Sanyo Electric Co Ltd 半導体装置およびその製造方法、回路基板およびその製造方法
JP4835141B2 (ja) 2005-12-13 2011-12-14 大日本印刷株式会社 多層配線基板
JP5119623B2 (ja) 2006-08-03 2013-01-16 大日本印刷株式会社 インターポーザ基板の製造方法
US20080192458A1 (en) 2007-02-12 2008-08-14 Intematix Corporation Light emitting diode lighting system
JP2009023341A (ja) 2007-06-21 2009-02-05 Dainippon Printing Co Ltd 中間転写記録媒体
KR101465709B1 (ko) * 2007-07-05 2014-11-27 에이에이씨 마이크로텍 에이비 저저항 웨이퍼 관통형 비아
JP5536322B2 (ja) * 2007-10-09 2014-07-02 新光電気工業株式会社 基板の製造方法
JP5331350B2 (ja) * 2008-02-18 2013-10-30 日立協和エンジニアリング株式会社 配線基板
US8035219B2 (en) 2008-07-18 2011-10-11 Raytheon Company Packaging semiconductors at wafer level
JP5246103B2 (ja) * 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP4900508B2 (ja) * 2008-12-26 2012-03-21 大日本印刷株式会社 貫通電極基板及びその製造方法
JP5471268B2 (ja) * 2008-12-26 2014-04-16 大日本印刷株式会社 貫通電極基板及びその製造方法
JP2010165804A (ja) * 2009-01-14 2010-07-29 Panasonic Corp 半導体装置およびそれを用いた電子機器ならびに半導体装置の製造方法
KR20110121605A (ko) 2009-02-02 2011-11-07 아사히 가라스 가부시키가이샤 반도체 디바이스 부재용 유리 기판 및 반도체 디바이스 부재용 유리 기판의 제조 방법
US8925192B2 (en) 2009-06-09 2015-01-06 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
US20110048775A1 (en) * 2009-08-31 2011-03-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP5697898B2 (ja) * 2009-10-09 2015-04-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
JP5560834B2 (ja) 2010-03-29 2014-07-30 住友ベークライト株式会社 絶縁基板、絶縁基板の製造方法、プリント配線基板および半導体装置
DE102010030760B4 (de) * 2010-06-30 2014-07-24 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen
WO2012049822A1 (ja) * 2010-10-14 2012-04-19 パナソニック株式会社 ハイブリッド基板およびその製造方法ならびに半導体集積回路パッケージ
US8736066B2 (en) * 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US20120229990A1 (en) * 2011-03-08 2012-09-13 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
US20120235969A1 (en) * 2011-03-15 2012-09-20 Qualcomm Mems Technologies, Inc. Thin film through-glass via and methods for forming same
US9485853B2 (en) * 2011-07-25 2016-11-01 Ngk Spark Plug Co., Ltd. Wiring substrate having a plurality of connection terminals and a filling member provided therebetween
US20130048355A1 (en) * 2011-08-30 2013-02-28 Ibiden Co., Ltd. Printed wiring board
CN103219302B (zh) * 2012-01-19 2016-01-20 欣兴电子股份有限公司 穿孔中介板
SE537874C2 (sv) * 2012-04-13 2015-11-03 Silex Microsystems Ab CTE-anpassad interposer och metod att tillverka en sådan
US8900008B2 (en) * 2012-05-25 2014-12-02 International Business Machines Corporation Universal press-fit connection for printed circuit boards
CN105374793A (zh) * 2013-05-08 2016-03-02 日月光半导体制造股份有限公司 具桥接结构的半导体封装构造及其制造方法
JP5846185B2 (ja) * 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置

Also Published As

Publication number Publication date
EP3690933A1 (en) 2020-08-05
US10790221B2 (en) 2020-09-29
CN109616459A (zh) 2019-04-12
EP3073523B1 (en) 2020-05-20
US20220246512A1 (en) 2022-08-04
JP2015103586A (ja) 2015-06-04
US20190172780A1 (en) 2019-06-06
CN105765712B (zh) 2018-10-30
EP3073523A4 (en) 2017-06-28
US20200152564A1 (en) 2020-05-14
US11362028B2 (en) 2022-06-14
US10256176B2 (en) 2019-04-09
CN109616458B (zh) 2023-06-23
US10580727B2 (en) 2020-03-03
EP3690933B1 (en) 2022-08-10
EP4095895A3 (en) 2023-03-01
US20160276257A1 (en) 2016-09-22
CN105765712A (zh) 2016-07-13
WO2015076301A1 (ja) 2015-05-28
EP4095895A2 (en) 2022-11-30
EP3073523A1 (en) 2016-09-28
CN109616458A (zh) 2019-04-12
US20200357733A1 (en) 2020-11-12

Similar Documents

Publication Publication Date Title
JP5846185B2 (ja) 貫通電極基板及び貫通電極基板を用いた半導体装置
US11791256B2 (en) Package substrate and method of fabricating the same
US8685793B2 (en) Chip assembly having via interconnects joined by plating
US20120068352A1 (en) Stacked chip assembly having vertical vias
TWI544600B (zh) 用於交替封裝功能的微電子基板
JP2009141169A (ja) 半導体装置
WO2011086613A1 (ja) 半導体装置及びその製造方法
JP2008109094A (ja) 素子搭載用基板および半導体モジュール
JP4293563B2 (ja) 半導体装置及び半導体パッケージ
JP6992797B2 (ja) 貫通電極基板
JP2010206021A (ja) 電子部品実装構造体、およびその製造方法
JP2009224617A (ja) 配線基板
JP6372546B2 (ja) 貫通電極基板及び貫通電極基板を用いた半導体装置
JP6263859B2 (ja) 貫通電極基板の製造方法、貫通電極基板、および半導体装置
JP6044697B2 (ja) 貫通電極基板及び貫通電極基板を用いた半導体装置
JP7294394B2 (ja) 貫通電極基板
JP6642642B2 (ja) 貫通電極基板
JP3687445B2 (ja) 半導体装置の製造方法
JP6379786B2 (ja) 貫通電極基板、配線基板および半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150707

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20150707

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20150717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151109

R150 Certificate of patent or registration of utility model

Ref document number: 5846185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150