JP6379786B2 - 貫通電極基板、配線基板および半導体装置 - Google Patents

Description

本発明は貫通電極が形成された基板に関する。

集積回路を形成した半導体チップを垂直に積層した三次元実装技術が用いられている。この技術においては、上下のチップを効率よく接続して実装後の専有面積を小さくする必要がある。そのため、半導体チップに貫通孔を設けて、貫通孔の内部に導電層を充填して、半導体チップの両面を電気的に接続することが行われている（例えば、特許文献１）。

特開２００５−３８９４２号公報

複数の貫通電極基板を積層することにより、小さい専有面積で複雑な配線経路を形成することが可能となる。これによって、貫通電極基板を様々な用途に適用することが可能となる一方、複雑な配線経路が必要となるほど、基板における多層配線化、基板の積層数の増加、専有面積の増加等の対応が必要となる。そこで、このような対応をできるだけ少なくしつつ、さらに適用可能な用途の範囲を拡大することも望まれている。

本発明は、様々な用途に適用する際の設計の自由度を増加させる貫通電極基板を提供することを目的とする。

本発明の一実施形態によると、互いに対向し厚さ方向に離隔する第１面および第２面を少なくとも有する基板と、前記基板を貫通する電極であって、前記第１面と前記第２面との距離よりも前記厚さ方向の長さが短い第１貫通電極および第２貫通電極と、を備え、前記第２貫通電極は、前記第１貫通電極より前記第１面の近くに配置され、前記第１貫通電極は、前記第２貫通電極より前記第２面の近くに配置されることを特徴とする貫通電極基板が提供される。これによれば、様々な用途に適用する際の設計の自由度を増加させる貫通電極基板を提供することができる。

前記基板は、前記第１面から窪んだ第１窪み部と、前記第２面から窪んだ第２窪み部と、を有し、前記第１貫通電極が前記第１窪み部に配置され、前記第２貫通電極が前記第２窪み部に配置されてもよい。これによれば、第１貫通電極および第２貫通電極の一端を窪み部に配置して基板表面に到達させないようにすることができる。

また、本発明の一実施形態によると、互いに対向する第１面および第２面と、前記第１面から窪んだ第１窪み部と、および前記第２面から窪んだ第２窪み部とを有する基板と、前記第２面側から前記第１窪み部に前記基板を貫通する第１貫通電極と、前記第１面側から前記第２窪み部に前記基板を貫通する第２貫通電極と、を有することを特徴とする貫通電極基板を提供する。これによれば、様々な用途に適用可能な貫通電極基板が提供される。

１つの前記第１窪み部には、複数の第１貫通電極が配置されていてもよい。これによれば、１つの第１窪み部に異なる電圧が印加された電極を形成することができる。

前記第１窪み部は直線または曲線に沿って配置されていてもよい。これによれば、第１窪み部を流体の経路として用いることもできる。

前記第１窪み部において前記第１貫通電極と電気的に接続された配線が配置され、当該配線が前記第１面まで延在していてもよい。これによれば、他の基板を積層したときに第１窪み部に形成される空間に対応する部分に他の基板の導電層が形成されても、第１貫通電極を他の基板から絶縁することができる。

本発明の一実施形態によると、上記のいずれかに記載の貫通電極基板と、第１窪み部を覆う第２基板と、を有し、前記第１窪み部と前記第２基板との間に空間が配置され、前記第２基板には、前記空間に面した配線が配置され、前記第１窪み部に配置された第１貫通電極と前記第２基板に配置された配線とは、前記空間を介して絶縁されていることを特徴とする配線基板が提供される。これによれば、第２基板の最表面に配線が形成され、その配線の面が貫通電極基板と接する構成であっても、空間を利用して第１貫通電極と第２基板に配置された配線とを絶縁することできる。

前記第１窪み部には、前記第１貫通電極と接続された配線が配置され、前記第１窪み部に配置された配線と前記第２基板に配置された配線とは、前記空間を介して絶縁されていてもよい。これによれば、第２基板の最表面に配線が形成され、その配線の面が貫通電極基板と接する構成であっても、空間を利用して第１貫通電極に接続された配線と第２基板に配置された配線とを絶縁することできる。

本発明の一実施形態によると、上記のいずれかに記載の貫通電極基板と、前記第１窪み部を覆う第２基板と、を有し、前記第１窪み部と前記第２基板との間に液体または固体の絶縁材料が配置され、前記第２基板には、前記絶縁材料に面した配線が配置され、前記第１窪み部に配置された第１貫通電極と前記第２基板に配置された配線とは、前記絶縁材料を介して絶縁されていることを特徴とする配線基板が提供される。これによれば、第２基板の最表面に配線が形成され、その配線の面が貫通電極基板と接する構成であっても、ポリイミド膜等の絶縁材料を利用して第１貫通電極と第２基板に配置された配線とを絶縁することできる。

前記第１窪み部には、前記第１貫通電極と接続された配線が配置され、前記第１窪み部に配置された配線と前記第２基板に配置された配線とは、前記絶縁材料を介して絶縁されていてもよい。これによれば、第２基板の最表面に配線が形成され、その配線の面が貫通電極基板と接する構成であっても、絶縁材料を利用して第１貫通電極に接続された配線と第２基板に配置された配線とを絶縁することできる。

前記第２基板に配置された配線は、前記第２貫通電極に電気的に接続されていてもよい。これによれば、第２基板の最表面に形成された配線を第１貫通電極とは絶縁しつつも第２貫通電極と接続することができる。

また、本発明の一実施形態によると、上記のいずれかに記載の配線基板と、前記配線基板に配置されたいずれかの配線と電気的に接続され、前記第１窪み部と前記第２基板との間に配置された半導体素子と、を有する半導体装置が提供される。これによれば、第１窪み部と前記第２基板との間の領域を利用して配線基板に半導体素子が備える機能を付与することができる。

また、本発明の一実施形態によると、上記のいずれかに記載の配線基板と、前記配線基板に積層され、前記配線基板と電気的に接続された半導体チップとを有することを特徴とする半導体装置が提供される。これによれば、配線基板の複雑な配線経路を用いることで半導体チップと配線基板とを効率的に接続することができる。

本発明によると、様々な用途に適用可能な貫通電極基板を提供することができる。

本発明の第１実施形態に係る貫通電極基板の構造を説明する図である。 本発明の第１実施形態に係る配線基板の構造を説明する図である。 本発明の第１実施形態に係る配線基板の配線が交差する部分の構造を説明する図である。 図３における断面線Ｂ−Ｂ’の断面を説明する図である。 図３における断面線Ｃ−Ｃ’の断面を説明する図である。 本発明の第２実施形態に係る貫通電極基板を積層した場合の配線が交差する部分の構造を説明する図である。 図６における断面線Ｄ−Ｄ’の断面を説明する図である。 図６における断面線Ｅ−Ｅ’の断面を説明する図である。 本発明の第３実施形態に係る配線基板の配線が交差する部分の構造を説明する図である。 図９における断面線Ｆ−Ｆ’の断面を説明する図である。 図９における断面線Ｇ−Ｇ’の断面を説明する図である。 本発明の第４実施形態に係る配線基板の配線が交差する部分の構造を説明する図である。 本発明の第５実施形態に係る配線基板の配線が交差する部分の構造を説明する図である。 本発明の第１実施形態に係る貫通電極基板の製造方法を説明する図である。 図１４に続く貫通電極基板の製造方法を説明する図である。 図１５（ｃ）における構造に関し、他の構造の第１の例を説明する図である。 図１５（ｃ）における構造に関し、他の構造の第２の例を説明する図である。 図１５（ｃ）における構造に関し、他の構造の第３の例を説明する図である。 本発明の第６実施形態に係る配線基板に形成される空間に半導体素子を配置した場合の第１の例を説明する図である。 本発明の第６実施形態に係る配線基板に形成される空間に半導体素子を配置した場合の第２の例を説明する図である。 本発明の第７実施形態に係る貫通電極基板の製造方法を説明する図である。 本発明の第８実施形態に係る半導体装置を示す図である。 本発明の第８実施形態に係る半導体装置の別の例を示す図である。 本発明の第８実施形態に係る半導体装置のさらに別の例を示す図である。 本発明の第８実施形態に係る半導体装置を用いた電子機器を示す図である。

以下、本発明の各実施形態に係る貫通電極基板およびこれを利用した配線基板等について、図面を参照しながら詳細に説明する。なお、以下に示す各実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号（数字の後にＡ、Ｂ等を付しただけの符号）を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。

＜第１実施形態＞
［貫通電極基板１０の構成］
図１は、本発明の第１実施形態に係る貫通電極基板の構造を説明する図である。図１（ａ）は基板１００の第１面１０１側から見た図であり、図１（ｃ）は基板１００の第１面１０１に対向する第２面１０２側から見た図である。図１（ｂ）は、貫通電極基板１０の断面構造を説明する図であり、図１（ａ）、（ｃ）における断面線Ａ−Ａ’の断面に対応する図である。

貫通電極基板１０は、基板１００、第１貫通電極１５１、第２貫通電極１５２、および配線２１１、２１２、２２１、２２２を備える。基板１００は、例えば、ガラス基板である。また、基板１００には、第１面１０１から窪んだ第１窪み部１９１が配置され、第２面１０２から窪んだ第２窪み部１９２が配置されている。

第１貫通電極１５１は、充填部１５１１と、充填部１５１１とガラス基板１００との間のシード層１５１２とを含む。第２貫通電極１５２についても第１貫通電極１５１と同様に、充填部１５２１と、充填部１５２１とガラス基板１００との間のシード層１５２２とを含む。シード層１５１２、１５２２は、電解めっきを行う際のシードとなる層である。電解めっきによって成長させた電極が充填部１５１１、１５１２となる。

以下の説明では、充填部１５１１とシード層１５１２とを区別せず、全体として第１貫通電極１５１と表現する場合がある。また、充填部１５２１とシード層１５２２とを区別せず、全体として第２貫通電極１５２と表現する場合がある。また、第１貫通電極１５１と第２貫通電極１５２とを区別せずに説明する場合には、単に貫通電極という場合がある。

第１貫通電極１５１は、第２面１０２側から第１窪み部１９１に基板１００を貫通する。この例では、第１貫通電極１５１は、第２面１０２および第１窪み部１９１に到達するように配置されている。

第２貫通電極１５２は、第１面１０１側から第２窪み部１９２に基板１００を貫通する。この例では、第２貫通電極１５２は、第１面１０１および第２窪み部１９２に到達するように配置されている。

そのため、第１貫通電極１５１および第２貫通電極１５２の基板１００の厚さ方向の長さは、基板１００の厚さ、すなわち第１面１０１と第２面１０２との距離よりも短い。この例では、第１貫通電極１５１および第２貫通電極１５２は、同じ長さであるが、異なる長さであってもよい。そして、第１貫通電極１５１は、第２貫通電極１５２よりも基板１００の第２面１０２側に近い。また、第２貫通電極１５２は、第１貫通電極１５１よりも基板１００の第１面１０１側に近い。

なお、第１窪み部１９１および第２窪み部１９２に対応する部分に貫通電極が存在しなくてもよい。すなわち、貫通電極とは関係なく第１面１０１または第２面１０２から窪んだ部分が存在してもよい。

配線２１１は、第１窪み部１９１および基板１００の第１面１０１に形成され、第１貫通電極１５１と電気的に接続している。配線２１２は、基板１００の第２面１０２に形成され、第１貫通電極１５１と電気的に接続している。そのため、配線２１１と配線２１２とは、第１貫通電極１５１を介して電気的に接続されている。

配線２２１は、基板１００の第１面１０１に形成され、第２貫通電極１５２と電気的に接続している。配線２２２は、第２窪み部１９２および基板１００の第２面１０２に形成され、第２貫通電極１５２と電気的に接続している。そのため、配線２２１と配線２２２とは、第２貫通電極１５２を介して電気的に接続されている。配線２１１、２１２、２２１、２２２をそれぞれ区別せずに説明する場合には、単に配線という場合がある。

［配線基板２０の構成］
貫通電極基板１０を積層することにより、複雑な配線経路を形成することができる。貫通電極基板１０を積層したものを、配線基板２０という。以下、配線基板２０の構造を説明する。

図２は、本発明の第１実施形態に係る配線基板の構造を説明する図である。配線基板２０は、貫通電極基板１０の第１面１０１側に貫通電極基板１０Ａが貼り合わされて積層した構造を有する。貫通電極基板１０は、図１において説明した構造を有する。貫通電極基板１０Ａは、この例では、基板１００Ａを貫通した貫通電極を有し、貫通電極基板１０と同様の構造を有しているが、配線経路、貫通電極の位置等は異なっている。なお、貫通電極基板１０Ａは、窪み部を有しない公知の貫通電極基板であってもよいし、配線を有する一方貫通電極を有しない基板であってもよい。すなわち、第１窪み部１９１に蓋をして以下に説明する空間１９１０を形成できる基板であればよい。

貫通電極基板１０と貫通電極基板１０Ａとが貼り合わされることにより、貫通電極１５１Ａと配線２２１とが電気的に接続される。そのため、配線２１１Ａは、貫通電極１５１Ａ、配線２２１、および第２貫通電極１５２を介して配線２２２と電気的に接続される。なお、貫通電極基板１０Ａは、貫通電極１５１Ａの貫通電極基板１０側において配線が形成されていてもよい。この場合には、この配線と配線２２１とが電気的に接続される。

貫通電極基板１０と貫通電極基板１０Ａとが貼り合わされると、第１窪み部１９１は貫通電極基板１０Ａに蓋をされた状態なる。その結果、第１窪み部１９１の領域は、空間１９１０が形成される。なお、第１窪み部１９１に蓋をする貫通電極基板１０Ａの部分に、窪みが形成されていてもよい。

この例では、空間１９１０には、気体が存在しているが、空間の一部または全体に液体が存在してもよいし、固体が存在してもよい。気体、液体等の流体が空間１９１０に存在する場合には、この空間１９１０を直線または曲線に沿って配置すること（例えば、図６参照）により、流体の流路として用いられてもよい。なお、この例のように、空間１９１０に面する部分に配線２３０Ａが存在する場合には、空間１９１０に存在する液体または固体は、絶縁材料である。一方、配線２１１と交差する配線２３０Ａが存在しない場合、または配線２３０Ａが存在しても配線２１１と絶縁をする必要が無い場合には、空間１９１０に存在する液体または固体は、絶縁材料でなくてもよい。

貫通電極基板１０Ａは、空間１９１０に面する部分に配置されている配線２３０Ａを備えている。配線２３０Ａは、図２の奥行き方向に延在している。配線２３０Ａと配線２１１とは交差しているが、空間１９１０によって互いに絶縁されている。これらの配線が交差する部分（領域ＣＡ）の構造を図３〜５を用いて、より詳細に説明する。

図３は、本発明の第１実施形態に係る配線基板の配線が交差する部分の構造を説明する図である。図３では、図２で示した領域ＣＡにおいて、配線２１１、２３０Ａおよび第１窪み部１９１（空間１９１０）の三次元での位置関係がわかるように、斜視図で示した。また、図４は、図３における断面線Ｂ−Ｂ’の断面を説明する図である。図５は、図３における断面線Ｃ−Ｃ’の断面を説明する図である。

図３から図５に示すように、配線２１１は第１窪み部１９１の形状に沿って配置される一方、配線２３０Ａは基板１００Ａ表面に沿って形成され、第１窪み部１９１の部分で、配線２１１と交差するようになっている。配線２１１と配線２３０Ａとは、これらの交差している部分において、空間１９１０によって離隔されている。したがって、配線２１１と配線２３０Ａとは、これらの交差部分においている部分において、絶縁されている。

従来、空間１９１０に相当する構成が存在しなかったため、配線２１１と配線２３０Ａとを交差させるためには、これらの間に絶縁層を形成する必要があった。したがって、貫通電極基板の表面に配線を露出することができる部分が限られていた。または、配線２１１と配線２３０Ａとが交差しないように配置される必要があった。

一方、本実施形態で示すように、貫通電極基板の表面に配線が露出した貫通電極基板を貼り合わせるとき、一方の貫通電極基板の表面に他方の貫通電極基板の表面が接触するような構成であっても、その表面から窪んだ部分を利用して形成される空間の部分で配線を交差させることで、交差する配線を互いに絶縁することができる。

貫通電極基板を積層したときに形成される空間１９１０の形状（第１窪み部１９１の形状）は、様々に取り得る。第１窪み部１９１の近傍における配線パターンについても様々に取り得る。空間が直線に沿った形状である場合の様々な配線パターンの一例を、以下の第２実施形態から第５実施形態において説明する。なお、第１窪み部１９１に対応して形成される空間１９１０について説明しているが、第２窪み部１９２など、他の窪み部であても同様である。

＜第２実施形態＞
図６は、本発明の第２実施形態に係る配線基板の配線が交差する部分の構造を説明する図である。図６では、図３に対応する斜視図である。また、図７は、図６における断面線Ｄ−Ｄ’の断面を説明する図である。図８は、図６における断面線Ｅ−Ｅ’の断面を説明する図である。

図６から図８に示すように、第１窪み部１９１（空間１９１０）が延在する方向に沿って、第１貫通電極１５１が並んで配置されている。そして、配線２１１は、第１貫通電極１５１から第１面１０１に延在するように配置されている。配線２３０Ａは、基板１００Ａにおいて、第１窪み部１９１（空間１９１０）が延在する方向に沿って配置されている。この場合でも、配線２１１と配線２３０Ａとは、これらの交差部分において、空間１９１０によって絶縁されている。したがって、このように配置した第２実施形態においても、第１実施形態と同様の効果を奏する。

＜第３実施形態＞
図９は、本発明の第３実施形態に係る配線基板の配線が交差する部分の構造を説明する図である。図９では、図３、６に対応する斜視図である。また、図１０は、図６における断面線Ｆ−Ｆ’の断面を説明する図である。図８は、図６における断面線Ｇ−Ｇ’の断面を説明する図である。

図９から図１１に示すように、第１貫通電極１５１から第１窪み部１９１（空間１９１０）が延在する方向に沿って、配線２１１が配置されている。配線２３０Ａは基板１００Ａの表面に沿って配置され、第１窪み部１９１の部分で、配線２１１と交差するようになっている。配線２１１と配線２３０Ａとは、これらの交差している部分において、空間１９１０によって離隔されている。したがって、配線２１１と配線２３０Ａとは、これらの交差部分においている部分において、絶縁されている。したがって、このように配置した第３実施形態においても、第１実施形態と同様の効果を奏する。

＜第４実施形態＞
図１２は、本発明の第４実施形態に係る配線基板の配線が交差する部分の構造を説明する図である。図１２では、図３、６、９に対応する斜視図である。図１２に示すように、配線２１１は、第２実施形態のような配線２１１において、さらに、第１窪み部１９１（空間１９１０）が延在する方向に沿って、配線２１１が延在している構成である。このように、配線２１１は、一方向に延在する場合に限らず、複数方向に枝分かれして延在してもよい。また、枝分かれする場所は貫通電極が存在する部分に限られない。

配線２３０Ａは、基板１００Ａにおいて、第１窪み部１９１（空間１９１０）が延在する方向に沿って配置されている。この場合でも、配線２１１と配線２３０Ａとは、これらの交差部分において、空間１９１０によって絶縁されている。したがって、このように配置した第４実施形態においても、第１実施形態と同様の効果を奏する。なお、図１２においては、第１貫通電極１５１が複数ではなく一つになっている例を示している。

＜第５実施形態＞
図１３は、本発明の第５実施形態に係る配線基板の配線が交差する部分の構造を説明する図である。図１３では、図３、６、９、１２に対応する斜視図である。図１３に示すように、第５実施形態においては、第２実施形態のように第１貫通電極１５１から第１表面１０１に延在する配線２１１のうち、第１窪み部１９１（空間１９１０）の内部のみで延在し、第１面１０１においては延在していない場合の例である。

配線２３０Ａについて、図１３においては記載していないが、存在してもよい。配線２１１は、第１窪み部１９１（空間１９１０）に存在し、第１面１０１では存在していない。したがって、配線２３０Ａが存在する場合、貫通電極基板１０Ａにおいて配線２３０Ａがどのようなパターンで配置されても、配線２１１と配線２３０Ａとは、これらの交差部分において、空間１９１０によって絶縁されることになる。このような構造は、空間１９１０に流体を配置することによって、いわゆるマイクロ流路として用いるのに適当である。そして、配線２１１については、マイクロ流路において電気浸透流を発生させるために用いればよい。

＜第１実施形態の貫通電極基板の製造方法＞
続いて、第１実施形態の貫通電極基板１０を製造する方法について、図１４、図１５を用いて説明する。

図１４は、本発明の第１実施形態に係る貫通電極基板の製造方法を説明する図である。図１５は、図１４に続く貫通電極基板の製造方法を説明する図である。

まず、第１面１０１および第２面１０２を有する基板１００を準備する（図１４（ａ））。基板１００は、例えば、ガラス基板である。なお、基板１００は、ガラス基板に限らず、サファイア等絶縁性基板を用いてもよいし、シリコン等の高抵抗半導体基板を用いてもよい。基板１００の厚さは、例えば、１００μｍ〜８００μｍであるが、さらに薄くてもよいし、厚くてもよい。

続いて、基板１００の第１面１０１および第２面１０２に有底孔１５０を形成する（図１４（ｂ））。基板１００の第１面１０１側の有底孔１５０は、第２面１０２まで到達していない。また、基板１００の第２面１０２側の有底孔１５０は、第１面１０１まで到達していない。

有底孔１５０は、基板１００の表面にマスクを形成してＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）、ＤＲＩＥ（Ｄｅｅｐ Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）等のドライエッチング、サンドブラスト加工等によって形成されてもよいし、レーザ加工によって形成されてもよい。このとき、ウエットエッチングを用いてもよい。また、この例では、有底孔１５０の直径は１０μｍ〜１００μｍであるが、さらに小さくてもよいし、大きくてもよい。有底孔１５０の形状について制限はないが、例えば円形以外にも矩形や多角形であってもよい。貫通電極基板１０の用途にもよるが、有底孔１５０のアスペクト比は５以上であることが好ましい。第１面１０１側の有底孔１５０の深さと第２面１０２側の有底孔１５０の深さとが同じであるが、異なっていてもよい。各図では、有底孔１５０は基板１００の厚さ方向にストレートな形状を示しているが、これに限らず、テーパー形状、曲面形状、あるいはこれらを組み合わせた形状などであってもよい。

なお、基板１００がガラス基板ではなく、半導体基板等であって導電性を有する場合には、図１４（ｂ）の形状の基板１００の表面（有底孔１５０の表面を含む）に絶縁層が形成される。本実施形態のようにガラス基板１００であっても絶縁層が形成されてもよい。

続いて、基板１００の第１面１０１、第２面１０２および有底孔１５０の表面にシード層１５３２を形成し、電解めっき法によりシード層１５３２上にめっき層１５３１を形成する（図１４（ｃ））。このとき、めっき層１５３１は、有底孔１５０を充填するように形成される。

シード層１５３２は、めっき層１５３１を形成するためのシードとなる層である。シード層１５３２は、例えば、銅、チタン、タンタル、タングステン等の金属またはこれらを用いた合金の単層膜または積層膜であり、ＰＶＤ法（蒸着法およびスパッタリング法等）、ＣＶＤ法等により形成される。めっき層１５３１は金属材料で形成される。金属材料は、例えば、銅、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロム等の金属またはこれらを用いた合金などから選択される。

続いて、基板１００の第１面１０１および第２面１０２に形成されたシード層１５３２およびめっき層１５３１を除去する。シード層１５３２およびめっき層１５３１は、例えば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）を用いて除去される。その結果、基板１００の第１面１０１および第２面１０２が露出される。そして、有底孔１５０にシード層１５１２および充填層１５１１を含む第１貫通電極１５１およびシード層１５２２および充填層１５２１を含む第２貫通電極１５２が形成される（図１４（ｄ））。この段階では、第１貫通電極１５１は、第２面１０２側に露出する一方、第１面１０１側には露出していない。また、第２貫通電極１５２は、第１面１０１側に露出する一方、第２面１０２側には露出していない。

続いて、貫通電極が露出されていない側の基板１００をエッチングする。このエッチングを行うために、まず、基板１００の第１面１０１側および第２面１０２側にレジストマスク３９０を形成する（図１５（ａ））。レジストマスク３９０は、第１貫通電極１５１の第１面１０１側に開口部３９１が形成され、第２貫通電極１５２の第２面１０２側に開口部３９２が形成されている。

レジストマスク３９０が形成された基板１００をフッ化水素酸に曝し、基板１００に対してウエットエッチングをすると、開口部３９１、３９２の形状に対応した第１窪み部１９１および第２窪み部１９２が形成される（図１５（ｂ））。このとき、エッチング時間を調整して、第１貫通電極１５１が第１窪み部１９１から露出するようにし、また、第２貫通電極１５２が第２窪み部１９２から露出するようにする。なお、第１面１０１側と第２面１０２側とを一括でエッチングする場合に限らず、別々にエッチングするようにしてもよい。第１貫通電極１５１と第２貫通電極１５２との長さが異なる場合に特に有効である。また、第１貫通電極１５１と第２貫通電極１５２との露出量（窪み部の表面からの突出量）を変えたい場合にも有効である。この場合には、エッチングされないようにする面は、全面にレジストマスク３９０を形成しておけばよい。

第１窪み部１９１および第２窪み部１９２をエッチングし、第１貫通電極１５１と第２貫通電極１５２とを露出させた後に、レジストマスク３９０を除去する（図１５（ｃ））。

なお、図１５（ｃ）における貫通電極基板１０の構造において、貫通電極と基板１００との位置関係が、この図とは異なる関係になっていてもよい。貫通電極基板１０の他の構造について、図１６〜図１８に示すような構造を例示する。

図１６は、図１５（ｃ）における構造に関し、他の構造の第１の例を説明する図である。図１６に示す例では、第１窪み部１９１Ｂおよび第２窪み部１９２Ｂが図１５（ｃ）の第１窪み部１９１および第２窪み部１９２よりも深く形成されている。

これによって、第１貫通電極１５１が第１窪み部１９１Ｂから突出し、第２貫通電極１５２が第２窪み部１９２Ｂから突出している構造になっている。なお、第１窪み部１９１Ｂおよび第２窪み部１９２Ｂが図１５（ｃ）の場合と同じであっても、有底孔１５０の深さが図１４（ｂ）の場合よりも深く形成されていれば、貫通電極基板１０が図１６と同様な構造になる。

図１７は、図１５（ｃ）における構造に関し、他の構造の第２の例を説明する図である。図１７に示す例では、第１窪み部１９１Ｃおよび第２窪み部１９２Ｃの形状が、図１５（ｃ）の第１窪み部１９１および第２窪み部１９２と異なっている。

具体的には、第１窪み部１９１Ｃは、基板表面側の窪み部１９１１と基板内部側の窪み部１９１２とで形成されている。第２窪み部１９２Ｃは、基板表面側の窪み部１９２１と基板内部側の窪み部１９２２とで形成されている。基板表面側の窪み部１９１１、１９２１は、図１５（ｃ）の第１窪み部１９１および第２窪み部１９２と同様な方法で形成されるが、この例では、貫通電極を露出させないように形成される。

その後、再び、貫通電極の一部領域を露出させるように、残存した基板１００をさらにエッチングする。このエッチングの際には、新たにレジストマスクを形成して、エッチングマスクとして用いればよい。これによって第１貫通電極１５１の第１窪み部１９１Ｃ側の面は、その面の周縁部が基板１００に覆われ、その面の一部領域が露出されることになる。第２貫通電極１５２の第２窪み部１９２Ｃ側の面も同様に、その面の周縁部が基板１００に覆われ、その面の一部領域が露出されることになる。

図１８は、図１５（ｃ）における構造に関し、他の構造の第３の例を説明する図である。図１８に示す例では、貫通電極の基板表面側の構造が、図１５（ｃ）と異なっている。図１８（ａ）に示す例では、基板１００の第２面１０２側の第１貫通電極１５１の端部が、基板１００の内部側に存在し、基板１００の第１面１０１側の第２貫通電極１５２の端部が、基板１００の内部側に存在する。また、図１８（ｂ）に示す例では、第１貫通電極１５１の端部が、基板１００の第２面１０２から突出し、第２貫通電極１５２の端部が、基板１００の第１面１０１側から突出している。

このような構造は、例えば、図１４（ｃ）から図１４（ｄ）に至る製造工程において、シード層１５３２およびめっき層１５３１を除去する際の方法および条件を調整することで形成されればよい。

図１５に戻って説明を続ける。

図１５（ｃ）に示すようにレジストマスク３９０を除去した後、基板１００の第１面１０１側および第２面１０２側に導電層２００を形成する（図１５（ｄ））。この際、導電層２００は、第１窪み部１９１および第２窪み部１９２の内面にも形成される。導電層２００は、例えば、銅、チタン、タンタル、タングステン、アルミニウム等の金属またはこれらを用いた合金の単層膜または積層膜であり、ＰＶＤ法、ＣＶＤ法等により形成される。

この導電層２００に対してフォトリソグラフィによるパターニングが行われると、図１（ｂ）に示すような配線２１１、２１２、２２１、２２２が形成される。この際のフォトリソグラフィによるパターニングのレジストコートには、スプレーコーティングまたはドライフィルムレジストを採用することが望ましい。本実施形態のように最表面に段差を有する構造である場合には、一般的なスピンコートでは、この段差部分をきっかけとしてレジストの塗布不良を生じる場合がある。レジストの塗布不良としては、例えば、この段差部分から筋を引いたように塗布されない部分が生じる不良、塗布されてもレジスト膜厚が非常に薄い部分が生じる不良がある。

なお、配線２１１、２１２、２２１、２２２が形成された後、第１窪み部１９１および第２窪み部１９２の少なくとも一方を絶縁材料で埋めるようにしてもよい。絶縁材料としては、ポリイミド等の有機樹脂であることが望ましく、さらに無機絶縁層が積層されていてもよい。このようにすると、配線基板２０に配置される空間１９１０において、上述したように固体の絶縁材料を充填することができる。この配線基板２０の用途によっては温度変化による膨張収縮が生じ、空間１９１０に気体が充填されていると、その影響が大きくなる場合がある。また、交差する配線間に高電位差が生じる用途である場合、気体での絶縁では放電が発生する場合も考えられる。そのため、固体の絶縁材料が充填されていると、様々な用途において好ましい。

また、これらの配線上にコンタクトホールを有する絶縁膜を形成し、コンタクトホールを介して配線と電気的に接続する導電層を積層することによって、多層配線化してもよい。この場合には、第１窪み部１９１および第２窪み部１９２がこの絶縁層等によって埋め込まれないようにしてもよい。以上が、貫通電極基板１０の製造方法である。

このようにして製造された貫通電極基板１０が他の基板と貼り合わされることにより、図２に示すような配線基板２０が形成される。

＜第６実施形態＞
上述した配線基板２０において配置された空間１９１０の利用例として、上記実施形態では、交差する配線の絶縁に用いられる例、流体の経路とする例について説明した。第６実施形態では、空間１９１０を他の用途で用いる例について説明する。他の用途として、第６実施形態では、半導体素子を配置する例を説明する。

図１９は、本発明の第６実施形態に係る配線基板に形成される空間に半導体素子を配置した場合の第１の例を説明する図である。図１９に示す例では、配線基板２０Ｓは、貫通電極基板１０Ｓと貫通電極基板１０ＳＡとの間に形成される空間１９１０Ｓに配置された半導体素子３００Ｓを有している。半導体素子３００Ｓは、第１貫通電極１５１Ｓに接続された配線２１１Ｓに対向して配置され、貫通電極基板１０ＳＡに配置された配線２３０Ｓ１と配線２３０Ｓ２とに接続されている。

半導体素子３００Ｓは、貫通電極基板１０Ｓと貫通電極基板１０ＳＡとが貼り合わされる前に、配線２３０Ｓ１と配線２３０Ｓ２とに接続されて、貫通電極基板１０ＳＡにマウントされる。

図２０は、本発明の第６実施形態に係る配線基板に形成される空間に半導体素子を配置した場合の第２の例を説明する図である。図２０に示す例では、配線基板２０Ｒは、貫通電極基板１０Ｒと貫通電極基板１０ＲＡとの間に形成される空間１９１０Ｒに配置された半導体素子３００Ｒを有している。半導体素子３００Ｒは、貫通電極基板１０ＲＡに配置された配線２３０Ｒに対向して配置され、第１貫通電極１５１Ｒ１に接続された配線２１１Ｒ１と、第１貫通電極１５１Ｒ２に接続された配線２１１Ｒ２とに接続されている。

半導体素子３００Ｒは、貫通電極基板１０Ｒと貫通電極基板１０ＲＡとが貼り合わされる前に、配線２１１Ｒ１と配線２１１Ｒ２とに接続されて、貫通電極基板１０Ｒにマウントされる。

上述した半導体素子３００Ｓ、３００Ｒは、例えば、センサ等の受動素子を含んでいてもよいし、トランジスタ等のスイッチング素子を含んでいてもよい。また、空間１９１０を流体経路とする場合には、半導体素子３００Ｓ、３００Ｒは、その流体に対して作用する機能を有していてもよいし、その流体からの作用によって半導体素子３００Ｓ、３００Ｒの動作が変化する機能を有していてもよい。また、この流体が半導体素子３００Ｓ、３００Ｒの冷却に用いられてもよい。このように、配線基板２０Ｓ、２０Ｒは、単なる配線を有する基板という用途だけでなく、様々な機能を実現する用途に用いることもできる。その結果、本来、配線基板２０Ｓ、２０Ｒに接続される他の基板で実現されていた機能の一部を配線基板２０Ｓ、２０Ｒで実現することができるため、全体として設計の自由度を向上させることもできる。

＜第７実施形態＞
上述した実施形態における貫通電極基板の製造工程においては、有底孔１５０の内部をめっき層１５３１で充填していたが、有底孔１５０の内部が金属材料で充填されないようにしてもよい。この場合の例を第７実施形態として説明する。

図２１は、本発明の第７実施形態に係る貫通電極基板の製造方法を説明する図である。図１４（ｂ）のように有底孔１５０が形成された後、導電層１５３１Ｄを形成する（図２１（ａ））。導電層１５３１Ｄは、上述したシード層１５３２と同様に、例えば、銅、チタン、タンタル、タングステン等の金属またはこれらを用いた合金の単層膜または積層膜であり、ＰＶＤ法（蒸着法およびスパッタリング法等）、ＣＶＤ法等により形成される。

図１４（ｃ）に示す場合と異なり、有底孔１５０の内部は、図２１（ａ）で示すように金属材料で充填されずに有底孔１５０の表面に沿って形成され、空間が残されている。そして、フォトリソグラフィによるパターニングで第１貫通電極１５１Ｄおよび第２貫通電極１５２Ｄが形成される（図２１（ｂ））。このとき貫通電極だけでなく、配線パターンが形成されてもよい。

図１５（ａ）〜図１５（ｃ）において説明した工程で、第１窪み部１９１および第２窪み部１９２を形成する（図２１（ｃ））。第１窪み部１９１および第２窪み部１９２を形成する前または後に、第１貫通電極１５１Ｄおよび第２貫通電極１５２Ｄに囲まれた有底孔１５０の内部空間を有機樹脂等の絶縁膜で充填してもよい。

ここでは、有底孔１５０の内部空間を有機樹脂膜１６１、１６２で充填し、図１５（ｄ）に示す工程と同様に導電層を形成してフォトリソグラフィによるパターニングを実施し、配線２１１Ｄ、２１２Ｄ、２２１Ｄ、２２２Ｄを形成する（図２１（ｄ））。なお、有底孔１５０の内部空間を有機樹脂層１６１、１６２で充填しない場合には、配線２１１Ｄ、２１２Ｄ、２２１Ｄ、２２２Ｄを形成する導電層が、その内部空間の少なくとも一部に形成されてもよい。

有底孔１５０の内部をめっき層で充填しようとすると、有底孔１５０の大きさによっては充填に時間がかかる場合がある。また、基板１００の表面に形成された不必要なめっき層をＣＭＰで除去する必要がある。本実施形態のようにして貫通電極を形成すると、貫通孔全体を金属材料で充填することにならないため、製造工程にかかる時間を低減することができる。

＜第８実施形態＞
第８実施形態においては、上述した各実施形態における貫通電極基板または配線基板を用いて製造される半導体装置について説明する。

図２２は、本発明の第８実施形態に係る半導体装置を示す図である。半導体装置１０００は、３つの基板６０（６０−１、６０−２、６０−３）が積層され、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）基板７０に接続されている。基板６０−１、６０−２は、上述した各実施形態の貫通電極基板または配線基板である。いずれか一方は、上述した各実施形態の貫通電極基板または配線基板ではなく、従来から存在する貫通電極基板（単に、基板両面を電気的に接続する貫通電極を有する基板）であってもよい。これらの基板６０のうちシリコン基板を用いた貫通電極基板が存在する場合には、その貫通電極基板にＤＲＡＭ等の半導体素子が形成されてもよい。

それぞれの基板６０−１、６０−２、６０−３には、バンプと接続するための接続端子が配置されている。接続端子は、同じ基板に配置された配線と接続されている。基板６０−１の接続端子８１−１は、ＬＳＩ基板７０の接続端子８０とバンプ９０−１により接続されている。基板６０−１の接続端子８２−１は、基板６０−２の接続端子８１−２とバンプ９０−２により接続されている。基板６０−２の接続端子８２−２と、基板６０−３の接続端子８３−１とについても、接続端子がバンプ９０−３により接続されている。バンプ９０−１、９０−２、９０−３は、例えば、インジウム、銅、金等の金属を用いる。

なお、基板６０を積層する場合には、３層に限らず、２層であってもよいし、さらに４層以上であってもよい。また、基板６０と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、基板６０と他の基板とを接着してもよい。

図２３は、本発明の第８実施形態に係る半導体装置の別の例を示す図である。図２２に示す半導体装置１０００は、ＭＥＭＳデバイス、ＣＰＵ、メモリ等の半導体チップ（ＬＳＩチップ）７１−１、７１−２、および配線基板２０が積層され、ＬＳＩ基板７０に接続されている。

半導体チップ７１−１と半導体チップ７１−２との間に、基板６０が配置され、バンプ９０−１、９０−２により接続されている。基板６０は、上述した各実施形態の貫通電極基板または配線基板である。

ＬＳＩ基板７０上に半導体チップ７１−１が載置されている。ＬＳＩ基板７０と半導体チップ７１−２とは、ワイヤ９５により接続されている。この例では、基板６０は、複数の半導体チップを積層して３次元実装するためのインターポーザとしても用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ７１−１を３軸加速度センサとし、半導体チップ７１−２を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を製造することができる。なお、基板６０として第５実施形態で説明した配線基板２０Ｓ、２０Ｒを用いれば、半導体素子３００Ｓ、３００Ｒによって、さらに多機能な半導体装置を製造することもできる。

半導体チップがＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは配線基板２０Ｓ、２０Ｒに形成してもよい。配線基板２０Ｓ、２０Ｒに形成する場合には、半導体素子３００Ｓ、３００Ｒがこれらの機能を有するようにすればよい。

図２４は、本発明の第８実施形態に係る半導体装置のさらに別の例を示す図である。上記２つの例（図２２、図２３）は、３次元実装であったが、この例では、２．５次元実装に適用した例である。図２４に示す例では、ＬＳＩ基板７０には、６つの基板６０（６０−１〜６０−６）が積層されて接続されている。ただし、全ての基板６０が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。基板６０の少なくとも一つは、上述した各実施形態の貫通電極基板または配線基板である。

図２４の例では、ＬＳＩ基板７０上に基板６０−１、６０−５が接続され、基板６０−１上に基板６０−２、６０−４が接続され、基板６０−２上に基板６０−３が接続され、基板６０−５上に基板６０−６が接続されている。なお、図２３に示す例のように、基板６０を複数の半導体チップを接続するためのインターポーザとして用いても、このような２．５次元実装が可能である。例えば、基板６０−３、６０−４、６０−６などが半導体チップに置き換えられてもよい。

上述した各実施形態における配線基板は、複雑な配線経路を形成することができるため、半導体チップ等、配線基板と接続される基板の設計の自由度を向上させることができる。したがって、上述した各実施形態の貫通電極基板およびこれを用いた配線基板は、他の基板との効率的な接続が可能となり、様々な用途に適用しやすくなる。

上述のように製造された半導体装置１０００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。

図２５は、本発明の第７実施形態に係る半導体装置を用いた電子機器を示す図である。
半導体装置１０００が搭載された電気機器の例として、図２５（ａ）にはスマートフォン５０００を示し、図２５（ｂ）にはノート型パーソナルコンピュータ６０００を示した。これらの電気機器は、アプリケーションプログラムを実行して各種機能を実現するＣＰＵ等で構成される制御部１１００を有する。各種機能には、半導体装置１０００からの出力信号を用いる機能が含まれる。

１０，１０Ａ，１０Ｓ，１０Ｒ，１０ＳＡ，１０ＲＡ…貫通電極基板、２０，２０Ｓ，２０Ｒ…配線基板、６０…基板、７０…ＬＳＩ基板、７１…半導体チップ、８０，８１，８２…接続端子、９０…バンプ、９５…ワイヤ、１００，１００Ａ…基板、１０１…第１面、１０２…第２面、１５０…有底孔、１５１，１５１Ａ，１５１Ｄ，１５１Ｓ，１５１Ｒ１，１５１Ｒ２…第１貫通電極、１５２，１５２Ｄ…第２貫通電極、１５３１…めっき層、１５３１Ｄ…導電層、１５３２…シード層、１６１，１６２…有機樹脂層、１９１，１９１Ｂ，１９１Ｃ…第１窪み部、１９２，１９２Ｂ，１９２Ｃ…第２窪み部、２００…導電層、２１１，２１２，２２１，２２２，２１１Ａ，２１１Ｄ，２１１Ｓ，２１１Ｒ１，２１１Ｒ２，２１２Ｄ，２２１Ｄ，２２２Ｄ，２３０Ａ，２３０Ｓ１，２３０Ｓ２，２３０Ｒ…配線、３００Ｓ，３００Ｒ…半導体素子、３９０…レジストマスク、３９１，３９２…開口部、１０００…半導体装置、１１００…制御部、１５１１，１５２１…充填部、１５１２，１５２２…シード層、１９１０，１９１０Ｓ，１９１０Ｒ…空間、１９１１，１９２１…基板表面側の窪み部、１９１２，１９２２…基板内部側の窪み部、５０００…スマートフォン、６０００…ノート型パーソナルコンピュータ

Claims (13)

1. 互いに対向する第１面および第２面と、前記第１面から窪んだ第１窪み部と、および前記第２面から窪んだ第２窪み部とを有する基板と、
   前記第２面側から前記第１窪み部に前記基板を貫通する第１貫通電極と、
   前記第１面側から前記第２窪み部に前記基板を貫通する第２貫通電極と、
   を有し、
   １つの前記第１窪み部には、複数の第１貫通電極が配置されていることを特徴とする貫通電極基板。
2. 互いに対向する第１面および第２面と、前記第１面から窪んだ第１窪み部と、および前記第２面から窪んだ第２窪み部とを有する基板と、
   前記第２面側から前記第１窪み部に前記基板を貫通する第１貫通電極と、
   前記第１面側から前記第２窪み部に前記基板を貫通する第２貫通電極と、
   を有し、
   前記第１窪み部は直線または曲線に沿って配置されていることを特徴とする貫通電極基板。
3. 互いに対向する第１面および第２面と、前記第１面から窪んだ第１窪み部と、および前記第２面から窪んだ第２窪み部とを有する基板と、
   前記第２面側から前記第１窪み部に前記基板を貫通する第１貫通電極と、
   前記第１面側から前記第２窪み部に前記基板を貫通する第２貫通電極と、
   を有し、
   前記第１窪み部において前記第１貫通電極と電気的に接続された配線が配置され、当該配線が前記第１面まで延在していることを特徴とする貫通電極基板。
4. 前記第１窪み部において前記第１貫通電極と電気的に接続された配線が配置され、当該配線が前記第１面まで延在していることを特徴とする請求項１または請求項２に記載の貫通電極基板。
5. 互いに対向する第１面および第２面と、前記第１面から窪んだ第１窪み部と、および前記第２面から窪んだ第２窪み部とを有する基板と、
   前記第２面側から前記第１窪み部に前記基板を貫通する第１貫通電極と、
   前記第１面側から前記第２窪み部に前記基板を貫通する第２貫通電極と、
   を有する貫通電極基板と、
   前記第１窪み部を覆う第２基板と、
   を有し、
   前記第１窪み部と前記第２基板との間に空間が配置され、
   前記第２基板には、前記空間に面した配線が配置され、
   前記第１窪み部に配置された第１貫通電極と前記第２基板に配置された配線とは、前記空間を介して絶縁されていることを特徴とする配線基板。
6. 請求項１乃至請求項４のいずれかに記載の貫通電極基板と、
   前記第１窪み部を覆う第２基板と、
   を有し、
   前記第１窪み部と前記第２基板との間に空間が配置され、
   前記第２基板には、前記空間に面した配線が配置され、
   前記第１窪み部に配置された第１貫通電極と前記第２基板に配置された配線とは、前記空間を介して絶縁されていることを特徴とする配線基板。
7. 前記第１窪み部には、前記第１貫通電極と接続された配線が配置され、
   前記第１窪み部に配置された配線と前記第２基板に配置された配線とは、前記空間を介して絶縁されていることを特徴とする請求項５または請求項６に記載の配線基板。
8. 互いに対向する第１面および第２面と、前記第１面から窪んだ第１窪み部と、および前記第２面から窪んだ第２窪み部とを有する基板と、
   前記第２面側から前記第１窪み部に前記基板を貫通する第１貫通電極と、
   前記第１面側から前記第２窪み部に前記基板を貫通する第２貫通電極と、
   を有する貫通電極基板と、
   前記第１窪み部を覆う第２基板と、
   を有し、
   前記第１窪み部と前記第２基板との間に液体または固体の絶縁材料が配置され、
   前記第２基板には、前記絶縁材料に面した配線が配置され、
   前記第１窪み部に配置された第１貫通電極と前記第２基板に配置された配線とは、前記絶縁材料を介して絶縁されていることを特徴とする配線基板。
9. 請求項１乃至請求項４のいずれかに記載の貫通電極基板と、
   前記第１窪み部を覆う第２基板と、
   を有し、
   前記第１窪み部と前記第２基板との間に液体または固体の絶縁材料が配置され、
   前記第２基板には、前記絶縁材料に面した配線が配置され、
   前記第１窪み部に配置された第１貫通電極と前記第２基板に配置された配線とは、前記絶縁材料を介して絶縁されていることを特徴とする配線基板。
10. 前記第１窪み部には、前記第１貫通電極と接続された配線が配置され、
    前記第１窪み部に配置された配線と前記第２基板に配置された配線とは、前記絶縁材料を介して絶縁されていることを特徴とする請求項８または請求項９に記載の配線基板。
11. 前記第２基板に配置された配線は、前記第２貫通電極に電気的に接続されていることを特徴とする請求項５乃至請求項１０のいずれかに記載の配線基板。
12. 請求項５乃至請求項１１のいずれかに記載の配線基板と、
    前記配線基板に配置されたいずれかの配線と電気的に接続され、前記第１窪み部と前記第２基板との間に配置された半導体素子と、
    を有する半導体装置。
13. 請求項５乃至請求項１１のいずれかに記載の配線基板と、
    前記配線基板に積層され、前記配線基板と電気的に接続された半導体チップとを有することを特徴とする半導体装置。

Images