JP5198748B2 - 回路基板およびその製造方法 - Google Patents

Description

本発明は、回路基板およびその製造方法に係り、特に、回路パターンに大電流を流すことができる回路基板およびその製造方法に関する。

一般に、電子回路の利用が産業機械分野および自動車部品分野などへ急速に拡大するなかで、インバータ回路、サーボモータの制御基板、電源装置などでは、省スペースおよび省力化を図る必要から、同一絶縁基板上に小電流用（信号用）の薄肉回路パターンと大電流用の厚肉回路パターンを混載した複合回路基板が広く利用されるようになってきている。こうした複合回路を備えるプリント基板として、各種のものが知られている。

図８は従来例である大電流回路基板の断面図である。図８に示すように、大電流回路基板６０は、ガラスエポキシ材などからなる絶縁基板６１と、その内部に銅を用いて形成された導体６２，６３と、絶縁基板６１の表裏面にエッチング等によって銅で形成された制御回路用導体６４と、絶縁基板６１および導体６２，６３を貫通するスルーホール部６５とを有する。スルーホール部６５と導体６２、６３との接触部６７には、銅メッキが施され、導体６２、６３、６４間において所定の電流導体路が形成されている。また、導体６２、６３は、それぞれ逆極性の電圧が印加される。なお、この大電流回路基板６０は、標準的な導体の厚みが３５μｍ前後である。

また、図９および図１０は従来例である他の大電流回路基板の断面図および斜視図である。図９および図１０に示すように、大電流回路基板７０は、異なるバーリング端子７５間が、基板上面において厚肉導体７４を介して電気的に接合されるものである（例えば、特許文献１参照）。
すなわち、大電流回路基板では、ガラスエポキシ材などからなる絶縁基板７１の表面７１ａに張り付けた銅箔を、所定のパターンにエッチングして形成された信号用導体７２やパターン導体７３として有する。また、大電流用の厚肉導体７４が、銅板を所定のパターンに打ち抜き加工して形成され、それと同じ形状にエッチングされたパターン導体７３に半田付けにより張り付けられている。

そして、大電流回路基板７０では、バーリング加工により筒状に形成したバーリング端子７５を絶縁基板７１に開けたスルーホール部７６に挿通し、その先端７５ａを絶縁基板７１の裏面７１ｂに形成したパターン導体７７に半田付けしている。図１０に示すように、複数の異なるバーリング端子７５間において電気的接合を行う場合は、表面が絶縁された棒形状の厚肉導体７４を上下に重なった状態にして配置している。そのため、この大電流回路基板７０は、回路が複雑になると厚肉導体７４が高さ方向に重なって高さ方向に体積を増加する構成としている。なお、この大電流回路基板７０は、標準的な導体の厚みが２１０〜５００μｍである。
特開平１０−５６２４４号公報（請求項１、図１）

しかし、図８に示す大電流回路基板６０は、絶縁基板６１内の導体６２，６３が互いに近接して設けられているため、合成インダクタンスの低減（サージ低減）効果は期待できるが、スルーホール部６５と導体６２，６３との接触部６７の面積が非常に小さいため大電流を流すことができない。そして、この図８に示す大電流回路基板６０において、大電流を流すためには、多数のスルーホール部６５を設けて接触部６７のトータルの面積を大きくする必要があった。しかし、スルーホール部６５を多数設けることは、加工処理を複雑にすることになってしまう。

また、図８に示す大電流回路基板に比較して、図９および図１０に示す大電流回路基板は、大電流を流すのに適しているが、厚肉導体７４を電流路に対応する複数のスルーホール部７６間に配置していく必要があるため、その厚肉導体７４の形成工程および配置工程に時間を要する。さらに、複数の厚肉導体７４が高さ方向に積層される領域も生じるため、その厚肉導体７４の部分については、他の部品を実装するための基板面積が小さくなってしまい、かつ、基板の厚み方向のサイズが拡大してしまう。そして、図８の大電流回路基板６０に比較して、対向するパターン導体７３，７７間の距離が大きいため、合成インダクタンスの低減（サージ低減）効果は期待できない。

本発明は、前記した問題点に鑑みて創案されたものであり、厚み方向のサイズを拡大させることなく比較的簡易な構成で大電流を流すことができる回路基板およびその製造方法を提供することを課題とする。

前記課題を解決するため、本発明に係る回路基板は、複数の絶縁層と複数の導体層とが交互に積層された積層基板と、前記積層基板の所定位置において板厚方向に設けられた複数のスルーホールに嵌装された複数の導体端子とを備えた回路基板であって、前記積層基板は、前記スルーホールよりも大径であって、前記積層基板の最外層に設けられた絶縁層から複数の互いに異なる位置に積層された内層のそれぞれの導体層まで穿設されて対応するスルーホールにつながる凹孔を有し、前記導体層と前記導体端子とは、前記それぞれのスルーホール内における前記それぞれの導体層と当該それぞれの導体層ごとに対応する導体端子との接続部、および、当該それぞれのスルーホールにつながる凹孔内における前記それぞれの導体層の一部露出面と当該それぞれの導体層ごとに対応する導体端子との電気的接続部で接続され、前記それぞれのスルーホール内における前記それぞれの導体層と当該それぞれの導体層ごとに対応する導体端子との接続部以外の前記導体層には当該導体端子を囲む絶縁部を設け、前記それぞれのスルーホールにつながる凹孔内における当該それぞれの導体層の露出面と当該それぞれの導体層ごとに対応する導体端子との前記電気的接続部以外の前記導体層には当該導体端子を囲む絶縁部を設けた構成とした。

このように構成した回路基板は、スルーホール内の接続部と、凹孔を形成することで露出する導体層の一部露出面に対する電気的接続部とにより、導体層と導体端子との電気的な接続を行っている。そのため、接触面積が大きな電流路を確保でき、大電流を流すことが可能となる。また、導体層との接触面積が大きくできるため、大電流を流したときに、スルーホールに電流が集中してその部分の温度が高くなることを防止できる。
なお、ここで形成される凹孔は、スルーホールに対して同心円となることや、中心がオフセットした状態としても構わない。

また、前記回路基板において、前記導体端子は、胴部および鍔部を有する構成とした。
このように構成した回路基板では、鍔部と導体層の一部露出面とにより電気的接続部を形成できるため、接触面積が大きな電流路の確保が容易となる。また、導体端子の鍔部が凹孔により露出する導体層に当接されるまで、導体端子の胴部をスルーホール内に挿入することで、導体端子の嵌装する位置を容易に特定することができる。

さらに、前記回路基板において、前記スルーホール内にはスルーホールピンまたは金属メッキ部の少なくとも一方が設けられ、前記導体端子は前記スルーホールピンまたは金属メッキ部の内周側に嵌装されている構成とした。
このように構成した回路基板では、スルーホールピンまたは金属メッキ部により、導体端子の挿入を容易かつ確実にする。

また、前記回路基板において前記接続部および前記電気的接続部の少なくとも一方は、導電性接続材を介して接続されている構成とした。なお、前記導電性接続材は、ハンダであることが好ましい。
このように構成した回路基板では、導電性接続材が介在することで導体層と導体端子の接触状態がより確実に行うことができる。

そして、前記回路基板において、前記導体層は、前記積層基板内に２ｎ（ｎは自然数）層設けられており、対向する導体層には互いに逆極性の電圧が印加される構成とした。
このように構成した回路基板では、対向する導体層に互いに逆極性の電圧を印加することにより、導体層の電流路における電流により発生する磁界がお互いキャンセルする状態となり、合成インダクタンスの低減効果が大きくなる。

さらに、前記回路基板において、前記凹孔は、前記積層基板の両面に設けられている構成とした。
このように構成した回路基板では、積層基板の表面あるいは裏面に対して凹孔により接続したい導体層の一部露出面と導体端子との接触面積を大きくすることができるため、導体端子と所定積層位置にある導体層との接続の選択肢を増やすことができる。

また、前記回路基板において、前記導体端子および前記スルーホールピンの少なくとも一方の内周面には、ネジ止め用の溝が設けられている構成とした。
このように構成した回路基板では、導体端子のネジ止め用の溝に、例えば、スイッチング素子等の電子部品を容易に取付けることができる。

また、前記課題を解決するため本発明に係る回路基板の製造方法では、複数の絶縁層と複数の導体層とが交互に積層された積層基板と、前記積層基板の所定位置において板厚方向に設けられた複数のスルーホールに嵌装された複数の導体端子とを備える回路基板の製造方法であって、前記それぞれの導体層ごとに前記スルーホールを設ける所定位置において同心状に当該スルーホールよりも大径の絶縁部を設けた積層基板の板厚方向に貫通する前記複数のスルーホールを形成する第１工程と、前記スルーホールよりも大径であり、かつ、前記絶縁部よりも小径であって、前記積層基板の最外層に設けられた絶縁層から複数の互いに異なる位置に積層された内層のそれぞれの導体層まで穿設され、対応するそれぞれのスルーホールにつながる凹孔を形成する第２工程と、前記それぞれの凹孔につながるスルーホール内に前記それぞれの導体端子を嵌装する第３工程と、前記スルーホール内に嵌装した前記それぞれの導体層に対応する導体端子と当該それぞれの導体層の間、および、前記それぞれの凹孔により露出する当該それぞれの導体層の一部露出面と当該導体端子の間を、導電性接続材により接続を行い、前記それぞれのスルーホール内における前記それぞれの導体層と当該それぞれの導体層ごとに対応する導体端子との接続部以外の前記導体層には当該導体端子を囲む絶縁部が設けられ、前記それぞれのスルーホールにつながる凹孔内における当該それぞれの導体層の露出面と当該それぞれの導体層ごとに対応する導体端子との前記電気的接続部以外の前記導体層には当該導体端子を囲む絶縁部が設けられるようにした第４工程と、を含む手順とした。

このような手順による回路基板の製造方法では、導体端子をスルーホール内に嵌装する前に凹孔を形成して、導体端子と、凹孔により露出する導体層の一部露出面との電気的な接続を行っている。そして、回路基板は、例えば、クリームハンダ等の導電性接続材を付けて所定温度に加熱させることで、スルーホールに嵌装した導体端子と導体層との電気的な接続を、スルーホール内では接続部により、また、凹孔内では電気的接続部により行い、導体層と導体端子の接触面積が大きな電流路を確保することができる。

さらに、前記回路基板の製造方法において、前記第２工程と第３工程との間に、前記スルーホール内に対して、スルーホールピンの嵌装または金属メッキの塗設の少なくとも一方を施す工程を行う手順とした。
このような手順による回路基板の製造方法では、スルーホールピンをスルーホール内に嵌装してから導体端子をスルーホールピン内に嵌装するか、あるいは、スルーホールに金属メッキを塗設してから導体端子を嵌装することで、導体端子の挿入を容易かつ確実にする。

また、前記回路基板の製造方法において、前記導電性接続材で接続させる第４工程は、浸漬ハンダ付け法、リフロー法、フロー法のいずれかにより行うこととした。
このような手順による回路基板の製造方法では、導電性接続材としてハンダ等を用い、浸漬ハンダ付け法、リフロー法、フロー法のいずれかにより、導体端子を積層基板と電気的な接続を行う。

さらに、前記回路基板の製造方法において、前記第２工程は、前記凹孔を前記積層基板の両面に形成することとした。
このような手順による回路基板の製造方法では、凹孔を積層基板の両面に形成することで、接触面積が大きな電流路を確保した導体端子と導体層との接続状態を、積層基板の表面と裏面において、その凹孔により露出する導体層の一部露出面より確保することができる。

また、前記回路基板の製造方法において、前記導体端子は、その一端に鍔部を有することした。
このような手順による回路基板の製造方法では、導体端子をスルーホール内に嵌装し、凹孔により露出する導体層の一部露出面に導体端子の鍔部を当接することで、導体層と導体端子の接触面積が大きな電流路を確保することができる。

そして、前記回路基板の製造方法において、前記導体端子は、胴部と前記胴部の両端に第１鍔部および第２鍔部を有し、前記第３工程は、前記積層基板の両面に前記凹孔を形成した際に、前記導体端子の胴部を前記スルーホール内に嵌装し前記凹部により上面側において露出する導体層の一部露出面に前記第１鍔部を接触させ、前記胴部とは別体に形成した前記第２鍔部を、前記凹部により下面側において露出する導体層の一部露出面に接触するように前記胴部に設置することとした。
このような手順による回路基板の製造方法では、導体端子の胴部の一端に設けた第１鍔部と導体層の上面となる一部露出面との接触、ならびに、導体端子の胴部の他端に設置した第２鍔部と導体層の下面となる一部露出面との接触により、導体層と導体端子の接触面積が大きな電流路を確保することができる。

さらに、前記回路基板の製造方法において、前記第２鍔部の前記胴部への設置は、螺合関係を用いて行うこととした。
このような手順による回路基板の製造方法では、導体端子を積層基板に設置するときに、第２鍔部を胴部へ螺合させることで、凹孔により露出する導体層の一部露出面に、確実に当該第２鍔部を接触させることができる。

また、前記回路基板の製造方法において、前記第４工程の後に、前記導体端子を嵌装した積層基板を加熱する第５工程を有し、前記第５工程において、前記積層基板の上におもしを載せて加熱する手順とした。
このような手順による回路基板の製造方法では、おもしを乗せた状態で加熱することで、例えば、第２鍔部を安定して適性位置に確実にハンダ付けすることができる。

本発明に係る回路基板およびその製造方法では、以下に示す優れた効果を奏するものである。
回路基板は、凹孔を形成することで、導体層の一部が露出する一部露出面と導体端子とが電気的な接続をする電気的接続部により接触面積が大きな電流路を確保できるため、厚み方向のサイズを拡大させることなく比較的簡易な構成で大電流を流すことができる。また、回路基板は、導体端子に鍔部を備えることで、導体端子のスルーホール内への嵌装が容易となる。

本発明の回路基板の製造方法によれば、従来のように大電流を流すための銅板の追加や、多くのスルーホールを形成する必要がなく、凹孔を形成することで導体層の一部が露出する一部露出面により導体端子との接触面積を大きくして大電流を流す回路基板を得ることができる。また、従来の製造方法と比較して簡単にかつ、大電流を流す必要がある、例えば車両用、船舶用、航空機用として使用するときに適する回路基板を製造することができる。

次に、本発明を実施するための最良の形態について、適宜図面を参照しながら詳細に説明する。図１は、第１実施形態に係る回路基板の構成を模式的に示す断面図である。

＜回路基板の全体構成＞
図１に示すように、回路基板１は、積層基板１１と、導体端子１５Ａ，１５Ｂと、スルーホールピン１４ｃ，１４ｄを備えている。
積層基板１１は、絶縁層１３ａ，１３ｂ，１３ｃと導体層１２ａ，１２ｂとが交互に積層された構造を有する。
絶縁層１３ａ，１３ｂ，１３ｃは、例えば、ガラスエポキシ樹脂のような絶縁材により形成された薄板状の層である。また、導体層１２ａ，１２ｂは、例えば、銅製の薄板状の層であり、所定の回路パターンとなっている。
絶縁層１３ａ，１３ｂ，１３ｃおよび導体層１２ａ，１２ｂの厚みは、それぞれ素材や導体層１２ａ，１２ｂに流す電流の大きさ、回路基板１のサイズ等に応じて適宜決められる。

積層基板１１の所定位置には、当該積層基板１１を貫通する円筒形状のスルーホール１４ａ，１４ｂ、および、絶縁層１３ａまたは絶縁層１３ａ，１３ｂを貫通して導体層１２ａ，１２ｂまで到達するように形成された後記するザグリ孔（凹孔）１７ａ，１７ｂが設けられている。スルーホール１４ａ，１４ｂ内には、銅で形成された円筒形状のスルーホールピン１４ｃ，１４ｄが嵌装されている。そして、スルーホールピン１４ｃ，１４ｄの内周側には、銅製の導体端子１５Ａ，１５Ｂが設けられている。

なお、スルーホール１４ａ内において、導体端子１５Ａと導体層１２ｂとの絶縁、および、ザグリ孔１７ｂ内において、導体端子１５Ｂと導体層１２ａとの絶縁が確実に行われるように、導体層１２ａのスルーホール１４ａの周囲に絶縁部ｇ２が設けられ、また、導体層１２ｂのザグリ孔１７ｂの周囲に絶縁部ｇ１が設けられている。そして、絶縁部ｇ１は、ザグリ孔１７ｂよりも広い領域となるように設けられ（図３（ｂ）参照）、また、絶縁部ｇ２は、スルーホール１４ａよりも広い領域となるように設けられている（図３（ｂ）参照）。なお、図３（ａ）〜（ｃ）においては、スルーホール１４ａ，１４ｂの形成領域をマーキングＭ１で示し、ザグリ孔１７ａ，１７ｂの形成領域をマーキングＭ２で示している。

＜スルーホールの説明＞
図１に示すように、スルーホール１４ａ，１４ｂは、共に円筒形状であり、板厚方向に貫通する孔である。スルーホール１４ａ，１４ｂは、後記するザグリ孔１７ａ，１７ｂの形成により結果的に、当該スルーホール１４ａが、導体層１２ａ，１２ｂおよび絶縁層１３ｂ，１３ｃを貫通して設けられた状態となり、また、スルーホール１４ｂが、導体層１２ｂおよび絶縁層１３ｃを貫通して設けられた状態となる。

＜ザグリ孔の説明＞
図１に示すように、ザグリ孔１７ａ，１７ｂは、それぞれスルーホール１４ａ，１４ｂと同心円状に設けられ、かつ、スルーホール１４ａ，１４ｂの直径より大きく形成された円筒形状の孔である。ザグリ孔１７ａは、絶縁層１３ａを連通して導体層１２ａの一部上面（一部露出面）１６ａが露出するように形成され、また、ザグリ孔１７ｂは、絶縁層１３ａ，導体層１２ａおよび絶縁層１３ｂまでを連通して導体層１２ｂの一部上面（一部露出面）１６ｂが露出するように形成されている。

＜スルーホールピンの説明＞
スルーホールピン１４ｃ，１４ｄは、銅等の導電性部材で円筒形状に形成されている。このスルーホールピン１４ｃ，１４ｄは、スルーホール１４ａ，１４ｂ内における導体層１２ａあるいは導体層１２ｂに当接する直径に形成されている。また、このスルーホールピン１４ｃ，１４ｄは、スルーホール１４ａ，１４ｂの深さ寸法に対応して形成されている。

＜導体端子の説明＞
導体端子１５Ａ，１５Ｂは、それぞれ銅等の導電性部材で形成され、スルーホール１４ａ，１４ｂの直径より大径の鍔部１８ａ，１８ｂと、この鍔部１８ａ，１８ｂより小径の胴部１５ａ，１５ｂとからなり、その内部に当該導体端子１５Ａ，１５Ｂの上下端を貫く円筒孔（連通孔）１５ｃ，１５ｄが設けられている。胴部１５ａ，１５ｂは、それぞれスルーホールピン１４ｃ，１４ｄの内側に嵌装される直径に形成されている。一方、鍔部１８ａは、その径がザグリ孔１７ａの径より小さく、電気的接続部１９ｂにおいて導体層１２ａの一部上面１６ａと電気的に接続され、また、鍔部１８ｂは、その径がザグリ孔１７ｂの径より小さく、電気的接続部１９ｂにおいて導体層１２ｂの一部上面１６ｂと電気的に接続されている。さらに、鍔部１８ａ，１８ｂおよび胴部１５ａ，１５ｂは、ザグリ孔１７ａ，１８ｂおよびスルーホール１４ａ，１４ｂの深さ寸法に対応した長さに形成されている。

＜導電性接続材の説明＞
胴部１５ａとスルーホールピン１４ｃとの間、胴部１５ｂとスルーホールピン１４ｄとの間、および、電気的接続部１９ｂには、導電性接続材１９が配設されている。本実施の形態における導電性接続材１９は、ハンダであり、例えば周知の浸漬ハンダ付け法や、クリームハンダ付け法によって付されたものである。導電性接続材１９は、導体端子１５Ａ，１５Ｂとスルーホールピン１４ｃ，１４ｄや導体層１２ａ，１２ｂとの隙間を埋め、かつ、導電性を維持しながら積層基板１１に導体端子１５Ａ，１５Ｂを固定するものである。

＜電気的接続関係の説明＞
以上のような構成を有する回路基板１では、導体端子１５Ａと導体層１２ａが電気的に接続され、導体端子１５Ｂと導体層１２ｂが電気的に接続された状態となっている。より具体的には、導体層１２ａは、スルーホールピン１４ｃへの接続部１９ａを介しての接続のみならず、電気的接続部１９ｂにおいても導体端子１５Ａに電気的に接続されている。つまり、導体端子１５Ａの鍔部１８ａと導体層１２ａの一部上面１６ａとが導電性接続材１９により接触することで電流路の面積が大きくなっている。また、導体層１２ｂは、スルーホールピン１４ｄへの接続部１９ａを介しての接続のみならず、電気的接続部１９ｂにおいても導体端子１５Ｂに電気的に接続されている。つまり、導体端子１５Ｂの鍔部１８ｂと導体層１２ｂの一部上面１６ｂとが導電性接続材１９により接触することで電流路の面積が大きくなっている。

ここで、回路基板１では、導体層１２ａ，１２ｂに、互いに逆極性の電圧が印加されている。そして、回路基板１の所定領域においては、互いに近接して設けられた導体層１２ａ，１２ｂにおいて互いに逆方向の電流が流れている。そのため、導体層１２ａ，１２ｂに流れる電流によって生じる磁束同士が互いに打ち消し合い、合成インダクタンスの低減（サージ低減）が実現する（図４参照）。

＜各構成の応用例の説明＞
なお、回路基板１では、絶縁層１３ａ，１３ｂ，１３ｃ、導体層１２ａ，１２ｂ、導体端子１５Ａ，１５Ｂ、スルーホールピン１４ｃ，１４ｄの素材や、形状については、図１に示すものに限らず、他の素材や形状を用いてもよい。また、図１では導体層１２ａ，１２ｂを、２層設けた例を示したが、これに限らず４層以上を設けてもよい。さらに、導体端子１５Ａ,１５Ｂは、２つ設置した例を示したが、これに限らず、最終的に実装される電子部品（図４参照）あるいは導体層数に対応して３つ以上設置する構成としても構わない。

回路基板１では、導体端子１５Ａ，１５Ｂの鍔部１８ａ，１８ｂの径よりもザグリ孔１７ａ，１７ｂの径の方が大きいため、鍔部１８ａ，１８ｂの外周側には、それぞれ隙間が生じている。この隙間は、ハンダ付け処理（ハンダごてのザグリ孔１７ａ，１７ｂ内への挿入）を容易にする。ただし、導体端子１５Ａ，１５Ｂの径とザグリ孔１７ａ，１７ｂの径をほぼ同一として、鍔部１８ａ，１８ｂの外周面に絶縁層１３ａなどを隙間なく当接させる構成としてもよい。

回路基板１では、導体端子１５Ａ，１５Ｂの上端は、絶縁層１３ａの上面よりも高くなっている。このように、導体端子１５Ａ，１５Ｂの上端高さを突出させ、かつ、ザグリ孔１７ａ，１７ｂの内周側に前記した隙間を形成することで、導体端子１５Ａ，１５Ｂ上に後記するような電子部品（図４参照）を接続することが容易になる。ただし、搭載する電子部品のサイズや回路基板１が使用される空間における高さ制限等によっては、導体端子１５Ａ，１５Ｂの上端は、絶縁層１３ａの上面と同一の高さであっても、それより低くなるように設けてもよい。
また、導体端子１５Ａ，１５Ｂは、その内部に円筒孔１５ｃ，１５ｄではなく、ネジ止め用の溝を設けて後記するような電子部品を締結できるようにしてもよい。
なお、回路基板１は、その一層分の導体層および絶縁層の厚みは、例えば、導体層が４００μｍ程度であり、絶縁層が５００μｍ程度である。

＜製造工程の説明＞
つぎに、回路基板１の製造方法について図２を主に参照しながら説明する。図２は、図１の回路基板の製造方法の主要工程について順を追って模式的に示す断面図、図３（ａ）、（ｂ）、（ｃ）は回路基板の各層を示す平面図、図４は回路基板に電子部品を接続した状態を示すとともにサージ低減の原理を示す図であり、（ａ）は、回路基板に電子部品を接続した例を示す平面図、（ｂ）は（ａ）の断面図、（ｃ）は（ａ）の回路基板におけるインダクタンスを説明する模式図である。なお、図１は、例えば、図３（ａ）、（ｂ）、（ｃ）において、Ｘ１−Ｘ１で示す位置における断面図である。

はじめに、積層基板１１を作成する。図３（ａ）、（ｂ）、（ｃ）に示すように、上端位置の絶縁層１３ａと、導体層１２ａを設けた中間位置の絶縁層１３ｂと、導体層１２ｂを設けた下端位置の絶縁層１３ｃとをそれぞれ作成し、作成された絶縁層１３ａ〜１３ｃを重ね合わせて一体とすることで、図２（ａ）に示すような多層の積層基板１１を作成している。積層基板１１は、プレス等により加圧密着されることで積層されている。また、絶縁層１３ａ，１３ｂ，１３ｃの四隅に形成される丸孔８２は、回路基板１全体を、ネジを用いて取り付けるための基板取付け穴である。さらに、各層において連続して所定位置に形成された小孔８４は、コネクタや電線をハンダ付けするための端子用穴である。
なお、積層基板１１は、図３（ａ）に示すように、上端となる絶縁層１３ａ上において、スルーホール用のマーキングＭ１およびザグリ孔用のマーキングＭ２が施され加工時に作業者が目視でも加工位置が確認できるように構成されている。マーキングＭ１，Ｍ２は、その一方または両方が、図３（ｂ）、（ｃ）に示すように、導体層１２ａ、絶縁層１３ｂのそれぞれにおいても施されている。また、ここで使用されるドリルｄ１，ｄ２は、ＮＣ制御されて加工位置、加工深さ等が設定されるものとして説明する。

図２（ａ）に示すように、回路基板の製造方法の第１工程は、スルーホール１４ａ，１４ｂを形成する工程である。スルーホール１４ａ、１４ｂは、積層基板１１の予め設定された位置において板厚み方向に機械的に貫通するように形成する。ここでは、ＮＣ制御されたスルーホール用の小径のドリルｄ１，ｄ１によって、同時または順次スルーホール１４ａ,１４ｂの形成が行われる。

図２（ｂ）に示すように、第２工程は、ザグリ孔１７ａ，１７ｂを形成する工程である。ザグリ孔１７ａを形成する場合は、導体層１２ａの一部上面１６ａに達する深さまで、ＮＣ制御された大径のドリルｄ２を用いてスルーホール１４ａと同心円となるようにドリル加工を行う。また、ザグリ孔１７ｂを形成する場合は、導体層１２ｂの一部上面１６ｂに達する深さまで、ＮＣ制御された大径のドリルｄ２を用いてスルーホール１４ｂと同心円となるようにドリル加工を行う。なお、ここで使用されるドリルｄ２は、先端が平坦な構成のものが使用される。なお、当該技術分野においては、直径０．５ｍｍ以下を「小径」それより大きい場合を「大径」と称す場合が多いが、前記の「小径」、「大径」は、ドリルｄ１（例えば、直径６．０ｍｍ程度）と、ドリルｄ２（例えば、直径１２．０ｍｍ程度）の径を相対的に表現するために使用したにすぎない。

また、図２（ｂ）に示すように、前記した第２工程と後記する第３工程の間に行われる嵌入工程は、スルーホール１４ａ，１４ｂにスルーホールピン１４ｃ，１４ｄを嵌入させる工程である。スルーホールピン１４ｃ，１４ｄの嵌入は、図示しない自動作業機械あるいは作業者の手動により行われる。なお、スルーホールピン１４ｃ，１４ｄは、導体端子１５Ａ，１５Ｂの挿入を容易かつ確実にするために設置されているが、本発明の必須構成要件ではないので省略して、スルーホール１４ａ，１４ｂ内に直接導体端子１５Ａ，１５Ｂを設置してもよい。また、スルーホールピン１４ｃ，１４ｄの代わりに、スルーホール１４ａ，１４ｂの内側面に金属メッキを施してもよい。この場合、例えば、ドリルｄ１により積層基板１１にスルーホール１４ａ，１４ｂを形成した後、スルーホール１４ａ，１４ｂの表面全体に無電解銅メッキを行う。そして、ドリルｄ２によるザグリ孔１７ａ，１７ｂを形成する方法が採用できる。

図２（ｃ）に示すように、第３工程は、導体端子１５Ａ，１５Ｂを積層基板１１に嵌装する工程である。導体端子１５Ａ，１５Ｂは、その胴部１５ａ，１５ｂをスルーホールピン１４ｃ，１４ｄに嵌装し、かつ、ザグリ孔１７ａ，１７ｂにより露出する一部上面１６ａ，１６ｂに鍔部１８ａ，１８ｂを当接するように設置される。導体端子１５Ａ，１５Ｂを設置する場合には、図示しない自動作業機械あるいは作業者の手動により行われる。導体端子１５Ａ，１５Ｂに関しては、鍔部１８ａ，１８ｂが設けられている上、胴部１５ａ，１５ｂのそれぞれの長さが、スルーホールピン１４ｃ，１４ｄに対応して決定されているため、導体端子１５Ａ，１５Ｂをスルーホールピン１４ｃ，１４ｄ内に最後まで挿入することで容易に位置決めがなされる。

図２（ｄ）に示すように、第４工程は、導電性接続材１９を塗布する（付ける）工程である。ここで使用される導電性接続材１９は、クリームハンダが使用され、ハンダ付けとしてクリームハンダによるリフロー処理が採用される例とする。したがって、導体端子１５Ａ，１５Ｂとザグリ孔１７ａ，１７ｂ、スルーホール１４ａ，１４ｂおよびスルーホールピン１４ｃ，１４ｄの各隙間に導電性接続材１９を流入させるために、仮想線で示すように鍔部１８ａの周縁、および、鍔部１８ｂの周縁にそれぞれ導電性接続材１９が塗布される。なお、導電性接続材１９は、後記する加熱後に溶融して所定の隙間に流入しても、鍔部１８ａ，１８ｂの側面と一部上面１６ａ，１６ｂとが、接触面が広い状態を確保できる塗布量であることが望ましい。

図２（ｄ）に示すように、第５工程は、導電性接続材１９を塗布した回路基板１を、図示しない加熱炉により所定温度に加熱する工程である。導電性接続材１９は、加熱されることで溶融して、鍔部１８ａ，１８ｂとザグリ孔１７ａ，１７ｂの間、胴部１５ａ，１５ｂとスルーホールピン１４ｃ，１４ｄとの間等に流入して、接続部１９ａならびに電気的接続部１９ｂを形成して、導体端子１５Ａ，１５Ｂと導体層１２ａ，１２ｂとの電気的接続を確実にするとともに固定する。

なお、前記のようなリフロー処理によるハンダ付けではなく、周知のフロー処理によるハンダ付けを行ってもよい。この場合、フロー処理によるハンダ付けの前には、図１の円筒孔１５ｃ，１５ｄ内を保護するために、予め例えば、ポリイミドフィルムベースの耐熱マスキングテープ等で円筒孔１５ｃ，１５ｄを塞いでおくことが望ましい
なお、導体端子１５Ａ，１５Ｂが設置されると、その鍔部１８ａ，１８ｂがザグリ孔１７ａ，１７ｂにより露出する一部上面１６ａ，１６ｂに当接し、導体端子１５Ａ，１５Ｂによる導体層１２ａ、１２ｂとの接触面積が大きくなることで、電流路の面積を大きくしている。

続いて、図４（ａ）、（ｂ）を参照して、回路基板１に電子部品Ｄｄを実装した場合を説明する。ここでは、ネジｎａ，ｎａを介して導体端子１５Ａ，１５Ｂに電源回路部（図示せず）が接続され、ネジｎｂ，ｎｂを介して導体端子１５Ａ，１５Ｂに電子部品Ｄｂが接続されている状態を説明する。電子部品Ｄｄとしては、スイッチング素子（例えば、ＩＧＢＴ、ＭＯＳＦＥＴ等）、コンデンサ、スナバ回路等が接続される。

なお、図４（ｂ）は、図４（ａ）において矢印Ｘ２−Ｘ２方向に見たときの回路基板１の断面図である。また、図４（ｃ）は、図４（ａ）の回路基板１に電流を流したときの状態を模式的に示す電気回路図である。図４（ｂ）において、左側の導体端子１５Ａ，１５Ｂは、その円筒孔１５ｃ，１５ｄの表面にタップ（雌ネジ）が形成され、電源回路部に接続されたネジｎａ，ｎａと直接締結されている例を示している。また、右側の導体端子１５Ａ，１５Ｂはその円筒孔１５ｃ，１５ｄ表面にタップが無く、代わりにネジｎｂ，ｎｂの内部にタップが形成され、これが電子部品Ｄｂの端子と締結されている例を示している。

図４（ａ）、（ｂ）に示す構成としたときに、電源側をＯＮにすると、矢印で示す電流路Ｓａ，Ｓｂのように電流が流れる状態となる。そして、電源側からの電流は、例えば、６００Ｖを印加したときに２００〜３００Ａの電流を流すことが可能となる。このとき、図４（ｂ）に示すように、絶縁層１３ｂを間に上下の位置関係にある導体層１２ａ、１２ｂは、逆極性の電圧が印加されることで逆向きの電流の流れとなり、電流により発生する磁界がお互いキャンセルされる。このことについて、図４（ｃ）を用いて説明する。図８〜図１０を用いて説明した従来例のみならず本発明の回路基板１においても、図４（ｃ）に示すように＋電源、−電源と電子部品Ｄｂとの間には、インダクタンス成分Ｌ１，Ｌ２が存在する。このとき、回路全体の合成インダクタンスＬは、相互インダクタンスＭを用いて、Ｌ＝（Ｌ１＋Ｌ２±２Ｍ）と表現できる。しかしながら、本願の回路基板１では、導体層１２ａ，１２ｂが近接して設けられており、かつ、電流路Ｓａ，Ｓｂの向きは互いに逆向きであるため、導体層１２ａ，１２ｂを流れる電流により発生する磁界が互いにキャンセルされ、実質的に無視できる程度まで合成インダクタンスの低減（サージ低減）が実現する。

前記したように、本発明による回路基板１では、接続部１９ａのみならず電気的接続部１９ｂにおいても導体端子１５Ａ，１５Ｂと導体層１２ａ，１２ｂとの電気的接続が確保されている。このように、本発明では、接触面積を大きくすることにより、局所的な発熱などの大電流を流すことによる不具合が回避され、大電流の使用に適したものとなっている。また、ザグリ孔加工と導電性接続材１９を用いた本発明は、大電流に対応させるために回路基板１のサイズ拡大や多数のスルーホール加工を必要とせず、比較的簡単な工程および構造で実現可能となる。さらに、本発明では、互いに逆電圧が印加される導体層１２ａ，１２ｂを積層基板１１内に近接して設けることで、インダクタンス低減効果をも得ている。なお、接続部１９ａや電気的接続部１９ｂにおける接触面積は、回路基板１のサイズや流す電流の大きさ等に応じて適宜決定すればよい。

つぎに、第２実施形態について図５（ａ）〜（ｄ）を参照して説明する。図５（ａ）〜（ｄ）は、回路基板の製造方法における主要な第１工程〜第５工程について順を追って模式的に示す断面図である。なお、ここでは回路基板の積層数が異なることと、ザグリ孔が回路基板の表裏面の両方に形成されることが図１の構成と異なる部分であり、すでに説明した構成および工程と同一なものは説明を省略する。

＜回路基板の全体構成＞
図５（ｃ）、（ｄ）に示すように、第２実施形態の回路基板２は、積層基板２１と、この積層基板２１に設置されるスルーホールピン２４ｃ，２４ｄおよび導体端子３２Ａ，３２Ｂを備えている。
積層基板２１は、絶縁層２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅと導体層２２ａ，２２ｂ，２２ｃ，２２ｄとが交互に積層された構造を有している。

積層基板２１の所定位置には、当該積層基板２１を貫通する円筒形状のスルーホール２４ａ，２４ｂと、絶縁層２３ａ側から導体層２２ａ，２２ｂの上面まで到達するように形成された第１ザグリ孔２７ａ，２７ｂ、および、絶縁層２３ｅ側から導体層２２ｃ，２２ｄの下面まで到達するように形成された第２ザグリ孔２９ａ，２９ｂが設けられている。
積層基板２１では、導体端子３２Ａと導体層２２ｂとの絶縁が確実に行われるように、絶縁部ｇ４が設けられ、導体端子３２Ａと導体層２２ｄとの絶縁が確実に行われるように絶縁部ｇ６が設けられている。また、積層基板２１では、導体端子３２Ｂと導体層２２ａとの絶縁が確実に行われるように絶縁部ｇ３が設けられ、導体端子３２Ｂと導体層２２ｃとの絶縁が確実に行われるように絶縁部ｇ５が設けられている。

＜第２ザグリ孔と導体端子の接合関係＞
図５（ｄ）に示すように、導体端子３２Ａ，３２Ｂは、スルーホールピン２４ｃ，２４ｄを介してスルーホール２４ａ，２４ｂ内に設置されると、胴部３２ａ，３２ｂの一部がスルーホール２４ａ，２４ｂの下端から突出する状態となる。そして、導体端子３２Ａ，３２Ｂは、胴部３２ａ，３２ｂの突出した部分の周縁に塗布される導電性接続材３４を介して、一部下面２６ｃ，２６ｄとの接触面積を大きくしている。

したがって、導体端子３２Ａ，３２Ｂは、鍔部３１ａ，３１ｂと一部上面２６ａ、２６ｂとの接触面積、および、胴部３２ａ，３２ｂの突出する部分と一部下面２６ｃ，２６ｄとの接触面積を大きくとれ、大電流を流すことができる。

なお、導体端子３２Ａ，３２Ｂの下端は、絶縁層２３ｅの下面よりも突出するようになっている。このように、導体端子３２Ａ，３２Ｂの下端を突出させ、かつ、第２ザグリ孔２９ａ，２９ｂの内周側に隙間を形成することで、導体端子３２Ａ，３２Ｂ上に前記するような電子部品Ｄｂ（図４参照）を接続することが容易になる。ただし、搭載する電子部品Ｄｂのサイズや回路基板２が使用される空間における高さ制限等によっては、導体端子３２Ａ，３２Ｂの下端は、絶縁層２３ｅの下面と同一面であっても、それより低くなるように設けてもよい。

＜製造工程の説明＞
つぎに、回路基板２の製造工程について説明する。なお、すでに図２において説明した同じ工程についてはその説明を簡略化する。
はじめに、積層基板２１を作成する。つぎに、図５（ａ）に示すように、第１工程として、スルーホール２４ａ，２４ｂ（図５（ｂ）参照）を形成する。スルーホール２４ａ、２４ｂは、積層基板２１に対して、ＮＣ制御された小径のドリルｄ３、ｄ３を板厚み方向に貫通させて形成する。

図５（ｂ）に示すように、第２工程は、積層基板２１に第１ザグリ孔２７ａ，２７ｂおよび第２ザグリ孔２９ａ，２９ｂを形成する工程である。第１ザグリ孔２７ａ，２７ｂを形成する場合は、導体層２２ａの一部上面２６ａまで、および、導体層２２ｂの一部上面２６ｂに達する深さまで、ＮＣ制御された大径のドリルｄ４，ｄ４を用いてスルーホール２４ａ，２４ｂと同心円となるようにドリル加工を行う。また、第２ザグリ孔２９ａ，２９ｂを形成する場合は、導体層２２ｃの一部下面２６ｃまで、および、導体層２２ｄの一部下面２９ｄに達する深さまで、ＮＣ制御された大径のドリルｄ４，ｄ４を用いてスルーホール２４ａ，２４ｂと同心円となるようにドリル加工を行う。なお、ここで使用されるドリルｄ４は、先端が平坦な構成のものが使用される。

図５（ｃ）に示すように、第３工程は、導体端子３２Ａ，３２Ｂを嵌装する工程である。なお、ここでは、第３工程を行う前に、スルーホールピン２４ｃ、２４ｄを、それぞれスルーホール２４ａ，２４ｂに嵌入させる嵌入工程が行われている。なお、スルーホールピン２４ｃ，２４ｄは、導体端子３２Ａ，３２Ｂの挿入を容易かつ確実にするために設置されているが、本発明の必須構成要件ではないので省略して、スルーホール２４ａ，２４ｂ内に直接導体端子３２Ａ，３２Ｂを設置してもよい。また、スルーホールピン２４ｃ，２４ｄの代わりに、スルーホール２４ａ，２４ｂの内側面に金属メッキを施してもよい。
また、導体端子３２Ａ，３２Ｂは、鍔部３１ａ，３１ｂが設けられている上、胴部３２ａ，３２ｂのそれぞれの長さが、第２ザグリ孔２９ａ，２９ｂの深さに対応して決定されているため、導体端子３２Ａ，３２Ｂをスルーホール２４ａ，２４ｂ内（スルーホールピン２４ｃ，２４ｄに合わせて）に鍔部３１ａ，３１ｂの下端が一部上面２６ａ，２６ｂに当接するように最後まで挿入することで容易に位置決めがなされる。

図５（ｄ）に示すように、第４工程は、導体端子３２Ａ，３２Ｂの鍔部３１ａ，３１ｂおよびスルーホール２４ａ，２４ｂから突出する胴部３２ａ，３２ｂの周囲に導電性接続材３４を塗布する工程である。また、第５工程は、所定温度になるように図示しないリフロー炉等において回路基板２を加熱する工程である。そして、回路基板２を加熱することで溶融した導電性接続材３４を、導体端子３２Ａ，スルーホールピン２４ｃ、スルーホール２４ａ、および、導体端子３２Ｂ、スルーホールピン２４ｄ、スルーホール２４ｂのそれぞれの隙間に流し込み、導電性接続材３４を十分に浸透させて、導体端子３２Ａ，３２Ｂをスルーホール２４ａ，２４ｂに接触面積が大きな状態で設置している。

このとき、導電性接続材３４は、導体層２２ａ，２２ｂの一部上面２６ａ，２６ｂと、鍔部３１ａ，３１ｂとの間、および、スルーホール２４ａ，２４ｂから突出する胴部３２ａ，３２ｂと導体層２２ｃ，２２ｄの一部下面２６ｃ，２６ｄとの間に、それぞれ裾野状の電気的接続部３６ａ〜３６ｄを形成する。そして、この電気的接続部３６ａ〜３６ｄおよび導体端子３２Ａ，３２Ｂとスルーホール２４ａ，２４ｂ内での接続部３５ａ，３５ｂによって、大電流を流すことを可能とする接触面積の大きい電流路を構成することができる。

なお、前記した第２工程は、第１ザグリ孔２７ａ，２７ｂを先に加工して形成し、後に、第２ザグリ孔２９ａ，２９ｂを加工して形成することや、先に第２ザグリ孔２９ａ，２９ｂを加工して形成し、後に、第１ザグリ孔２７ａ，２７ｂを加工して形成することや、さらに、第１ザグリ孔２７ａ，２７ｂと第２ザグリ孔２９ａ，２９ｂとを同時に加工して形成しても構わない。

このようにして製造された回路基板２は、基板のサイズを拡大することなく、比較的簡易な構成で大電流を流すことが可能となる。
また、図５で示す第２実施形態の導体層２２ａ、２２ｂには逆極性の電圧が印加され（結果として、逆向きに電流が流れる）、導体層２２ｃ、２２ｄには逆極性の電圧が印加され、これによって第１実施形態と同様に合成インダクタンス（サージ）が抑制されている。

つぎに、図６（ａ）、（ｂ）、（ｃ）を参照して、第３実施形態に係る回路基板および回路基板の製造方法における主要な工程を説明する。図６（ａ）、（ｂ）、（ｃ）は、第３実施形態の回路基板の製造方法における主要工程について順を追って模式的に示す断面図である。
なお、すでに説明した構成との違いはスルーホールピンを使用していないこと、および、第２鍔部を備えていることであり、異なる部分を中心に説明し、同じ構成についてはその説明を省略する。

＜回路基板の全体構成＞
図６（ａ）、（ｂ）、（ｃ）に示すように、回路基板３は、積層基板４１と、この積層基板４１の所定位置に貫通するスルーホール４４ａ，４４ｂに対して同心円に形成した第１ザグリ孔４７ａ，４７ｂおよび第２ザグリ孔４９ａ，４９ｂと、この第１ザグリ孔４７ａ，４７ｂおよび第２ザグリ孔４９ａ，４９ｂを介してスルーホール４４ａ，４４ｂに設置する導体端子５２Ａ，５２Ｂとを備えている。また、導体層４２ａ，４２ｂ，４２ｃ，４２ｄは、それぞれスルーホール４４ａ，４４ｂの周囲、あるいは、第１ザグリ孔４７ｂ、第２ザグリ孔４９ａの周囲に、それぞれ絶縁部ｇ７，ｇ８，ｇ９，ｇ１０を備えている。

導体端子５２Ａ，５２Ｂは、それぞれ胴部５２ａ，５２ｂの一端に一体に固定された第１鍔部５１ａ，５１ｂを備えると共に、胴部５２ａ，５２ｂの他端にその胴部５２ａ，５２ｂに着脱自在となるように別体として形成された第２鍔部５４ａ，５４ｂを備えている。

第２鍔部５４ａ，５４ｂは、ここでは、胴部５２ａ，５２ｂの直径より大径となるリング状に形成されており、かつ、胴部５２ａ，５２ｂ側と同一部材（例えば銅材）により形成されている。そして、第２鍔部５４ａ，５４ｂは、第２ザグリ孔４９ａ，４９ｂの深さに対応して形成されると共に、第２ザグリ孔４９ａ，４９ｂにより露出した導体層４２ｃ，４２ｄにそれぞれ当接するように、かつ、胴部５２ａ，５２ｂの他端側から装着して設置されたときに、積層基板４１の最下面より若干突出する長さに形成されている。

以上のような構成では、第１ザグリ孔４７ａ，４７ｂによって露出する導体層４２ａ，４２ｂの一部上面４６ａ，４６ｂに第１鍔部５１ａ，５１ｂが接続し、かつ、第２ザグリ孔４９ａ，４９ｂにより露出する導体層４２ｃ，４２ｄの一部下面４６ｃ，４６ｄに第２鍔部５４ａ，５４ｂが接続して全体の接触面積を大きくすることができる。

＜製造工程の説明＞
つぎに、この回路基板３の製造方法について説明する。
なお、積層基板４１の形成、スルーホール４４ａ，４４ｂの形成、第１ザグリ孔４７ａ，４７ｂ、第２ザグリ孔４９ａ、４９ｂの形成については、図５において、すでに説明した製造方法と同じ工程により行われる。

図６（ａ）に示すように、第１ザグリ孔４７ａ，４７ｂおよび第２ザグリ孔４９ａ、４９ｂが形成されると、つぎに、スルーホール４４ａ，４４ｂおよび第１ザグリ孔４７ａ，４７ｂ、第２ザグリ孔４９ａ、４９ｂにより露出する導体層４２ａ〜４２ｄの位置にクリームハンダ等の導電性接続材５５が塗布される（第３工程）。
そして、次工程として、導体端子５２Ａ，５２Ｂの設置を行う（第４工程および第５工程）。この工程では、はじめに、第２鍔部５４ａ，５４ｂを外した状態で、導体端子５２Ａ，５２Ｂをスルーホール４４ａ，４４ｂ内に嵌装する。さらに、図６（ｂ）に示すように、嵌装された導体端子５２Ａ，５２Ｂの第１ザグリ孔４７ａ，４７ｂ側から突出している胴部５２ａ，５２ｂに、第２鍔部５４ａ，５４ｂをそれぞれ装着する。

そして、図６（ｃ）に示すように、導体端子５２Ａ，５２Ｂが積層基板４１に設置されると、リフロー炉等（図示せず）により所定温度に加熱されることで、導体端子５２Ａ，５２Ｂのハンダ付け作業が行われる（第６工程）。このとき、回路基板３の上部に、おもし５９を乗せた状態で加熱することで、第２鍔部５４ａ，５４ｂを安定して適正位置に確実にハンダ付けすることができる。なお、おもし５９は、胴部５２ａ，５２ｂと第２鍔部５４ａ，５４ｂとの接続などが確実に行われ、かつ、リフロー処理時の高温においても化学変化や変形を生じず、積層基板４１に損傷を与えないような素材を選択するのが好ましい。

このような各工程を経て製造された回路基板３は、導電性接続材５５により、導体層４２ａ〜４２ｄの上面（下面）において、導体端子５２Ａ，５２Ｂの第１鍔部５１ａ，５１ｂとの間、および、第２鍔部５４ａ，５４ｂとの間に電気的接続部５８ａ〜５８ｄが形成される。したがって、回路基板３は、電気的接続部５８ａ〜５８ｄによって、導体層４２ａ〜導体層４２ｄの間に大電流を流すことを可能とする接触面積の大きい電流路を構成することができる。また、図６で示す第３実施形態についても、その導体層４２ａ、４２ｂには逆極性の電圧が印加され（結果として、逆向きに電流が流れる）、導体層４２ｃ、４２ｄには逆極性の電圧が印加され、これによって第１実施形態と同様に合成インダクタンス（サージ）が抑制されている。

なお、導体端子５２Ａ，５２Ｂの胴部５２ａ，５２ｂの他端部分を雄ねじ（図示せず）とし、第２鍔部５４ａ，５４ｂを雌ねじとして、スルーホール４４ａ，４４ｂに嵌装した導体端子５２Ａ，５２Ｂに第２鍔部５４ａ，５４ｂをそれぞれ螺合する構成としても構わない。この場合、より確実に胴部５２ａ，５２ｂと第２鍔部５４ａ，５４ｂの接続が行われる。また、おもし５９を無くして胴部５２ａ，５２ｂと第２鍔部５４ａ，５４ｂの螺合のみを行ってもよい。

図５、図６を用いて説明した第２実施形態および第３実施形態については、第１ザグリ孔を形成した後に積層基板２１、４１を反転させて下側の第２ザグリ孔を上側から形成したり、下側の導電性接続部を上側から形成するようにしてもよい。
ここで、図６では、スルーホールピンおよびスルーホール内の金属メッキを用いない例を示したが、スルーホール４４ａ，４４ｂ内に金属メッキを施すようにすれば、接合面積拡大による接合強度の向上が期待できる。また、予め金属メッキを施しておけば、後のリフロー処理等によるハンダ接合において、導体端子５２Ａ，５２Ｂとスルーホール４４ａ，４４ｂとの微小な隙間にハンダの濡れ性の広がり効果が生じ、より信頼性が高く作業性の良いハンダ実装が実現する。

また、以上説明した各実施形態では、凹孔（第１凹孔、第２凹孔）としてザグリ孔（第１ザグリ孔、第２ザグリ孔）１７ａ（１７ｂ…）を形成し、そのザグリ孔１７ａ（１７ｂ…）により露出する導体層１２ａ（１７ｂ…）の一部上面１６ａ(１６ｂ…)あるいは一部下面２６ｃ（２６ｄ…）に、導体端子１５Ａ（１５Ｂ…）の鍔部１８ａ（１８ｂ…）を導電性接続材１９により電気的に接続することで接触面積を大きくする構成について説明したが、図７に示すように、鍔部１８ａ（１８ｂ…）を用いることなく電気的な接触面積を大きくする構成にしても構わない。

図７（ａ）は、本発明の第４実施形態に係る回路基板を一部破断して模式的に示す分解斜視図、（ｂ）は回路基板の一部を破断して模式的に示す斜視図である。なお、図７において他の実施形態と異なる構成は、導体端子に鍔部がないことであり、すでに説明した同じ構成については説明を省略する。

＜回路基板の構成の説明＞
図７（ａ）、（ｂ）に示すように、この回路基板Ａ１は、積層基板Ａ２２と、この積層基板Ａ２２の所定位置に設けたスルーホールＡ４に同心円状に形成されるザグリ孔（凹孔）Ａ７と、スルーホールＡ４内に嵌装されるスルーホールピンＡ１０と、このスルーホールピンＡ１０に導電性接続材Ａ９を介して電気的な接続を行う導体端子Ａ５とを備えている。ここで使用される導体端子Ａ５は、スルーホールピンＡ１０より厚肉で円筒形に形成された銅などの導電性材料から構成されている。なお、導体層Ａ２の一方には、スルーホールＡ４内において、導体端子Ａ５との絶縁が確実に行われるようにスルーホールＡ４周囲に絶縁部ｇ１１が設けられている。

積層基板Ａ２２は、絶縁層Ａ３，Ａ３，Ａ３の間に導体層Ａ２，Ａ２を設け、所定位置にスルーホールＡ４が形成され、絶縁層Ａ３から導体層Ａ２の一部上面Ａ６が露出するように、そのスルーホールＡ４と同心円状のザグリ孔Ａ７が形成されている。そして、回路基板Ａ１は、スルーホールＡ４内にスルーホールピンＡ１０が嵌装され、そのスルーホールピンＡ１０内に導体端子Ａ５が設置される。さらに、回路基板Ａ１は、ザグリ孔Ａ７により露出する導体層Ａ２の一部上面Ａ６に導体端子Ａ５の端部との接触面積が大きくなるように、ハンダあるいはクリームハンダ等の導電性接続材Ａ９を設けている。

回路基板Ａ１は、ザグリ孔Ａ７により導体層Ａ２の一部上面Ａ６に対して導電性接続材Ａ９を介して電気的な接続を行う接続部Ａ１１および電気的接続部Ａ１２を設ける構成とすることで、接触面積を大きくできるため、簡易な構成で、かつ、大電流を流すことが可能となる。

＜製造工程の説明＞
回路基板Ａ１は、積層基板Ａ２２を作成する工程、スルーホールＡ４を形成する工程、ザグリ孔Ａ７を穿設する工程、スルーホールピンＡ１０を嵌装する工程については、すでに説明したように行う。そして、導体端子Ａ５を嵌装する工程では、スルーホールピンＡ１０に嵌装するときに抜け落ちないように積層基板Ａ２２を平坦面に載置した状態で行うか、仮止め用にクリームハンダ等の導電性接続材Ａ９を周面に塗布した状態で嵌装するようにしている。

なお、導体端子Ａ５は、スルーホールピンＡ１０に対応して長さが決定されるため、導体端子Ａ５をスルーホールピンＡ１０内に最後まで挿入することで容易に位置決めがなされる。
さらに、導体端子Ａ５が嵌装されると、導電性接続材Ａ９をザグリ孔Ａ７により露出する一部上面Ａ６に電気的な接続を行う電気的接続部Ａ１２を設けることができると共に、スルーホールＡ４内において接続部Ａ１１を設けることができるように塗布する。そして、回路基板Ａ１を所定温度に加熱することで回路基板１に導体端子Ａ５を設置している。

＜各構成の応用例の説明＞
なお、図７では、スルーホールＡ４の内周に当接し、かつ、導体端子Ａ５の外周に当接する導電性のスルーホールピンＡ１０を介して導体端子Ａ５を嵌装するようにしているが、このスルーホールピンＡ１０を設けることなく、直接、導体端子Ａ５をスルーホールＡ４内に嵌装するようにしても構わない。また、スルーホールピンＡ１０の代わりに、スルーホールＡ４の内側面に金属メッキを施してもよい。

なお、すでに説明した各実施形態において、スルーホールの数、導体層および絶縁層の積層数について、本発明は、これらの実施形態に限定されるものではない。また、流す電流の大きさに応じて導体層の層厚および層数を選択することによって、所望の大きさの電流を流すことが可能となる回路基板を構成することができる。

さらに、ここではスルーホールと同心円となるようにザグリ孔を形成する説明としたが、凹孔がスルーホールに対してオフセットしている状態であっても構わない。また、凹孔がオフセットして形成されている場合には、鍔部もそのオフセット状態に対応できる形状として形成されてもよい。

なお、ドリルｄ１〜ｄ４は、必ずしも穴あけする径と同一である必要はない。例えば、ドリルｄ１，ｄ３を用いて少しずつ削ることで大径のザグリ孔１７ａ、１７ｂ等を形成するようにしてもよい。

本発明の第１実施形態に係る回路基板の構成を模式的に示す断面図である。 （ａ）〜（ｄ）は、それぞれ本発明の第１実施形態の回路基板の製造方法における主要工程について順を追って模式的に示す断面図である。 （ａ）〜（ｃ）は、本発明の回路基板の積層基板を積層する前の状態を示す平面図である。 （ａ）は、本発明の回路基板に電子部品を接続した例を示す平面図、（ｂ）は（ａ）の断面図、（ｃ）は（ａ）の回路基板におけるインダクタンスを説明する模式図である。 （ａ）〜（ｄ）は、それぞれ本発明の第２実施形態の回路基板の製造方法における主要工程について順を追って示す断面図である。 （ａ）〜（ｃ）は、本発明の第３実施形態の回路基板の製造方法における主要工程について順を追って模式的に示す断面図である。 （ａ）は、本発明の第４実施形態に係る回路基板を一部破断して模式的に示す分解斜視図、（ｂ）は回路基板の一部を破断して模式的に示す斜視図である。 従来の大電流回路基板の例を示す断面図である。 従来の他の大電流回路基板の例を示す断面図である。 図９の大電流回路基板を模式的に示す斜視図である。

符号の説明

１ 回路基板
１１ 絶縁基板
１２ａ，１２ｂ 導体層
１３ａ，１３ｂ 絶縁層
１４ａ，１４ｂ スルーホール
１４ｃ，１４ｄ スルーホールピン
１５Ａ，１５Ｂ 導体端子
１６ａ，１６ｂ 一部上面（一部露出面）
１７ａ，１７ｂ ザグリ孔（凹孔）
１８ａ，１８ｂ 鍔部
１９ 導電性接続材
１９ａ 接続部
１９ｂ 電気的接続部
２ 回路基板
２１ 絶縁基板
２２ａ〜２２ｄ 導体層
２３ａ〜２３ｄ 絶縁層
２４ａ，２４ｂ スルーホール
２４ｃ，２４ｄ スルーホールピン
２６ａ，２６ｂ 一部上面（一部露出面）
２６ｃ，２６ｄ 一部下面（一部露出面）
２７ａ，２７ｂ 第１ザグリ孔
２９ａ、２９ｂ 第２ザグリ孔
３１ａ，３１ｂ 鍔部
３２Ａ，３２Ｂ 導体端子
３２ａ，３２ｂ 胴部
３３ａ，３３ｂ 鍔部
３４ 導電性接続材
３５ａ，３５ｂ 接続部
３６ａ〜３６ｄ 電気的接続部
３７ａ，３７ｂ 電気的接続部
３ 回路基板
４１ 積層基板
４２ａ〜４２ｄ 導体層
４３ａ〜４３ｄ 絶縁層
４４ａ，４４ｂ スルーホール
４６ａ，４６ｂ 一部上面（一部露出面）
４６ｃ，４６ｄ 一部下面（一部露出面）
４７ａ，４７ｂ ザグリ孔（第１凹孔）
４９ａ、４９ｂ ザグリ孔（第２凹孔）
５１ａ，５１ｂ 第１鍔部
５２Ａ，５２Ｂ 導体端子
５２ａ，５２ｂ 胴部
５４ａ，５４ｂ 第２鍔部
５５ 導電性接続材
５７ａ，５７ｂ 接続部
５８ａ〜５８ｄ 電気的接続部
５９ おもし

Claims (16)

1. 複数の絶縁層と複数の導体層とが交互に積層された積層基板と、前記積層基板の所定位置において板厚方向に設けられた複数のスルーホールに嵌装された複数の導体端子とを備えた回路基板であって、
   前記積層基板は、前記スルーホールよりも大径であって、前記積層基板の最外層に設けられた絶縁層から複数の互いに異なる位置に積層された内層のそれぞれの導体層まで穿設されて対応するスルーホールにつながる凹孔を有し、
   前記導体層と前記導体端子とは、
   前記それぞれのスルーホール内における前記それぞれの導体層と当該それぞれの導体層ごとに対応する導体端子との接続部、および、
   当該それぞれのスルーホールにつながる凹孔内における前記それぞれの導体層の一部露出面と当該それぞれの導体層ごとに対応する導体端子との電気的接続部で接続され、
   前記それぞれのスルーホール内における前記それぞれの導体層と当該それぞれの導体層ごとに対応する導体端子との接続部以外の前記導体層には当該導体端子を囲む絶縁部を設け、
   前記それぞれのスルーホールにつながる凹孔内における当該それぞれの導体層の露出面と当該それぞれの導体層ごとに対応する導体端子との前記電気的接続部以外の前記導体層には当該導体端子を囲む絶縁部を設けたことを特徴とする回路基板。
2. 前記導体端子は、胴部および鍔部を有することを特徴とする請求項１に記載の回路基板。
3. 前記スルーホール内にはスルーホールピンまたは金属メッキ部の少なくとも一方が設けられ、前記導体端子は前記スルーホールピンまたは金属メッキ部の内周側に嵌装されていることを特徴とする請求項１または請求項２に記載の回路基板。
4. 前記接続部および前記電気的接続部の少なくとも一方は、導電性接続材を介して接続されている請求項１ないし請求項３のいずれか一項に記載の回路基板。
5. 前記導電性接続材は、ハンダであることを特徴とする請求項４に記載の回路基板。
6. 前記導体層は、前記積層基板内に２ｎ（ｎは自然数）層設けられており、対向する導体層には互いに逆極性の電圧が印加されることを特徴とする請求項１ないし請求項５のいずれか一項に記載の回路基板。
7. 前記凹孔は、前記積層基板の両面に設けられていることを特徴とする請求項１ないし請求項６のいずれか一項に記載の回路基板。
8. 前記導体端子および前記スルーホールピンの少なくとも一方の内周面には、ネジ止め用の溝が設けられている請求項２に記載の回路基板。
9. 複数の絶縁層と複数の導体層とが交互に積層された積層基板と、前記積層基板の所定位置において板厚方向に設けられた複数のスルーホールに嵌装された複数の導体端子とを備える回路基板の製造方法であって、
   前記それぞれの導体層ごとに前記スルーホールを設ける所定位置において同心状に当該スルーホールよりも大径の絶縁部を設けた積層基板の板厚方向に貫通する前記複数のスルーホールを形成する第１工程と、
   前記スルーホールよりも大径であり、かつ、前記絶縁部よりも小径であって、前記積層基板の最外層に設けられた絶縁層から複数の互いに異なる位置に積層された内層のそれぞれの導体層まで穿設され、対応するそれぞれのスルーホールにつながる凹孔を形成する第２工程と、
   前記それぞれの凹孔につながるスルーホール内に前記それぞれの導体端子を嵌装する第３工程と、
   前記スルーホール内に嵌装した前記それぞれの導体層に対応する導体端子と当該それぞれの導体層の間、および、前記それぞれの凹孔により露出する当該それぞれの導体層の一部露出面と当該導体端子の間を、導電性接続材により接続を行い、前記それぞれのスルーホール内における前記それぞれの導体層と当該それぞれの導体層ごとに対応する導体端子との接続部以外の前記導体層には当該導体端子を囲む絶縁部が設けられ、前記それぞれのスルーホールにつながる凹孔内における当該それぞれの導体層の露出面と当該それぞれの導体層ごとに対応する導体端子との前記電気的接続部以外の前記導体層には当該導体端子を囲む絶縁部が設けられるようにした第４工程と、
   を含むことを特徴とする回路基板の製造方法。
10. 前記第２工程と第３工程との間に、前記スルーホール内に対して、スルーホールピンの嵌装または金属メッキの塗設の少なくとも一方を施す工程を行うことを特徴とする請求項９に記載の回路基板の製造方法
11. 前記導電性接続材で接続させる第４工程は、浸漬ハンダ付け法、リフロー法、フロー法のいずれかにより行うことを特徴とする請求項９または請求項１０に記載の回路基板の製造方法。
12. 前記第２工程は、前記凹孔を前記積層基板の両面に形成することを特徴とする請求項９ないし請求項１１のいずれか一項に記載の回路基板の製造方法。
13. 前記導体端子は、その一端に鍔部を有することを特徴とする請求項９ないし請求項１２のいずれか一項に記載の回路基板の製造方法。
14. 前記導体端子は、胴部と前記胴部の両端に第１鍔部および第２鍔部を有し、
    前記第３工程は、前記積層基板の両面に前記凹孔を形成した際に、前記導体端子の胴部を前記スルーホール内に嵌装し前記凹部により上面側において露出する導体層の一部露出面に前記第１鍔部を接触させ、前記胴部とは別体に形成した前記第２鍔部を、前記凹部により下面側において露出する導体層の一部露出面に接触するように前記胴部に設置する請求項１２に記載の回路基板の製造方法。
15. 前記第２鍔部の前記胴部への設置は、螺合関係を用いて行うことを特徴とする請求項１４に記載の回路基板の製造方法。
16. 前記第４工程の後に、前記導体端子を嵌装した積層基板を加熱する第５工程を有し、前記第５工程において、前記積層基板の上におもしを載せて加熱することを特徴とする請求項９ないし請求項１５のいずれか一項に記載の回路基板の製造方法。

Images