JP2016167491A - 貫通配線基板の製造方法 - Google Patents
貫通配線基板の製造方法 Download PDFInfo
- Publication number
- JP2016167491A JP2016167491A JP2015045842A JP2015045842A JP2016167491A JP 2016167491 A JP2016167491 A JP 2016167491A JP 2015045842 A JP2015045842 A JP 2015045842A JP 2015045842 A JP2015045842 A JP 2015045842A JP 2016167491 A JP2016167491 A JP 2016167491A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- wiring
- manufacturing
- opening edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】信頼性の向上した貫通配線基板を低コストで提供する。【解決手段】本発明の一実施形態に係る貫通配線基板の作製方法は、基板に、側壁を周回する段差を有する貫通孔を形成し、基板の第1面側よりシード層を成膜し、シード層に電流を供給する電解めっき法により、貫通孔内に金属材料を充填して導通部を形成することを含む。【選択図】図2
Description
本発明は貫通配線基板の製造方法に関する。
近年、LSIシステムの更なる高集積化、高機能化のために半導体チップを垂直に積層した三次元実装技術が必須となってきている。この技術においては、上下の半導体チップ同士を効率よく接続する必要がある。そこで、半導体チップに貫通孔を設けて貫通孔の内部に導電材を充填し、半導体チップの両面を電気的に接続する貫通配線技術が注目されている。
特にめっき処理により貫通配線を形成する技術として、貫通孔の一方の開口縁近傍に蓋めっきを形成し、基板の厚さ方向に導電材を成長させる所謂ボトムアップ方式にて導電材を充填する技術が知られている(特許文献1、2)。
しかしながらこの方法は、特に貫通孔のアスペクト比が小さい場合にはうまく貫通配線を形成できないことが懸念される。具体的には、めっき層の下地層となるシード層の形成において、一般の形成方法では貫通孔の側壁部にまでシード層が形成されやすく、その結果として、側壁に堆積したシード層から側壁に対して垂直方向にめっき層が成長してしまい、貫通配線内に空隙(ボイド)が発生する懸念がある。このようなボイドが発生すると、貫通配線の導通が確保されない場合があり、貫通配線基板の信頼性が劣化し、製造歩留まりが低下し得る。
このような問題に対して、例えば斜め蒸着といった特殊な成膜方法によってシード層を形成する対策が考えられる。斜め蒸着とは、蒸着源から飛来する蒸着材料が、成膜対象となる基板の表面の垂線に対して傾いて基板の表面に到達するように設定された蒸着である。しかしながら、この方法では特殊な装置を必要とするなど、装置側に大きな制限がある。
本発明は、上記実情に鑑み、信頼性の向上した貫通配線基板を低コストで提供することを目的とする。
本発明の一実施形態に係る貫通配線基板の作製方法は、基板に、側壁を周回する段差を有する貫通孔を形成し、基板の第1面側よりシード層を成膜し、シード層に電流を供給する電解めっき法により、貫通孔内に金属材料を充填して導通部を形成することを含む。
貫通孔の構造によらずに、貫通配線内にボイドが発生しにくく、信頼性の向上した貫通配線基板を作製することができる。
シード層を成膜することは、スパッタリング法を用いる。
貫通孔の側壁にシード層が堆積されにくいため、めっき層形成時においてボイドが発生しにくくなる。
貫通孔は、基板の第1面側に第1開口縁を有し、第1面とは反対側の第2面に第2開口縁を有し、第1開口縁の面積は第2開口縁の面積よりも小さい。
貫通孔の構造が単純であるため、容易に形成することができる
段差は、5μm以上20μm以下であることが好ましい。
貫通孔の側壁にシード層が堆積されにくくなる。また、基板の機械的強度の劣化を抑えることができる。
貫通孔を形成することは、基板の第1面側より、第1開口縁を有する第1の孔を形成し、基板の第2面側より、第2開口縁を有し、底部を有し、第1の孔に達する第2の孔を形成することを含んでもよい。
側壁に、側壁を周回する段差を有する貫通孔を容易に形成することができる。
貫通孔を形成することは、基板の第2面側より、第2開口縁を有し、底部を有する第2の孔を形成し、基板の第1面側より、第1開口縁を有し、第2の孔に達する第1の孔を形成することを含んでもよい。
側壁に、側壁を周回する段差を有する貫通孔を容易に形成することができる。
貫通孔は、アスペクト比が5以上8以下となる断面を含んでもよい。
アスペクト比が小さい貫通孔に対してもボイドの発生を極力抑えた貫通配線を形成することができる。
段差は、複数であってもよい。
貫通孔の段差近傍の機械的強度が向上する。
貫通孔を形成した後に、側壁に絶縁層を形成してもよい。
半導体基板や導電性基板を貫通電極基板に適用することができる。
本発明によると、信頼性の向上した貫通配線基板を低コストで提供することができる。
以下、本発明の実施形態に係る貫通配線基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
<第1実施形態>
図1及び図2を用いて、本発明の第1実施形態に係る貫通配線基板の構成について詳細に説明する。本実施形態では、貫通配線基板の表裏面にそれぞれ1層の配線層が配置され、それらの配線層が貫通配線によって接続された構造について説明するが、この構造に限定するものではなく、例えば、表裏面に多層配線が配置されていてもよく、また、トランジスタ等の素子が配置されていてもよい。
図1及び図2を用いて、本発明の第1実施形態に係る貫通配線基板の構成について詳細に説明する。本実施形態では、貫通配線基板の表裏面にそれぞれ1層の配線層が配置され、それらの配線層が貫通配線によって接続された構造について説明するが、この構造に限定するものではなく、例えば、表裏面に多層配線が配置されていてもよく、また、トランジスタ等の素子が配置されていてもよい。
図1は、本実施形態に係る貫通配線基板100の概要を示す平面図である。また、図2は、本実施形態に係る貫通配線基板100のA−A´断面図である。図1及び図2に示すように、本実施形態に係る貫通配線基板100は、第1面104から、第1面104とは反対側の第2面106を貫通する貫通孔108が設けられた基板102と、貫通孔108の内部に充填され、第1面104と第2面106とを接続する貫通配線110とを有する。
本実施形態及び後述する実施形態においては、基板の第1面104側の開口縁(第1開口縁112)及び第2面106側の開口縁(第2開口縁114)の形状が同一でなくてもよい。本実施形態においては、図1に示すように、第1開口縁112は第2開口縁114よりも面積が小さく、第2面106に投影された第1開口縁112は、第2開口縁114に囲まれるように配置している。
これに伴い、図2に示すA−A´断面図において、貫通孔108は側壁に段差116を有する。基板102の表面のうち、この段差116に近い側の表面を第1面104とする。この段差116は、貫通孔108を周回するように形成されている。換言すると、貫通孔108は第1面104側の開口縁近傍に突起部117を有する。この突起部117は、貫通孔108の側壁を周回するように形成されている。
貫通孔108の好ましい形状について以下で説明する。断面形状において、基板の第1面104から段差116までの距離、つまり突起部117の厚さとしては、50μm以上100μm以下が好ましい。この範囲よりも薄いと構造的に脆弱になり、この範囲よりも厚いと段差116の効果が希薄になり、製造工程においてめっき層の形成時にボイド発生の懸念が増す。
平面形状において、第2開口縁114と、第2面106に投影された第1開口縁112との間隔、つまり、段差116は、5μm以上20μm以下であることが好ましい。この範囲よりも小さいと段差116の効果が希薄になり、ボイド発生の懸念が増し、この範囲よりも大きいと製造工程においてめっき層の形成時間が長くなり、製造工程が長期化し、製造コストが上昇してしまう。
第1開口縁112の形状については特に制限は無い。本実施形態においては円形の第1開口縁112及び第2開口縁114を示したが、例えば多角形や、スリット形状であってもよい。第1開口縁112のサイズ及びアスペクト比についても特に制限は無い。
貫通孔のアスペクト比とは、一般に、貫通孔の深さの値を貫通孔の開口の大きさで除した値で定義される。しかし、本発明による製造方法によって形成された貫通孔108は、第1開口縁112と第2開口縁114のサイズが必ずしも同一でないため、本明細書で用いるアスペクト比の定義をここで明確にしておく必要がある。本明細書においては、貫通孔108のアスペクト比とは、貫通孔108の深さの値を第2開口縁114の大きさで除した値を指すことにする。第2開口縁114の大きさとは、貫通孔108を通り、基板102の表面に垂直な平面を定義し、当該平面における貫通孔108の断面において、第2開口縁に対応する2点間の距離とする。当該2点間の距離は貫通孔の断面毎に異なるため、本明細書においては、貫通孔108の断面毎にアスペクト比が定義されることになる。
このような段差116を貫通孔108の側壁に設けることについての作用及び効果については、後述する製造方法と共に詳細に説明する。
。
。
本実施形態及び後述する実施形態においては、貫通配線110は少なくとも2層の導電層を含む。つまり、図2に示すように、段差116から第1面104側にかけての側壁、及び段差116から第2面106側にかけての側壁に配置された第1導電層118と、第1導電層118を被覆し、貫通孔108を充填する第2導電層120とを含む。第1導電層118は、段差116を境に物理的に分離されている。後述するが、本実施形態による貫通配線110は電界めっき法により形成される。第1導電層118はシード層の名残であり、第2導電層120は、基板102の第1面104側から基板102の厚さ方向に成長しためっき層である。
第1導電層118の材料としては、下地の基板102と密着性がよい導電材料を使用することができる。例えば、チタン(Ti)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、アルミニウム(Al)これらの化合物、あるいはこれらの合金などを使用することができる。特に、第1導電層118上に堆積される第2導電層120が銅(Cu)を含む場合、第1導電層118は、Cuの拡散を抑制する材料を使用することができ、例えば窒化チタン(TiN)、窒化モリブデン(MoN)、窒化タンタル(TaN)等を使用してもよい。更に、これらを積層してもよい。ここで、第1導電層118の厚さは、特に制限はないが、例えば、50nm以上400nm以下の範囲でが望ましい。
第2導電層120としては、第1導電層118との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅(Cu)、金(Au)、銀(Ag)、白金(Pt)、ロジウム(Rh)、スズ(Sn)、アルミニウム(Al)、ニッケル(Ni)、クロム(Cr)等の金属またはこれらを用いた合金などから選択することができる。更に、これらを積層してもよい。
基板102の厚さは特に制限はないが、例えば、100μm以上800μm以下の厚さの基板を使用することが好ましい。より好ましくは、200μm以上500μm以下の厚さであるとよい。基板102の厚さが薄くなると、基板102のたわみが大きくなる。その影響で、製造過程におけるハンドリングが困難になるとともに、基板102上に形成する薄膜等の内部応力により基板102が反ってしまう。また、基板102の厚さが厚くなると貫通孔108の形成時間が長くなる。その影響で製造工程が長期化し、製造コストが上昇してしまう。
基板102としては、絶縁性基板、半導体基板又は導電性基板を用いることができる。絶縁性基板としては、例えばガラス基板、石英基板、サファイア基板、樹脂基板等を用いることができる。半導体基板としては、例えばシリコン基板、炭化シリコン基板、化合物半導体基板等を用いることができる。導電性基板としては、例えばアルミニウム基板、ステンレス基板等を使用することができる。また、これらが積層されたものであってもよい。
図3から図6を参照し、本実施形態による貫通配線基板100の製造方法について説明する。図3から図6は、本実施形態による貫通配線基板100の製造方法を説明する断面図である。
[貫通孔の形成]
先ず、基板102に、側壁に段差116を有する貫通孔108を形成する。図3(a)及び図3(b)に示すように、このような貫通孔108を形成する工程は、大きく2段階に分かれる。第1段階として、基板102の第1面104にマスク(図示せず)を形成し、RIE(Reactive Ion Etching:反応性イオンエッチング)、DRIE(Deep RIE:深掘り反応性イオンエッチング)等のドライエッチング加工、サンドブラスト加工、レーザー加工等により、基板102の第1面104に第1開口縁112を有する第1の孔122を形成する(図3(a))。ここで、第1の孔122の深さは所望の突起部117の厚さ以上であればよく、貫通させても構わないが、好ましくは所望の突起部117の厚さである。
先ず、基板102に、側壁に段差116を有する貫通孔108を形成する。図3(a)及び図3(b)に示すように、このような貫通孔108を形成する工程は、大きく2段階に分かれる。第1段階として、基板102の第1面104にマスク(図示せず)を形成し、RIE(Reactive Ion Etching:反応性イオンエッチング)、DRIE(Deep RIE:深掘り反応性イオンエッチング)等のドライエッチング加工、サンドブラスト加工、レーザー加工等により、基板102の第1面104に第1開口縁112を有する第1の孔122を形成する(図3(a))。ここで、第1の孔122の深さは所望の突起部117の厚さ以上であればよく、貫通させても構わないが、好ましくは所望の突起部117の厚さである。
次いで、第2段階として、基板102の第2面106にマスク(図示せず)を形成し、第1の孔122の形成方法と同様にして、基板102の第2面106に、第2開口縁114を有し、貫通孔108の側壁に段差116を設けるための底部を有する第2の孔124を形成する(図3(b))。第2の孔124は、形成される突起部117が、所望の厚さになるまでエッチングすることによって形成する。ここで、第1の孔122の深さが所望の突起部117の厚さに形成されていれば、第2の孔124のエッチングにおいて、第2の孔124の底部が第1の孔122に達して貫通した時点で所望の形状の貫通孔108となる。
[貫通配線の形成]
次いで、貫通配線110を形成する。貫通配線110の形成は、電界めっき法を用いる。先ず、基板102の第1面104側からスパッタ法によりシード層126を形成する。本実施形態において、シード層126の形成方法についてはスパッタ法を想定するが、これに限定されず、例えば蒸着法や無電解めっき法を用いてもよい。
次いで、貫通配線110を形成する。貫通配線110の形成は、電界めっき法を用いる。先ず、基板102の第1面104側からスパッタ法によりシード層126を形成する。本実施形態において、シード層126の形成方法についてはスパッタ法を想定するが、これに限定されず、例えば蒸着法や無電解めっき法を用いてもよい。
このようにしてシード層126を成膜すると、図4(a)に示すように、シード層126は基板102の第1面104側、及び貫通孔108の側壁に堆積するが、段差116を境にシード層126は物理的に分離される。つまり、貫通孔108側壁の段差116のために、段差116近傍にはシード層126が堆積されにくくなる。
貫通孔の側壁に本実施形態のような段差116を設けない構造において、特に貫通孔のアスペクト比が小さい場合、つまり貫通孔のサイズが大きい場合は、シード層126の成膜材料が貫通孔108の開口部から側壁の深部に亘って連続的に付着しやすい。その結果、めっき層128形成時に側壁に堆積されたシード層126を下地とし、側壁に対して垂直方向にめっき層128が成長してしまい、貫通配線110内にボイドが発生してしまう懸念があった。
そこで、本実施形態のように貫通孔108の側壁に段差116を設けることによって、貫通孔108のアスペクト比に依らず、段差116を境にシード層126を物理的かつ電気的に分離することができる。これによって、めっき層128の形成工程において、段差116より第1面104側のシード層126のみに電流を供給することができ、第1面104側から基板102の厚さ方向へボトムアップ方式によってめっき層128を充填することができる。このとき、段差116から第2面106側のシード層126は、めっき処理の下地層として機能せず、ボトムアップ方式の充填の妨げとならない。つまり、アスペクト比が比較的小さい貫通孔108であってもシード層126が貫通孔108の側壁に堆積されることを極力避けることができる。
シード層126の材料としては、下地の基板102と密着性がよい導電材料を使用することができる。例えば、チタン(Ti)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、アルミニウム(Al)これらの化合物、あるいはこれらの合金などを使用することができる。特に、シード層126上に堆積されるめっき層128が銅(Cu)を含む場合、シード層126は、Cuの拡散を抑制する材料を使用することができ、例えば窒化チタン(TiN)、窒化モリブデン(MoN)、窒化タンタル(TaN)等を使用してもよい。更に、これらを積層してもよい。ここで、シード層126の厚さは、特に制限はないが、例えば、50nm以上400nm以下の範囲で適宜選択することができる。
次いで、シード層126を下地層とする電界めっき法により、めっき層128を形成する。前述のようにシード層126は基板102の第1面104側、及び第1面104から段差116にかけての側壁に形成されている。この電解めっき工程では、シード層126上に導電材が析出するとともに、電界密度の高い開口部に集中的に導電材が析出して、第1面104側の開口部が閉塞される(図4(b))。そして、この閉塞部位から基板102の厚さ方向に導電材が析出、成長し、図5(a)に示すように、貫通孔108内が導電材で充填される。このように、本発明では、シード層126に電流を供給して、貫通孔108内に一方向からめっき層128を析出、成長させて充填するので、ボイドを生じることなく緻密な導電材を貫通孔108内に形成することができる。
めっき層128としては、シード層126との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅(Cu)、金(Au)、銀(Ag)、白金(Pt)、ロジウム(Rh)、スズ(Sn)、アルミニウム(Al)、ニッケル(Ni)、クロム(Cr)等の金属またはこれらを用いた合金などから選択することができる。更に、これらを積層してもよい。
尚、貫通孔108の側壁の段差は、本実施形態のように1段の態様に限られず、図6(a)に示すように複数の段差を設けてもよい。このようにすれば、段差部分の機械的強度を高めることができる。また、本実施形態のように第1面104側の開口部に突起部117を設ける態様に限られず、図6(b)に示すように、側壁の内部に突起部117を設けても構わない。
次に、基板102の表面上の余分な導電材を研磨して除去(図5(b))した後、フォトリソグラフィ工程によって配線130を形成する(図5(c))ことにより、貫通配線基板100が得られる。
<第2実施形態>
図3〜図6を用いて説明した第1実施形態による貫通配線基板100の製造方法において、貫通孔108を形成する際は先ず基板102の第1面104側から貫通孔又は有底孔を形成し、その後に第2面106側から有底孔を形成したが、貫通孔108を形成する工程はこれに限られない。第1実施形態による貫通配線基板100の製造方法に対し、貫通孔108の形成を以下のように変形することも可能である。
図3〜図6を用いて説明した第1実施形態による貫通配線基板100の製造方法において、貫通孔108を形成する際は先ず基板102の第1面104側から貫通孔又は有底孔を形成し、その後に第2面106側から有底孔を形成したが、貫通孔108を形成する工程はこれに限られない。第1実施形態による貫通配線基板100の製造方法に対し、貫通孔108の形成を以下のように変形することも可能である。
先ず、図8(a)に示すように、基板102の第2面106にマスク(図示せず)を形成し、前述したエッチング方法により、基板102の第2面106に第2開口縁114を有し、貫通孔108の側壁に段差116を設けるための底部を有する第1の孔122を形成する。第1の孔122は、底部から第1面104までの距離が所望の突起部117の厚になるまでエッチングを行う。
次いで、図8(b)に示すように、基板102の第1面104にマスク(図示せず)を形成し、前述したエッチング方法により、基板102の第1面104に第1開口縁112を有し、第1の孔122の底部に達する第2の孔124を形成する。
後の貫通配線形成工程については、前述した方法を用いればよい。
<第3実施形態>
図9は、第1実施形態に係る貫通配線基板100の製造方法において、絶縁層132が形成された基板102の断面を示す模式図である。図3(b)又は図8(b)に示す基板102に対して、図9に示すように絶縁層132が形成されてもよい。この絶縁層132の形成は、貫通孔108の形成後、且つ貫通配線110を形成する前に行えばよい。この絶縁層132は、基板102が半導体基板又は導電性基板である場合に、貫通配線110と基板102とを絶縁することができればよいため、少なくとも貫通孔108の側壁に形成されていればよい。これによって、基板102が半導体基板又は導電性基板である場合に、基板102と貫通配線110とを電気的に絶縁することができる。
図9は、第1実施形態に係る貫通配線基板100の製造方法において、絶縁層132が形成された基板102の断面を示す模式図である。図3(b)又は図8(b)に示す基板102に対して、図9に示すように絶縁層132が形成されてもよい。この絶縁層132の形成は、貫通孔108の形成後、且つ貫通配線110を形成する前に行えばよい。この絶縁層132は、基板102が半導体基板又は導電性基板である場合に、貫通配線110と基板102とを絶縁することができればよいため、少なくとも貫通孔108の側壁に形成されていればよい。これによって、基板102が半導体基板又は導電性基板である場合に、基板102と貫通配線110とを電気的に絶縁することができる。
絶縁層132は、例えば、酸化シリコン、窒化シリコン、酸化窒化シリコン等の無機絶縁性材料、ポリイミド、ベンゾシクロブテン等の有機絶縁性材料から選択される1種の材料よりなる単層膜、または2以上の材料よりなる積層膜などであってもよい。絶縁層は、CVD法(プラズマCVD法、熱CVD法等)、PVD法(蒸着法およびスパッタリング法等)、熱酸化法、スプレーコート法等により形成される。絶縁層132の厚さは、所望の絶縁性が得られれば特に制限はないが、例えば、0.5μm〜5μmとすることができる。なお、基板102の第1面104と絶縁層132との間には、別の構造体が存在していてもよい。なお、基板102が石英、ガラス、サファイア等の絶縁性を有する基板である場合には、絶縁層132の存在は任意である。
<第4実施形態>
貫通配線基板において貫通孔の形状は典型的には円形であるが、他の例として、本実施形態においてはスリット形状の貫通孔とした場合の貫通配線基板の製造方法について説明する。
貫通配線基板において貫通孔の形状は典型的には円形であるが、他の例として、本実施形態においてはスリット形状の貫通孔とした場合の貫通配線基板の製造方法について説明する。
図10(a)は、スリット形状を有する貫通孔の上面図である。実線及び破線はそれぞれ、貫通孔の第1面104側の開口縁(第1開口縁112)及び第2面106側の開口縁(第2開口縁114)を示している。図10(b)及び図10(c)はそれぞれ、図10(a)のA−A´及びB−B´に沿った断面図である。これらの平面図及び断面図が示すように、貫通孔は側壁に段差116を有している。このようなスリット形状を有し、側壁に段差116を有する貫通孔の形成についても、第1実施形態において説明した方法を用いればよい。
図10に示した形状の貫通孔108は、A−A´及びB−B´において異なる断面を有するため、それぞれの断面でアスペクト比が異なる。つまり、A−A´に沿った断面におけるアスペクト比は、B−B´に沿った断面におけるアスペクト比よりも小さい。
前述のように、段差の無い構造では、小さいアスペクト比を有する貫通孔ほど、スパッタリング等によるシード層126の形成時に貫通孔の側壁にシード層126の成膜材料が付着してしまい、その結果として、側壁のシード層126から、側壁に対して垂直方向にめっき層128が成長してしまい、貫通配線110内にボイドが発生してしまうという問題があった。
本実施形態による貫通配線基板の製造方法によれば、スリット形状を有する貫通孔108の側壁に段差116が設けられるため、シード層126形成時にシード層126の成膜材料が段差116の近傍に付着することを極力避けることができる。つまり、A−A´断面のようにアスペクト比が比較的小さい断面を有する貫通孔に対しても、第1面104側から基板102の厚さ方向に、所謂ボトムアップ方式でめっき層128を成長させることができる。本発明による貫通配線基板の製造方法によれば、アスペクト比が5以上8以下となる断面を含む貫通孔に対しても、貫通配線110内においてボイドの発生を効果的に抑えることができる。よって、貫通配線110の安定した導通を確保することができ、製造歩留まりの低下を抑えることができる。
<第5実施形態>
以上の実施形態において、貫通孔108の形状として、円形及びスリット形状を例示して貫通配線基板の製造方法について説明した。本発明による貫通配線基板の製造方法に適用可能な貫通孔108の形状はこれらに限られない。貫通孔108の形状は任意であり、例えば、多角形や閉じた曲線であってもよく、線分と曲線との組み合わせであってもよい。適用可能な形状の一例を図11に示しておく。
以上の実施形態において、貫通孔108の形状として、円形及びスリット形状を例示して貫通配線基板の製造方法について説明した。本発明による貫通配線基板の製造方法に適用可能な貫通孔108の形状はこれらに限られない。貫通孔108の形状は任意であり、例えば、多角形や閉じた曲線であってもよく、線分と曲線との組み合わせであってもよい。適用可能な形状の一例を図11に示しておく。
<第6実施形態>
本実施形態においては、第1実施形態及び第2実施形態における貫通配線基板を用いて製造される半導体装置について説明する。
本実施形態においては、第1実施形態及び第2実施形態における貫通配線基板を用いて製造される半導体装置について説明する。
図12は、本発明の実施形態1に係る半導体装置を示す図である。半導体装置1000は、3つの貫通配線基板1310、1320、1330が積層され、例えば、DRAM等の半導体素子が形成されたLSI基板1400に接続されている。貫通配線基板1310は、第一配線、第二配線等で形成された接続端子1511、1512を有している。これらの貫通配線基板1310、1320、1330はそれぞれが異なる材質の基板から形成された貫通配線基板であってもよい。接続端子1512は、LSI基板1400の接続端子1500とバンプ1610により接続されている。接続端子1511は、貫通配線基板1320の接続端子1522とバンプ1620により接続されている。貫通配線基板1320の接続端子1521と、貫通配線基板1330の接続端子1532と、についても、接続端子がバンプ1630により接続する。バンプ1610、1620、1630は、例えば、インジウム、銅、金等の金属を用いる。
なお、貫通配線基板を積層する場合には、3層に限らず、2層であってもよいし、さらに4層以上であってもよい。また、貫通配線基板と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通配線基板と他の基板とを接着してもよい。
図13は、本発明の第11実施形態に係る半導体装置の別の例を示す図である。図14に示す半導体装置1000は、MEMSデバイス、CPU、メモリ等の半導体チップ(LSIチップ)1410、1420、および貫通配線基板1300が積層され、LSI基板1400に接続されている。
半導体チップ1410と半導体チップ1420との間に貫通配線基板1300が配置され、バンプ1640、1650により接続されている。LSI基板1400上に半導体チップ1410が載置され、LSI基板1400と半導体チップ1420とはワイヤ1700により接続されている。この例では、貫通配線基板1300は、複数の半導体チップを積層して3次元実装するためのインターポーザとして用いられ、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ1410を3軸加速度センサとし、半導体チップ1420を2軸磁気センサとすることによって、5軸モーションセンサを1つのモジュールで実現した半導体装置を製造することができる。
半導体チップがMEMSデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通配線基板1300に形成してもよい。
図14は、本発明の第11実施形態に係る半導体装置の別の例を示す図である。上記2つの例(図12、図13)は、3次元実装であったが、この例では、2次元と3次元との併用実装に適用した例である(2.5次元という場合もある)。図14に示す例では、LSI基板1400には、6つの貫通配線基板1310、1320、1330、1340、1350、1360が積層されて接続されている。ただし、全ての貫通配線基板が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通配線基板はそれぞれが異なる材質の基板から形成された貫通配線基板であってもよい。
図14の例では、LSI基板1400上に貫通配線基板1310、1350が接続され、貫通配線基板1310上に貫通配線基板1320、1340が接続され、貫通配線基板1320上に貫通配線基板1330が接続され、貫通配線基板1350上に貫通配線基板1360が接続されている。
上記のように製造された半導体装置1000は、例えば、携帯端末(携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等)、情報処理装置(デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等)、家電等、様々な電気機器に搭載される。
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
100:貫通配線基板
102:基板
104:第1面
106:第2面
108:貫通孔
110:貫通配線
112:第1開口縁
114:第2開口縁
116:段差
118:第1導電層
120:第2導電層
122:第1の孔
124:第2の孔
126:シード層
128:めっき層
130:配線
1000:半導体装置
1130:垂線
1140:回転支持柱
1141:ホルダ
1150:真空チャンバ
1200:電子銃
1201:電子ビーム
1210:坩堝
1212:蒸着源
1214:蒸着材料
1222:ゲートバルブ
1300:貫通配線基板
1310、1320、1330、1340、1350、1360:貫通配線基板
1400:LSI基板
1410、1420:半導体チップ
1500、1511、1512、1521、1522、1532:接続端子
1610、1620、1630、1640、1650:バンプ
1700:ワイヤ
102:基板
104:第1面
106:第2面
108:貫通孔
110:貫通配線
112:第1開口縁
114:第2開口縁
116:段差
118:第1導電層
120:第2導電層
122:第1の孔
124:第2の孔
126:シード層
128:めっき層
130:配線
1000:半導体装置
1130:垂線
1140:回転支持柱
1141:ホルダ
1150:真空チャンバ
1200:電子銃
1201:電子ビーム
1210:坩堝
1212:蒸着源
1214:蒸着材料
1222:ゲートバルブ
1300:貫通配線基板
1310、1320、1330、1340、1350、1360:貫通配線基板
1400:LSI基板
1410、1420:半導体チップ
1500、1511、1512、1521、1522、1532:接続端子
1610、1620、1630、1640、1650:バンプ
1700:ワイヤ
Claims (9)
- 基板に、側壁を周回する段差を有する貫通孔を形成し、
前記基板の表面のうち、前記段差に近い側の表面である第1面側よりシード層を成膜し、
前記シード層に電流を供給する電解めっき法により、前記貫通孔内に金属材料を充填して導通部を形成することを含む貫通配線基板の製造方法。 - 前記シード層を成膜することは、
スパッタリング法を用いることを特徴とする請求項1に記載の貫通配線基板の製造方法。 - 前記貫通孔は、前記基板の前記第1面側に第1開口縁を有し、前記第1面とは反対側の第2面に第2開口縁を有し、前記第1開口縁の面積は前記第2開口縁の面積よりも小さいことを特徴とする請求項1に記載の貫通配線基板の製造方法。
- 前記段差は、5μm以上20μm以下であることを特徴とする請求項3に記載の貫通配線基板の製造方法。
- 前記貫通孔を形成することは、
前記基板の前記第1面側より、第1開口縁を有する第1の孔を形成し、
前記基板の前記第1面とは反対側の第2面側より、第2開口縁を有し、底部を有し、前記第1の孔に達する第2の孔を形成すること
を含む請求項1に記載の貫通配線基板の製造方法。 - 前記貫通孔を形成することは、
前記基板の前記第1面とは反対側の第2面側より、第2開口縁を有し、底部を有する第2の孔を形成し、
前記基板の第1面側より、第1開口縁を有し、前記第2の孔に達する第1の孔を形成すること
を含む請求項1に記載の貫通配線基板の製造方法。 - 前記貫通孔は、アスペクト比が5以上8以下となる断面を含むことを特徴とする請求項1に記載の貫通配線基板の製造方法。
- 前記段差は、複数であることを特徴とする請求項1に記載の貫通配線基板の製造方法。
- 前記貫通孔を形成した後、且つ前記シード層を形成する前に、前記側壁に絶縁層を形成すること
を更に含む請求項1に記載の貫通配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015045842A JP2016167491A (ja) | 2015-03-09 | 2015-03-09 | 貫通配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015045842A JP2016167491A (ja) | 2015-03-09 | 2015-03-09 | 貫通配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016167491A true JP2016167491A (ja) | 2016-09-15 |
Family
ID=56897544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015045842A Pending JP2016167491A (ja) | 2015-03-09 | 2015-03-09 | 貫通配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016167491A (ja) |
-
2015
- 2015-03-09 JP JP2015045842A patent/JP2016167491A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6201663B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
US10950533B2 (en) | Through electrode substrate and semiconductor device | |
JP6369436B2 (ja) | 貫通電極基板および貫通電極基板の製造方法 | |
JP2016063114A (ja) | 貫通電極基板及びその製造方法 | |
JP6669201B2 (ja) | 貫通電極基板 | |
JP6561635B2 (ja) | 貫通電極基板及びその製造方法 | |
JP2017098402A (ja) | 貫通電極基板及びその製造方法 | |
JP2016072433A (ja) | 貫通電極基板及びその製造方法 | |
JP2009021433A (ja) | 配線基板及びその製造方法 | |
JP6446934B2 (ja) | 導電材スルーホール基板及びその製造方法 | |
JP6263859B2 (ja) | 貫通電極基板の製造方法、貫通電極基板、および半導体装置 | |
JP2018195661A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP2016167491A (ja) | 貫通配線基板の製造方法 | |
JP6690142B2 (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いたインターポーザ | |
JP6369653B1 (ja) | 貫通電極基板および半導体装置 | |
JP7327535B2 (ja) | 貫通電極基板 | |
JP2012099518A (ja) | 貫通電極基板 | |
TWI821972B (zh) | 貫通電極基板的製造方法、貫通電極基板及半導體裝置 | |
JP7014241B2 (ja) | 貫通電極基板の製造方法 | |
JP2019016733A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP2017041558A (ja) | 貫通電極基板及びその製造方法 | |
JP2019016732A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP7102699B2 (ja) | 貫通電極基板及びその製造方法 | |
JP2019114734A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 | |
JP2017228775A (ja) | 孔電極基板の製造方法、孔電極基板および半導体装置 |