JP2018195661A - 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 - Google Patents

Abstract

【課題】信頼性の高い貫通電極基板を提供する。【解決手段】本開示の一実施形態に係る貫通電極基板は、第１の面と前記第１の面と反対の面である第２の面とを貫通する貫通孔であって、前記第１の面側の第１側壁が断面視においてテーパ形状で当該第１側壁と接続する第２側壁が断面視において前記第１の面に対して実質的に垂直である貫通孔を有する基板と、前記第１側壁及び前記第２側壁に配置された貫通電極と、を備える。【選択図】図１

Description

本開示は、貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置に関する。

近年、ＬＳＩシステムの更なる高集積化、高機能化のために半導体チップを垂直に積層した三次元実装技術が必須となってきている。この技術においては、上下の半導体チップ同士を効率よく接続する必要がある。そこで、半導体チップに貫通孔を設けて貫通孔の内部に導電材を充填し、半導体チップの両面を電気的に接続する貫通電極技術が注目されている。

特に、めっき処理により貫通電極を形成する技術として、貫通孔の一方の開口縁近傍に蓋めっきを形成し、基板の厚さ方向に導電材を成長させる所謂ボトムアップ方式によって導電材を充填する技術が知られている（特許文献１、２）。

また、めっき処理により貫通電極を形成するもう一つの技術として、貫通孔の側壁にシード層を形成し、当該シード層上に導電材を成長させる所謂コンフォーマル方式によって貫通孔の側壁に亘って導電材を形成する技術が知られている（特許文献３）。

特開２０１３−１０６０１５号公報 特開２０１４−１８７２９７号公報 特開２００７−０６７３４１号公報

しかしながら、上記ボトムアップ方式によって貫通孔に導電材を充填する方法は、導電体の充填に長時間を要するため、製造コストが上昇してしまうといった問題を有する。

一方、上記コンフォーマル方式の場合には、貫通孔の側壁に亘ってシード層を形成する必要がある。シード層の形成は、ドライ処理を用いることができるが、これは以下に述べる問題を有する。

ドライ処理の方法として、例えば蒸着法やスパッタリング法がある。しかし、これらの方法は、特に貫通孔の孔径が小さく、かつ貫通孔が深い場合、貫通孔の側壁に、深さ方向全体に亘ってシード層を付着させることには限界がある。つまり、このような場合、基板の両面を導通させる貫通電極を形成することが困難となる。

本開示は、上記実情に鑑み、信頼性の高い貫通電極基板を提供することを目的とする。

本開示の一実施形態によれば、第１の面と前記第１の面と反対の面である第２の面とを貫通する貫通孔であって、前記第１の面側の第１側壁が断面視においてテーパ形状で当該第１側壁と接続する第２側壁が断面視において前記第１の面に対して実質的に垂直である貫通孔を有する基板と、前記第１側壁及び前記第２側壁に配置された貫通電極と、を備える、貫通電極基板が提供される。

断面視における前記第１の面に対する垂線を基準とした前記第１側壁の傾斜角が０°より大きく６０°以下であってもよい。

本開示の他の実施形態によれば、第１の面と前記第１の面と反対の面である第２の面とを貫通しｎ（ｎは３以上）個の側壁を有する貫通孔であって、前記第１の面側の第１側壁が断面視においてテーパ形状で前記第２の面側の第ｎ側壁が断面視において逆テーパ形状で前記第１側壁及び前記第ｎ側壁以外の側壁のうち少なくとも一つの側壁が断面視において前記第１の面に対して実質的に垂直である貫通孔を有する基板と、前記ｎ個の側壁に配置された貫通電極と、を備える、貫通電極基板が提供される。

断面視における前記第１の面に対する垂線を基準とした前記第１側壁の第１傾斜角と、断面視における前記第２の面に対する垂線を基準とした前記第ｎ側壁の第ｎ傾斜角とは互いに異なってもよい。

前記第１傾斜角及び前記第ｎ傾斜角は、０°より大きく６０°以下であってもよい。

前記貫通孔の深さを断面視において前記第１の面に対して実質的に垂直である前記側壁における前記貫通孔の径の大きさで除した値は、１．５以上であってもよい。

前記貫通孔は、前記貫通電極で充填されていてもよい。

本開示の一実施形態によれば、前記貫通電極基板と、前記基板の前記貫通電極に接続されたＬＳＩ基板と、前記基板の前記貫通電極に接続された半導体チップと、を備える、半導体装置が提供される。

本開示の一実施形態によれば、第１の面側にエッチングマスクとなるマスク層を配置し、前記第１の面とは反対側の面である第２の面側にエッチングを停止させるためのストッパー層を配置した基板を準備し、前記基板の前記第１の面側から、各々条件の異なるｎ（ｎは２以上）回のステップで前記基板の前記第１の面と前記第２の面とが貫通するまで前記基板をエッチングして各々のエッチングに対応するｎ個の側壁を形成し、前記ストッパー層を除去し、前記ｎ個の側壁に導電層を形成することを含む、貫通電極基板の製造方法が提供される。

前記ストッパー層を除去した後に前記ｎ個の側壁に絶縁膜を形成することをさらに含み、前記ｎ個の側壁に導電層を形成することは、前記側壁に形成された絶縁膜上に導電層を形成することであってもよい。

本開示の他の実施形態によれば、第１の面側にエッチングマスクとなるマスク層を配置した基板を準備し、前記基板の前記第１の面側から、各々条件の異なるｎ（ｎは２以上）回のステップで前記基板の前記第１の面と前記第２の面との間まで前記基板をエッチングして各々のエッチングに対応するｎ個の側壁を形成し、前記第１の面と前記第２の面とを貫通する貫通孔を形成するように前記第２の面側から前記基板を研磨し、前記貫通孔の前記ｎ個の側壁に導電層を形成することを含む、貫通電極基板の製造方法が提供される。

前記基板を研磨した後に前記ｎ個の側壁に絶縁膜を形成することをさらに含み、前記ｎ個の側壁に導電層を形成することは、前記側壁に形成された絶縁膜上に導電層を形成することであってもよい。

前記ｎが３以上である場合、前記基板をエッチングして各々のエッチングに対応するｎ個の側壁を形成することは、第１のステップで、第１の条件で前記第１の面側からエッチングして断面視においてテーパ形状である第１側壁を形成すること、及び、第ｎのステップで、前記第１の条件とは異なる第ｎの条件で前記第１の面側からエッチングして断面視において逆テーパ形状である第ｎ側壁を形成することを含んでもよい。

前記ｎが２である場合、前記基板をエッチングして各々のエッチングに対応するｎ個の側壁を形成することは、第１のステップで、第１の条件で前記第１の面側からエッチングして断面視においてテーパ形状である第１側壁を形成すること、又は、第２のステップで、前記第１の条件とは異なる第２の条件で前記第１の面側からエッチングして逆テーパ形状である第２側壁を形成することのうちいずれかを含んでもよい。

前記基板をエッチングすることは、ボッシュプロセスによってエッチングすることであってもよい。

前記導電層を形成することは、蒸着法又はスパッタリング法によって、前記基板の前記テーパ形状又は前記逆テーパ形状になっている側壁側から前記貫通孔の側壁に導電材料を付着させることを含んでもよい。

本開示によれば、信頼性の高い貫通電極基板を提供することができる。

本開示の一実施形態に係る貫通電極基板の概要を示す平面図である。 図１における貫通電極基板のＡ−Ａ’断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法の一工程で用いる装置の概念図である。 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法の一工程のパラメータの変化を説明するための図である。 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の他の製造方法の一工程を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の他の製造方法の一工程を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の他の製造方法の一工程を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の他の製造方法の一工程を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の他の製造方法の一工程を説明する断面図である。 本開示の一実施形態に係る貫通電極基板の他の製造方法の一工程を説明する断面図である。 図１７に対応する断面ＳＥＭ像である。 本開示の他の実施形態に係る貫通電極基板の断面図である。 本開示の他の実施形態に係る貫通電極基板の断面図である。 図２０の貫通電極基板の製造方法の一工程を示す断面ＳＥＭ像である。 本開示の変形例に係る貫通電極基板の断面図である。 本開示の変形例に係る貫通電極基板の断面図である。 本開示の一実施形態に係る貫通電極基板を用いた半導体装置を示す断面図である。 本開示の一実施形態に係る貫通電極基板を用いた半導体装置の別の例を示す断面図である。 本開示の一実施形態に係る貫通電極基板を用いた半導体装置のさらに別の例を示す断面図である。

以下、図面を参照して本開示に係る貫通電極基板、貫通電極基板の製造方法及び半導体装置について説明する。但し、本開示の貫通電極基板、貫通電極基板の製造方法及び半導体装置は多くの異なる態様で実施することが可能であり、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、本実施の形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。また、説明の便宜上、上方又は下方という語句を用いて説明するが、上下方向が逆転してもよい。

＜第１実施形態＞
図１及び図２を用いて、本開示の第１実施形態に係る貫通電極基板１０について説明する。図１は、本開示の一実施形態に係る貫通電極基板の概要を示す平面図である。図２は、図１における貫通電極基板のＡ−Ａ’断面図である。

図１に示すように、貫通電極基板１０には、基板１００に貫通孔１１０が設けられている。また、図２に示すように、貫通電極基板１０は、基板１００及び貫通電極１３０を有する。基板１００は、上面（第１の面）１０２及び下面（第２の面）１０４を有する。

基板１００としては、シリコン基板を使用することができる。また、シリコン基板の他にも、ガラス基板、石英基板、サファイア基板、樹脂基板などの絶縁基板、炭化シリコン基板、化合物半導体基板などの半導体基板、ステンレス基板などの導電性基板を使用することができる。また、基板に使用する材料として、熱膨張係数が２×１０^-6［／Ｋ］以上１７×１０^-6［／Ｋ］以下の範囲の材料を使用することができる。また、これらが積層されたものであってもよい。

基板１００の厚さｔ、すなわち、上面１０２と下面１０４との間の距離は、特に制限はないが、例えば、１００μｍ以上８００μｍ以下の厚さの基板を使用することができる。基板１００の厚さｔは、より好ましくは、２００μｍ以上４００μｍ以下であるとよい。上記の基板の厚さｔの下限よりも基板が薄くなると、基板のたわみが大きくなる。その影響で、製造過程におけるハンドリングが困難になるとともに、基板上に形成する薄膜等の内部応力により基板が反ってしまう。

基板１００には、上面１０２と下面１０４とを貫通する貫通孔１１０が設けられている。また、基板１００は、貫通孔１１０内部に、第１側壁１２１、第２側壁１２２及び第３側壁１２３を有する。

第１側壁１２１は、断面視においてテーパ形状である。第２側壁１２２は、第１側壁１２１に接続する。また、第２側壁１２２は、上面１０２に対して実質的に垂直である。第２側壁１２２には、凹凸が形成されているものの、その凹凸が微細であるため、ここでは、「実質的に垂直である」と表現する。第３側壁１２３は、第２側壁１２２に接続する。第３側壁１２３は、断面視において逆テーパ形状である。

ここで、断面視における上面１０２に対する垂線を基準とした第１側壁１２１の第１傾斜角θ₁と、断面視における下面１０４に対する垂線を基準とした第３側壁１２３の第３傾斜角θ₃とは、互いに異なる。この例では、θ₁＞θ₃である。すなわち、第１傾斜角θ₁の方が第３傾斜角θ₃よりも急傾斜である。また、第１傾斜角θ₁及び第３傾斜角θ₃が０°であると、上面１０２又は下面１０４に対して垂直になってしまい従来と異ならない。他方、第１傾斜角θ₁及び第３傾斜角θ₃が大きくなりすぎると、第１側壁１２１及び第３側壁１２３の開口端が、大きくなってしまい、ピッチ幅が広くなってしまう。そこで、第１傾斜角θ₁及び第３傾斜角θ₃は、０°より大きく６０°以下であることが好ましい。

絶縁膜１３５は、貫通孔１１０、上面１０２及び下面１０４に配置される。貫通電極１３０は、絶縁膜１３５を覆うように貫通孔１１０に配置される。また、配線１４０及び配線１５０は、絶縁膜１３５上に配置される。貫通電極１３０は、貫通孔１１０に配置され、上面１０２側に配置された配線１４０と下面１０４側に配置された配線１５０とを電気的に接続する。貫通電極基板１０において、貫通電極１３０はシード層１３２及びめっき層１３４を有する。貫通電極１３０と同様に、配線１４０はシード層１４２及びめっき層１４４を有する。また、配線１５０はシード層１５２及びめっき層１５４を有する。各シード層及びめっき層は、コンフォーマルに形成されている。ここで、コンフォーマルに形成するとは、覆われる層と同じ形状になるように層を形成することを意味する。もっとも、各シード層及びめっき層は、コンフォーマルな形状に限定されず、凹凸があっても、貫通電極としての機能を有していればよい。

ここで、貫通孔のアスペクト比とは、一般に、貫通孔の深さの値を貫通孔の開口の大きさで除した値で定義される。この例では、図２に示すように、貫通孔１１０の深さは、基板１００の厚さであるｔと同じ値である。また、貫通孔１１０の開口の大きさは、断面視において上面１０２及び下面１０４に対して実質的に垂直である第２側壁１２２における径の大きさを意味し、その値は、Φである。そうすると、貫通孔１１０のアスペクト比は、ｔ／Φとなる。貫通孔１１０のアスペクト比は、好ましくは１．５以上である。

シード層１３２、１４２及び１５２は、導電材料を使用することができる。例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）これらの化合物、あるいはこれらの合金などを使用することができる。特に、めっき層１３４、１４４及び１５４が銅（Ｃｕ）を含む場合、シード層１３２、１４２及び１５２は、Ｃｕの拡散を抑制する材料を使用することができ、例えば窒化チタン（ＴｉＮ）、窒化モリブデン（ＭｏＮ）、窒化タンタル（ＴａＮ）等を使用してもよい。ここで、シード層１３２、１４２及び１５２の厚さは、特に制限はないが、例えば、３００ｎｍ以上１２００ｎｍ以下の範囲で適宜選択することができる。

めっき層１３４、１４４及び１５４は、それぞれシード層１３２、１４２及び１５２との密着性が良く、電気伝導度が高い導電材料を使用することができる。例えば、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ロジウム（Ｒｈ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）等の金属またはこれらを用いた合金などから選択することができる。めっき層１３２、１４２及び１５２は貫通孔１１０内部の側壁に沿い、かつ、絶縁膜１３５上に配置されている。つまり、貫通孔１１０の内部には空洞が設けられている。

本開示によれば、高アスペクト比の貫通孔１１０の側壁に導通が十分にとれる貫通電極１３０を形成することができる。その結果、信頼性の高い貫通電極基板１０を提供することができる。以上で貫通電極基板１０について説明した。

［貫通電極基板１０の製造方法１］
次に、図３から図１３を用いて、第１実施形態に係る貫通電極基板１０の製造方法について説明する。図３は、本開示の一実施形態に係る貫通電極基板の製造方法の一工程で用いる装置の概念図である。具体的には、図５、図７及び図８の工程で用いる装置の概念図である。他方、図４から図１３は、それぞれ本開示の一実施形態に係る貫通電極基板の製造方法の一工程を説明する断面図である。

まず、後述の図５、図７及び図８の工程で用いる装置の構成について説明する。エッチング対象となる基板は、チャンバー６０の下部側に設けられたステージ６１に配置される。チャンバー６０には、エッチングガス（例えば、ＳＦ₆ガス）、有機堆積物形成ガス（例えば、Ｃ₄Ｆ₈ガス）のうちいずれか一種類のガスが、各ボンベ６３ａ及び６３ｂからそれぞれガス流量調節器６５ａ及び６５ｂを通して供給される。これらのガスは、第１高周波電源６９により高周波電力を印加されたコイル６７によりプラズマ化される。その後、第２高周波電源７１を用いてステージ６１に高周波電力が印加されることにより、これらの生成されたプラズマは基板に引き込まれる。

真空ポンプ７３は、チャンバー６０内を減圧し、また、プロセス後に生成されるガスを廃棄するため、排気流量調整器７５を介してチャンバー６０に接続されている。なお、このチャンバー６０からの排気流量は排気流量調整器７５により変更される。

次に、図４から図１３を用いて、貫通電極基板１０の製造方法について説明する。図４に示すように、上面１０２側にマスク層１３１を配置し、下面１０４側にストッパー層１３３を配置した基板１００を準備する。この例では、基板１００は、シリコン基板である。ここで、マスク層１３１は、基板１００の上面１０２上にフォトレジストを塗布した後に、露光及び現像を行うことにより形成する。また、マスク層１３１は、後述の貫通孔１１０に対応する箇所を露出するように形成される。マスク層１３１は、エッチングマスクとして機能する。マスク層１３１は、例えば、レジストやシリコン酸化膜などの酸化膜である。他方、ストッパー層１３３は、後述のエッチングを停止させる機能を有する。ストッパー層１３３は、レジストやメタルなどである。

次に、図３で示した装置を用いて、基板１００の上面１０２側から、各々条件の異なる３回のステップ（図５、図７、図８参照）で、基板１００の上面１０２と下面１０４とが貫通するまで、基板１００をエッチングする。ここでは、いずれのステップにおいても、ボッシュプロセスと称する方法を用いる。ボッシュプロセスでは、基板１００の表面をエッチングガス（例えば、ＳＦ₆ガス）を用いて等方的にエッチングして開口を形成するエッチング工程と、開口の内壁に有機堆積物形成ガス（例えば、Ｃ₄Ｆ₈ガス）を用いて保護膜を堆積させるデポジション工程を交互に繰り返す。エッチング工程の時間とデポジション工程の時間の比率などを変えることで、エッチング形状を変えることができる。

まず、図５に示すように、第１のステップで、第１の条件で、基板１００の上面１０２側からエッチングして、断面視においてテーパ形状である第１側壁１２１を形成する。例えば、第１の条件は、図６に示すように、エッチングを連続的に弱めることである。図６は、本開示の一実施形態に係る貫通電極基板の製造方法の一工程のパラメータの変化を説明するための図である。ここで、１サイクルを順に２回のエッチング工程と１回のデポジション工程としたときに、２回目のエッチング工程の時間ｔ_ET2,n（この例では、１≦ｎ≦６）だけ、連続的に短くする。すなわち、ｔ_ET2,1＝３０［ｓｅｃ］、ｔ_ET2,2＝２５［ｓｅｃ］、ｔ_ET2,3＝２０［ｓｅｃ］、・・・、ｔ_ET2,6＝５［ｓｅｃ］と、１サイクルごとに２回目のエッチング工程の時間ｔ_ET2,n値が５［ｓｅｃ］ずつ短くする。その結果、断面視においてテーパ形状である第１側壁１２１を形成することが可能になる。また、第１の条件は、デポジション工程を連続的に強めことであってもよい。つまり、デポジション工程を連続的に強めることで、間接的にエッチングを弱めて、断面視においてテーパ形状である第１側壁１２１を形成してもよい。具体的には、１サイクルを順に２回のエッチング工程と１回のデポジション工程としたときに、デポジション工程の時間だけ連続的に強める。

次に、図７に示すように、第２のステップで、第２の条件で、基板１００の上面１０２側からエッチングして、断面視において上面１０２に対して実質的に垂直になるような第２側壁１２２を形成する。具体的には、垂直形状になるような設定を決めたら、その設定のままサイクルを繰り返す。例えば、表１の第２ステップのような第１のエッチング工程（Ｅｔｃｈ１）、第２のエッチング工程（Ｅｔｃｈ２）、デポジション工程（Ｄｅｐｏ）の条件が決まったら、基本的には、この条件のままサイクルを繰り返す。もっとも、孔の深さが深くなるにつれて、当初の設定値のままではエッチングとデポジションとのバランスが崩れる場合には、バランスが一定になるよう条件を変化させることもある。

続いて、図８に示すように、第３のステップで、第３の条件で、基板１００の上面１０２側からエッチングして、断面視において逆テーパ形状である第３側壁１２３を形成する。例えば、第３の条件は、エッチングを連続的に強めることである。具体的には、１サイクルを順に２回のエッチング工程と１回のデポジション工程としたときに、１回目のエッチング工程と２回目のエッチング工程の時間を連続的に長くする。その結果、断面視において逆テーパ形状である第３側壁１２３を形成することが可能になる。また、第３の条件は、デポジション工程を連続的に弱めることであってもよい。つまり、デポジション工程を連続的に弱めることで、間接的にエッチングを強めて、逆テーパ形状である第３側壁１２３を形成してもよい。さらに、後述の表１のように、１回目のエッチング工程と２回目のエッチング工程の時間を連続的に長くし、かつ、デポジション工程を連続的に弱めることであってもよい。

続いて、マスク層１３１及びストッパー層１３３を除去して、洗浄する（図９参照）。続いて、図１０に示すように、基板１００の上面１０２、下面１０４及び各側壁（第１側壁１２１、第２側壁１２２、第３側壁１２３）に絶縁膜１３５を形成する。

続いて、図１１に示すように、基板１００の上面１０２側から絶縁膜１３５上及び貫通孔１１０の内部にそれぞれシード層（導電層）１４２及び１３２ａを形成する。シード層１４２及び１３２ａは、例えば、Ｃｕ、Ｔｉ、Ｔａ、Ｗ等の金属またはこれらを用いた合金の単層または積層を使用することができ、真空蒸着法又はスパッタリング法等のＰＶＤ法により形成することができる。シード層１４２及び１３２ａに使用する材料は、後にシード層１４２及び１３２ａ上にそれぞれ形成するめっき層１４４及び１３４と同じ材質を選択することができる。ここで、シード層１４２及び１３２ａは、好ましくは２０ｎｍ以上１μｍ以下の膜厚で形成するとよい。また、シード層１４２及び１３２ａは、より好ましくは１００ｎｍ以上３００ｎｍ以下の膜厚で形成するとよい。

続いて、図１２に示すように、基板１００の下面１０４側から絶縁膜１３５上及び貫通孔１１０の内部にそれぞれシード層（導電層）１５２及び１３２ｂを形成する。シード層１５２及び１３２ｂは、シード層１４２及び１３２ａと同様の材質、方法によって形成することができる。ここで、シード層１３２ａとシード層１３２ｂは接続され、両者を合わせて、シード層１３２と表記する。

次に、図１３に示すように、シード層１３２、１４２及び１５２に通電することで電解めっきを行い、それぞれめっき層１３４、１４４及び１５４を形成する。以上の結果、貫通電極基板１０が製造される。なお、図４から図１５を用いて説明した製造方法においては、基板１００の下面１０４にストッパー層１３３を配置している。基板１００の下面１０４は、基板１００の上面１０２を表面とすると、裏面と呼ぶことができる。そこで、図４から図１５を用いて説明した製造方法は、「裏面保護方式」と呼ぶことができる。

以上で説明したとおり、本開示によれば、高アスペクト比の貫通孔１１０の側壁に導通が十分にとれる貫通電極１３０を形成し、その結果、信頼性の高い貫通電極基板１０を提供することができる。また、本開示によれば、図５、図７及び図８を用いて説明したとおり、貫通孔１１０の形成は、基板１００の片面から一括して加工することが可能である。そのため、基板１００の両面から加工する場合で、かつ、基板１００の片面側を加工後に基板１００を反転させて基板１００のもう一方の面側を加工する場合に比べて、より簡易に各側壁の接続が滑らかな貫通電極基板１０を製造することが可能になる。

［貫通電極基板１０の製造方法２］
次に、図１４から図１７を用いて、第１実施形態に係る貫通電極基板１０の製造方法で、上記の裏面保護方式とは異なる製造方法について説明する。図１４から図１７は、それぞれ本開示の一実施形態に係る貫通電極基板の他の製造方法の一工程を説明する断面図である。なお、この製造方法は、後述のとおり、基板１００を研磨するプロセスを含むため、ここでは、「研磨方式」と呼ぶ。研磨方式は、前述の裏面保護方式と同じ工程や類似の工程を含んでいるため、ここでは、これらの詳細な説明は省略し、異なる点について詳細な説明をする。

図１４に示すように、上面１０２側にマスク層１３１を配置した基板１００を準備する。次に、基板１００の上面１０２側から、各々条件の異なる３回のステップ（図１５から図１７参照）で、基板１００の上面１０２と下面１０４との間まで基板１００をエッチングする。いずれのプロセスにおいても、ボッシュプロセスを用いる点は、裏面保護方式と同じである。

具体的には、図１５に示すように、第１のステップで、第１の条件で、基板１００の上面１０２側からエッチングして、断面視においてテーパ形状である第１側壁１２１を形成する。次に、図１６に示すように、第２のステップで、第２の条件で、基板１００の上面１０２側からエッチングして、断面視において上面１０２に対して実質的に垂直になるような第２側壁１２２を形成する。続いて、図１７に示すように、第３のステップで、第３の条件で、基板１００の上面１０２側からエッチングして、断面視において逆テーパ形状である第３側壁１２３を形成する。なお、第１の条件、第２の条件及び第３の条件については、裏面保護方式で説明した条件と同じである。

続いて、マスク層１３１を除去し、洗浄を行う。その後、基板１００の下面１０４側から基板１００を研磨して、上面１０２と下面１０４とを貫通孔１１０を形成する。研磨後に、絶縁層１３５を形成する工程（図１０参照）以降の工程は、裏面保護方式と同じである。本開示の研磨方式によっても、裏面保護方式と同じ効果を奏する。

図１８は、図１７に対応する断面ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像である。図１８に示すように、３つのステップにおいて、各々異なる条件のボッシュプロセスを用いることによって、テーパ形状である第１側壁１２１、上面１０２に対して垂直である第２側壁１２２及び逆テーパ形状である第３側壁１２３が形成されていることがわかる。このＳＥＭ像では、断面視における上面１０２に対する垂線を基準とした第１側壁１２１の第１傾斜角θ₁は、２６°である。また、下面１０４に対する垂線を基準とした第３側壁１２３の第３傾斜角θ₃は、１１°である。したがって、θ₁とθ₃とが互いに異なることがわかる。また、断面視において上面１０２及び下面１０４に対して実質的に垂直である第２側壁１２２における径の大きさは、１４０μｍである。

＜第２実施形態＞
図１９を用いて、本開示の第２実施形態に係る貫通電極基板２０について説明する。図１９は、本開示の他の実施形態に係る貫通電極基板の断面図である。第２実施形態に係る貫通電極基板２０は、第１実施形態に係る貫通電極基板１０と重複する部分がある。そこで、重複する部分については詳細な説明は省略し、異なる点について詳細な説明をする。

図１９に示すように、基板２００には、上面２０２と下面２０４とを貫通する貫通孔２１０が設けられている。基板２００は、貫通孔２１０の内部に、第１側壁２２１及び第２側壁２２２を有する。第１側壁２２１及び第２側壁２２２は、それぞれ第１実施形態に係る基板１００の第１側壁１２１及び第２側壁１２２に対応する。もっとも、基板２００は、第１実施形態に係る貫通電極基板１０の基板１００と異なり、第３側壁１２３に対応する側壁は有していない。つまり、基板２００は、上面２０２側にのみテーパ形状である第１側壁２２１がある。そこで、第２実施形態に係る貫通電極基板２０は、「上部テーパ型」と呼ぶことができる。

貫通電極基板２０の製造方法は、基本的には、貫通電極基板１０の製造方法と同じであるが、ボッシュプロセスで側壁を形成するステップは、２つである点で異なる。また、シード層２３２及び２４２を形成する前に、基板２００の下面２０４にデバイス等（図示せず）が配置されている有底ビアの場合、シード層２３２及び２４２の形成は、基板２００の上面２０２側から行うことになる。

本開示によれば、第１実施形態と同様の効果を奏する。

＜第３実施形態＞
図２０を用いて、本開示の第３実施形態に係る貫通電極基板３０について説明する。図２０は、本開示の他の実施形態に係る貫通電極基板の断面図である。第３実施形態に係る貫通電極基板３０は、第１実施形態に係る貫通電極基板１０と重複する部分がある。そこで、重複する部分については詳細な説明は省略し、異なる点について詳細な説明をする。

図２０に示すように、基板３００には、上面３０２と下面３０４とを貫通する貫通孔３１０が設けられている。基板３００は、貫通孔３１０の内部に、第１側壁３２２及び第２側壁３２３を有する。第１側壁３２２及び第２側壁３２３は、それぞれ第１実施形態に係る基板１００の第２側壁１２２及び第３側壁１２３に対応する。もっとも、基板３００は、第１実施形態に係る貫通電極基板１０の基板１００と異なり、第１側壁１２１に対応する側壁は有していない。つまり、基板３００は、下面２０４側にのみテーパ形状である第２側壁３２３がある。そこで、第３実施形態に係る貫通電極基板３０は、「下部テーパ型」と呼ぶことができる。

貫通電極基板３０の製造方法は、基本的には、貫通電極基板１０の製造方法と同じであるが、ボッシュプロセスで側壁を形成するステップは、２つである点で異なる。ここで、図２１は、図２０の貫通電極基板の製造方法の一工程を示す断面ＳＥＭ像である。図２１に示すように、２つのステップにおいて、各々異なる条件のボッシュプロセスを用いることによって、上面３０２に対して垂直である第１側壁３２２及び逆テーパ形状である第２側壁３２３が形成されていることがわかる。

また、シード層３３２及び３５２を形成する前に、基板３００の上面２０２に配線等（図示せず）が配置されている場合、シード層３３２及び３５２の形成は、基板３００の下面３０２側から行うことになる。

本開示によれば、第１実施形態と同様の効果を奏する。

＜変形例１＞
以上の実施形態においては、貫通孔の側壁が２つ（図１９及び図２０参照）又は３つ（図２参照）であることを前提に説明した。もっとも、貫通孔の側壁の数は、これらに限定されるものではなく、４つ以上であってもよい。この場合において、ボッシュプロセスで各側壁を形成することになるが、側壁の数に応じて、各ステップにおける条件は異なることになる。本変形例によれば、第１実施形態と同様の効果を奏する。

＜変形例２＞
以上の実施形態及び変形例においては、各シード層及びめっき層がコンフォーマルに形成されていることを前提に説明した。つまり、各貫通電極が貫通孔の側壁に沿った形状であることが前提であった。もっとも、貫通電極の形状は、これに限定されるものではない。図２２を用いて、本開示の変形例に係る貫通電極基板４０について説明する。図２２は、本開示の変形例に係る貫通電極基板の断面図である。貫通電極基板４０は、第１実施形態に係る貫通電極基板１０と重複する部分がある。そこで、重複する部分については詳細な説明は省略し、異なる点について詳細な説明をする。

貫通電極基板４０の貫通電極４３０は、第１実施形態の貫通電極１３０と異なる。すなわち、貫通電極基板４０の貫通孔４１０は、貫通電極４３０で充填されている。ここで貫通孔がめっき層で充填されているという表現を用いたが、貫通孔のすべてがめっき層で充填されている場合もあれば、製造プロセスの関係上、めっき層に多少の気泡を含んだ場合も含んでいる。ただし、貫通電極の機能を果たさないような空隙（ボイド）があるようなものまでは含まない。

本変形例によれば、第１実施形態と同様の効果を奏する。加えて、貫通孔４１０は、貫通電極４３０で充填されているため、より確実に導通を確保できる。また、貫通孔４１０は、貫通電極４３０で充填され空洞がないため、水分やガスがたまりにくい。ガスがたまったとしても、貫通孔の側壁がテーパ形状になっており、開口間口が広がっているため、ガス抜き効果が向上する。

第２実施形態の貫通電極基板２０の貫通電極２３０、第３実施形態の貫通電極基板３０の貫通電極３３０についても、本変形例と同様に、貫通孔を貫通電極で充填するよう変形してもよい。

＜変形例３＞
以上の実施形態及び変形例においては、各シード層と基板との間に絶縁層が配置されていることを前提として説明した。もっとも、例えば、図２３に示すように、基板に各シード層を配置してもよい。なお、図２３は、第１実施形態の貫通電極基板１０（図２参照）から絶縁層を除いたものであって、各実施形態及び各変形例においても、図２３と同様に各シード層と基板との間に絶縁層を配置しなくてもよい。本変形例によれば、第１実施形態と同様の効果を奏する。
＜変形例４＞
以上の実施形態及び変形例１及び変形例２においては、絶縁層が１層であることを前提に説明したが、絶縁層の数は２層以上の複数であってもよい。複数の絶縁層は、互いに同じ材料を用いても、互いに異なる材料を用いてもいずれでもよい。本変形例によれば、第１実施形態と同様の効果を奏する。

＜第４実施形態＞
図２４から図２６を用いて、本開示の一実施形態に係る貫通電極基板を用いた半導体装置について説明する。図２４は、本開示の一実施形態又は変形例に係る貫通電極基板を用いた半導体装置を示す断面図である。半導体装置１０００は、３つの貫通電極基板１３１０、１３２０、１３３０が積層され、例えば、ＤＲＡＭ等の半導体素子が形成されたＬＳＩ基板１４００に接続されている。貫通電極基板１３１０は、接続端子１５１１、１５１２を有している。これらの貫通電極基板１３１０、１３２０、１３３０はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。接続端子１５１２は、ＬＳＩ基板１４００の接続端子１５００とバンプ１６１０により接続されている。接続端子１５１１は、貫通電極基板１３２０の接続端子１５２２とバンプ１６２０により接続されている。貫通電極基板１３２０の接続端子１５２１と、貫通電極基板１３３０の接続端子１５３２と、についても、接続端子がバンプ１６３０により接続する。バンプ１６１０、１６２０、１６３０は、例えば、インジウム、銅、金等の金属を用いる。

なお、貫通電極基板を積層する場合には、３層に限らず、２層であってもよいし、さらに４層以上であってもよい。また、貫通電極基板と他の基板との接続においては、バンプによるものに限らず、共晶接合など、他の接合技術を用いてもよい。また、ポリイミド、エポキシ樹脂等を塗布、焼成して、貫通電極基板と他の基板とを接着してもよい。

図２５は、本開示の一実施形態に係る貫通電極基板を用いた半導体装置の別の例を示す断面図である。図２５に示す半導体装置１０００は、ＭＥＭＳデバイス、ＣＰＵ、メモリ等の半導体チップ（ＬＳＩチップ）１４１０、１４２０、および貫通電極基板１３００が積層され、ＬＳＩ基板１４００に接続されている。

半導体チップ１４１０と半導体チップ１４２０との間に貫通電極基板１３００が配置され、バンプ１６４０、１６５０により接続されている。ＬＳＩ基板１４００上に半導体チップ１４１０が載置され、ＬＳＩ基板１４００と半導体チップ１４２０とはワイヤ１７００により接続されている。この例では、貫通電極基板１３００は、それぞれ機能の異なる複数の半導体チップを積層することで、多機能の半導体装置を製造することができる。例えば、半導体チップ１４１０を３軸加速度センサとし、半導体チップ１４２０を２軸磁気センサとすることによって、５軸モーションセンサを１つのモジュールで実現した半導体装置を製造することができる。

半導体チップがＭＥＭＳデバイスにより形成されたセンサなどである場合には、センシング結果がアナログ信号により出力されるようなときがある。この場合には、ローパスフィルタ、アンプ等についても半導体チップまたは貫通電極基板１３００に形成してもよい。

図２６は、本開示の一実施形態に係る貫通電極基板を用いた半導体装置のさらに別の例を示す断面図である。上記２つの例（図２４、図２５）は、３次元実装であったが、この例では、２次元と３次元との併用実装に適用した例である（２．５次元という場合もある）。図２６に示す例では、ＬＳＩ基板１４００には、６つの貫通電極基板１３１０、１３２０、１３３０、１３４０、１３５０、１３６０が積層されて接続されている。ただし、全ての貫通電極基板が積層して配置されているだけでなく、基板面内方向にも並んで配置されている。これらの貫通電極基板はそれぞれが異なる材質の基板から形成された貫通電極基板であってもよい。

図２６の例では、ＬＳＩ基板１４００上に貫通電極基板１３１０、１３５０が接続され、貫通電極基板１３１０上に貫通電極基板１３２０、１３４０が接続され、貫通電極基板１３２０上に貫通電極基板１３３０が接続され、貫通電極基板１３５０上に貫通電極基板１３６０が接続されている。なお、図２６に示す例のように、貫通電極基板１３００を複数の半導体チップを接続するためのインターポーザとして用いても、このよう２次元と３次元との併用実装が可能である。例えば、貫通電極基板１３３０、１３４０、１３６０などが半導体チップに置き換えられてもよい。

上記のように製造された半導体装置１０００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家電等、様々な電気機器に搭載される。

以下、本開示の第１実施形態に係る貫通電極基板１０の貫通孔の内部の側壁を形成した条件及び結果について具体的に説明する。側壁を形成するのに用いた装置は、図３で示した装置である。図３で示した装置の各数値を調整した結果を表１に示す。なお、基板は、シリコン基板を用いた。

第１ステップにおいては、図３におけるチャンバー６０内の圧力を３［Ｐａ］にし、コイル６７に６００［Ｗ］の電力を印加し、ステージ６１には１８０［Ｗ］が印加される。第１ステップは、順に１回目のエッチング工程（Ｅｔｃｈ１）、２回目のエッチング工程（Ｅｔｃｈ２）、デポジション工程（Ｄｅｐｏ）で１サイクルである。２回目のエッチング工程は、サイクルごとに時間パラメータが変化する。具体的には、２回目のエッチング工程は、最初のサイクルでは、３０［ｓｅｃ］であるが、最後のサイクルでは、５［ｓｅｃ］である。この例では、１サイクルで１．２５［ｓｅｃ］ずつ時間が減少し、合計２０サイクル繰り返す。

第２ステップでは、第１ステップと異なり、サイクルが異なっても、エッチング又はデポジションの時間は一定である。第３ステップでは、１回目のエッチング工程（Ｅｔｃｈ１）、２回目のエッチング工程（Ｅｔｃｈ２）、デポジション工程（Ｄｅｐｏ）の時間がサイクルごとに変化する。すなわち、１回目のエッチング工程の時間は、最初のサイクルでは、１．５［ｓｅｃ］であるが、最後のサイクルでは、３［ｓｅｃ］まで徐々に増加する。同様に、２回目のエッチング工程の時間は、最初のサイクルでは、３［ｓｅｃ］であるが、最後のサイクルでは、１２［ｓｅｃ］、まで徐々に増加する。他方、デポジション工程の時間は、最初のサイクルでは、３．２［ｓｅｃ］であるが、最後のサイクルでは、１．２［ｓｅｃ］まで徐々に減少する。

表１の条件で貫通孔の側壁を形成したところ、図１８のＳＥＭ像に示される貫通孔の側壁が形成されたことを確認した。図１８に示すように、テーパ形状である第１側壁１２１、上面１０２に対して実質的に垂直である第２側壁１２２、逆テーパ形状である第３側壁１２３が形成されていることがわかる。

以上の結果からも、高アスペクト比の貫通孔の側壁に導通が十分にとれる貫通電極を形成することができ、その結果、信頼性の高い貫通電極基板を提供することが可能であるといえる。

なお、本開示は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。

１０、２０、３０、４０：貫通電極基板
１００、２００、３００、４００：基板
１１０、２１０、３１０、４１０：貫通孔
１０２、２０２、３０２、４０２：上面
１０４、２０４、３０４、４０４：下面
１３０、２３０、３３０、４３０：貫通電極

Claims (16)

1. 第１の面と前記第１の面と反対の面である第２の面とを貫通する貫通孔であって、前記第１の面側の第１側壁が断面視においてテーパ形状で当該第１側壁と接続する第２側壁が断面視において前記第１の面に対して実質的に垂直である貫通孔を有する基板と、
   前記第１側壁及び前記第２側壁に配置された貫通電極と、
   を備える、貫通電極基板。
2. 断面視における前記第１の面に対する垂線を基準とした前記第１側壁の第１傾斜角が０°より大きく６０°以下であることを特徴とする請求項１に記載の貫通電極基板。
3. 第１の面と前記第１の面と反対の面である第２の面とを貫通しｎ（ｎは３以上）個の側壁を有する貫通孔であって、前記第１の面側の第１側壁が断面視においてテーパ形状で前記第２の面側の第ｎ側壁が断面視において逆テーパ形状で前記第１側壁及び前記第ｎ側壁以外の側壁のうち少なくとも一つの側壁が断面視において前記第１の面に対して実質的に垂直である貫通孔を有する基板と、
   前記ｎ個の側壁に配置された貫通電極と、
   を備える、貫通電極基板。
4. 断面視における前記第１の面に対する垂線を基準とした前記第１側壁の第１傾斜角と、断面視における前記第２の面に対する垂線を基準とした前記第ｎ側壁の第ｎ傾斜角とは互いに異なることを特徴とする請求項３に記載の貫通電極基板。
5. 前記第１傾斜角及び前記第ｎ傾斜角は、０°より大きく６０°以下であることを特徴とする請求項４に記載の貫通電極基板。
6. 前記貫通孔の深さを断面視において前記第１の面に対して実質的に垂直である前記側壁における前記貫通孔の径の大きさで除した値は、１．５以上であることを特徴とする請求項１から請求項５のいずれか一項に記載の貫通電極基板。
7. 前記貫通孔は、前記貫通電極で充填されていることを特徴とする請求項１から請求項６のいずれか一項に記載の貫通電極基板。
8. 請求項１から７のいずれか一項に記載の貫通電極基板と、
   前記基板の前記貫通電極に接続されたＬＳＩ基板と、
   前記基板の前記貫通電極に接続された半導体チップと、
   を備える、半導体装置。
9. 第１の面側にエッチングマスクとなるマスク層を配置し、前記第１の面とは反対側の面である第２の面側にエッチングを停止させるためのストッパー層を配置した基板を準備し、
   前記基板の前記第１の面側から、各々条件の異なるｎ（ｎは２以上）回のステップで前記基板の前記第１の面と前記第２の面とが貫通するまで前記基板をエッチングして各々のエッチングに対応するｎ個の側壁を形成し、
   前記ストッパー層を除去し、
   前記ｎ個の側壁に導電層を形成すること
   を含む、貫通電極基板の製造方法。
10. 前記ストッパー層を除去した後に前記ｎ個の側壁に絶縁膜を形成することをさらに含み、
    前記ｎ個の側壁に導電層を形成することは、前記側壁に形成された絶縁膜上に導電層を形成することであることを特徴とする請求項９に記載の貫通電極基板の製造方法。
11. 第１の面側にエッチングマスクとなるマスク層を配置した基板を準備し、
    前記基板の前記第１の面側から、各々条件の異なるｎ（ｎは２以上）回のステップで前記基板の前記第１の面と前記第２の面との間まで前記基板をエッチングして各々のエッチングに対応するｎ個の側壁を形成し、
    前記第１の面と前記第２の面とを貫通する貫通孔を形成するように前記第２の面側から前記基板を研磨し、
    前記貫通孔の前記ｎ個の側壁に導電層を形成すること
    を含む、貫通電極基板の製造方法。
12. 前記基板を研磨した後に前記ｎ個の側壁に絶縁膜を形成することをさらに含み、
    前記ｎ個の側壁に導電層を形成することは、前記側壁に形成された絶縁膜上に導電層を形成することであることを特徴とする請求項１１に記載の貫通電極基板の製造方法。
13. 前記ｎが３以上である場合、前記基板をエッチングして各々のエッチングに対応するｎ個の側壁を形成することは、第１のステップで、第１の条件で前記第１の面側からエッチングして断面視においてテーパ形状である第１側壁を形成すること、及び、第ｎのステップで、前記第１の条件とは異なる第ｎの条件で前記第１の面側からエッチングして断面視において逆テーパ形状である第ｎ側壁を形成することを含むことを特徴とする請求項９から請求項１２の何れか一つに記載の貫通電極基板の製造方法。
14. 前記ｎが２である場合、前記基板をエッチングして各々のエッチングに対応するｎ個の側壁を形成することは、第１のステップで、第１の条件で前記第１の面側からエッチングして断面視においてテーパ形状である第１側壁を形成すること、又は、第２のステップで、前記第１の条件とは異なる第２の条件で前記第１の面側からエッチングして逆テーパ形状である第２側壁を形成することのうちいずれかを含むことを特徴とする請求項９から請求項１２の何れか一つに貫通電極基板の製造方法。
15. 前記基板をエッチングすることは、ボッシュプロセスによってエッチングすることであることを特徴とする請求項９から請求項１４の何れか一つに記載の貫通電極基板の製造方法。
16. 前記導電層を形成することは、蒸着法又はスパッタリング法によって、前記基板の前記テーパ形状又は前記逆テーパ形状になっている側壁側から前記貫通孔の側壁に導電材料を付着させることを含むことを特徴とする請求項１３又は請求項１４に記載の貫通電極基板の製造方法。