JP2010177237A - 半導体装置、半導体装置の製造方法、貫通電極、貫通電極の製造方法、発振器、及び電子機器 - Google Patents
半導体装置、半導体装置の製造方法、貫通電極、貫通電極の製造方法、発振器、及び電子機器 Download PDFInfo
- Publication number
- JP2010177237A JP2010177237A JP2009015077A JP2009015077A JP2010177237A JP 2010177237 A JP2010177237 A JP 2010177237A JP 2009015077 A JP2009015077 A JP 2009015077A JP 2009015077 A JP2009015077 A JP 2009015077A JP 2010177237 A JP2010177237 A JP 2010177237A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- conductive film
- hole
- forming step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【課題】貫通電極と半導体基板との間でリーク電流が発生することを抑制することができる半導体装置、半導体装置の製造方法、貫通電極、貫通電極の製造方法、発振器、及び電子機器を提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板の第一の面に形成された第一の導電膜と、第一の面に略平行な第二の面に形成された第二の導電膜と、半導体基板に形成された貫通孔に配設されており、当該貫通孔に倣う形状を有し、第一の導電膜と第二の導電膜とに接続された貫通電極と、を有し、貫通孔は、第一の面及び第二の面に略垂直な側壁部と、側壁部と第一の面又は第二の面とを接続するそれぞれ1以上の接続壁とを備える。
【選択図】図3
【解決手段】半導体装置は、半導体基板と、半導体基板の第一の面に形成された第一の導電膜と、第一の面に略平行な第二の面に形成された第二の導電膜と、半導体基板に形成された貫通孔に配設されており、当該貫通孔に倣う形状を有し、第一の導電膜と第二の導電膜とに接続された貫通電極と、を有し、貫通孔は、第一の面及び第二の面に略垂直な側壁部と、側壁部と第一の面又は第二の面とを接続するそれぞれ1以上の接続壁とを備える。
【選択図】図3
Description
本発明は、半導体基板の異なる面に形成された電極どうしを接続する貫通電極を備える半導体装置、当該半導体装置の製造方法、半導体基板の異なる面に形成された電極どうしを接続する貫通電極、当該貫通電極の製造方法、及びこれらの半導体装置などを備える発振器、及び電子機器に関する。
近年、携帯電話機やノート型パーソナルコンピューターなどの電子機器は、携帯性のさらなる向上を求められており、小型・軽量化が要求されている。この要求に応えるために、電子機器が備える半導体装置などの各種の電子部品の小型化が図られている。
特許文献1には、半導体基板に形成された溝(孔)に導電部を形成することによって、小型化した半導体チップと略同等の平面サイズの半導体装置を実現する半導体装置、半導体装置の製造方法、及び電子部品が開示されている。
特許文献2には、貫通電極の中央部分を両端側より細くすることで、大きなボンディング力に耐えられる貫通電極を備える半導体装置およびその製造方法が開示されている。
特許文献3には、貫通電極が形成されるビアホールにおける、貫通電極が接続されるパッド電極側の開口端の径をパット電極より大きくし、その他の部分の径はパット電極より小さくすることで、貫通電極が接続されるパッド電極が変形することによって半導体装置の信頼性が低下することを防止する半導体装置及びその製造方法が開示されている。
特許文献1には、半導体基板に形成された溝(孔)に導電部を形成することによって、小型化した半導体チップと略同等の平面サイズの半導体装置を実現する半導体装置、半導体装置の製造方法、及び電子部品が開示されている。
特許文献2には、貫通電極の中央部分を両端側より細くすることで、大きなボンディング力に耐えられる貫通電極を備える半導体装置およびその製造方法が開示されている。
特許文献3には、貫通電極が形成されるビアホールにおける、貫通電極が接続されるパッド電極側の開口端の径をパット電極より大きくし、その他の部分の径はパット電極より小さくすることで、貫通電極が接続されるパッド電極が変形することによって半導体装置の信頼性が低下することを防止する半導体装置及びその製造方法が開示されている。
半導体基板は、当該基板上に形成された回路に対して一定の電位となっており、回路と導通している貫通電極とは電位差があるため、貫通電極と半導体基板との間でリーク電流が発生する。リーク電流が発生すると、回路の特性が設定された特性とは異なるものとなるという不具合が生ずる。当該リーク電流を防止するために、貫通電極や貫通電極に接続された電極と、基板との間には、絶縁膜が形成されている。
しかしながら、半導体基板の角部には電荷が集中することに起因して、半導体基板の角部と対向する電極との間ではリーク電流が発生し易いという課題があった。貫通電極が配設される貫通孔の開口部では、貫通孔の壁と半導体基板面とが角を構成するため、当該角の部分と、対向する貫通電極及び貫通電極が接続された電極との間でリーク電流が発生する可能性が高くなるという課題があった。
また、貫通孔の壁及び半導体基板面を覆う状態で形成される絶縁膜は、突出する角部においては、略平な面上に比べて、厚さが薄くなることに起因して、当該部分では絶縁機能が低下するという課題があった。このことによっても、半導体基板の角の部分と、対向する貫通電極及び貫通電極が接続された電極との間でリーク電流が発生する可能性が高くなるという課題があった。
しかしながら、半導体基板の角部には電荷が集中することに起因して、半導体基板の角部と対向する電極との間ではリーク電流が発生し易いという課題があった。貫通電極が配設される貫通孔の開口部では、貫通孔の壁と半導体基板面とが角を構成するため、当該角の部分と、対向する貫通電極及び貫通電極が接続された電極との間でリーク電流が発生する可能性が高くなるという課題があった。
また、貫通孔の壁及び半導体基板面を覆う状態で形成される絶縁膜は、突出する角部においては、略平な面上に比べて、厚さが薄くなることに起因して、当該部分では絶縁機能が低下するという課題があった。このことによっても、半導体基板の角の部分と、対向する貫通電極及び貫通電極が接続された電極との間でリーク電流が発生する可能性が高くなるという課題があった。
本発明は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
[適用例1]本適用例にかかる半導体装置は、半導体基板と、前記半導体基板の第一の面に形成された第一の導電膜と、前記第一の面に略平行な第二の面に形成された第二の導電膜と、前記半導体基板に形成された貫通孔に配設されており、当該貫通孔に倣う形状を有し、前記第一の導電膜と前記第二の導電膜とに接続された貫通電極と、を備え、前記貫通孔は、前記第一の面及び前記第二の面に略垂直な側壁部と、前記側壁部と前記第一の面又は前記第二の面とを接続するそれぞれ1以上の接続壁とを備えることを特徴とする。
この半導体装置によれば、貫通孔の側壁は、接続壁を介して半導体基板の第一の面又は第二の面と接続されている。このため、側壁が第一の面又は第二の面と直接接続されている構成に比べて、それぞれの壁又は面間の接続部における、壁又は面が形成する半導体基板側の角度が大きくなる。貫通電極や第一の導電膜や第二の導電膜に対して突出する角部の角度が大きくなることで、当該部分への電荷の集中を抑制することができる。また、側壁、接続壁、第一の面、及び第二の面に形成される絶縁膜が、当該角部分において、薄くなることを抑制することができる。これらにより、貫通電極と第一の導電膜や第二の導電膜との接続部分の近傍でリーク電流が発生し易くなることを抑制することができる。
[適用例2]上記適用例にかかる半導体装置は、前記第一の面及び前記第二の面に垂直な断面において、前記接続壁は、直線及び曲線の両方又はいずれか一方で形成されており、前記直線又は前記曲線が相互の接続部において形成する前記半導体基板側の角度、及び前記第一の面又は前記第二の面と前記接続壁とが相互の接続部において形成する前記半導体基板側の角度が、鈍角であることが好ましい。
この半導体装置によれば、接続壁の接続部において形成する半導体基板側の角度が鈍角である。当該角度が鋭い角度である場合に比べて、接続部に電荷が集中することを抑制することができる。
[適用例3]上記適用例にかかる半導体装置は、前記第一の面及び前記第二の面に垂直な断面において、前記接続壁は、直線及び曲線、又は曲線で形成されており、前記直線と前記曲線と、前記曲線と前記曲線と、又は前記第一の面又は前記第二の面と前記曲線とは、その接続部において互いに接していることが好ましい。
この半導体装置によれば、接続壁の接続部において、直線と曲線と、又は曲線と曲線と、は互いに接している。これによって、当該接続部においては角の部分が存在しないため、角である場合に比べて、接続部に電荷が集中することを抑制することができる。
[適用例4]上記適用例にかかる半導体装置は、前記接続壁と前記貫通電極との間に樹脂材料からなる膜が形成されていることが好ましい。
この半導体装置によれば、接続壁と貫通電極との間に形成された樹脂材料からなる膜によって、接続壁と貫通電極を電気的に絶縁することができる。また、樹脂材料は、酸化膜などに比べて、膜厚を厚くすることが容易であるため、絶縁膜の厚さを厚くして、接続壁と貫通電極とをより確実に絶縁することができる。
[適用例5]上記適用例にかかる半導体装置は、前記半導体基板と前記貫通電極との間に樹脂材料からなる膜が形成されていることが好ましい。
この半導体装置によれば、半導体基板と貫通電極との間に形成された樹脂材料からなる膜によって、半導体基板と貫通電極を電気的に絶縁することができる。また、樹脂材料は、酸化膜などに比べて、膜厚を厚くすることが容易であるため、絶縁膜の厚さを厚くして、半導体基板と貫通電極とをより確実に絶縁することができる。
[適用例6]上記適用例にかかる半導体装置は、前記半導体基板と、前記第一の導電膜又は前記第二の導電膜の少なくとも一方との間に樹脂材料からなる膜が形成されていることが好ましい。
この半導体装置によれば、半導体基板と第一の導電膜又は第二の導電膜との間に形成された樹脂材料からなる膜によって、半導体基板と第一の導電膜又は第二の導電膜を電気的に絶縁することができる。また、樹脂材料は、酸化膜などに比べて、膜厚を厚くすることが容易であるため、絶縁膜の厚さを厚くして、半導体基板と第一の導電膜又は第二の導電膜とをより確実に絶縁することができる。
[適用例7]本適用例にかかる半導体装置の製造方法は、第一の面に第一の導電膜が形成された半導体基板に、前記第一の面に略平行な第二の面に形成される第二の導電膜と前記第一の導電膜とを接続する貫通電極と、前記第二の導電膜と、を形成する半導体装置の製造方法であって、前記第一の面及び前記第二の面に略垂直な側壁と、前記第二の面に開口する第二開口端と、前記第一の導電膜で塞がれた状態で前記第一の導電膜に臨む第一開口端とを有する第一貫通孔を形成する第一貫通孔形成工程と、前記第一開口端における前記側壁と前記第一の面とを接続する第一接続壁を形成する第一接続壁形成工程と、前記第二開口端における前記側壁と前記第二の面とを接続する第二接続壁を形成する第二接続壁形成工程と、前記第一貫通孔形成工程と、前記第一接続壁形成工程と、前記第二接続壁形成工程とを実施することによって形成された貫通孔に導電性を有する材料を付着させて前記貫通電極を形成する電極形成工程と、前記第二の面における所定の領域に導電性を有する材料を付着させて前記第二の導電膜を形成する導電膜形成工程と、を有することを特徴とする。
この半導体装置の製造方法によれば、第一接続壁形成工程及び第二接続壁形成工程を実施することによって第一貫通孔の側壁は、第一接続壁又は第二接続壁を介して半導体基板の第一の面又は第二の面と接続されている。このため、側壁が第一の面又は第二の面と直接接続されている構成に比べて、それぞれの壁又は面間の接続部における、壁又は面が形成する半導体基板側の角度が大きくなる。貫通電極や第一の導電膜や第二の導電膜に対して半導体基板側が突出する角部の角度が大きくなることで、当該部分への電荷の集中を抑制することができる。また、側壁、接続壁、第一の面、及び第二の面に形成される絶縁膜が、当該角部分において、薄くなることを抑制することができる。これらにより、貫通電極と第一の導電膜や第二の導電膜との接続部分の近傍でリーク電流が発生し易くなることを抑制することができる。
[適用例8]上記適用例にかかる半導体装置の製造方法は、前記第一貫通孔形成工程が、前記第二の面に、前記第一貫通孔の形成位置を規定するレジストパターンを形成するレジストパターン形成工程と、前記レジストパターンによって規定されるエッチング部を異方性エッチングによって除去して、前記第一の導電膜に至る前記第一貫通孔を形成する、エッチング工程とを含むことが好ましい。
この半導体装置の製造方法によれば、異方性エッチングを実施することによって、第二の面に平行な断面における断面形状がレジストパターンによって規定された形状であって、第二の面に略垂直な側壁を有する第一貫通孔を形成することができる。
[適用例9]上記適用例にかかる半導体装置の製造方法は、前記第一接続壁形成工程が、前記第一貫通孔が形成された状態からさらに異方性エッチングを実施するオーバーエッチング工程であることが好ましい。
この半導体装置の製造方法によれば、第一貫通孔が形成された状態からさらに異方エッチングが実施される。第一貫通孔の先端の第一開口端は第一の導電膜によって塞がれた状態である。第一の導電膜は半導体基板をエッチングする方法ではエッチングされないため、第一開口端において、第一貫通孔の側壁と第一の面との角部がエッチングされる。これにより、第一開口端における側壁と第一の面とを接続する第一接続壁を形成することができる。
[適用例10]上記適用例にかかる半導体装置の製造方法は、前記第二接続壁形成工程が、前記レジストパターンを除去するレジスト除去工程と、前記第二の面をエッチングする全面エッチング工程とを含むことが好ましい。
この半導体装置の製造方法によれば、第二の面に第二開口端が形成された状態で、第二の面がエッチングされる。第二の面には第二開口端が開口しているため、第二開口端近くの側壁も側壁に垂直な方向にエッチングされる。第二開口端における第二の面と側壁との角部は、第二の面側と側壁側との両方からエッチングされるため、角部が取り去られて、第二接続壁を形成することができる。
[適用例11]上記適用例にかかる半導体装置の製造方法は、前記第二接続壁形成工程が、前記レジストパターンを用いて等方性エッチングを実施する等方エッチング工程であることが好ましい。
この半導体装置の製造方法によれば、第一貫通孔を形成するためのレジストパターンが形成されている状態で等方性エッチングを実施するため、半導体基板は、レジストパターンの開口、すなわち第二開口端に対して、各方向において略等速度でエッチングされる。これにより、第一貫通孔の側壁における第二開口端の近くの部分がエッチングされるため、第二開口端における第二の面と側壁との角部が取り除かれて、第二接続壁を形成することができる。
[適用例12]上記適用例にかかる半導体装置の製造方法は、前記電極形成工程に先んじて、前記第一接続壁及び前記第二接続壁の少なくとも一方の上に樹脂材料からなる膜を形成する樹脂膜形成工程をさらに有することが好ましい。
この半導体装置の製造方法によれば、樹脂膜形成工程によって、接続壁と貫通電極との間に樹脂材料からなる膜が形成される。接続壁と貫通電極との間に形成された樹脂材料からなる膜によって、接続壁と貫通電極を電気的に絶縁することができる。また、樹脂材料は、酸化膜などに比べて、膜厚を厚くすることが容易であるため、絶縁膜の厚さを厚くして、接続壁と貫通電極とをより確実に絶縁することができる。
[適用例13]上記適用例にかかる半導体装置の製造方法は、前記電極形成工程に先んじて、前記第一貫通孔の前記側壁の上に樹脂材料からなる膜を形成する側壁膜形成工程をさらに有することが好ましい。
この半導体装置の製造方法によれば、側壁膜形成工程によって、第一貫通孔の側壁と貫通電極との間に樹脂材料からなる膜が形成される。側壁と貫通電極との間に形成された樹脂材料からなる膜によって、側壁と貫通電極を電気的に絶縁することができる。また、樹脂材料は、酸化膜などに比べて、膜厚を厚くすることが容易であるため、絶縁膜の厚さを厚くして、側壁と貫通電極とをより確実に絶縁することができる。
[適用例14]上記適用例にかかる半導体装置の製造方法は、前記導電膜形成工程が、前記第二の面における少なくとも前記第二の導電膜が形成される領域に樹脂材料からなる膜を形成する第二樹脂膜形成工程と、前記第二樹脂膜形成工程において形成された前記膜の上に前記第二の導電膜を形成する第二導電膜形成工程と、を有することが好ましい。
この半導体装置の製造方法によれば、第二樹脂膜形成工程によって、半導体基板と第二の導電膜との間に樹脂材料からなる膜が形成される。半導体基板と第二の導電膜との間に形成された樹脂材料からなる膜によって、半導体基板と第二の導電膜を電気的に絶縁することができる。また、樹脂材料は、酸化膜などに比べて、膜厚を厚くすることが容易であるため、絶縁膜の厚さを厚くして、半導体基板と第二の導電膜とをより確実に絶縁することができる。
[適用例15]本適用例にかかる貫通電極は、半導体基板に形成された貫通孔に配設されており、前記半導体基板の第一の面に形成された第一の導電膜と、前記第一の面に略平行な第二の面に形成された第二の導電膜とに接続されている貫通電極であって、前記貫通孔に倣う形状を有し、前記貫通孔は、前記第一の面及び前記第二の面に略垂直な側壁部と、前記側壁部と前記第一の面又は前記第二の面とを接続するそれぞれ1以上の接続壁とを備えることを特徴とする。
この貫通電極によれば、貫通孔の側壁は、接続壁を介して半導体基板の第一の面又は第二の面と接続されている。このため、側壁が第一の面又は第二の面と直接接続されている構成に比べて、それぞれの壁又は面間の接続部における、壁又は面が形成する半導体基板側の角度が大きくなる。貫通電極や第一の導電膜や第二の導電膜に対して突出する角部の角度が大きくなることで、当該部分への電荷の集中を抑制することができる。また、側壁、接続壁、第一の面、及び第二の面に形成される絶縁膜が、当該角部分において、薄くなることを抑制することができる。貫通電極は貫通孔に倣う形状に形成されている。これらにより、貫通電極と第一の導電膜や第二の導電膜との接続部分の近傍でリーク電流が発生し易くなることを抑制することができる。
[適用例16]上記適用例にかかる貫通電極は、前記第一の面及び前記第二の面に垂直な断面において、前記接続壁が、直線及び曲線の両方又はいずれか一方で形成されており、前記直線又は前記曲線が相互の接続部において形成する前記半導体基板側の角度、及び前記第一の面又は前記第二の面と前記接続壁とが相互の接続部において形成する前記半導体基板側の角度が鈍角であることが好ましい。
この貫通電極によれば、接続壁の接続部において形成する半導体基板側の角度が鈍角であり、貫通電極は貫通孔に倣う形状に形成されている。これにより、接続壁の接続部において形成する半導体基板側の角度が鋭い角度である場合に比べて、接続部に電荷が集中することを抑制することができる。
[適用例17]上記適用例にかかる貫通電極は、前記第一の面及び前記第二の面に垂直な断面において、前記接続壁は、直線及び曲線、又は曲線で形成されており、前記直線と前記曲線と、前記曲線と前記曲線と、又は前記第一の面又は前記第二の面と前記曲線とは、その接続部において互いに接していることが好ましい。
この貫通電極によれば、接続壁の接続部において、直線と曲線と、又は曲線と曲線と、は互いに接している。これによって、当該接続部においては角の部分が存在しないため、接続部が角である場合に比べて、接続部に電荷が集中することを抑制することができる。
[適用例18]本適用例にかかる貫通電極の製造方法は、第一の面に第一の導電膜が形成された半導体基板に、前記第一の面に略平行な第二の面に形成された第二の導電膜と前記第一の導電膜とを接続する貫通電極を形成する貫通電極の製造方法であって、前記第一の面及び前記第二の面に略垂直な側壁と、前記第二の面に開口する第二開口端と、前記第一の導電膜で塞がれた状態で前記第一の導電膜に臨む第一開口端とを有する第一貫通孔を形成する第一貫通孔形成工程と、前記第一開口端における前記側壁と前記第一の面とを接続する第一接続壁を形成する第一接続壁形成工程と、前記第二開口端における前記側壁と前記第二の面とを接続する第二接続壁を形成する第二接続壁形成工程と、前記第一貫通孔形成工程と、前記第一接続壁形成工程と、前記第二接続壁形成工程とを実施することによって形成された貫通孔に導電性を有する材料を付着させて貫通電極を形成する電極形成工程と、を有することを特徴とする。
この貫通電極の製造方法によれば、第一接続壁形成工程及び第二接続壁形成工程を実施することによって第一貫通孔の側壁は、第一接続壁又は第二接続壁を介して半導体基板の第一の面又は第二の面と接続されている。このため、側壁が第一の面又は第二の面と直接接続されている構成に比べて、それぞれの壁又は面間の接続部における、壁又は面が形成する半導体基板側の角度が大きくなる。貫通電極や第一の導電膜や第二の導電膜に対して半導体基板側が突出する角部の角度が大きくなることで、当該部分への電荷の集中を抑制することができる。また、側壁、接続壁、第一の面、及び第二の面に形成される絶縁膜が、当該角部分において、薄くなることを抑制することができる。これらにより、貫通電極と第一の導電膜や第二の導電膜との接続部分の近傍でリーク電流が発生し易くなることを抑制することができる。
[適用例19]本適用例にかかる発振器は、上記適用例にかかる半導体装置、上記適用例にかかる半導体装置の製造方法を用いて製造した半導体装置、上記適用例にかかる貫通電極を備える半導体装置、又は上記適用例にかかる貫通電極の製造方法を用いて製造した貫通電極を備える半導体装置、を備えることを特徴とする。
この発振器によれば、貫通電極などの配線と半導体基板との間のリーク電流が発生し難い半導体装置を備えることによって、リーク電流が発生することによって回路の特性が損なわれることを抑制できる発振器を実現することができる。
[適用例20]本適用例にかかる電子機器は、上記適用例にかかる半導体装置、上記適用例にかかる半導体装置の製造方法を用いて製造した半導体装置、上記適用例にかかる貫通電極を備える半導体装置、又は上記適用例にかかる貫通電極の製造方法を用いて製造した貫通電極を備える半導体装置、を備えることを特徴とする。
この電子機器によれば、貫通電極などの配線と半導体基板との間のリーク電流が発生し難い半導体装置を備えることによって、リーク電流が発生することによって回路の特性が損なわれることを抑制できる電子機器を実現することができる。
以下、半導体装置、半導体装置の製造方法、貫通電極、貫通電極の製造方法、発振器、及び電子機器の一実施形態について図面を参照して、説明する。実施形態は、発振器としての圧電発振器が備える半導体装置、当該半導体装置が備える半導体基板、及び当該半導体基板に形成された貫通電極の構成、並びに当該貫通電極を形成する製造過程を例に説明する。
<圧電発振器及び半導体装置>
最初に、圧電発振器及び圧電発振器が備える半導体装置の構成について、図1及び図2を参照して説明する。図1は、本実施形態の圧電発振器の構成を概略して示す分解斜視図である。
図1に示すように、圧電発振器1は、半導体装置100と、圧電振動子200とを備えている。半導体装置100は、シリコン等からなる半導体基板110を基体としている。本実施形態の半導体基板110は平面視略長方形のものであり、その集積回路形成面110aに図示略の集積回路(駆動手段)が設けられている。また集積回路を覆って内部配線等を有する配線集積層140が設けられている。集積回路形成面110aは、電極端子310を有する実装基板300に実装される側の面である。
最初に、圧電発振器及び圧電発振器が備える半導体装置の構成について、図1及び図2を参照して説明する。図1は、本実施形態の圧電発振器の構成を概略して示す分解斜視図である。
図1に示すように、圧電発振器1は、半導体装置100と、圧電振動子200とを備えている。半導体装置100は、シリコン等からなる半導体基板110を基体としている。本実施形態の半導体基板110は平面視略長方形のものであり、その集積回路形成面110aに図示略の集積回路(駆動手段)が設けられている。また集積回路を覆って内部配線等を有する配線集積層140が設けられている。集積回路形成面110aは、電極端子310を有する実装基板300に実装される側の面である。
部材の相対位置を説明し易くするために、図1に示したX軸、Y軸、及びZ軸を設定する。XYZ軸座標系は、直交座標系である。半導体基板110を平面視した長辺方向がX次軸方向であり、短辺方向がY軸方向であり、X軸方向及びY軸方向に直交する方向がZ軸方向である。半導体基板110における集積回路形成面110a側が、Z軸方向の負方向である。
貫通電極161は、半導体基板110に形成された貫通孔121(図2及び図3参照)に配設されている。貫通孔121は、半導体基板110の集積回路形成面110aから、半導体基板110における集積回路形成面110aの反対面である裏面110bに貫通しており、貫通孔121の両端は、それぞれの面に開口している。裏面110bに配設された樹脂膜120の上には、裏面電極162が設けられている。貫通電極161と裏面電極162とは一体に形成されており、電気的に接続されている。
圧電振動子200は、水晶振動片等の圧電振動片220を内部に収容したものである。圧電振動子200の半導体装置100側(Z軸方向の負方向側)には、電極層210が設けられている。電極層210は、裏面電極162と導通する電極膜を有しており、電極膜は圧電振動片220と電気的に接続されている。
圧電発振器1のより詳細な構成について、図2を参照して説明する。図2は、圧電発振器の貫通電極を含む断面における断面図であり、図1にA−A’で示した断面における断面図である。
図2に示すように、半導体装置100と圧電振動子200とは、接着剤等からなる充填材410で接合されて一体となっている。
図2に示すように、半導体装置100と圧電振動子200とは、接着剤等からなる充填材410で接合されて一体となっている。
半導体基板110の集積回路形成面110aには、集積回路形成面110aを覆う下地層141が設けられている。下地層141は、例えばシリコン酸化物(SiO2)やシリコン窒化物(Si3N4)等の絶縁性材料からなっている。半導体基板110の集積回路形成面110a側の表層や下地層141の表面等には、例えばトランジスターやメモリー素子等を有する集積回路(図示省略)が形成されている。この集積回路は、例えば発振回路の一部を構成するものや、圧電振動片220を駆動する駆動回路等である。
また、下地層141の貫通孔121に臨む部分は開口しており、貫通電極161は、下地層141を貫通している。下地層141の開口と開口周辺の下地層141とを覆って電極142が設けられている。貫通電極161は電極142と導通接触している。電極142は、例えばチタン(Ti)、窒化チタン(TiN)、アルミニウム(Al)、銅(Cu)、あるいはこれらを含む合金等からなっている。
下地層141の表面における電極142が形成されていない領域には、絶縁膜143が設けられている。絶縁膜143から露出した電極142及びその周辺の絶縁膜143を覆って内部配線144が設けられている。内部配線144は、電極142と導通接触している。また、絶縁膜143の所定の部分を覆って内部配線145が設けられている。内部配線144及び内部配線145は、絶縁膜143の表面に引き回されて、上述した集積回路と電気的に接続されている。
絶縁膜143及び内部配線144、内部配線145を覆って層間絶縁膜146が設けられている。層間絶縁膜146には、内部配線144の中の内部配線144b、又は内部配線145をそれぞれ露出させる開口が設けられている。それぞれの開口の内壁と開口周辺を覆って内部配線147a、及び内部配線147bが設けられており、内部配線144b及び内部配線145はそれぞれ内部配線147b又は内部配線147aと導通接触している。
内部配線147a、内部配線147b、及び層間絶縁膜146を覆って絶縁性の保護膜148が設けられている。保護膜148には、内部配線147a又は内部配線147bをそれぞれ露出させる開口が設けられている。開口に露出した内部配線147a、又は内部配線147bにそれぞれ導通接触させて、バンプ149a、及びバンプ149bが設けられている。バンプ149a、及びバンプ149bは、実装基板300の電極端子310に接続される外部接続端子である。バンプ149a、及びバンプ149bは、例えば印刷法によるハンダコートや、保護膜148に露出した部分の内部配線147a、又は内部配線147bに析出させためっき等からなっている。めっき用の金属には、Ni、Au、Cu、Sn、Sn−Ag等を用いることが好ましい。
以上のように、集積回路は、内部配線144b、及び内部配線147bを介してバンプ149bと電気的に接続されている。集積回路は、また、内部配線144a、電極142、貫通電極161を介して裏面110b側と電気的に接続されると共に、内部配線145、及び内部配線147aを介してバンプ149aと電気的に接続されている。
上述したように、貫通電極161は、半導体基板110に形成された貫通孔121の内側に設けられている。貫通孔121は、断面形状が略円形であり、円筒形状の内側に中実構造の貫通電極161が設けられている。貫通孔121と貫通電極161との間には、裏面110bに配設された樹脂膜120と一体に形成された絶縁性の樹脂膜120が設けられており、当該樹脂膜120によって、貫通電極161と半導体基板110とが絶縁されている。
樹脂膜120は、例えばポリイミド系樹脂やエポキシ系樹脂、フェノール系樹脂等の樹脂材料からなっている。樹脂膜120の形成方法としては、スピンコート法や液滴吐出法等の塗布法で液状の樹脂材料を成膜した後これを固化する方法や、樹脂フィルム等をラミネートする方法等が挙げられる。樹脂膜の膜厚が10μm以上になっていれば、貫通電極161と半導体基板110とが絶縁材を挟んで対向することによって形成される寄生容量を十分に小さくすることができる。本実施形態の樹脂膜120は、ポリイミド系樹脂からなり厚みが20μm程度のものである。ポリイミド系樹脂は、耐熱性や機械強度等に優れており電子機器に用いられる樹脂材料として実績があるので、これを用いることにより高信頼性とすることができる。
樹脂膜120における所定の領域を覆って、裏面電極162が設けられている。本実施形態の裏面電極162は、Y方向に長手の平面視略長方形の形状であり、2個の裏面電極162が互いに離間してX方向に並んでいる。裏面電極162は、貫通電極161を介して、集積回路形成面110aに形成された集積回路と電気的に接続されている。
裏面電極162の端部とこれらの間の樹脂膜120とを覆って絶縁部165が設けられている。本実施形態の絶縁部165は、樹脂膜120と同様に絶縁性の樹脂材料からなっている。絶縁部165を設けることにより、裏面電極162の間に短絡を生じることが防止されている。
圧電振動子200は、平面視した半導体装置100に略全体が重なり合うように配置されている。圧電振動子200は、支持基板230と封止部材240との間に封止された圧電振動片220を有している。また、圧電振動片220と電気的に接続された引出し配線250を有している。引出し配線250は電極膜260と電気的に接続されている。
支持基板230は、例えばセラミックスや、ガラス、石英などで形成されている。封止部材240も、例えばセラミックスや、ガラス、石英などの材料が用いられる。支持基板230や封止部材240には凹部が形成されており、支持基板230及び封止部材240は凹部を内側にして貼り合わされている。この凹部は、圧電振動片220を収容するとともにその周囲を密封する収容室235となっている。
本実施形態の圧電振動片220は、基部から2つの腕部が同一方向に並列して延びる音叉型の平面形状を有した薄板状の水晶片からなるものである。この基部は、支持基板230及び封止部材240に挟持されて片持ち状に支持されている。また、収容室235は、腕部の運動を阻害しない空間を確保できる大きさを有している。
引出し配線250は、封止部材240の側面に設けられており、半導体装置100と対向する面に設けられた電極膜260と導通している。電極膜260は、それぞれハンダ部420を介して、裏面電極162と電気的に接続されている。
上述したように、半導体装置100と圧電振動子200とは、充填材410で接合されている。充填材410は、例えばエポキシ樹脂、アクリル系樹脂、フェノール樹脂、シリコン樹脂などの樹脂材料からなっている。充填材410により圧電振動子200と半導体装置100との間が封止されていることで、ここに水分などの不純物が入り込むことを防止している。
以上のような構成の圧電発振器1において、実装基板300の電極端子310からバンプ149に供給される電気信号は、半導体装置100の集積回路によって適宜処理されると共に、貫通電極161等を介して半導体装置100の裏面110b側と受渡しされる。また、この電気信号は、半導体装置100の裏面電極162と圧電振動子200との間で受渡しされる。
<貫通電極の構成>
次に、半導体装置100における貫通電極161及び貫通電極161の周辺のより詳細な構成を、図3を参照して説明する。図3は、貫通電極及び貫通電極の周辺の構成を示す断面図である。
次に、半導体装置100における貫通電極161及び貫通電極161の周辺のより詳細な構成を、図3を参照して説明する。図3は、貫通電極及び貫通電極の周辺の構成を示す断面図である。
上述したように、貫通電極161は、半導体基板110に形成された貫通孔121に配設されている。貫通孔121は、半導体基板110の集積回路形成面110aから裏面110bに貫通しており、貫通孔121の両端は、それぞれの面に開口している。
図3に示すように、貫通孔121は、円筒部121aと接続部121bと接続部121cとで構成されている。円筒部121aは、集積回路形成面110a及び裏面110bに略垂直な円筒状の側壁112aに囲まれた部分である。接続部121bは、側壁112aと裏面110bとを接続する接続壁112bに周囲を囲まれた部分である。接続部121cは、側壁112aと集積回路形成面110aとを接続する接続壁112cに周囲を囲まれた部分及び下地層141に形成された開口部である。
図3に示すように、貫通孔121は、円筒部121aと接続部121bと接続部121cとで構成されている。円筒部121aは、集積回路形成面110a及び裏面110bに略垂直な円筒状の側壁112aに囲まれた部分である。接続部121bは、側壁112aと裏面110bとを接続する接続壁112bに周囲を囲まれた部分である。接続部121cは、側壁112aと集積回路形成面110aとを接続する接続壁112cに周囲を囲まれた部分及び下地層141に形成された開口部である。
上述したように、半導体基板110の集積回路形成面110aには、下地層141が形成されており、下地層141の上に集積回路が形成されている。集積回路と内部配線144を介して接続された電極142が、貫通孔121の集積回路形成面110a側の開口である接続部121cを覆う位置に形成されている。
下地層141の開口の内壁、接続壁112cと側壁112aと接続壁112b、及び裏面110bは、樹脂膜120に覆われている。樹脂膜120の上には、導電性を有する材料で形成されたバリア膜118とシード膜119とが積層されて形成されており、シード膜119の上に貫通電極161及び裏面電極162が形成されている。裏面110b上のバリア膜118及びシード膜119は、裏面電極162を形成する位置に形成されている。
下地層141の開口の内壁、接続壁112cと側壁112aと接続壁112b、及び裏面110bは、樹脂膜120に覆われている。樹脂膜120の上には、導電性を有する材料で形成されたバリア膜118とシード膜119とが積層されて形成されており、シード膜119の上に貫通電極161及び裏面電極162が形成されている。裏面110b上のバリア膜118及びシード膜119は、裏面電極162を形成する位置に形成されている。
貫通電極161は、貫通孔121の内壁に形成されたシード膜119の上に形成された導電材料が中実棒状の電極となっている。貫通電極161は、貫通孔121の円筒部121aと接続部121bと接続部121cとのそれぞれの内部に形成された、真直部161aと、接続部161bと、接続部161cとで構成されている。貫通電極161の裏面110b側は、接続部161bの端が、裏面電極162に接続されている。貫通電極161の集積回路形成面110a側は、接続部161cの端側が、電極142に臨む位置に形成された下地層141の開口に嵌入しており、接続部161cの端が電極142に接続されている。裏面電極162と電極142とは、貫通電極161を介して接続されている。
より厳密には、電極142と貫通電極161とは、バリア膜118及びシード膜119を介して接続されている。この場合、貫通電極161と、電極142と貫通電極161との間に介在するバリア膜118及びシード膜119とが、貫通電極に相当する。
より厳密には、電極142と貫通電極161とは、バリア膜118及びシード膜119を介して接続されている。この場合、貫通電極161と、電極142と貫通電極161との間に介在するバリア膜118及びシード膜119とが、貫通電極に相当する。
<貫通電極の形成>
次に、貫通電極161を形成する工程について、図4、図5、及び図6を参照して説明する。図4は、貫通電極を形成する工程を示すフローチャートであり、図5及び図6は、貫通電極を形成する各工程における、貫通孔などの部分の断面図である。
次に、貫通電極161を形成する工程について、図4、図5、及び図6を参照して説明する。図4は、貫通電極を形成する工程を示すフローチャートであり、図5及び図6は、貫通電極を形成する各工程における、貫通孔などの部分の断面図である。
貫通電極161などは、分割されることによって半導体基板110となる多数のチップからなるウェハー110Aの状態の半導体基板110において形成される。
最初に、図4のステップS21では、図5(a)に示したように、ウェハー110Aにおける、集積回路及び電極142などが形成された半導体基板110の集積回路形成面110a側の外面に相当する面に、補強ガラス基板50を貼り付ける。図5に示したウェハー110Aは、集積回路形成面110a上に、下地層141及び電極142が形成された状態であり、補強ガラス基板50は、接着材層51を介して、下地層141及び電極142の上に接着される。
集積回路形成面110aが、第一の面に相当し、裏面110bが、第二の面に相当する。電極142が、第一の導電膜に相当し、裏面電極162が、第二の導電膜に相当する。
最初に、図4のステップS21では、図5(a)に示したように、ウェハー110Aにおける、集積回路及び電極142などが形成された半導体基板110の集積回路形成面110a側の外面に相当する面に、補強ガラス基板50を貼り付ける。図5に示したウェハー110Aは、集積回路形成面110a上に、下地層141及び電極142が形成された状態であり、補強ガラス基板50は、接着材層51を介して、下地層141及び電極142の上に接着される。
集積回路形成面110aが、第一の面に相当し、裏面110bが、第二の面に相当する。電極142が、第一の導電膜に相当し、裏面電極162が、第二の導電膜に相当する。
次に、図4のステップS22では、図5(b)に示したように、ウェハー110Aを裏面110b側から研削することによって、ウェハー110Aを所定の厚さまで薄くする。ウェハー110Aを所定の厚さまで研削して、裏面110bが形成される。所定の厚さは、例えば100μmである。研削された裏面110bの表面は、シリコンの破砕層が形成されるため、好ましくは、破砕層を取り除く処理を実施する。破砕層を取り除く処理としては、ドライエッチングやスピンエッチングやポリッシュなどを実施する。
次に、図4のステップS23では、図5(c)に示したように、裏面110bの上に、貫通孔121を形成する位置に開口が形成されたレジスト膜52を形成する。
次に、図4のステップS24では、図5(d)に示したように、半導体基板110に、レジスト膜52の開口部から下地層141に達する、略円筒形状のストレートビア21a1を形成する。ストレートビア21a1は、例えば、レジスト膜52をレジスト膜として、半導体基板110を異方エッチングすることで形成する。ストレートビア21a1が、第一貫通孔に相当する。
次に、図4のステップS25では、図5(e)に示したように、ストレートビア21a1の側壁と集積回路形成面110aとの角部に接続壁112cを形成して、接続部21cを形成する。接続壁112cは、例えば、ストレートビア21a1が形成された状態で、さらに半導体基板110の異方エッチングを継続することによって、ストレートビア21a1の先端部分で側壁がエッチングされることを利用することで形成する。ストレートビア21a1の先端側の側壁がエッチングされて接続部21cが形成された状態において、ストレートビア21a1のエッチングされずに残った部分をストレートビア21a2と表記する。接続壁112cが、第一接続壁に相当する。
次に、図4のステップS26では、図5(f)に示したように、レジスト膜52を除去する。
次に、図4のステップS27では、図6(g)に示したように、ストレートビア21a2の側壁と裏面110bの表面との角部に接続壁112bを形成して、接続部121bを形成する。接続壁112bは、例えば、レジスト膜52が除去された裏面110bの全面を異方エッチングすることによって形成する。裏面110bの表面、及び裏面110bに開口したストレートビア21a2の側壁における開口近くの部分がエッチングされることによって、ストレートビア21a2の側壁と裏面110bの表面との角部が取り除かれて、接続壁112b(接続部21b)が形成される。ストレートビア21a2の裏面110b側の側壁がエッチングされて、接続部21bが形成されると共に、円筒部121aが形成される。接続壁112bが、第二接続壁に相当する。
次に、図4のステップS27では、図6(g)に示したように、ストレートビア21a2の側壁と裏面110bの表面との角部に接続壁112bを形成して、接続部121bを形成する。接続壁112bは、例えば、レジスト膜52が除去された裏面110bの全面を異方エッチングすることによって形成する。裏面110bの表面、及び裏面110bに開口したストレートビア21a2の側壁における開口近くの部分がエッチングされることによって、ストレートビア21a2の側壁と裏面110bの表面との角部が取り除かれて、接続壁112b(接続部21b)が形成される。ストレートビア21a2の裏面110b側の側壁がエッチングされて、接続部21bが形成されると共に、円筒部121aが形成される。接続壁112bが、第二接続壁に相当する。
次に、図4のステップS28では、下地層141における接続部21cと電極142の間の、概ね円筒部121aに臨む部分を除去する。図6(h)に示したように、下地層141に開口部が形成されて、接続壁112cに周囲を囲まれた部分及び下地層141に形成された開口部からなる接続部121cが形成される。接続部121cが形成されて、円筒部121aと接続部121bと接続部121cとで構成される貫通孔121が完成する。
次に、図4のステップS29では、裏面110bの表面、及び貫通孔121の全面に樹脂膜120を形成する。樹脂膜120を形成する方法としては、スピンコーティング法やスプレイコーティング法や印刷法などを用いることができる。樹脂膜120は、貫通孔121の壁面では数μm程度、裏面110bの表面では5μm以上の膜厚の膜を形成する。電極と半導体基板110の間に形成される寄生容量を低減するためには、樹脂膜120の膜厚は、10μm以上にすることが望ましい。
次に、ステップS30では、さらに、図6(i)に示したように、貫通孔121の全面に形成された樹脂膜120における、電極142に臨む部分を除去する。
次に、ステップS30では、さらに、図6(i)に示したように、貫通孔121の全面に形成された樹脂膜120における、電極142に臨む部分を除去する。
次に、図4のステップS31では、図6(j)に示したように、樹脂膜120の上にバリア膜118を形成する。バリア膜118は、電極を構成する銅などがシリコン基板である半導体基板110に拡散することを抑制するためのものである。バリア膜118の材料としては、チタン(Ti)やチタンとタングステンの合金(Ti−W)や窒化チタン(TiN)を用いることができる。バリア膜118は、スパッタリング法や、化学蒸着(CVD)法を用いて形成することができる。バリア膜118は、例えば100nmの膜厚に形成する。
なお、電極142には、酸化膜が自然に形成される可能性があるため、バリア膜118を形成する前に、当該自然酸化膜を除去するための逆スパッタ処理を実施してもよい。逆スパッタ処理の処理量は、例えば酸化シリコン(SiO2)換算で300nmである。
なお、電極142には、酸化膜が自然に形成される可能性があるため、バリア膜118を形成する前に、当該自然酸化膜を除去するための逆スパッタ処理を実施してもよい。逆スパッタ処理の処理量は、例えば酸化シリコン(SiO2)換算で300nmである。
次に、図4のステップS32では、図6(j)に示したように、バリア膜118の上にシード膜119を形成する。シード膜119は、電極をめっき処理で形成する際に、銅などが付着し易くするためのものである。シード膜119の材料としては、例えば銅を用いることができる。シード膜119は、スパッタリング法や、化学蒸着(CVD)法を用いて形成することができる。シード膜119は、例えば300nmの膜厚に形成する。
次に、図4のステップS33では、裏面電極162の部分が開口しためっき用のレジスト膜を形成する。裏面電極162は貫通孔121の開口を覆う状態で形成されるため、貫通孔121の開口もレジスト膜の開口に臨んでいる。
次に、ステップS34では、貫通電極161及び裏面電極162をめっき処理で形成する。めっき処理を実施することにより、レジスト膜の開口部において、裏面110b及び貫通孔121の内壁に形成されたシード膜119の上に銅などの導電性材料が鍍金される。図6(k)に示すように、貫通孔121の内側では、中実棒状の貫通電極161が形成される。貫通電極161は、裏面電極162と一体に形成されると共に、電極142と直接又はバリア膜118及びシード膜119を介して接続されている。これにより、裏面電極162と電極142とは、貫通電極161を介して接続されている。裏面電極162は、例えば数μmの膜厚に形成する。
次に、ステップS34では、貫通電極161及び裏面電極162をめっき処理で形成する。めっき処理を実施することにより、レジスト膜の開口部において、裏面110b及び貫通孔121の内壁に形成されたシード膜119の上に銅などの導電性材料が鍍金される。図6(k)に示すように、貫通孔121の内側では、中実棒状の貫通電極161が形成される。貫通電極161は、裏面電極162と一体に形成されると共に、電極142と直接又はバリア膜118及びシード膜119を介して接続されている。これにより、裏面電極162と電極142とは、貫通電極161を介して接続されている。裏面電極162は、例えば数μmの膜厚に形成する。
次に、図4のステップS35では、めっき用のレジスト膜を剥離する。さらに、貫通電極161や裏面電極162を形成した部分以外の余分なバリア膜118及びシード膜119を除去する。
次に、ステップS36では、ソルダーレジスト膜を形成する。ソルダーレジスト膜は、圧電振動子200と半導体装置100との短絡を防止するためのものであり、短絡が生ずる可能性がある部分に形成する。ソルダーレジスト膜は、10μmから20μm程の膜厚に形成する。
次に、ステップS36では、ソルダーレジスト膜を形成する。ソルダーレジスト膜は、圧電振動子200と半導体装置100との短絡を防止するためのものであり、短絡が生ずる可能性がある部分に形成する。ソルダーレジスト膜は、10μmから20μm程の膜厚に形成する。
次に、図4のステップS37では、図6(l)に示したように、補強ガラス基板50を剥離する。ステップS37を実施して、貫通電極161を形成する工程を終了する。
なお、本実施形態においては、電極142が形成された状態の半導体基板110(ウェハー110A)に貫通電極161を形成したが、半導体装置100の他の構成をさらに形成した状態の半導体基板110(ウェハー110A)について、貫通電極161を形成する工程を実施してもよい。例えば、上述した絶縁膜143、内部配線144、内部配線145、層間絶縁膜146、内部配線147a、内部配線147b、保護膜148などをさらに形成した状態の半導体基板110(ウェハー110A)について、貫通電極161を形成する工程を実施してもよい。
なお、本実施形態においては、電極142が形成された状態の半導体基板110(ウェハー110A)に貫通電極161を形成したが、半導体装置100の他の構成をさらに形成した状態の半導体基板110(ウェハー110A)について、貫通電極161を形成する工程を実施してもよい。例えば、上述した絶縁膜143、内部配線144、内部配線145、層間絶縁膜146、内部配線147a、内部配線147b、保護膜148などをさらに形成した状態の半導体基板110(ウェハー110A)について、貫通電極161を形成する工程を実施してもよい。
<貫通電極の他の形成方法>
次に、貫通電極を形成する工程であって、貫通電極161を形成する工程とは異なる他の工程とについて、図7及び図8を参照して説明する。図7は、貫通電極を形成する工程を示すフローチャートであり、図8は、貫通電極を形成する各工程における、貫通孔などの部分の断面図である。本工程によって形成する貫通電極を、貫通電極161と区別するために貫通電極181と表記する。
次に、貫通電極を形成する工程であって、貫通電極161を形成する工程とは異なる他の工程とについて、図7及び図8を参照して説明する。図7は、貫通電極を形成する工程を示すフローチャートであり、図8は、貫通電極を形成する各工程における、貫通孔などの部分の断面図である。本工程によって形成する貫通電極を、貫通電極161と区別するために貫通電極181と表記する。
図7に示したステップS41からステップS45は、図4を参照して説明したステップS21からステップS25と同じ工程である。
ステップS45を実施して、図8(a)に示したように、接続部21c及びストレートビア21a2が形成されている。
ステップS45を実施して、図8(a)に示したように、接続部21c及びストレートビア21a2が形成されている。
ステップS45の次に、図7のステップS46では、上述したストレートビア21a1を形成するために用いたレジスト膜52を用いて、等方エッチングを実施する。半導体基板110のシリコンが、レジスト膜52の開口に対して、各方向において略等速度でエッチングされる。ストレートビア21a2の側壁における開口近くの部分がエッチングされることによって、ストレートビア21a2の側壁と裏面110bの表面との角部が取り除かれて、図8(b)に示したように、接続壁184b(接続部182b)が形成される。ストレートビア21a2の裏面110b側の側壁がエッチングされて、接続部182bが形成されると共に、円筒部121aが形成される。
次に、図7のステップS47では、レジスト膜52を除去する。
次に、ステップS48では、上述した図4のステップS28と同様に、下地層141における接続部21cと電極142の間の、概ね円筒部121aに臨む部分を除去する。図8(c)に示したように、下地層141に開口部が形成されて、接続壁112cに周囲を囲まれた部分及び下地層141に形成された開口部からなる接続部121cが形成される。接続部121cが形成されて、円筒部121aと接続部182bと接続部121cとで構成される貫通孔186が完成する。
次に、ステップS48では、上述した図4のステップS28と同様に、下地層141における接続部21cと電極142の間の、概ね円筒部121aに臨む部分を除去する。図8(c)に示したように、下地層141に開口部が形成されて、接続壁112cに周囲を囲まれた部分及び下地層141に形成された開口部からなる接続部121cが形成される。接続部121cが形成されて、円筒部121aと接続部182bと接続部121cとで構成される貫通孔186が完成する。
ステップS48の次の、図7に示したステップS49からステップS57は、図4を参照して説明したステップS29からステップS37と同じ工程である。
ステップS57を実施して、図8(d)に示すように、貫通電極161と実質的に同等な貫通電極181が形成される。ステップS57を実施して、貫通電極181を形成する工程を終了する。
ステップS57を実施して、図8(d)に示すように、貫通電極161と実質的に同等な貫通電極181が形成される。ステップS57を実施して、貫通電極181を形成する工程を終了する。
<角部の形状例>
次に、半導体基板の面と貫通孔の壁面とが形成する角部の形状例について、図9を参照して説明する。図9は、半導体基板の面と貫通孔の壁面とが形成する角部の形状例を示す断面図である。
次に、半導体基板の面と貫通孔の壁面とが形成する角部の形状例について、図9を参照して説明する。図9は、半導体基板の面と貫通孔の壁面とが形成する角部の形状例を示す断面図である。
図9(a)に示す角部は、裏面110bと貫通孔の側壁273とが接続壁272で接続されている。図9(a)に示すように、接続壁272の断面形状は、略円弧形状である。接続壁272は、裏面110b及び側壁273にそれぞれ接する状態で接続されている。
裏面110bと接続壁272と側壁273とに沿う形状で樹脂膜282が形成されている。図示省略したバリア膜及びシード膜を挟んで、樹脂膜282に沿う外形形状で、貫通電極262が裏面電極162と一体に形成されている。
上述した、図4のステップS27のように、裏面110bの全面を異方エッチングする場合には、裏面110bの表面、及び裏面110bに開口したストレートビア21a2の側壁における開口近くの部分がエッチングされる。これにより、ストレートビア21a2の側壁と裏面110bの表面との角部が取り除かれて、接続壁112bが形成される。突出した角部はエッチングされ易いため、接続壁112bは、接続壁272のような形状になる可能性が高い。
裏面110bと接続壁272と側壁273とに沿う形状で樹脂膜282が形成されている。図示省略したバリア膜及びシード膜を挟んで、樹脂膜282に沿う外形形状で、貫通電極262が裏面電極162と一体に形成されている。
上述した、図4のステップS27のように、裏面110bの全面を異方エッチングする場合には、裏面110bの表面、及び裏面110bに開口したストレートビア21a2の側壁における開口近くの部分がエッチングされる。これにより、ストレートビア21a2の側壁と裏面110bの表面との角部が取り除かれて、接続壁112bが形成される。突出した角部はエッチングされ易いため、接続壁112bは、接続壁272のような形状になる可能性が高い。
図9(b)に示す角部は、裏面110bと貫通孔の側壁275とが接続壁274で接続されている。図9(b)に示すように、接続壁274の断面形状は、なだらかな曲線形状である。接続壁274は、裏面110b及び側壁275にそれぞれ接する状態で接続されている。
裏面110bと接続壁274と側壁275とに沿う形状で樹脂膜284が形成されている。図示省略したバリア膜及びシード膜を挟んで、樹脂膜284に沿う外形形状で、貫通電極264が裏面電極162と一体に形成されている。
上述した、図4のステップS25のように、ストレートビア21a1の先端が電極142に到達した状態で、さらに半導体基板110の異方エッチングを継続する場合には、ストレートビア21a1の先端部分で、側壁がエッチングされる。これにより、電極142に近い側壁が取り除かれて、接続壁112cが形成される。エッチングは電極142に沿うように側壁を取り除くため、電極142に近い側壁がより多く取り除かれて、接続壁112cは、接続壁274のような形状になる可能性が高い。
裏面110bと接続壁274と側壁275とに沿う形状で樹脂膜284が形成されている。図示省略したバリア膜及びシード膜を挟んで、樹脂膜284に沿う外形形状で、貫通電極264が裏面電極162と一体に形成されている。
上述した、図4のステップS25のように、ストレートビア21a1の先端が電極142に到達した状態で、さらに半導体基板110の異方エッチングを継続する場合には、ストレートビア21a1の先端部分で、側壁がエッチングされる。これにより、電極142に近い側壁が取り除かれて、接続壁112cが形成される。エッチングは電極142に沿うように側壁を取り除くため、電極142に近い側壁がより多く取り除かれて、接続壁112cは、接続壁274のような形状になる可能性が高い。
図9(c)に示す角部は、裏面110bと貫通孔の側壁277とが接続壁276で接続されている。図9(c)に示すように、接続壁276の断面形状は、半導体基板110側に凸のなだらかな曲線形状であり、両端は、それぞれ裏面110b又は側壁277と、円弧状の曲線を介して接続されている。
裏面110bと接続壁276と側壁277とに沿う形状で樹脂膜286が形成されている。図示省略したバリア膜及びシード膜を挟んで、樹脂膜286に沿う外形形状で、貫通電極266が裏面電極162と一体に形成されている。
上述した図7のステップS46のように、ストレートビア21a1を形成するために用いたレジスト膜52を用いて、等方エッチングを実施する場合には、半導体基板110のシリコンが、レジスト膜52の開口に対して、各方向において略等速度でエッチングされる。これにより、ストレートビア21a2の側壁と裏面110bの表面との角部が取り除かれて、接続壁184bが形成される。接続壁184bは、レジスト膜52の開口に対して、各方向において略等速度でエッチングされるため、半導体基板110側に凸のなだらかな曲線形状になる可能性が高い。また、突出した角部はエッチングされ易いため、接続壁184bと裏面110b又は側壁277との接続部は角が丸められる可能性が高い。このため、接続壁184bは、接続壁276のような形状になる可能性が高い。
裏面110bと接続壁276と側壁277とに沿う形状で樹脂膜286が形成されている。図示省略したバリア膜及びシード膜を挟んで、樹脂膜286に沿う外形形状で、貫通電極266が裏面電極162と一体に形成されている。
上述した図7のステップS46のように、ストレートビア21a1を形成するために用いたレジスト膜52を用いて、等方エッチングを実施する場合には、半導体基板110のシリコンが、レジスト膜52の開口に対して、各方向において略等速度でエッチングされる。これにより、ストレートビア21a2の側壁と裏面110bの表面との角部が取り除かれて、接続壁184bが形成される。接続壁184bは、レジスト膜52の開口に対して、各方向において略等速度でエッチングされるため、半導体基板110側に凸のなだらかな曲線形状になる可能性が高い。また、突出した角部はエッチングされ易いため、接続壁184bと裏面110b又は側壁277との接続部は角が丸められる可能性が高い。このため、接続壁184bは、接続壁276のような形状になる可能性が高い。
図9(d)に示す角部は、裏面110bと貫通孔の側壁279とが接続壁278で接続されている。図9(d)に示すように、接続壁278の断面形状は、複数の(図9(d)では3本)の略真直ぐな線が貫通電極268側に膨出する状態で連なった形状なっている。両端は、それぞれ裏面110b又は側壁279と、互いになす角度が鈍角となる状態で接続されている。
裏面110bと接続壁278と側壁279とに沿う形状で樹脂膜288が形成されている。図示省略したバリア膜及びシード膜を挟んで、樹脂膜288に沿う外形形状で、貫通電極268が裏面電極162と一体に形成されている。
裏面110bと接続壁278と側壁279とに沿う形状で樹脂膜288が形成されている。図示省略したバリア膜及びシード膜を挟んで、樹脂膜288に沿う外形形状で、貫通電極268が裏面電極162と一体に形成されている。
以下、実施形態による効果を記載する。本実施形態によれば、以下の効果が得られる。
(1)貫通電極161は、半導体基板110に形成された貫通孔121に配設されている。貫通孔121は、円筒部121aと接続部121bと接続部121cとで構成されている。
接続部121bは、側壁112aと裏面110bとを接続する接続壁112bに周囲を囲まれた部分である。接続壁112bが形成されていることで、側壁112aと裏面110bとが直接接続されている構成における側壁112aと裏面110bとが形成する接続部の角度に比べて、側壁112aと接続壁112bとが形成する接続部の角度、及び裏面110bと接続壁112bとが形成する接続部の角度を大きくすることができる。
接続部121cは、側壁112aと集積回路形成面110aとを接続する接続壁112cに周囲を囲まれた部分である。接続壁112cが形成されていることで、側壁112aと集積回路形成面110aとが直接接続されている構成における側壁112aと集積回路形成面110aとが形成する接続部の角度に比べて、側壁112aと接続壁112cとが形成する接続部の角度、及び集積回路形成面110aと接続壁112cとが形成する接続部の角度を大きくすることができる。
(1)貫通電極161は、半導体基板110に形成された貫通孔121に配設されている。貫通孔121は、円筒部121aと接続部121bと接続部121cとで構成されている。
接続部121bは、側壁112aと裏面110bとを接続する接続壁112bに周囲を囲まれた部分である。接続壁112bが形成されていることで、側壁112aと裏面110bとが直接接続されている構成における側壁112aと裏面110bとが形成する接続部の角度に比べて、側壁112aと接続壁112bとが形成する接続部の角度、及び裏面110bと接続壁112bとが形成する接続部の角度を大きくすることができる。
接続部121cは、側壁112aと集積回路形成面110aとを接続する接続壁112cに周囲を囲まれた部分である。接続壁112cが形成されていることで、側壁112aと集積回路形成面110aとが直接接続されている構成における側壁112aと集積回路形成面110aとが形成する接続部の角度に比べて、側壁112aと接続壁112cとが形成する接続部の角度、及び集積回路形成面110aと接続壁112cとが形成する接続部の角度を大きくすることができる。
(2)接続壁272の断面形状は、略円弧形状であり、接続壁272は、裏面110b及び側壁273にそれぞれ接する状態で接続されているため、接続壁272を介した裏面110bと側壁273との接続部においては角の部分が存在しない。このため、接続部が尖った角である場合に比べて、接続部に電荷が集中することを抑制することができる。また、角部において樹脂膜282が薄くなることを抑制することができる。
(3)接続壁274の断面形状は、なだらかな曲線形状であり、接続壁274は、裏面110b及び側壁275にそれぞれ接する状態で接続されているため、接続壁274を介した裏面110bと側壁275との接続部においては角の部分が存在しない。このため、接続部が尖った角である場合に比べて、接続部に電荷が集中することを抑制することができる。また、角部において樹脂膜284が薄くなることを抑制することができる。
(4)接続壁276の断面形状は、半導体基板110側に凸のなだらかな曲線形状であり、両端は、それぞれ裏面110b又は側壁277と、円弧状の曲線を介して接続されているため、接続壁276を介した裏面110bと側壁277との接続部においては角の部分が存在しない。このため、接続部が尖った角である場合に比べて、接続部に電荷が集中することを抑制することができる。また、角部において樹脂膜286が薄くなることを抑制することができる。
(5)接続壁278の断面形状は、3本の略真直ぐな線が貫通電極268側に膨出する状態で連なった形状であり、両端は、それぞれ裏面110b又は側壁279と、互いになす角度が鈍角となる状態で接続されているため、接続壁278を介した裏面110bと側壁279との接続部においては、尖った角の部分が存在しない。このため、接続部が尖った角である場合に比べて、接続部に電荷が集中することを抑制することができる。また、角部において樹脂膜288が薄くなることを抑制することができる。
以上、添付図面を参照しながら好適な実施形態について説明したが、好適な実施形態は、前記実施形態に限らない。実施形態は、要旨を逸脱しない範囲内において種々変更を加え得ることは勿論であり、以下のように実施することもできる。
(変形例1)前記実施形態においては、貫通電極161などは、中実の棒形状をしていたが、貫通電極が棒形状であることも、中実であることも必須ではない。貫通電極は、例えば導電材料を貫通孔の壁面に膜状に付着させて形成してもよい。この場合、貫通電極は、中空の円筒形状ことが好ましい。
(変形例2)前記実施形態においては、ウェハー110Aは、集積回路形成面110a上に、絶縁層としての下地層141が形成されており、下地層141の上に電極142が形成されていた。集積回路形成面110aに形成される絶縁層が下地層141のようなシリコン酸化物などからなる絶縁層であることは必須ではない。集積回路形成面110a上に、樹脂膜120のような樹脂材料から成る絶縁膜を形成し、その上に電極142を形成する構成であってもよい。
1…圧電発振器、21a…ストレートビア、21b…接続部、21c…接続部、100…半導体装置、110…半導体基板、110a…集積回路形成面、110b…裏面、112a…側壁、112b,112c…接続壁、120…樹脂膜、121…貫通孔、121a…円筒部、121b…接続部、121c…接続部、141…下地層、142…電極、161…貫通電極、161a…真直部、161b,161c…接続部、162…裏面電極、181…貫通電極、182b…接続部、184b…接続壁、186…貫通孔、262,264,266,268…貫通電極、272,274,276,278…接続壁、273,275,277,279…側壁、282,284,286,288…樹脂膜。
Claims (20)
- 半導体基板と、
前記半導体基板の第一の面に形成された第一の導電膜と、
前記第一の面に略平行な第二の面に形成された第二の導電膜と、
前記半導体基板に形成された貫通孔に配設されており、当該貫通孔に倣う形状を有し、前記第一の導電膜と前記第二の導電膜とに接続された貫通電極と、を備え、
前記貫通孔は、前記第一の面及び前記第二の面に略垂直な側壁部と、前記側壁部と前記第一の面又は前記第二の面とを接続するそれぞれ1以上の接続壁とを備えることを特徴とする半導体装置。 - 前記第一の面及び前記第二の面に垂直な断面において、前記接続壁は、直線及び曲線の両方又はいずれか一方で形成されており、前記直線又は前記曲線が相互の接続部において形成する前記半導体基板側の角度、及び前記第一の面又は前記第二の面と前記接続壁とが相互の接続部において形成する前記半導体基板側の角度が、鈍角であることを特徴とする、請求項1に記載の半導体装置。
- 前記第一の面及び前記第二の面に垂直な断面において、前記接続壁は、直線及び曲線、又は曲線で形成されており、前記直線と前記曲線と、前記曲線と前記曲線と、又は前記第一の面又は前記第二の面と前記曲線とは、その接続部において互いに接していることを特徴とする、請求項1に記載の半導体装置。
- 前記接続壁と前記貫通電極との間に樹脂材料からなる膜が形成されていることを特徴とする、請求項1乃至3のいずれか一項に記載の半導体装置。
- 前記半導体基板と前記貫通電極との間に樹脂材料からなる膜が形成されていることを特徴とする、請求項4に記載の半導体装置。
- 前記半導体基板と、前記第一の導電膜又は前記第二の導電膜の少なくとも一方との間に樹脂材料からなる膜が形成されていることを特徴とする、請求項1乃至5のいずれか一項に記載の半導体装置。
- 第一の面に第一の導電膜が形成された半導体基板に、前記第一の面に略平行な第二の面に形成される第二の導電膜と前記第一の導電膜とを接続する貫通電極と、前記第二の導電膜と、を形成する半導体装置の製造方法であって、
前記第一の面及び前記第二の面に略垂直な側壁と、前記第二の面に開口する第二開口端と、前記第一の導電膜で塞がれた状態で前記第一の導電膜に臨む第一開口端とを有する第一貫通孔を形成する第一貫通孔形成工程と、
前記第一開口端における前記側壁と前記第一の面とを接続する第一接続壁を形成する第一接続壁形成工程と、
前記第二開口端における前記側壁と前記第二の面とを接続する第二接続壁を形成する第二接続壁形成工程と、
前記第一貫通孔形成工程と、前記第一接続壁形成工程と、前記第二接続壁形成工程とを実施することによって形成された貫通孔に導電性を有する材料を付着させて前記貫通電極を形成する電極形成工程と、
前記第二の面における所定の領域に導電性を有する材料を付着させて前記第二の導電膜を形成する導電膜形成工程と、を有することを特徴とする半導体装置の製造方法。 - 前記第一貫通孔形成工程は、
前記第二の面に、前記第一貫通孔の形成位置を規定するレジストパターンを形成するレジストパターン形成工程と、
前記レジストパターンによって規定されるエッチング部を異方性エッチングによって除去して、前記第一の導電膜に至る前記第一貫通孔を形成する、エッチング工程とを含むことを特徴とする、請求項7に記載の半導体装置の製造方法。 - 前記第一接続壁形成工程は、前記第一貫通孔が形成された状態からさらに異方性エッチングを実施するオーバーエッチング工程であることを特徴とする、請求項8に記載の半導体装置の製造方法。
- 前記第二接続壁形成工程は、
前記レジストパターンを除去するレジスト除去工程と、
前記第二の面をエッチングする全面エッチング工程とを含むことを特徴とする、請求項8又は9に記載の半導体装置の製造方法。 - 前記第二接続壁形成工程は、前記レジストパターンを用いて等方性エッチングを実施する等方エッチング工程であることを特徴とする、請求項8又は9に記載の半導体装置の製造方法。
- 前記電極形成工程に先んじて、前記第一接続壁及び前記第二接続壁の少なくとも一方の上に樹脂材料からなる膜を形成する樹脂膜形成工程をさらに有することを特徴とする、請求項7乃至11のいずれか一項に記載の半導体装置の製造方法。
- 前記電極形成工程に先んじて、前記第一貫通孔の前記側壁の上に樹脂材料からなる膜を形成する側壁膜形成工程をさらに有することを特徴とする、請求項12に記載の半導体装置の製造方法。
- 前記導電膜形成工程は、前記第二の面における少なくとも前記第二の導電膜が形成される領域に樹脂材料からなる膜を形成する第二樹脂膜形成工程と、
前記第二樹脂膜形成工程において形成された前記膜の上に前記第二の導電膜を形成する第二導電膜形成工程と、を有することを特徴とする、請求項7乃至13のいずれか一項に記載の半導体装置の製造方法。 - 半導体基板に形成された貫通孔に配設されており、前記半導体基板の第一の面に形成された第一の導電膜と、前記第一の面に略平行な第二の面に形成された第二の導電膜とに接続されている貫通電極であって、
前記貫通孔に倣う形状を有し、
前記貫通孔は、前記第一の面及び前記第二の面に略垂直な側壁部と、前記側壁部と前記第一の面又は前記第二の面とを接続するそれぞれ1以上の接続壁とを備えることを特徴とする貫通電極。 - 前記第一の面及び前記第二の面に垂直な断面において、前記接続壁は、直線及び曲線の両方又はいずれか一方で形成されており、前記直線又は前記曲線が相互の接続部において形成する前記半導体基板側の角度、及び前記第一の面又は前記第二の面と前記接続壁とが相互の接続部において形成する前記半導体基板側の角度が鈍角であることを特徴とする、請求項15に記載の貫通電極。
- 前記第一の面及び前記第二の面に垂直な断面において、前記接続壁は、直線及び曲線、又は曲線で形成されており、前記直線と前記曲線と、前記曲線と前記曲線と、又は前記第一の面又は前記第二の面と前記曲線とは、その接続部において互いに接していることを特徴とする、請求項15に記載の貫通電極。
- 第一の面に第一の導電膜が形成された半導体基板に、前記第一の面に略平行な第二の面に形成された第二の導電膜と前記第一の導電膜とを接続する貫通電極を形成する貫通電極の製造方法であって、
前記第一の面及び前記第二の面に略垂直な側壁と、前記第二の面に開口する第二開口端と、前記第一の導電膜で塞がれた状態で前記第一の導電膜に臨む第一開口端とを有する第一貫通孔を形成する第一貫通孔形成工程と、
前記第一開口端における前記側壁と前記第一の面とを接続する第一接続壁を形成する第一接続壁形成工程と、
前記第二開口端における前記側壁と前記第二の面とを接続する第二接続壁を形成する第二接続壁形成工程と、
前記第一貫通孔形成工程と、前記第一接続壁形成工程と、前記第二接続壁形成工程とを実施することによって形成された貫通孔に導電性を有する材料を付着させて貫通電極を形成する電極形成工程と、を有することを特徴とする貫通電極の製造方法。 - 請求項1乃至6のいずれか一項に記載の半導体装置、請求項7乃至14のいずれか一項に記載の半導体装置の製造方法を用いて製造した半導体装置、請求項15乃至17のいずれか一項に記載の貫通電極を備える半導体装置、又は、請求項18に記載の貫通電極の製造方法を用いて製造した貫通電極を備える半導体装置、を備えることを特徴とする発振器。
- 請求項1乃至6のいずれか一項に記載の半導体装置、請求項7乃至14のいずれか一項に記載の半導体装置の製造方法を用いて製造した半導体装置、請求項15乃至17のいずれか一項に記載の貫通電極を備える半導体装置、又は、請求項18に記載の貫通電極の製造方法を用いて製造した貫通電極を備える半導体装置、を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009015077A JP2010177237A (ja) | 2009-01-27 | 2009-01-27 | 半導体装置、半導体装置の製造方法、貫通電極、貫通電極の製造方法、発振器、及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009015077A JP2010177237A (ja) | 2009-01-27 | 2009-01-27 | 半導体装置、半導体装置の製造方法、貫通電極、貫通電極の製造方法、発振器、及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010177237A true JP2010177237A (ja) | 2010-08-12 |
Family
ID=42707920
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009015077A Withdrawn JP2010177237A (ja) | 2009-01-27 | 2009-01-27 | 半導体装置、半導体装置の製造方法、貫通電極、貫通電極の製造方法、発振器、及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010177237A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011129918A (ja) * | 2009-12-15 | 2011-06-30 | Commissariat A L'energie Atomique & Aux Energies Alternatives | 絶縁性外郭部と、該外郭部内に位置しかつ該外郭部から分離された導電性領域と、で構成されたtsv相互接続構造体の製造 |
EP2500935A2 (en) | 2011-03-17 | 2012-09-19 | Seiko Epson Corporation | Stackable chip with through electrodes, manufacturing method thereof, and infrared sensor |
JP2018195661A (ja) * | 2017-05-16 | 2018-12-06 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 |
US10359392B2 (en) * | 2013-04-29 | 2019-07-23 | Hewlett-Packard Development Company, L.P. | Electrochemical sensing well |
-
2009
- 2009-01-27 JP JP2009015077A patent/JP2010177237A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011129918A (ja) * | 2009-12-15 | 2011-06-30 | Commissariat A L'energie Atomique & Aux Energies Alternatives | 絶縁性外郭部と、該外郭部内に位置しかつ該外郭部から分離された導電性領域と、で構成されたtsv相互接続構造体の製造 |
EP2500935A2 (en) | 2011-03-17 | 2012-09-19 | Seiko Epson Corporation | Stackable chip with through electrodes, manufacturing method thereof, and infrared sensor |
US9070637B2 (en) | 2011-03-17 | 2015-06-30 | Seiko Epson Corporation | Device-mounted substrate, infrared light sensor and through electrode forming method |
US10359392B2 (en) * | 2013-04-29 | 2019-07-23 | Hewlett-Packard Development Company, L.P. | Electrochemical sensing well |
US10641727B2 (en) | 2013-04-29 | 2020-05-05 | Hewlett-Packard Development Company, L.P. | Electrochemical sensing well |
JP2018195661A (ja) * | 2017-05-16 | 2018-12-06 | 大日本印刷株式会社 | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10424533B1 (en) | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus | |
JP4492196B2 (ja) | 半導体装置の製造方法、回路基板、並びに電子機器 | |
US9349673B2 (en) | Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus | |
US20040026361A1 (en) | Surface acoustic wave device its manufacturing method and electronic circuit device | |
JP2004273563A (ja) | 基板の製造方法及び基板 | |
JP2004221372A (ja) | 半導体装置、半導体モジュール、電子機器、半導体装置の製造方法および半導体モジュールの製造方法 | |
JP2006109400A (ja) | 電子部品、回路基板、電子機器、電子部品の製造方法 | |
JP2010153822A (ja) | 電子装置、電子装置の製造方法、電子機器 | |
JP2001244360A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US7251873B2 (en) | Method of manufacturing surface acoustic wave device | |
JP2008135763A (ja) | 半導体モジュール、電子機器および半導体モジュールの製造方法 | |
JP2010177237A (ja) | 半導体装置、半導体装置の製造方法、貫通電極、貫通電極の製造方法、発振器、及び電子機器 | |
JP5434138B2 (ja) | 弾性表面波部品およびその製造方法 | |
US20050179120A1 (en) | Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment | |
JP3951944B2 (ja) | 半導体装置の製造方法 | |
JP4750586B2 (ja) | 半導体装置および電子装置並びにその製造方法 | |
JP6446934B2 (ja) | 導電材スルーホール基板及びその製造方法 | |
JP2013031133A (ja) | 圧電振動デバイス | |
JP4825111B2 (ja) | 圧電薄膜デバイスの製造方法 | |
JP2004281793A (ja) | 半導体装置の製造方法、半導体装置、回路基板および電子機器 | |
JP3945493B2 (ja) | 半導体装置及びその製造方法 | |
JP2009088974A (ja) | デバイス及び電子機器 | |
JP4706180B2 (ja) | 半導体装置の製造方法 | |
JP2006041218A (ja) | 半導体装置の製造方法、半導体装置、及び電子機器 | |
JP5151569B2 (ja) | 圧電発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111011 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120302 |