JP2011129918A - 絶縁性外郭部と、該外郭部内に位置しかつ該外郭部から分離された導電性領域と、で構成されたtsv相互接続構造体の製造 - Google Patents

絶縁性外郭部と、該外郭部内に位置しかつ該外郭部から分離された導電性領域と、で構成されたtsv相互接続構造体の製造 Download PDF

Info

Publication number
JP2011129918A
JP2011129918A JP2010277868A JP2010277868A JP2011129918A JP 2011129918 A JP2011129918 A JP 2011129918A JP 2010277868 A JP2010277868 A JP 2010277868A JP 2010277868 A JP2010277868 A JP 2010277868A JP 2011129918 A JP2011129918 A JP 2011129918A
Authority
JP
Japan
Prior art keywords
opening
manufacturing
conductive
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010277868A
Other languages
English (en)
Other versions
JP5858612B2 (ja
Inventor
Gabriel Pares
ガブリエル・パレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JP2011129918A publication Critical patent/JP2011129918A/ja
Application granted granted Critical
Publication of JP5858612B2 publication Critical patent/JP5858612B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/0557Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1302Disposition
    • H01L2224/13025Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141Disposition
    • H01L2224/1418Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/14181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】本発明は、相互接続構造体の製造方法に関する。
【解決手段】本発明の相互接続構造体の製造方法は、基板(100)内における、閉じた外郭部を形成する少なくとも一つのトレンチ(103,105)及び前記閉じた外郭部の内側に位置する少なくとも一つのホール(102,104)の形成を含み、トレンチ及びホールが、基板の領域によって分離され、また、本方法は、トレンチを誘電性材料(111)で充填するステップと、ホールを導電性材料(117,122)で充填するステップと、を含む。
【選択図】図2D

Description

本発明は、マイクロエレクトロニクス及びマイクロシステムの分野に係り、特に、ビア相互接続構造の、特に、シリコン貫通ビア(TSV)型の、マイクロエレクトロニクス及びマイクロシステムの分野に関する。
これが、改善された相互接続構造を実現する。
超小型電子チップの積層体の製造に関連して、TSV(Through Silicon Via)相互接続部材、すなわち、基板上に積層された一つ又は複数のチップとの接続を形成するための、基板を貫通する接続部材を製造することが知られている。
“ビア”とも呼ばれるこれらの接続素子が、従来から、基板を介した電流の経路を確保し、基板の両側に位置する装置を接続する内部導電部と、該内部導電部を覆い、ビアが基板内に形成された他の周囲ビア及び半導体基板に対して絶縁されることを確保する外部絶縁部と、から形成される。
このタイプのビアを製造する主なステップは、:
−基板内にホールを形成するステップと、
−ホールの壁に絶縁層を形成するステップと、
−例えば、ドープされたポリシリコン、タングステン、又は銅等の導電性材料の堆積によりホールを充填するステップと、
である。
貫通ビアの製造により、以下に関連する課題が生じる:
−通常極めて高い、その形状係数のため、ホールを充填するステップ;
−使用される充填材料に関連する機械的応力;
−使用される誘電性絶縁体及びビアの誘電性材料の厚さに依存する、過度に高い漂遊容量又は不十分な絶縁。
特許文献1及び特許文献2は、閉じた(closed)及び絶縁性の外郭部(contour)を形成するトレンチを使用して基板の部分を絶縁することにより、導電性又は半導体基板内に形成された貫通ビアの製造方法を開示しており、基板の絶縁された半導体領域を介して伝導が生じる。
特許文献3は、誘電性材料で充填された正方形外郭部によって絶縁された正方形金属スタッドの形状の相互接続構造を提供する。
特許文献4は、その周囲に形成された絶縁性領域を貫通する環状ビアの製造方法を開示している。
基板を貫通するビア相互接続構造体の新たな製造方法を見つけるという課題が生じている。
国際公開第2004/84300号 米国特許第6815827号明細書 米国特許出願公開第2009/181494号明細書 米国特許出願公開第2009/32951号明細書
第一に、本発明は、相互接続構造体の製造方法に係り、基板内に、少なくとも一つのトレンチのような、閉じた外郭部を形成する少なくとも第一開口の形成を含み、及び、例えば、少なくとも一つのホールの形状である、前記閉じた外郭部の内側に位置した少なくとも一つの第二開口の形成を含み、第一開口及び第二開口が、基板の領域によって分離され、本方法は、第一開口を誘電性材料で充填し、第二開口を導電性材料で充填するステップをさらに含む。
また、本発明は、相互接続構造体の製造方法に係り、基板内に、少なくとも一つのトレンチのような、閉じた外郭部を形成する少なくとも第一開口の形成を含み、及び、例えば、少なくとも一つのホールの形状である、前記閉じた外郭部の内側に位置した少なくとも一つの第二開口の形成を含み、第一開口及び第二開口が、基板の領域によって分離され、本方法は、第一及び第二開口を誘電性材料又は導電性材料で充填し、一つの開口内のこの材料を除去し、他の材料によってこの開口を充填するステップをさらに含む。
第一開口及び第二開口が、同時に形成される。
導電性領域から分離された絶縁性領域を形成することで、良質な絶縁及びを達成し、容量効果を制限することが可能となる。このような構造が、例えば、RF回路用に製造される場合に、この利点が求められる。
このような方法を用いることで、第一開口と第二開口との間の領域を容易に特定の寸法に合わせ、前記領域とともに、接触を回復させるための保護領域を形成することが可能となる。
一つの可能な実施形態によると、第一開口及び第二開口の形成の後で、;
−前記誘電性材料を、第一開口及び第二開口内に堆積させることが可能である、
−誘電性材料を、第二開口から除去する、
−導電性材料を、第二開口内に形成する。
他の可能な実施形態によると、第一及び第二開口が形成された後で、;
−第一開口及び第二開口内に導電性材料を形成し、
−第一開口から導電性材料を除去し、
−第一開口内に誘電性材料を堆積することが可能である。
また、本方法が、第二開口からの誘電性材料の除去と、第二開口内における導電性材料の形成との間に、第二開口を拡大させるステップを含むことが可能である。
この拡大ステップが、第二の、テーパー開口を形成するように実施されることが可能である。
このような形状を備えて設けられた開口が、さらに容易に充填されることが可能である。
第二開口の壁及び底を覆うように、導電性材料が、第二開口内に形成されることが可能であり、本方法が、第二開口内を、絶縁性材料で、少なくとも部分的に充填することにより構成されるステップをさらに含む。
一つの可能な実施形態によると、第二開口の残部を絶縁性材料で充填することにより構成されるステップが、第一開口内に前記誘電性材料を堆積する前記ステップの間に実施されることが可能であり、前記絶縁性材料が、第二開口内における前記誘電性材料の少なくとも部分的な充填を可能にする。
基板が、導電性材料又は半導体材料の基部(base)を有することが可能である。
前記導電性充填材料が、所定の金属材料であることが可能であり、第一開口及び第二開口内における導電性材料の堆積の後、次に、第一開口からの導電性材が除去され、シリサイドのような、所定の半導体材料と所定の金属材料との合金を形成するように、熱処理が実施されることが可能である。
導電性材料で充填された第二開口が、導電性部材を形成する。本方法は、前記導電性部材上に少なくとも一つの接続スタッドの形成をさらに含むことが可能である。
本方法は、前記導電性部材の端部を露出させるように、基板を薄くするステップをさらに含むことが可能である。
一つの可能性によると、導電性スタッドが、前記導電性部材の前記端部上に形成されることが可能である。
基板が、その表面の一方上に位置した一つ又は複数の導電性領域を備えることが可能であり、前記導電性領域の少なくとも一つを露出させるように、その表面の他方からエッチングすることにより、ホールの前記形成が実施される。
第一及び第二開口の形成が、前記閉じた外郭部の内側に位置した一つ又は複数の他の開口の形成をさらに含むことが可能である。
第一及び第二開口の形成が、前記閉じた外郭部を囲む他の閉じた外郭部を形成する少なくとも一つの他の開口の形成をさらに含むことが可能である。
従来技術による相互接続構造の異なる実施例を図示したものである。 従来技術による相互接続構造の異なる実施例を図示したものである。 従来技術による相互接続構造の異なる実施例を図示したものである。 従来技術による相互接続構造の異なる実施例を図示したものである。 従来技術による相互接続構造の異なる実施例を図示したものである。 従来技術による相互接続構造の異なる実施例を図示したものである。 従来技術による相互接続構造の異なる実施例を図示したものである。 従来技術による相互接続構造の異なる実施例を図示したものである。 従来技術による相互接続構造の異なる実施例を図示したものである。 本発明によるTSV相互接続構造の製造方法の第一実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の第一実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の第一実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の第一実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の第一実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の第一実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の第二実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の第二実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の第二実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の第二実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の他の実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の他の実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の第四実施例の実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の第四実施例の実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の第四実施例の実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の第四実施例の実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の第五実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の第五実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の第五実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の第五実施形態を図示したものである。 本発明によるTSV相互接続構造の製造方法の第五実施形態を図示したものである。
本発明は、添付の図面を参照し、単なる情報として提供される非制限的な実施形態の説明を読むことにより、いっそう理解されるだろう。
ある図面から次の図面への移動を容易にするために、異なる図面の同一な、同様な又は同等な部分には、同じ参照符号が付されている。
図面を見やすくするために、図面中に図示された異なる部分が、必ずしも、均一なスケールで示されていない。
本発明による方法を使用して製造されたTSV相互接続構造体の実施例が、図1A−1Iに示されている。
これらの構造が、基板の厚さの少なくとも一部に入り込む少なくとも一つの導電性部材と、一つ又は複数の他の相互接続構造及び基板の残りの部分から導電性部材を絶縁させることを可能にする少なくとも一つの絶縁性領域と、を備える。
図1Aは、基板内に形成され、例えばSiO等の誘電性材料の基部を含む領域130を備え、円形の閉じた外郭部C1及び第一外郭部C1の内側に導電性部材120を形成する、相互接続構造の第一実施例を図示し(上面図)、導電性部材120が、例えば、銅等の金属ベースであることが可能であり、他の円形外郭部C2を形成する。
図1Bの実施例において、誘電性領域130が、長方形外郭部C10を形成し、一方、また、導電性部材120が、外郭部C10の内側に位置しかつ外郭部C10から分離された長方形外郭部C20を形成する。
図1Cにおいて、第三実施例の構造が提供される。この実施例において、誘電性領域130が、円形外郭部C1の形態となり、この内側に、複数の異なる導電性部材120が備えられる。
この実施例において、導電性部材120が、円筒型である。
第四実施例の構造は、導電性部材が、長方形ひし形の形状となる先の実施例とは異なる(図1D)。
他の実施例の相互接続構造が、リング状の誘電性材料領域130と、前記リングの内側の円筒状スタッド状の導電性部材120と、を備える(図1E)。
図1Fにおいて、第六実施例の構造が提供され、誘電性領域130が、円形外郭部C1の形状であり、一方、導電性部材120が、リングを結合する導電性領域を介して互いに接続された複数の導電リングの形状である。
図1Gにおいて、第七実施例の構造が提供され、誘電性領域130が、円形外郭部の形状であり、一方、導電性部材120が、らせん形状である。
図1Hにおいて、他の実施例の構造が提供され、誘電性領域130が、円形外郭部の形状であり、一方、導電性部材が、格子又はメッシュ形状である。
図1Iにおいて、第九実施例の相互接続構造が提供される。この実施例において、絶縁性領域130が、第一円形外郭部を形成し、一方、導電性部材120が、第一円形外郭部の内側に位置する。他の導電性部材122が、他の円形外郭部を形成し、その内側に、絶縁性領域130と導電性部材120とが、配置される。
他の円形外郭部の形状の他の誘電性領域132が、導電性部材120,122と絶縁性領域130とを囲む。
提供された各実施例の構造において、前記領域によって囲まれる導電性部材と絶縁性領域とが、基板の厚さの少なくとも一部に入り込み、その基部として半導体材料を有することが可能である基板の少なくとも一つの領域によって、互いに離隔される。
ここで、例えば、図1Aに関連して先に記載されたタイプの相互接続構造体の本発明による製造方法の第一実施例が、図2A−2Fに関連して提供される。
この実施例において、出発材料が、例えばSiベースの半導体基板100であることが可能であり、一つ又は複数のトレンチ103,105、及び一つ又は複数のホール102,104が、同時に形成され、トレンチ103,105及びホール102,104が、基板100の厚さeの少なくとも一部に入り込む。
ホール及びトレンチが、例えば、100ナノメートルと1ミリメートルの間の深さを有することが可能である。
トレンチ103,105及びホール102,104を形成するために、第一に、例えば、SiO又はSiのベースを有することが可能なマスク層107と、樹脂層109とを堆積することが可能であり、開口が形成される。次に、基板が、これらの開口を介してエッチングされる(図2A)。
少なくとも一つのトレンチ103が、基板部100及びホール102,104の周囲に閉じた外郭部を形成するように、トレンチが形成される。
少なくとも一つのホール102が、基板部100の周囲に閉じた外郭部を形成するように、ホールが形成される。
次に、樹脂層109が除去され、次に、トレンチ103,105及びホール102,104が、例えば、SiOである誘電性材料111を使用して充填される。充填が、例えば、SACVD(“Sub Atmospheric Pressure Chemical Vapor Deposition”)タイプの堆積によって、実施されることが可能である(図2B)。
次に、ホール102,104と対向して位置する開口115を含む他の樹脂マスク113が、形成される。次に、例えば、前記マスク113の開口115を介して、酸化物−型の誘電体に対して、ドライエッチング又はHFを使用する化学エッチングによって、ホール102,104から、誘電性材料111が除去される。
次に、ホール102,104を充填するように、金属材料117が、堆積される(図2D)。
例えば、金属材料117が、例えば、CVD(“Chemical Vapor Deposition”)によって堆積されることが可能なタングステン、又は、例えば、ECD(“Electro−chemical deposition”)によって堆積されることが可能な銅であることが可能である。
次に、ホール102,104の口を超えて広がる金属材料117が、除去される。
マスク層107上であり、トレンチ103,105の口を超えてはみ出す誘電性材料111も除去するように、この除去が、例えば、CMP(“Chemical Mechanical Polishing”)を使用して実施されることが可能である(図2E)。
この結果、部材120が、基板100の厚さの部分に入りこみ、かつ、基板100の厚さの部分に入り込みもする領域130によって形成された絶縁外郭部の内側に位置する金属基部を備えて形成され、導電性部材120が、基板100の領域によって絶縁性領域130から分離される。
次に、導電性部材120と接続されるように、導電性スタッド121が、基板の前面上であり、金属材料117で充填されたホール102,104上に、形成される。
次に、ホール102,104の底部が露出されるように、基板100が、その背面を介して薄くされることが可能である。この結果、導電性部材120へのアクセスが提供される。
一つの可能性によると、薄くすることで、ハンドル基板200が、取り付けられることが可能である。
次に、導電性スタッド131が、基板の背面上に形成され、導電性部材120と接触する。
ここで、本発明による、相互接続構造の製造方法の第二実施形態が、図3A−3Dに関連して提供される。
図2A−2Dに関連する上記の実施例での方法のようなステップが、第一に実行されることが可能である。
次に、ホール102,104の壁及び底を覆うように、金属材料117が、堆積されることが可能である(図3A)。
堆積された金属材料が、300から1000ナノメートルでありうる厚さに準じる、例えば、W、又はTi、又はNi、又はPt、又はCoであることが可能である。ホールが完全には充填されないように設けられた厚さで、金属材料が、堆積されることが可能である。
次に、ホール102,104内にシリサイド領域122を形成するためのステップが、熱処理を行うことにより、例えば、Niシリサイドを形成するために400℃付近の温度で、実行される。
形成されたシリサイドが、例えば、以下の材料:WSi,TiSi,NiSi,PtSi,CoSiの一つであることが可能であり、例えば、1から3マイクロメートルの間の厚さを有することが可能である(図3B)。
この結果、導電性部材122が、導電性材料の基部を有して形成され、基板100の厚さの部分に入りこみ、また基板100の厚さの一部に入り込む領域130によって形成された絶縁性外郭部の内側に位置し、導電性部材122が、基板100の半導体領域によって絶縁性領域130から分離される。
次に、導電性部材122と接触するように、導電性スタッド121が、基板100の半導体材料と金属117との間の反応の結果として生じる金属合金で充填された半導体ホール102,104上に形成される(図3C)。
次に、その背面を介して、ホール102,104の底部が露出されるように、基板100が薄くされることが可能である。この結果、導電性部材122へのアクセスが提供される。
一つの実現性によると、薄くすることで、ハンドル基板200が、取り付けられることが可能である。
次に、導電性スタッド131が、基板の背面上に形成され、導電性部材122と接触する。
先に提供された方法の実施例のいずれかの一つの代替方法によると、ホール102,104を金属材料117で充填する前に、ホール102,104が、例えば、層107及び111を介したその等方性エッチングにより、拡大されることが可能である。
傾斜した壁及びテーパー形状を有するホール102,104を形成するように、エッチングが実施されることが可能である。ホール102,104のこのような形状により、その充填を容易にすることが可能である。
次に、金属材料117が、ホール102,104の壁上及び底部に、均一な厚さで堆積される。
堆積後に、ホール102,104の中心部が充填されないように、堆積された金属材料117の厚さが設けられることが可能である。
次に、この部分が、誘電性材料127を使用して充填される(図4A)。
図4Bに図示された一つの可能性によると、ホールの中心部が、トレンチ103,105を充填するために使用する誘電性材料111を使用して、充填されることが可能である(図4B)。
相互接続構造の製造方法の他の実施例が、図5A−5Dに示されている。
図2Aに関連して上述したようなステップが第一に実施されることが可能である。
次に、ホール102,104及びトレンチ103,105が、金属材料117を使用して充填されることが可能である。
充填物が、ホール102,104及びトレンチ103の口からはみ出してもよい(図5A)。ホール102,104からはみ出す金属が、CMPによって除去される。
次に、他の樹脂マスク114が、トレンチ103,105と対向して位置した開口116を含んで形成される。
金属材料117が、例えば、化学エッチングによって、前記マスク114の開口116を介して、トレンチ103,105から除去され、前記化学エッチングは、金属材料がタングステンである場合はHF−HNOを使用する(図5B)。マスク114が、ストリップ法を使用して除去される。
次に、トレンチ103,105が、誘電性材料111を使用して充填される。
ホール102,104及びトレンチ103,105の口からはみ出すように、充填が実施されることが可能である(図5C)。
この結果、部材120が、基板100の厚さの部分に入りこみ、かつ、基板100の厚さの部分に入り込みもする領域130によって形成された絶縁性外郭部の内側に位置する金属材料の基部を備えて形成され、導電性部材117が、基板100の半導体領域によって絶縁性領域130から分離される。
次に、ホール102,104を覆わないように、開口が、誘電性材料111の層内に形成される。
次に、導電性スタッド121が、金属−ベースの導電性部材117上に形成される。
基板100の背面上でホール102,104を覆わないように基板100を薄くするステップ、次に、基板100の背面上であって導電性部材117と接触する導電性スタッド131を形成するステップが、実施される(図5D)。
本発明による相互接続の製造方法が、基板100内で、一旦、それが、ハンドル基板200とともに組み立てられた時点で、例えば、“後処理(post process)”ステップの間に実施されることが可能である。
TSV−タイプの構造体を製造するための“後処理”法の実施例が、図6A−6Eに図示されている。
製造された構造体を、例えば、図1Eに関連して上述されたものと同様な形態とすることが可能である。
この実施例において、本方法の出発構造体が、ハンドル基板200上に取り付けられ、場合により薄くされた基板100によって形成される。
一つ又は複数のトレンチ103,105が、第一に形成され、及び、一つ又は複数のホール302,304がマスク109を介して形成され、トレンチ103,105及びホール302,304が、基板100の厚さを貫通する。
ホール302,304が、導電性スタッド321と対向して形成され、前記スタッド321を覆わない。
少なくとも一つのトレンチ103が、基板部及びホール302,304の周囲に、閉じた外郭部を形成するように、トレンチが形成される。
ホール302,304が、基板100の材料によって囲まれる(図6A)。
次に、トレンチ103,105が、誘電性材料111を使用して充填される(図5C)。
ホール302,304の底及び壁を覆い、ホール102,104及びトレンチ103,105の口からはみ出すように、充填が実施されることが可能である(図6B)。
次に、誘電性材料111が、例えば、誘電体がSiOである場合にはHFを使用する化学エッチングによって、樹脂マスク314の開口を介して、ホール302,304から除去される(図6C)。次に、樹脂マスク314が除去された後、ホール302,304が、金属材料117を使用して充填される(図6D)。
ホール302,304及びトレンチ103,105の口からはみ出すように、充填が実施されることが可能である。この場合、ホール302,304からはみ出す余分な金属材料117が、例えば、CMP研磨によって除去される。
この結果、導電性部材120が、接続スタッド321と接触して形成される。次に、他の導電性スタッド331が形成され、接続スタッド321が配置される表面と対向する基板100の表面上で導電性部材120と接触する(図6E)。
100 基板
102,104 ホール
103,105 トレンチ
107 マスク層
109 樹脂層
111 誘電性材料
113 樹脂マスク
115 開口
117 金属材料
120 導電性部材
121,131 導電性スタッド
130 誘電性領域

Claims (13)

  1. 基板(100)を貫通する少なくとも一つのビアを備えた相互接続構造体の製造方法であって、前記基板内における、閉じた外郭部をなす少なくとも一つの第一開口(103,105)、及び前記閉じた外郭部の内側に位置する少なくとも一つの第二開口(102,104)を同時に形成するステップを含み、前記第一開口及び第二開口が、前記基板の領域によって分離され、
    前記方法が、誘電性材料(111)又は導電性材料(117)で、各々、前記第一開口及び第二開口を充填するステップと、
    前記第二開口又は第一開口の各々内の前記材料を除去するステップと、
    前記第二開口又は第一開口の各々内に、導電性材料(117,122)又は誘電性材料の各々を堆積又は形成するステップと、をさらに含むことを特徴とする相互接続構造体の製造方法。
  2. 前記第二開口が、前記基板を貫通しておらず、前記第二開口を導電性材料で充填した後に、前記方法が、一つの相互接続ビアを形成するように前記第二開口を露出させるステップを含むことを特徴とする請求項1記載の相互接続構造体の製造方法。
  3. 前記第一開口及び第二開口に前記導電性材料を堆積し、前記第一開口から前記導電性材料を除去した後で、前記導電性材料と前記基板の材料との合金(122)を形成するように熱処理が実施されることを特徴とする請求項1記載の相互接続構造体の製造方法。
  4. 前記第二開口の壁及び底を覆うように、前記導電性材料(117)が、前記第二開口内に形成され、
    次に、前記方法が、絶縁性材料(127)で前記第二開口の残部内を充填することにより構成されるステップを含むことを特徴とする請求項1から3のいずれか一項に記載の相互接続構造体の製造方法。
  5. 前記第一開口(103,105)内に前記誘電性材料(111)を堆積し、前記第二開口の残部内に前記誘電性材料(111)を堆積すると同時に、前記第二開口の残部を絶縁性材料で充填することにより構成されるステップが実施されることを特徴とする請求項1から4のいずれか一項に記載の相互接続構造体の製造方法。
  6. 前記第二開口(102,104)から前記誘電性材料(111)を除去するステップと、前記第二開口内に前記導電性材料(117,122)を堆積又は形成するステップとの間に、前記第二開口を拡大させるステップをさらに含むことを特徴とする請求項1,2,4及び5のいずれか一項に記載の相互接続構造体の製造方法。
  7. 前記基板(100)が、所定の導電性材料又は半導体材料の基部を含み、
    前記導電性材料(117)が、金属であることを特徴とする請求項1から6のいずれか一項に記載の相互接続構造体の製造方法。
  8. 導電性材料で充填された前記第二開口(102,104)が、導電性部材(120,122)を形成し、
    前記方法が、前記導電性部材上に少なくとも一つの接続スタッド(121)を形成するステップをさらに含むことを特徴とする請求項1から7のいずれか一項に記載の相互接続構造体の製造方法。
  9. 前記第二開口が、導電性部材を形成する導電性材料で充填され、
    前記方法が、前記導電性部材(120,122)の一端部を露出させるように、前記基板の少なくとも一表面を薄くするステップをさらに含むことを特徴とする請求項1から8のいずれか一項に記載の相互接続構造体の製造方法。
  10. 前記導電性部材(120,122)の前記一端部上に、導電性スタッド(131)を形成するステップをさらに含むことを特徴とする請求項9記載の相互接続構造体の製造方法。
  11. 前記基板が、その表面の一方上に位置した一つ又は複数の導電性領域(321)を有し、
    前記導電性領域の少なくとも一つを露出するように、前記第二開口を形成するステップが、その表面を他方からエッチングすることにより実施されることを特徴とする請求項1から10のいずれか一項に記載の相互接続構造体の製造方法。
  12. 前記同時に形成するステップが、前記閉じた外郭部の内側に位置した一つ又は複数の他の開口を形成するステップを含むことを特徴とする請求項1から11のいずれか一項に記載の相互接続構造体の製造方法。
  13. 前記同時に形成するステップが、前記閉じた外郭部を囲む他の閉じた外郭部を形成する少なくとも一つの他の開口を形成するステップを含むことを特徴とする請求項1から12のいずれか一項に記載の相互接続構造体の製造方法。
JP2010277868A 2009-12-15 2010-12-14 絶縁性外郭部と、該外郭部内に位置しかつ該外郭部から分離された導電性領域と、で構成されたtsv相互接続構造体の製造 Expired - Fee Related JP5858612B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0958999A FR2953992B1 (fr) 2009-12-15 2009-12-15 Realisation de structures d'interconnexions tsv formees d'un contour isolant et d'une zone conductrice situee dans le contour et disjointe du contour
FR0958999 2009-12-15

Publications (2)

Publication Number Publication Date
JP2011129918A true JP2011129918A (ja) 2011-06-30
JP5858612B2 JP5858612B2 (ja) 2016-02-10

Family

ID=42333336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010277868A Expired - Fee Related JP5858612B2 (ja) 2009-12-15 2010-12-14 絶縁性外郭部と、該外郭部内に位置しかつ該外郭部から分離された導電性領域と、で構成されたtsv相互接続構造体の製造

Country Status (4)

Country Link
US (1) US8541304B2 (ja)
EP (1) EP2337067B1 (ja)
JP (1) JP5858612B2 (ja)
FR (1) FR2953992B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251539A (ja) * 2012-05-30 2013-12-12 Samsung Electronics Co Ltd シリコン貫通ビアの構造物およびその形成方法
JP2014093392A (ja) * 2012-11-02 2014-05-19 Renesas Electronics Corp 半導体装置およびその製造方法
JP2015216251A (ja) * 2014-05-12 2015-12-03 国立大学法人東北大学 半導体装置およびその製造方法
JP2015216252A (ja) * 2014-05-12 2015-12-03 国立大学法人東北大学 半導体装置およびその製造方法
JP2016167564A (ja) * 2015-03-10 2016-09-15 Sppテクノロジーズ株式会社 配線基板の製造方法
JP2016531439A (ja) * 2013-08-08 2016-10-06 インヴェンサス・コーポレイション 超高性能インターポーザ

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2597677B1 (en) 2011-11-23 2014-08-06 ams AG Semiconductor device with through-substrate via covered by a solder ball and related method of production
DE102012219769B4 (de) 2012-10-29 2020-06-25 Robert Bosch Gmbh Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat
FR2998710B1 (fr) * 2012-11-29 2016-02-05 Commissariat Energie Atomique Procede ameliore de realisation d'une structure pour l'assemblage de dispositifs microelectroniques
KR20140073163A (ko) 2012-12-06 2014-06-16 삼성전자주식회사 반도체 장치 및 그의 형성방법
KR102151177B1 (ko) 2013-07-25 2020-09-02 삼성전자 주식회사 Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법
US9476927B2 (en) 2014-01-22 2016-10-25 GlobalFoundries, Inc. Structure and method to determine through silicon via build integrity
CN110277348B (zh) * 2019-06-05 2021-09-28 浙江芯动科技有限公司 一种半导体tsv结构的制造工艺方法及半导体tsv结构
CN112928095B (zh) * 2021-02-03 2022-03-15 长鑫存储技术有限公司 互连结构及其制备方法、半导体结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223833A (ja) * 1996-12-02 1998-08-21 Toshiba Corp マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法
JP2006165025A (ja) * 2004-12-02 2006-06-22 Nec Electronics Corp 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
JP2007123857A (ja) * 2005-09-29 2007-05-17 Nec Electronics Corp 半導体装置およびその製造方法
JP2009124087A (ja) * 2007-11-19 2009-06-04 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2010177237A (ja) * 2009-01-27 2010-08-12 Seiko Epson Corp 半導体装置、半導体装置の製造方法、貫通電極、貫通電極の製造方法、発振器、及び電子機器
JP2012525696A (ja) * 2009-04-29 2012-10-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 基板を含む半導体ウェハの一部分内にビアを形成するための方法および基板を含む半導体ウェハの一部分内に形成されるビア構造体

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2805709B1 (fr) 2000-02-28 2002-05-17 Commissariat Energie Atomique Connexion electrique entre deux faces d'un substrat et procede de realisation
SE526366C3 (sv) 2003-03-21 2005-10-26 Silex Microsystems Ab Elektriska anslutningar i substrat
US7633167B2 (en) * 2005-09-29 2009-12-15 Nec Electronics Corporation Semiconductor device and method for manufacturing same
KR100826979B1 (ko) * 2006-09-30 2008-05-02 주식회사 하이닉스반도체 스택 패키지 및 그 제조방법
US7879711B2 (en) * 2006-11-28 2011-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked structures and methods of fabricating stacked structures
US7902069B2 (en) 2007-08-02 2011-03-08 International Business Machines Corporation Small area, robust silicon via structure and process
KR101341586B1 (ko) * 2007-08-30 2013-12-16 삼성전자주식회사 반도체 집적 회로 장치 및 이의 제조 방법
US20100224965A1 (en) * 2009-03-09 2010-09-09 Chien-Li Kuo Through-silicon via structure and method for making the same
US8062975B2 (en) * 2009-04-16 2011-11-22 Freescale Semiconductor, Inc. Through substrate vias

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223833A (ja) * 1996-12-02 1998-08-21 Toshiba Corp マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法
JP2006165025A (ja) * 2004-12-02 2006-06-22 Nec Electronics Corp 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法
JP2007123857A (ja) * 2005-09-29 2007-05-17 Nec Electronics Corp 半導体装置およびその製造方法
JP2009124087A (ja) * 2007-11-19 2009-06-04 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2010177237A (ja) * 2009-01-27 2010-08-12 Seiko Epson Corp 半導体装置、半導体装置の製造方法、貫通電極、貫通電極の製造方法、発振器、及び電子機器
JP2012525696A (ja) * 2009-04-29 2012-10-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 基板を含む半導体ウェハの一部分内にビアを形成するための方法および基板を含む半導体ウェハの一部分内に形成されるビア構造体

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251539A (ja) * 2012-05-30 2013-12-12 Samsung Electronics Co Ltd シリコン貫通ビアの構造物およびその形成方法
JP2014093392A (ja) * 2012-11-02 2014-05-19 Renesas Electronics Corp 半導体装置およびその製造方法
JP2016531439A (ja) * 2013-08-08 2016-10-06 インヴェンサス・コーポレイション 超高性能インターポーザ
JP2015216251A (ja) * 2014-05-12 2015-12-03 国立大学法人東北大学 半導体装置およびその製造方法
JP2015216252A (ja) * 2014-05-12 2015-12-03 国立大学法人東北大学 半導体装置およびその製造方法
JP2016167564A (ja) * 2015-03-10 2016-09-15 Sppテクノロジーズ株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
JP5858612B2 (ja) 2016-02-10
US8541304B2 (en) 2013-09-24
US20110143535A1 (en) 2011-06-16
EP2337067A3 (fr) 2012-04-04
FR2953992A1 (fr) 2011-06-17
EP2337067B1 (fr) 2013-12-11
EP2337067A2 (fr) 2011-06-22
FR2953992B1 (fr) 2012-05-18

Similar Documents

Publication Publication Date Title
JP5858612B2 (ja) 絶縁性外郭部と、該外郭部内に位置しかつ該外郭部から分離された導電性領域と、で構成されたtsv相互接続構造体の製造
TWI463584B (zh) 將淺溝槽隔離及穿透基板之通孔整合至積體電路設計中
JP5972537B2 (ja) 半導体装置及びその製造方法
US8168533B2 (en) Through-silicon via structure and method for making the same
TWI497660B (zh) 具有穿透基板互連之半導體構造,以及形成穿透基板互連之方法
CN102446830B (zh) 形成低成本的tsv
TW202005031A (zh) 整合背側電源網格的半導體裝置及其相關的積體電路與製造方法
CN107546203A (zh) 半导体器件及其制造方法
TWI450654B (zh) 包含栓塞填充物之洞穿基板的環狀介層
US7790611B2 (en) Method for FEOL and BEOL wiring
TW200525750A (en) FET gate structure with metal gate electrode and silicide contact
TWI671852B (zh) 用於共用基板的電路的隔離結構
US20120315738A1 (en) Method of manufacturing semiconductor device
US10770395B2 (en) Silicon carbide and silicon nitride interconnects
CN108735661B (zh) 预间隔物自对准切口形成
US8697575B2 (en) Semiconductor device and manufacturing method thereof
JP2008112825A (ja) 半導体装置およびその製造方法
TW201705262A (zh) 包括界定空隙之材料之電子裝置及其形成程序
TWI717173B (zh) 記憶體裝置及其製造方法
TWI517330B (zh) 矽穿孔具有圓弧擴大口之晶片結構及其製造方法
CN106653682A (zh) 集成电路结构及其形成方法
JP2016174016A (ja) 半導体装置および半導体装置の製造方法
CN105460883B (zh) 一种半导体器件及其制备方法、电子装置
US20230010602A1 (en) Method to enhance 3d vertical device performance and 3d circuit density
JP2016048743A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140818

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141117

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150608

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151215

R150 Certificate of patent or registration of utility model

Ref document number: 5858612

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees