JP2011129918A - 絶縁性外郭部と、該外郭部内に位置しかつ該外郭部から分離された導電性領域と、で構成されたtsv相互接続構造体の製造 - Google Patents
絶縁性外郭部と、該外郭部内に位置しかつ該外郭部から分離された導電性領域と、で構成されたtsv相互接続構造体の製造 Download PDFInfo
- Publication number
- JP2011129918A JP2011129918A JP2010277868A JP2010277868A JP2011129918A JP 2011129918 A JP2011129918 A JP 2011129918A JP 2010277868 A JP2010277868 A JP 2010277868A JP 2010277868 A JP2010277868 A JP 2010277868A JP 2011129918 A JP2011129918 A JP 2011129918A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- manufacturing
- conductive
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/141—Disposition
- H01L2224/1418—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/14181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【解決手段】本発明の相互接続構造体の製造方法は、基板(100)内における、閉じた外郭部を形成する少なくとも一つのトレンチ(103,105)及び前記閉じた外郭部の内側に位置する少なくとも一つのホール(102,104)の形成を含み、トレンチ及びホールが、基板の領域によって分離され、また、本方法は、トレンチを誘電性材料(111)で充填するステップと、ホールを導電性材料(117,122)で充填するステップと、を含む。
【選択図】図2D
Description
−基板内にホールを形成するステップと、
−ホールの壁に絶縁層を形成するステップと、
−例えば、ドープされたポリシリコン、タングステン、又は銅等の導電性材料の堆積によりホールを充填するステップと、
である。
−通常極めて高い、その形状係数のため、ホールを充填するステップ;
−使用される充填材料に関連する機械的応力;
−使用される誘電性絶縁体及びビアの誘電性材料の厚さに依存する、過度に高い漂遊容量又は不十分な絶縁。
−前記誘電性材料を、第一開口及び第二開口内に堆積させることが可能である、
−誘電性材料を、第二開口から除去する、
−導電性材料を、第二開口内に形成する。
−第一開口及び第二開口内に導電性材料を形成し、
−第一開口から導電性材料を除去し、
−第一開口内に誘電性材料を堆積することが可能である。
102,104 ホール
103,105 トレンチ
107 マスク層
109 樹脂層
111 誘電性材料
113 樹脂マスク
115 開口
117 金属材料
120 導電性部材
121,131 導電性スタッド
130 誘電性領域
Claims (13)
- 基板(100)を貫通する少なくとも一つのビアを備えた相互接続構造体の製造方法であって、前記基板内における、閉じた外郭部をなす少なくとも一つの第一開口(103,105)、及び前記閉じた外郭部の内側に位置する少なくとも一つの第二開口(102,104)を同時に形成するステップを含み、前記第一開口及び第二開口が、前記基板の領域によって分離され、
前記方法が、誘電性材料(111)又は導電性材料(117)で、各々、前記第一開口及び第二開口を充填するステップと、
前記第二開口又は第一開口の各々内の前記材料を除去するステップと、
前記第二開口又は第一開口の各々内に、導電性材料(117,122)又は誘電性材料の各々を堆積又は形成するステップと、をさらに含むことを特徴とする相互接続構造体の製造方法。 - 前記第二開口が、前記基板を貫通しておらず、前記第二開口を導電性材料で充填した後に、前記方法が、一つの相互接続ビアを形成するように前記第二開口を露出させるステップを含むことを特徴とする請求項1記載の相互接続構造体の製造方法。
- 前記第一開口及び第二開口に前記導電性材料を堆積し、前記第一開口から前記導電性材料を除去した後で、前記導電性材料と前記基板の材料との合金(122)を形成するように熱処理が実施されることを特徴とする請求項1記載の相互接続構造体の製造方法。
- 前記第二開口の壁及び底を覆うように、前記導電性材料(117)が、前記第二開口内に形成され、
次に、前記方法が、絶縁性材料(127)で前記第二開口の残部内を充填することにより構成されるステップを含むことを特徴とする請求項1から3のいずれか一項に記載の相互接続構造体の製造方法。 - 前記第一開口(103,105)内に前記誘電性材料(111)を堆積し、前記第二開口の残部内に前記誘電性材料(111)を堆積すると同時に、前記第二開口の残部を絶縁性材料で充填することにより構成されるステップが実施されることを特徴とする請求項1から4のいずれか一項に記載の相互接続構造体の製造方法。
- 前記第二開口(102,104)から前記誘電性材料(111)を除去するステップと、前記第二開口内に前記導電性材料(117,122)を堆積又は形成するステップとの間に、前記第二開口を拡大させるステップをさらに含むことを特徴とする請求項1,2,4及び5のいずれか一項に記載の相互接続構造体の製造方法。
- 前記基板(100)が、所定の導電性材料又は半導体材料の基部を含み、
前記導電性材料(117)が、金属であることを特徴とする請求項1から6のいずれか一項に記載の相互接続構造体の製造方法。 - 導電性材料で充填された前記第二開口(102,104)が、導電性部材(120,122)を形成し、
前記方法が、前記導電性部材上に少なくとも一つの接続スタッド(121)を形成するステップをさらに含むことを特徴とする請求項1から7のいずれか一項に記載の相互接続構造体の製造方法。 - 前記第二開口が、導電性部材を形成する導電性材料で充填され、
前記方法が、前記導電性部材(120,122)の一端部を露出させるように、前記基板の少なくとも一表面を薄くするステップをさらに含むことを特徴とする請求項1から8のいずれか一項に記載の相互接続構造体の製造方法。 - 前記導電性部材(120,122)の前記一端部上に、導電性スタッド(131)を形成するステップをさらに含むことを特徴とする請求項9記載の相互接続構造体の製造方法。
- 前記基板が、その表面の一方上に位置した一つ又は複数の導電性領域(321)を有し、
前記導電性領域の少なくとも一つを露出するように、前記第二開口を形成するステップが、その表面を他方からエッチングすることにより実施されることを特徴とする請求項1から10のいずれか一項に記載の相互接続構造体の製造方法。 - 前記同時に形成するステップが、前記閉じた外郭部の内側に位置した一つ又は複数の他の開口を形成するステップを含むことを特徴とする請求項1から11のいずれか一項に記載の相互接続構造体の製造方法。
- 前記同時に形成するステップが、前記閉じた外郭部を囲む他の閉じた外郭部を形成する少なくとも一つの他の開口を形成するステップを含むことを特徴とする請求項1から12のいずれか一項に記載の相互接続構造体の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0958999A FR2953992B1 (fr) | 2009-12-15 | 2009-12-15 | Realisation de structures d'interconnexions tsv formees d'un contour isolant et d'une zone conductrice situee dans le contour et disjointe du contour |
FR0958999 | 2009-12-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011129918A true JP2011129918A (ja) | 2011-06-30 |
JP5858612B2 JP5858612B2 (ja) | 2016-02-10 |
Family
ID=42333336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010277868A Expired - Fee Related JP5858612B2 (ja) | 2009-12-15 | 2010-12-14 | 絶縁性外郭部と、該外郭部内に位置しかつ該外郭部から分離された導電性領域と、で構成されたtsv相互接続構造体の製造 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8541304B2 (ja) |
EP (1) | EP2337067B1 (ja) |
JP (1) | JP5858612B2 (ja) |
FR (1) | FR2953992B1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013251539A (ja) * | 2012-05-30 | 2013-12-12 | Samsung Electronics Co Ltd | シリコン貫通ビアの構造物およびその形成方法 |
JP2014093392A (ja) * | 2012-11-02 | 2014-05-19 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2015216251A (ja) * | 2014-05-12 | 2015-12-03 | 国立大学法人東北大学 | 半導体装置およびその製造方法 |
JP2015216252A (ja) * | 2014-05-12 | 2015-12-03 | 国立大学法人東北大学 | 半導体装置およびその製造方法 |
JP2016167564A (ja) * | 2015-03-10 | 2016-09-15 | Sppテクノロジーズ株式会社 | 配線基板の製造方法 |
JP2016531439A (ja) * | 2013-08-08 | 2016-10-06 | インヴェンサス・コーポレイション | 超高性能インターポーザ |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2597677B1 (en) | 2011-11-23 | 2014-08-06 | ams AG | Semiconductor device with through-substrate via covered by a solder ball and related method of production |
DE102012219769B4 (de) | 2012-10-29 | 2020-06-25 | Robert Bosch Gmbh | Verfahren zum Herstellen einer elektrischen Durchkontaktierung in einem Substrat |
FR2998710B1 (fr) * | 2012-11-29 | 2016-02-05 | Commissariat Energie Atomique | Procede ameliore de realisation d'une structure pour l'assemblage de dispositifs microelectroniques |
KR20140073163A (ko) | 2012-12-06 | 2014-06-16 | 삼성전자주식회사 | 반도체 장치 및 그의 형성방법 |
KR102151177B1 (ko) | 2013-07-25 | 2020-09-02 | 삼성전자 주식회사 | Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법 |
US9476927B2 (en) | 2014-01-22 | 2016-10-25 | GlobalFoundries, Inc. | Structure and method to determine through silicon via build integrity |
CN110277348B (zh) * | 2019-06-05 | 2021-09-28 | 浙江芯动科技有限公司 | 一种半导体tsv结构的制造工艺方法及半导体tsv结构 |
CN112928095B (zh) * | 2021-02-03 | 2022-03-15 | 长鑫存储技术有限公司 | 互连结构及其制备方法、半导体结构 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223833A (ja) * | 1996-12-02 | 1998-08-21 | Toshiba Corp | マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法 |
JP2006165025A (ja) * | 2004-12-02 | 2006-06-22 | Nec Electronics Corp | 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法 |
JP2007123857A (ja) * | 2005-09-29 | 2007-05-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2009124087A (ja) * | 2007-11-19 | 2009-06-04 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2010177237A (ja) * | 2009-01-27 | 2010-08-12 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、貫通電極、貫通電極の製造方法、発振器、及び電子機器 |
JP2012525696A (ja) * | 2009-04-29 | 2012-10-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 基板を含む半導体ウェハの一部分内にビアを形成するための方法および基板を含む半導体ウェハの一部分内に形成されるビア構造体 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2805709B1 (fr) | 2000-02-28 | 2002-05-17 | Commissariat Energie Atomique | Connexion electrique entre deux faces d'un substrat et procede de realisation |
SE526366C3 (sv) | 2003-03-21 | 2005-10-26 | Silex Microsystems Ab | Elektriska anslutningar i substrat |
US7633167B2 (en) * | 2005-09-29 | 2009-12-15 | Nec Electronics Corporation | Semiconductor device and method for manufacturing same |
KR100826979B1 (ko) * | 2006-09-30 | 2008-05-02 | 주식회사 하이닉스반도체 | 스택 패키지 및 그 제조방법 |
US7879711B2 (en) * | 2006-11-28 | 2011-02-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Stacked structures and methods of fabricating stacked structures |
US7902069B2 (en) | 2007-08-02 | 2011-03-08 | International Business Machines Corporation | Small area, robust silicon via structure and process |
KR101341586B1 (ko) * | 2007-08-30 | 2013-12-16 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 이의 제조 방법 |
US20100224965A1 (en) * | 2009-03-09 | 2010-09-09 | Chien-Li Kuo | Through-silicon via structure and method for making the same |
US8062975B2 (en) * | 2009-04-16 | 2011-11-22 | Freescale Semiconductor, Inc. | Through substrate vias |
-
2009
- 2009-12-15 FR FR0958999A patent/FR2953992B1/fr not_active Expired - Fee Related
-
2010
- 2010-12-13 EP EP10194655.6A patent/EP2337067B1/fr active Active
- 2010-12-14 JP JP2010277868A patent/JP5858612B2/ja not_active Expired - Fee Related
- 2010-12-14 US US12/968,125 patent/US8541304B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10223833A (ja) * | 1996-12-02 | 1998-08-21 | Toshiba Corp | マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップおよびその形成方法 |
JP2006165025A (ja) * | 2004-12-02 | 2006-06-22 | Nec Electronics Corp | 半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法 |
JP2007123857A (ja) * | 2005-09-29 | 2007-05-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2009124087A (ja) * | 2007-11-19 | 2009-06-04 | Oki Semiconductor Co Ltd | 半導体装置の製造方法 |
JP2010177237A (ja) * | 2009-01-27 | 2010-08-12 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、貫通電極、貫通電極の製造方法、発振器、及び電子機器 |
JP2012525696A (ja) * | 2009-04-29 | 2012-10-22 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 基板を含む半導体ウェハの一部分内にビアを形成するための方法および基板を含む半導体ウェハの一部分内に形成されるビア構造体 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013251539A (ja) * | 2012-05-30 | 2013-12-12 | Samsung Electronics Co Ltd | シリコン貫通ビアの構造物およびその形成方法 |
JP2014093392A (ja) * | 2012-11-02 | 2014-05-19 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2016531439A (ja) * | 2013-08-08 | 2016-10-06 | インヴェンサス・コーポレイション | 超高性能インターポーザ |
JP2015216251A (ja) * | 2014-05-12 | 2015-12-03 | 国立大学法人東北大学 | 半導体装置およびその製造方法 |
JP2015216252A (ja) * | 2014-05-12 | 2015-12-03 | 国立大学法人東北大学 | 半導体装置およびその製造方法 |
JP2016167564A (ja) * | 2015-03-10 | 2016-09-15 | Sppテクノロジーズ株式会社 | 配線基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5858612B2 (ja) | 2016-02-10 |
US8541304B2 (en) | 2013-09-24 |
US20110143535A1 (en) | 2011-06-16 |
EP2337067A3 (fr) | 2012-04-04 |
FR2953992A1 (fr) | 2011-06-17 |
EP2337067B1 (fr) | 2013-12-11 |
EP2337067A2 (fr) | 2011-06-22 |
FR2953992B1 (fr) | 2012-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5858612B2 (ja) | 絶縁性外郭部と、該外郭部内に位置しかつ該外郭部から分離された導電性領域と、で構成されたtsv相互接続構造体の製造 | |
TWI463584B (zh) | 將淺溝槽隔離及穿透基板之通孔整合至積體電路設計中 | |
JP5972537B2 (ja) | 半導体装置及びその製造方法 | |
US8168533B2 (en) | Through-silicon via structure and method for making the same | |
TWI497660B (zh) | 具有穿透基板互連之半導體構造,以及形成穿透基板互連之方法 | |
CN102446830B (zh) | 形成低成本的tsv | |
TW202005031A (zh) | 整合背側電源網格的半導體裝置及其相關的積體電路與製造方法 | |
CN107546203A (zh) | 半导体器件及其制造方法 | |
TWI450654B (zh) | 包含栓塞填充物之洞穿基板的環狀介層 | |
US7790611B2 (en) | Method for FEOL and BEOL wiring | |
TW200525750A (en) | FET gate structure with metal gate electrode and silicide contact | |
TWI671852B (zh) | 用於共用基板的電路的隔離結構 | |
US20120315738A1 (en) | Method of manufacturing semiconductor device | |
US10770395B2 (en) | Silicon carbide and silicon nitride interconnects | |
CN108735661B (zh) | 预间隔物自对准切口形成 | |
US8697575B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2008112825A (ja) | 半導体装置およびその製造方法 | |
TW201705262A (zh) | 包括界定空隙之材料之電子裝置及其形成程序 | |
TWI717173B (zh) | 記憶體裝置及其製造方法 | |
TWI517330B (zh) | 矽穿孔具有圓弧擴大口之晶片結構及其製造方法 | |
CN106653682A (zh) | 集成电路结构及其形成方法 | |
JP2016174016A (ja) | 半導体装置および半導体装置の製造方法 | |
CN105460883B (zh) | 一种半导体器件及其制备方法、电子装置 | |
US20230010602A1 (en) | Method to enhance 3d vertical device performance and 3d circuit density | |
JP2016048743A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140818 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141117 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150608 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20150903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5858612 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |