CN102446830B - 形成低成本的tsv - Google Patents

形成低成本的tsv Download PDF

Info

Publication number
CN102446830B
CN102446830B CN201110294556.2A CN201110294556A CN102446830B CN 102446830 B CN102446830 B CN 102446830B CN 201110294556 A CN201110294556 A CN 201110294556A CN 102446830 B CN102446830 B CN 102446830B
Authority
CN
China
Prior art keywords
opening
substrate
dielectric layer
layer
tsv
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110294556.2A
Other languages
English (en)
Other versions
CN102446830A (zh
Inventor
杨固峰
林咏淇
张宏宾
吴仓聚
邱文智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102446830A publication Critical patent/CN102446830A/zh
Application granted granted Critical
Publication of CN102446830B publication Critical patent/CN102446830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05025—Disposition the internal layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种器件，包括具有第一表面和处于第一表面对面的第二表面的衬底。衬底通孔(TSV)从衬底的第一表面延伸到第二表面。介电层位于衬底上。金属焊盘位于所述介电层中并与TSV物理接触，其中金属焊盘和TSV由相同的材料形成，其中没有层(由与所述相同材料不同的材料形成)处于TSV和金属焊盘之间且使TSV与金属焊盘互相分离，形成该TSV的成本低。

Description

形成低成本的TSV
技术领域
本发明涉及一种器件，更具体的，本发明涉及一种包括具有第一表面和处于第一表面对面的第二表面的衬底的器件。衬底通孔(TSV)从衬底的第一表面延伸到第二表面。
背景技术
通常在三维(3D)集成电路中使用衬底通孔(TSVs)。TSVs穿透衬底，并且使用TSVs电连接处于衬底相反面的部件。
通常TSV形成工艺包括蚀刻或钻孔到衬底中以形成TSV开口。然后用导电材料填充TSV开口，然后平坦化所述导电材料以移除多余的部分，并且衬底中导电材料的剩余部分形成TSVs。然后通过使用如镶嵌工艺将其它的金属内衬和/或金属板形成在TSV上并与TSV电连接。
发明内容
针对现有技术中的问题，本发明提供了一种方法，包括：提供衬底；在所述衬底上形成介电层；在所述衬底中形成开口；在所述介电层中形成第二开口，其中所述第一开口和所述第二开口具有不同的水平尺寸；填充金属材料到所述第一开口和所述第二开口中；以及对所述金属材料实施平坦化以移除位于所述介电层的顶面上方的所述金属材料的多余部分，其中所述金属材料的剩余部分形成所述第一开口中的衬底通孔(TSV)和所述第二开口中的第一金属焊盘。
根据本发明所述的方法，还包括在填充所述金属材料的步骤之前，在所述第一开口和所述第二开口的侧壁上形成扩散阻挡层。
根据本发明所述的方法，还包括在形成所述第一开口的步骤之后和形成所述第二开口的步骤之前，在所述衬底暴露于所述第一开口的表面上形成介电内衬。
根据本发明所述的方法，还包括在形成所述介电层的步骤之前，形成位于所述衬底的顶面上方并与所述顶面接触的隔离层。
根据本发明所述的方法，其中在形成所述第一开口的步骤之后，进行形成所述介电层的步骤，其中所述方法还包括，在形成所述第一开口的步骤之后和形成所述介电层的步骤之前，在所述第一开口的侧壁上和所述衬底的顶面上形成介电内衬。
根据本发明所述的方法，在实施所述平坦化的步骤之后：研磨所述衬底直到暴露出所述TSV；形成与所述TSV接触的扩散阻挡层；以及形成与所述扩散阻挡层接触并与所述TSV电连接的第二金属焊盘。
根据本发明所述的方法，还包括：在实施形成所述第二开口的步骤的同时在所述介电层中形成沟槽，其中所述金属材料填充到所述沟槽中，其中对所述金属材料实施平坦化步骤之后，在所述沟槽中形成金属线。
根据本发明所述的方法，其中所述衬底为半导体衬底，其中所述第一金属焊盘在直接位于层间介质上方的第一金属层中。
根据本发明所述的方法，其中所述衬底为半导体衬底，其中在所述衬底的任何表面上都没有形成有源器件。
根据本发明所述的方法，其中所述衬底为介电衬底。
根据本发明所述的一种方法，包括：提供衬底；在所述衬底上方形成隔离层；在所述隔离层上方形成第一介电层；形成从所述第一介电层的顶面延伸到所述衬底中的第一开口；蚀刻所述第一介电层以扩张所述第一介电层中的所述第一开口为第二开口；在所述第一开口和所述第二开口的侧壁上形成第一扩散阻挡层；填充金属材料到所述第一开口和所述第二开口中和所述第一扩散阻挡层上；以及对所述金属材料实施平坦化以移除所述第一介电层的顶面上方的所述金属材料的多余部分以形成所述第一开口中的衬底通孔(TSV)和所述第二开口中的第一金属焊盘。
根据本发明所述的方法，还包括在形成所述第一介电层的步骤之前，实施热氧化以在所述第一开口中形成氧化内衬。
根据本发明所述的方法，其中所述TSV延伸到所述衬底的中间层中，其中所述方法还包括，在实施所述平坦化步骤之后：研磨所述衬底直到暴露出所述TSV；形成与所述TSV接触的第二扩散阻挡层；以及形成与所述第二扩散阻挡层接触且与所述TSV电连接的第二金属焊盘。
根据本发明所述的方法，还包括：在形成所述第一开口的步骤之前形成第二介电层，其中所述第一和所述第二介电层在所述衬底的相反面；在所述第二介电层中形成第二扩散阻挡层；以及在所述第二介电层中形成与所述第二扩散阻挡层接触的第二金属焊盘，其中在形成所述第一开口的步骤中，所述第二扩散阻挡层用作蚀刻停止层。
根据本发明所述的方法，还包括：在对所述介电层实施蚀刻步骤以扩张所述第一开口的同时，在所述介电层中形成沟槽，其中在填充所述金属材料的步骤中将所述金属材料填充到沟槽中，其中在实施所述平坦化步骤之后，在所述沟槽中形成金属线。
根据本发明所述的方法，其中所述衬底为半导体衬底，并且其中所述第一金属焊盘在直接位于层间介质上的第一金属层中。
根据本发明所述的方法，其中所述衬底为半导体衬底，并且其中在所述衬底的任何表面上都没有形成有源器件。
根据本发明所述的方法，其中所述衬底为介电衬底。
附图说明
为了更好地理解实施例及其优点，现在将结合附图所进行的以下描述作为参考，其中：
图1到图10为根据各种实施例生产衬底通孔(TSV)的中间阶段的横截面视图。
图11到图16为根据可替换的实施例生产TSV的中间阶段的横截面视图。
具体实施方式
下面详细讨论本发明实施例的制造和使用。然而，应该理解，这些实施例提供了许多可以在各种具体环境中实现的可行发明理念。所讨论的具体实施例仅仅是示例性的，并不用于限定本公开的范围。
根据一些实施例提供了一种新颖的衬底通孔(TSV)和形成其的方法。示出了制造实施例的中间阶段。然后讨论了实施例的变化。在各个视图和示出的实施例中，相同的附图编号用于标示出相同的元件。
参考图1提供了衬底10。衬底10为晶圆100的一部分。示出的结构为晶圆100中的芯片/管芯的一部分，晶圆100包括多个与示出的芯片相同的芯片。衬底10可由半导体材料如硅、硅锗、碳化硅、砷化镓或其它通常使用的半导体材料形成。可选地，衬底10由介电材料如氧化硅形成。晶圆100可包括有源器件如晶体管(未示出)。因此，晶圆100为器件晶圆，而且其中各个芯片/管芯为器件芯片/管芯。可选地，晶圆100不包括有源器件，可包括或不包括无源器件如电容器、电阻器、感应器、变容二极管和/或类似器件(未示出)。因此，晶圆100为包括插件的插件晶圆或包括封装衬底的晶圆。
在衬底10上形成介电层12。在一个实施例中，衬底10为半导体衬底，介电层12为隔离层，其包括通过衬底10的热氧化形成的氧化物。可选地，可使用沉积方法形成介电层12，介电层12可包括氧化硅、氮化硅等。在衬底10的表面10a上形成有源器件(未示出)的实施例中，介电层12可包括层间介质(其中形成了与晶体管的栅极、源极和漏极区域连接的接触插塞(未示出))。介电层12还包括接触蚀刻停止层(CESL，未示出)。在介电层12上形成介电层14。介电层14的材料可包括氧化硅、旋转式介电(SOD)材料、聚酰亚胺等。可选地，例如，介电层14由K值低于约3.0或约2.5的低-K介电材料形成。介电层14的厚度大于介电层12的厚度。介电层12与14可由相同或不同的材料形成。介电层14还包括蚀刻停止层(如氮化硅层或碳化硅层，未示出)和/或抗反射涂层(ARC，如氮氧化硅层，未示出)。
参考图2，蚀刻介电层14、12和衬底10以形成TSV开口18。在其中衬底10为半导体衬底的实施例中，热氧化内衬20形成在衬底10的表面上，TSV开口18暴露出所述表面。使用热氧化形成热氧化内衬20，但是也可使用沉积方法如等离子体增强化学气相沉积法(PECVD)。
图3和图4示出了光刻胶22的应用和图案化。参考图3，应用了光刻胶22。光刻胶22可流入TSV开口18中。在图4中，将光刻胶22暴露在光下并且显影，使得直接位于TSV开口18上的光刻胶22部分被移除。为了形成介电层14中的沟槽，可以移除光刻胶22的其它部分。应该注意到，位于TSV开口18中的光刻胶22的下部不能被充分地暴露在光下，因此在光刻胶22的显影过程中不会被移除。
随后，如图5所示，将光刻胶22用作掩膜以蚀刻介电层14。在蚀刻步骤中，可将介电层12用作蚀刻停止层，尽管可在介电层12和14之间形成其它蚀刻停止层(未示出)。蚀刻步骤的结果是在介电层14中形成了焊盘开口24和沟槽26。然后移除光刻胶22，例如通过灰化步骤。也移除TSV开口18中的光刻胶22部分。在得到的结构中，焊盘开口24的水平尺寸W1(其可为直径或长度/宽度，取决于焊盘开口24的顶视形状)大于TSV开口18的水平尺寸W2。
图6示出了阻挡层30和种子层32的形成。在一个实施例中，阻挡层30由钛、氮化钛、钽和/或氮化钽形成。种子层32可由铜或铜合金形成。阻挡层30和种子层32的可用形成方法包括物理气相沉积(PVD)，化学气相沉积(CVD)和其它沉积方法。
如图7所示，然后将金属材料34填充到开口18、24和26中，例如使用电化学电镀(ECP)。种子层32和金属材料34可由相似的材料如铜形成，因此看起来种子层32与金属材料34合并在一起，因此在以下附图中未示出。金属材料34可包括铜或铜合金。金属材料34的顶面高于介电层14的顶面。然后实施化学机械抛光(CMP)以移除位于介电层14的顶面上的金属材料34的多余部分。结果，形成了金属焊盘38、金属线44和TSV40。在全文中，金属焊盘38和金属线44被称为是位于金属层M1中，所述金属层M1为直接位于衬底10上的第一金属层。在随后的步骤中，可在金属层M1上形成与金属焊盘38、金属线44和TSV40电连接的其它金属层和通孔(未示出)。也可在M1和其它金属层(如果有的话)上形成与金属焊盘38，金属线44和TSV40电连接的焊料凸块(未示出)。
随后，如图9所示，研磨衬底10的表面10b直到TSV40被暴露。隔离层46形成在所得衬底10的表面10b上。隔离层46由氧化硅、氮化硅等形成。随后，如图10所示，介电层48形成在隔离层46上。介电层48包括与介电层14相似的材料。随后扩散阻挡层50和金属焊盘52形成在介电层48中并与TSV40电连接。类似地，扩散阻挡层50由钛、氮化钛、钽和/或氮化钽形成，而金属焊盘52由含铜材料形成。扩散阻挡层50和金属焊盘52的形成工艺包括在介电层48中形成焊盘开口(未示出，被扩散阻挡层50和金属焊盘52占用)、形成扩散阻挡层和种子层，实施ECP以用金属材料填充开口，和随后实施CMP以移除多余的金属材料。其它金属层和凸块(未示出)也可与金属焊盘52形成在衬底10的同一侧并与TSV40电连接。
在图10所示的结构中，可以看出在金属焊盘38和TSV40之间没有扩散阻挡层。反而是各自的扩散阻挡层30从介电层14的顶面一直延伸到衬底10中。也就是说焊盘38和TSV40由相同的材料形成，所述材料从介电层14的顶面一直延伸到衬底10的底表面，其中没有位于金属焊盘38和TSV40之间且分离金属焊盘38和TSV40的扩散阻挡层(形成其的材料与形成金属焊盘38和TSV40的材料不同)。在另一方面，扩散阻挡层50使TSV40和金属焊盘52互相空间分离，形成扩散阻挡层50的材料与形成TSV40和金属焊盘52的材料不同。另外，金属焊盘38可形成在衬底10的前部或背部。在其中有源器件(未示出)形成在晶圆100中的实施例中，从晶圆100锯下的芯片/管芯为器件管芯。可选地，在其中晶圆100中没有形成有源器件的实施例中，从晶圆100锯下的芯片/管芯为插件管芯或封装衬底。
上述实施例中，隔离层46，介电层48，扩散阻挡层50和金属焊盘52形成在TSV40形成之后。在可替换的实施例中，隔离层46，介电层48，扩散阻挡层50和金属焊盘52形成在TSV40形成之前。因此，形成TSV开口(参考图2中的18)时，可将扩散阻挡层50和金属焊盘52用作蚀刻衬底10时的蚀刻停止层。
根据可替换的实施例，图11到图16示出了形成TSV的中间阶段的横截面视图。除非另有具体说明，这些实施例中的参考数字代表图1到图10示出的实施例中的相同元件。因此这里不再重复这些元件的材料和形成细节。参考图11，提供了衬底10。衬底10由半导体材料如硅形成。在图12中，形成TSV开口18，例如，通过蚀刻衬底10。介电内衬60形成在TSV开口18的侧壁和底部上。在实施例中，介电内衬60由热氧化形成，因此其包括氧化硅等。在可替换的实施例中，使用适于形成共形介电层的沉积方法沉积介电内衬60，介电内衬60包括氧化硅、氮化硅、氮氧化硅和/或其它通常使用的介电材料。因此介电内衬包括位于TSV开口内的部分，和直接位于衬底10的顶面10a上并与10a接触的部分。
随后，参考图13，介电层14形成在介电内衬60上，例如使用适于形成非共形介电层的沉积方法。示例性的沉积方法为CVD等。类似地，介电层14还包括蚀刻停止层(如氮化硅层或碳化硅层，未示出)和/或抗反射涂层(ARC，如氮氧化硅层，未示出)。结果，沉积在TSV开口18内的介电材料较少。随后，如图14所示，光刻胶22形成在介电层14上，随后图案化光刻胶22以在介电层14中形成焊盘开口24和沟槽26。图15示出了所得结构。随后移除光刻胶22。随后的工艺与图6到图10示出的工艺基本相同，因此这里不再详细讨论。在实施了与图6到图10示出的工艺相同的工艺步骤之后，图16示出了所得结构，其包括金属焊盘38和52、TSV40和金属线44。与图10示出的实施例类似，金属焊盘38和TSV40之间没有扩散阻挡层，而扩散阻挡层30的其中一个从介电层14的顶面一直延伸到衬底10的表面10b。
根据实施例，器件包括衬底，所述衬底具有第一表面和处于第一表面对面的第二表面。TSV从衬底的第一表面延伸到第二表面。介电层位于衬底上。金属焊盘位于介电层中并与TSV物理接触，其中金属焊盘和TSV由相同的材料形成，其中没有层(由与所述相同材料不同的材料形成)处于TSV和金属焊盘之间且将TSV和金属焊盘互相分离。
根据其它实施例，器件包括衬底，所述衬底具有顶面和处于顶面对面的底表面；从衬底的顶面延伸到衬底中的TSV；位于衬底的顶面上的隔离层；位于隔离层上的介电层；位于介电层中并与TSV接触的金属焊盘，其中金属焊盘和TSV由相同的材料形成且具有不同的水平尺寸；从介电层的顶面延伸到TSV的底表面的传导扩散阻挡，其中传导扩散阻挡围绕金属焊盘和TSV。
根据又一其它实施例，器件包括半导体衬底，所述衬底具有顶面和处于顶面对面的底表面；从衬底的顶面延伸到底表面的TSV；位于半导体衬底上的第一介电层；位于第一介电层上的第二介电层；和位于第二介电层中并与TSV电连接的金属焊盘。金属焊盘和TSV由相同的含铜材料形成，其中金属焊盘的水平尺寸大于TSV的水平尺寸。器件还包括扩散阻挡，所述扩散阻挡具有位于金属焊盘侧壁上的第一侧壁部分；和位于TSV侧壁上的第二侧壁部分，其中所述扩散阻挡不包括任何延伸到金属焊盘和TSV之间的部分。
尽管已经详细地描述了实施例及其优势，但应该理解，可以在不背离所附权利要求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (15)

1.一种用于形成半导体器件的方法包括：
提供衬底；
在所述衬底的第一表面上形成第一介电层；
在所述衬底中形成第一开口；
在形成所述第一开口的步骤之后并且形成第二开口的步骤之前，在所述衬底暴露于所述第一开口的表面上形成介电内衬；
用光刻胶部分地填充所述第一开口；
在用所述光刻胶部分地填充所述第一开口之后，将在所述第一介电层中的第一开口形成为所述第二开口，其中所述第二开口大于所述第一开口；
填充金属材料到所述第一开口和所述第二开口中；
对所述金属材料实施平坦化以移除位于所述第一介电层的顶面上方的所述金属材料的多余部分，其中所述金属材料的剩余部分形成所述第一开口中的衬底通孔(TSV)和所述第二开口中的第一金属焊盘；
研磨所述衬底的第二表面直到暴露出所述TSV；
在所述衬底的第二表面上形成第一隔离层；
在所述第一隔离层上形成第二介电层；
在所述第二介电层中形成第三开口，并在所述第三开口中形成与所述TSV接触的第一扩散阻挡层以及与所述第一扩散阻挡层接触的第二金属焊盘。
2.根据权利要求1所述的方法，还包括在填充所述金属材料的步骤之前，在所述第一开口和所述第二开口的侧壁上形成第二扩散阻挡层。
3.根据权利要求1所述的方法，还包括在形成所述第一介电层的步骤之前，形成位于所述衬底的顶面上方并与所述顶面接触的第二隔离层。
4.根据权利要求1所述的方法，其中在形成所述第一开口的步骤之后，进行形成所述第一介电层的步骤，其中所述方法还包括，在形成所述第一开口的步骤之后并且形成所述第一介电层的步骤之前，在所述第一开口的侧壁上和所述衬底的顶面上形成介电内衬。
5.根据权利要求1所述的方法，其中，所述第一扩散阻挡层沿着所述第三开口的侧壁形成，以及，
所述第二金属焊盘与所述TSV电连接。
6.根据权利要求1所述的方法，还包括：
在实施形成所述第二开口的步骤的同时在所述第一介电层中形成沟槽，其中所述金属材料填充到所述沟槽中，其中对所述金属材料实施平坦化步骤之后，在所述沟槽中形成金属线。
7.根据权利要求1所述的方法，其中所述衬底为半导体衬底，其中所述第一金属焊盘在直接位于层间介质上方的第一金属层中。
8.根据权利要求1所述的方法，其中所述衬底为半导体衬底，其中在所述衬底的任何表面上都没有形成有源器件。
9.根据权利要求1所述的方法，其中所述衬底为介电衬底。
10.一种用于形成半导体器件的方法，包括：
提供衬底；
在所述衬底的第一表面上方形成第一隔离层；
在所述第一隔离层上方形成第一介电层；
形成从所述第一介电层的顶面延伸到所述衬底中的第一开口；
在形成所述第一开口的步骤之后并且形成第二开口的步骤之前，在所述衬底暴露于所述第一开口的表面上形成热氧化内衬；
用光刻胶部分地填充所述第一开口；在用所述光刻胶部分地填充所述第一开口之后，蚀刻所述第一介电层以扩张所述第一介电层中的所述第一开口为所述第二开口；
在所述第一开口和所述第二开口的侧壁上形成第一扩散阻挡层；
填充金属材料到所述第一开口和所述第二开口中和所述第一扩散阻挡层上；
对所述金属材料实施平坦化以移除所述第一介电层的顶面上方的所述金属材料的多余部分以形成所述第一开口中的衬底通孔(TSV)和所述第二开口中的第一金属焊盘；
研磨所述衬底的第二表面直到暴露出所述TSV；
在所述衬底的第二表面上形成第二隔离层；
在所述第二隔离层上形成第二介电层；
在所述第二介电层中形成第三开口，并在所述第三开口中形成与所述TSV接触的第二扩散阻挡层以及与所述第二扩散阻挡层接触的第二金属焊盘。
11.根据权利要求10所述的方法，其中：
所述TSV延伸到所述衬底的中间层中，
所述第二扩散阻挡层沿着所述第三开口的侧壁形成，以及，
所述第二金属焊盘与所述TSV电连接。
12.根据权利要求10所述的方法，还包括：
在对所述第一介电层实施蚀刻步骤以扩张所述第一开口的同时，在所述第一介电层中形成沟槽，其中在填充所述金属材料的步骤中将所述金属材料填充到沟槽中，其中在实施所述平坦化步骤之后，在所述沟槽中形成金属线。
13.根据权利要求10所述的方法，其中所述衬底为半导体衬底，并且其中所述第一金属焊盘在直接位于层间介质上的第一金属层中。
14.根据权利要求10所述的方法，其中所述衬底为半导体衬底，并且其中在所述衬底的任何表面上都没有形成有源器件。
15.根据权利要求10所述的方法，其中所述衬底为介电衬底。
CN201110294556.2A 2010-09-30 2011-09-26 形成低成本的tsv Active CN102446830B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/895,296 2010-09-30
US12/895,296 US8580682B2 (en) 2010-09-30 2010-09-30 Cost-effective TSV formation

Publications (2)

Publication Number Publication Date
CN102446830A CN102446830A (zh) 2012-05-09
CN102446830B true CN102446830B (zh) 2015-04-01

Family

ID=45890173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110294556.2A Active CN102446830B (zh) 2010-09-30 2011-09-26 形成低成本的tsv

Country Status (3)

Country Link
US (2) US8580682B2 (zh)
CN (1) CN102446830B (zh)
TW (1) TWI490979B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI349974B (en) * 2007-07-06 2011-10-01 Unimicron Technology Corp Structure with embedded circuit
US8580682B2 (en) 2010-09-30 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cost-effective TSV formation
US9190325B2 (en) 2010-09-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. TSV formation
US9305865B2 (en) * 2013-10-31 2016-04-05 Micron Technology, Inc. Devices, systems and methods for manufacturing through-substrate vias and front-side structures
US8803322B2 (en) * 2011-10-13 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through substrate via structures and methods of forming the same
CN102623437B (zh) * 2012-04-06 2017-05-31 上海集成电路研发中心有限公司 硅通孔结构及其制造方法
US9570648B2 (en) * 2012-06-15 2017-02-14 Intersil Americas LLC Wafer level optical proximity sensors and systems including wafer level optical proximity sensors
TWI497661B (zh) * 2012-08-15 2015-08-21 Ind Tech Res Inst 半導體基板
US9343393B2 (en) 2012-08-15 2016-05-17 Industrial Technology Research Institute Semiconductor substrate assembly with embedded resistance element
US9012324B2 (en) * 2012-08-24 2015-04-21 United Microelectronics Corp. Through silicon via process
CN102903686B (zh) * 2012-09-29 2015-04-08 中国航天科技集团公司第九研究院第七七一研究所 基于soi的tsv立体集成互连结构
US9177914B2 (en) 2012-11-15 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Metal pad structure over TSV to reduce shorting of upper metal layer
US9064850B2 (en) * 2012-11-15 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via formation with improved topography control
US9034752B2 (en) * 2013-01-03 2015-05-19 Micron Technology, Inc. Methods of exposing conductive vias of semiconductor devices and associated structures
US9123789B2 (en) * 2013-01-23 2015-09-01 United Microelectronics Corp. Chip with through silicon via electrode and method of forming the same
US9768066B2 (en) 2014-06-26 2017-09-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive vias by direct via reveal with organic passivation
US10115701B2 (en) 2014-06-26 2018-10-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive vias by backside via reveal with CMP
KR102279729B1 (ko) 2014-12-01 2021-07-21 삼성전자주식회사 Ｔｓｖ, 전면 범핑 패드 및 후면 범핑 패드를 갖는 반도체 소자
US9818622B2 (en) 2015-01-29 2017-11-14 Micron Technology, Inc. Uniform back side exposure of through-silicon vias
US9691658B1 (en) * 2016-05-19 2017-06-27 Globalfoundries Inc. Contact fill in an integrated circuit
CN109216268B (zh) * 2018-09-21 2021-04-16 德淮半导体有限公司 制造半导体装置的方法
US11088310B2 (en) * 2019-04-29 2021-08-10 International Business Machines Corporation Through-silicon-via fabrication in planar quantum devices
WO2022198530A1 (zh) * 2021-03-24 2022-09-29 华为技术有限公司 半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335261A (zh) * 2007-06-27 2008-12-31 台湾积体电路制造股份有限公司 层叠集成电路及半导体元件
CN101847597A (zh) * 2009-03-27 2010-09-29 台湾积体电路制造股份有限公司 集成电路结构

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211239A (ja) 1991-09-12 1993-08-20 Texas Instr Inc <Ti> 集積回路相互接続構造とそれを形成する方法
DE4314907C1 (de) 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
US5391917A (en) 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
EP2270845A3 (en) 1996-10-29 2013-04-03 Invensas Corporation Integrated circuits and methods for their fabrication
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
DE19645854A1 (de) * 1996-11-07 1998-05-14 Hewlett Packard Co Verfahren zur Herstellung von Leiterplatten
US6037822A (en) 1997-09-30 2000-03-14 Intel Corporation Method and apparatus for distributing a clock on the silicon backside of an integrated circuit
US5998292A (en) 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6444576B1 (en) 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
US6878615B2 (en) * 2001-05-24 2005-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method to solve via poisoning for porous low-k dielectric
US6599778B2 (en) 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
EP1472730A4 (en) 2002-01-16 2010-04-14 Mann Alfred E Found Scient Res HOUSING FOR ELECTRONIC CIRCUITS WITH REDUCED SIZE
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US7030481B2 (en) 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
JP4248928B2 (ja) * 2003-05-13 2009-04-02 ローム株式会社 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US7111149B2 (en) 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
TWI251313B (en) 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
US7335972B2 (en) 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US7060601B2 (en) 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
JP4467318B2 (ja) 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
US7199050B2 (en) * 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7262495B2 (en) 2004-10-07 2007-08-28 Hewlett-Packard Development Company, L.P. 3D interconnect with protruding contacts
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP4456027B2 (ja) * 2005-03-25 2010-04-28 Ｏｋｉセミコンダクタ株式会社 貫通導電体の製造方法
US7297574B2 (en) 2005-06-17 2007-11-20 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
JP2009124087A (ja) * 2007-11-19 2009-06-04 Oki Semiconductor Co Ltd 半導体装置の製造方法
US7898063B2 (en) * 2008-02-16 2011-03-01 International Business Machines Corporation Through substrate annular via including plug filler
US7863180B2 (en) * 2008-05-06 2011-01-04 International Business Machines Corporation Through substrate via including variable sidewall profile
US7741226B2 (en) * 2008-05-06 2010-06-22 International Business Machines Corporation Optimal tungsten through wafer via and process of fabricating same
US8169055B2 (en) * 2009-03-18 2012-05-01 International Business Machines Corporation Chip guard ring including a through-substrate via
US8329578B2 (en) * 2009-03-27 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure and via etching process of forming the same
US8822329B2 (en) * 2009-09-28 2014-09-02 Infineon Technologies Ag Method for making conductive interconnects
US8580682B2 (en) 2010-09-30 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cost-effective TSV formation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335261A (zh) * 2007-06-27 2008-12-31 台湾积体电路制造股份有限公司 层叠集成电路及半导体元件
CN101847597A (zh) * 2009-03-27 2010-09-29 台湾积体电路制造股份有限公司 集成电路结构

Also Published As

Publication number Publication date
US8580682B2 (en) 2013-11-12
TWI490979B (zh) 2015-07-01
TW201214622A (en) 2012-04-01
US20140008802A1 (en) 2014-01-09
CN102446830A (zh) 2012-05-09
US8836085B2 (en) 2014-09-16
US20120083116A1 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
CN102446830B (zh) 形成低成本的tsv
CN108140559B (zh) 传导阻障直接混合型接合
TWI503981B (zh) 半導體裝置
US20220208749A1 (en) Semiconductor devices and methods of manufacture thereof
CN102237338B (zh) 具有改进连接的基板通孔
EP2255386B1 (en) Method of fabricating through-substrate vias and semiconductor chip prepared for being provided with a through-substrate via
JP5271985B2 (ja) 集積回路構造
US8519515B2 (en) TSV structure and method for forming the same
TWI524492B (zh) 使用多層介層窗的３ｄ積體電路
US10636698B2 (en) Skip via structures
US20180226449A1 (en) 3DIC Interconnect Apparatus and Method
US20120074582A1 (en) Device with through-silicon via (tsv) and method of forming the same
US20130043556A1 (en) Size-filtered multimetal structures
CN110120372A (zh) 具有衬底通孔结构的器件及其形成方法
CN108735661B (zh) 预间隔物自对准切口形成
US10134631B2 (en) Size-filtered multimetal structures
TW201813038A (zh) 內犧牲間隔件的互連
US11114338B2 (en) Fully aligned via in ground rule region
US10833149B2 (en) Capacitors
CN116964736A (zh) 自对准顶部过孔
TWI546866B (zh) 半導體元件與製作方法
TW202415276A (zh) 矽電容結構及其製作方法
CN111261602A (zh) 半导体结构的互连方法与半导体结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant