JPH05211239A - 集積回路相互接続構造とそれを形成する方法 - Google Patents
集積回路相互接続構造とそれを形成する方法Info
- Publication number
- JPH05211239A JPH05211239A JP4243598A JP24359892A JPH05211239A JP H05211239 A JPH05211239 A JP H05211239A JP 4243598 A JP4243598 A JP 4243598A JP 24359892 A JP24359892 A JP 24359892A JP H05211239 A JPH05211239 A JP H05211239A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- conductive
- region
- metal wire
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000012212 insulator Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 description 69
- 239000002184 metal Substances 0.000 description 69
- 229910052721 tungsten Inorganic materials 0.000 description 17
- 239000010937 tungsten Substances 0.000 description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000009826 distribution Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 回路の応答時間への影響の少ない相互接続構
造を提供する。 【構成】 集積回路相互接続構造と集積回路相互接続構
造を形成する方法を説明した。半導体材料の層１３２に
１４０，１４２又は１４４に示す様な細長いトレンチが
形成されている。１１２，１１４，１１６に示す様な導
電領域がトレンチ内に配置される。絶縁体領域１３４が
導電領域に重なる。１つ又は更に多くの接点領域１２
４，１２６，１２８が絶縁体領域を通して導電領域と接
触する様に配置される。
造を提供する。 【構成】 集積回路相互接続構造と集積回路相互接続構
造を形成する方法を説明した。半導体材料の層１３２に
１４０，１４２又は１４４に示す様な細長いトレンチが
形成されている。１１２，１１４，１１６に示す様な導
電領域がトレンチ内に配置される。絶縁体領域１３４が
導電領域に重なる。１つ又は更に多くの接点領域１２
４，１２６，１２８が絶縁体領域を通して導電領域と接
触する様に配置される。
Description
【０００１】
【産業上の利用分野】この発明は全般的に集積回路、特
に集積回路内の相互接続方法及び構造に関する。
に集積回路内の相互接続方法及び構造に関する。
【０００２】
【従来の技術及び課題】集積回路の１次寸法が減少し続
けるにつれて、部品の間の相互接続が次第に難しくなっ
てきた。信号を配送する為、並びに電力バスの分配の為
の相互接続部として、金属層が使われる場合が多い。多
くの場合、この様な金属層の１次寸法を減少すると、こ
う云う相互接続線に伴う真性時定数が長くなり、こうし
て回路の応答時間を害なうことがある。更に、こう云う
金属線が互いに一層近づけて配置される時には、いつで
もフリンジ静電容量が増加する。殆んどいつでも、線の
間の最小の間隔を使っているから、この為にこう云う線
に伴う真性時定数が更に増加する。
けるにつれて、部品の間の相互接続が次第に難しくなっ
てきた。信号を配送する為、並びに電力バスの分配の為
の相互接続部として、金属層が使われる場合が多い。多
くの場合、この様な金属層の１次寸法を減少すると、こ
う云う相互接続線に伴う真性時定数が長くなり、こうし
て回路の応答時間を害なうことがある。更に、こう云う
金属線が互いに一層近づけて配置される時には、いつで
もフリンジ静電容量が増加する。殆んどいつでも、線の
間の最小の間隔を使っているから、この為にこう云う線
に伴う真性時定数が更に増加する。
【０００３】電力バス分配線は、集積回路上の非常に幅
の広い区域となり、その大部分を占めるのが普通であ
る。例えば、電力バス分配線は、角に通される時には、
溝孔を設けて、金属線と圧縮性窒化物の保護上側被覆の
間の界面から生ずる剪断応力が金属線を動かして破損の
原因となることを防止しなければならない。金属線に溝
孔を設ける時、バスの単位長さ当たりの抵抗値を同じ大
きさにしようとすれば、より多くの表面積が必要であ
る。
の広い区域となり、その大部分を占めるのが普通であ
る。例えば、電力バス分配線は、角に通される時には、
溝孔を設けて、金属線と圧縮性窒化物の保護上側被覆の
間の界面から生ずる剪断応力が金属線を動かして破損の
原因となることを防止しなければならない。金属線に溝
孔を設ける時、バスの単位長さ当たりの抵抗値を同じ大
きさにしようとすれば、より多くの表面積が必要であ
る。
【０００４】その為、集積回路の相互接続方法及び構造
として、回路の性能を目立って害なわずに、集積回路の
１次寸法を減少する様な方法と構造に対する要望が生じ
た。
として、回路の性能を目立って害なわずに、集積回路の
１次寸法を減少する様な方法と構造に対する要望が生じ
た。
【０００５】
【課題を解決する為の手段及び作用】集積回路相互接続
構造が、細長いトレンチがその中に形成されている半導
体材料の層を有する。トレンチ内に導電領域が配置され
る。絶縁体領域が導電領域に重なる。１つ又は更に多く
の接点領域を絶縁体領域を介して導電領域と接触する様
に配置する。
構造が、細長いトレンチがその中に形成されている半導
体材料の層を有する。トレンチ内に導電領域が配置され
る。絶縁体領域が導電領域に重なる。１つ又は更に多く
の接点領域を絶縁体領域を介して導電領域と接触する様
に配置する。
【０００６】この発明のこの一面の技術的な利点は、回
路の応答時間を目立って害なわずに、集積回路の１次寸
法を減少する事ができることである。
路の応答時間を目立って害なわずに、集積回路の１次寸
法を減少する事ができることである。
【０００７】この発明のこの一面の別の技術的な利点
は、金属線の間のフリンジ静電容量が実質的に避けられ
ることである。
は、金属線の間のフリンジ静電容量が実質的に避けられ
ることである。
【０００８】この発明のこの一面の別の技術的な利点
は、相互接続部の抵抗が幅の広い電流通路を保つことに
よって減少することである。
は、相互接続部の抵抗が幅の広い電流通路を保つことに
よって減少することである。
【０００９】この発明のこの一面の更に別の技術的な利
点として、金属線を角に通す時、それに溝孔を設けるこ
とが不要になることである。
点として、金属線を角に通す時、それに溝孔を設けるこ
とが不要になることである。
【００１０】この発明のこの一面の更に別の技術的な利
点は、金属線より上方にある半導体チップのダイス区域
を信号線の配送に使うことができ、その為半導体チップ
の設計でかなりの配置面積を節約することができること
である。
点は、金属線より上方にある半導体チップのダイス区域
を信号線の配送に使うことができ、その為半導体チップ
の設計でかなりの配置面積を節約することができること
である。
【００１１】この発明並びにその利点が更に完全に理解
される様に、次に図面について説明する。
される様に、次に図面について説明する。
【００１２】
【実施例】この発明の好ましい実施例並びにその利点は
図面の図１乃至図３を参照すれば最もよく理解されよ
う。図面全体に亘って、同様な部分には同じ参照数字を
用いている。
図面の図１乃至図３を参照すれば最もよく理解されよ
う。図面全体に亘って、同様な部分には同じ参照数字を
用いている。
【００１３】図１は典形的な集積回路に於る平行な金属
線の寸法と間隔を示す。金属線１００，１０２，１０４
は何れも高さＨ、幅Ｗ及び長さＬを有する。金属線１０
０，１０２，１０４は何れも厚さＤを持つ酸化物１０８
により、シリコン１０６から隔てられている。酸化物１
０９が金属線１００を金属線１０２から距離Ｓだけ隔
て、酸化物１０９が更に金属線１０２を金属線１０４か
ら距離Ｓだけ隔てる。
線の寸法と間隔を示す。金属線１００，１０２，１０４
は何れも高さＨ、幅Ｗ及び長さＬを有する。金属線１０
０，１０２，１０４は何れも厚さＤを持つ酸化物１０８
により、シリコン１０６から隔てられている。酸化物１
０９が金属線１００を金属線１０２から距離Ｓだけ隔
て、酸化物１０９が更に金属線１０２を金属線１０４か
ら距離Ｓだけ隔てる。
【００１４】典形的な第１の１６メガバイトＤＲＡＭチ
ップでは、高さＨが０．５０μであり、幅Ｗは０．６μ
である。典形的な第２の１６メガバイトＤＲＡＭチップ
では、高さＨが１μであり、幅Ｗも１μである。その
為、この両方の典形的なＤＲＡＭチップでは、幅Ｗが高
さＨと大体等しく、この為フリンジ静電容量を増加する
傾向がある。更に、何れの典形的なＤＲＡＭチップで
も、金属線１００，１０２，１０４の間の間隔Ｓは約１
μであり、更にフリンジ静電容量を増加する傾向があ
る。信号線では、フリンジ静電容量は信号線の間の漏話
（雑音）になるから、望ましくない。
ップでは、高さＨが０．５０μであり、幅Ｗは０．６μ
である。典形的な第２の１６メガバイトＤＲＡＭチップ
では、高さＨが１μであり、幅Ｗも１μである。その
為、この両方の典形的なＤＲＡＭチップでは、幅Ｗが高
さＨと大体等しく、この為フリンジ静電容量を増加する
傾向がある。更に、何れの典形的なＤＲＡＭチップで
も、金属線１００，１０２，１０４の間の間隔Ｓは約１
μであり、更にフリンジ静電容量を増加する傾向があ
る。信号線では、フリンジ静電容量は信号線の間の漏話
（雑音）になるから、望ましくない。
【００１５】更に、各々の金属線１００，１０２，１０
４の真性時定数（τi ）は次の式で表わされる。
４の真性時定数（τi ）は次の式で表わされる。
【００１６】
【数１】
【００１７】各々の金属線１００，１０２，１０４の静
電容量Ｃ（線）は次の式で表わされる。
電容量Ｃ（線）は次の式で表わされる。
【００１８】
【数２】 ここで例えばＣBDはシリコン１０６と金属線１０２の底
面１０１の間の距離Ｄに亘る静電容量であり、２ＣSSは
金属線１０２の面１０５ｂと金属線１００の面１０５ａ
の間の距離Ｓに亘る、並びに金属線１０２の面１０５ｃ
と金属線１０４の面１０５ｄの間の距離Ｓに亘る静電容
量であり、ＣF は金属線１０２の上面１０３ｂの金属線
１００，１０４の夫々の上面１０３ａ，１０３ｃに対す
るフリンジ静電容量である。
面１０１の間の距離Ｄに亘る静電容量であり、２ＣSSは
金属線１０２の面１０５ｂと金属線１００の面１０５ａ
の間の距離Ｓに亘る、並びに金属線１０２の面１０５ｃ
と金属線１０４の面１０５ｄの間の距離Ｓに亘る静電容
量であり、ＣF は金属線１０２の上面１０３ｂの金属線
１００，１０４の夫々の上面１０３ａ，１０３ｃに対す
るフリンジ静電容量である。
【００１９】図１の金属線１０２では、式（２）は次の
様に表わすことができる。
様に表わすことができる。
【００２０】
【数３】 ここでεOXは酸化物１０８，１０９の比誘電率であり、
γは各々の上面１０３ａ乃至１０３ｃに対するフリンジ
定数である。
γは各々の上面１０３ａ乃至１０３ｃに対するフリンジ
定数である。
【００２１】従って、式（１）は次の様に書替えること
ができる。
ができる。
【００２２】
【数４】 ここで
【数５】 ここでＣ（線）に式（３）を代入している。
【００２３】式（４）は次の様に書替えることができ
る。
る。
【００２４】
【数６】 この為、τi は長さＬの二乗に比例して増加する。
【００２５】式（６）で、他の因子が一定のままでＨが
増加すると、真性時定数（τi ）が次の値に近づく。
増加すると、真性時定数（τi ）が次の値に近づく。
【００２６】
【数７】
【００２７】この場合、Ｗが減少するかＳが減少する
と、真性時定数τi が増加し、従って回路の応答時間を
害なう。従って、ＷまたはＳを短くすることによって、
集積回路の１次寸法を減少することは好ましくない。更
に、比抵抗ρ及び比誘電率εOXは略一定である。更に典
形的な用途では、Ｌは一定であるか或いは場合によって
増加しても僅かである。その為、回路の応答時間が目立
って害なわれない様にして、集積回路の１次寸法を減少
する方法が望ましい。
と、真性時定数τi が増加し、従って回路の応答時間を
害なう。従って、ＷまたはＳを短くすることによって、
集積回路の１次寸法を減少することは好ましくない。更
に、比抵抗ρ及び比誘電率εOXは略一定である。更に典
形的な用途では、Ｌは一定であるか或いは場合によって
増加しても僅かである。その為、回路の応答時間が目立
って害なわれない様にして、集積回路の１次寸法を減少
する方法が望ましい。
【００２８】金属線１０２の様な金属線の端が、かなり
の一定の静電容量Ｃ（固定）を持つ節に接続されると、
金属線のＣ（線）は相対的に無視し得る。例えば、アド
レス・バッファ／インバータが、金属線の第２の端に取
付けられたアドレス復号器の様な別の素子に対する信号
を駆動する為に、金属線の第１の端に接続された時、Ｃ
（固定）＞＞Ｃ（線）が起こる。この為、Ｃ（固定）＞
＞Ｃ（線）であれば、
の一定の静電容量Ｃ（固定）を持つ節に接続されると、
金属線のＣ（線）は相対的に無視し得る。例えば、アド
レス・バッファ／インバータが、金属線の第２の端に取
付けられたアドレス復号器の様な別の素子に対する信号
を駆動する為に、金属線の第１の端に接続された時、Ｃ
（固定）＞＞Ｃ（線）が起こる。この為、Ｃ（固定）＞
＞Ｃ（線）であれば、
【数８】
【００２９】この場合、Ｗ及びＬが固定であると、金属
線のＨが増加すれば、時定数τが減少する。従って、Ｈ
を増加することにより、幅Ｗを増加せずに、そして長さ
Ｌを減少せずに、集積回路の応答時間を一層速くするこ
とができる。
線のＨが増加すれば、時定数τが減少する。従って、Ｈ
を増加することにより、幅Ｗを増加せずに、そして長さ
Ｌを減少せずに、集積回路の応答時間を一層速くするこ
とができる。
【００３０】図２ａ及び２ｂは、好ましい実施例の相互
接続装置の斜視図を示す。図２ａでは、トレンチ１４
０，１４２，１４４内の金属線１１２，１１４，１１６
が夫々ＣＶＤタングステンの栓１２４，１２６，１２８
により、夫々金属栓１１８，１２０，１２２に接続され
ている。二酸化シリコン（「酸化物」）又はその代わり
に窒化シリコンの層１３０及びＰ形シリコン層１３２
が、金属線１１２，１１４，１１６を隔離して、金属線
１１２−１１６の側壁の間のフリンジ静電容量が実質的
に避けられる様にし、こうして金属線１１２，１１４，
１１６の間の電気的な漏話（雑音）を防止する。金属線
１１２−１１６の側壁からの電界がシリコン１３２内で
終端する。従って、隣接した金属線１１２と１１４、及
び１１４と１１６は、容量結合しない。更に、レベル間
酸化物１３４が、タングステンの栓１２４−１２８が相
互接続している場所を除き、金属線１１２−１１６を金
属線１１８−１２２から隔離して、こうして他の金属線
が金属線１１２，１１４，１１６を横切って伸びること
ができる様にしている。
接続装置の斜視図を示す。図２ａでは、トレンチ１４
０，１４２，１４４内の金属線１１２，１１４，１１６
が夫々ＣＶＤタングステンの栓１２４，１２６，１２８
により、夫々金属栓１１８，１２０，１２２に接続され
ている。二酸化シリコン（「酸化物」）又はその代わり
に窒化シリコンの層１３０及びＰ形シリコン層１３２
が、金属線１１２，１１４，１１６を隔離して、金属線
１１２−１１６の側壁の間のフリンジ静電容量が実質的
に避けられる様にし、こうして金属線１１２，１１４，
１１６の間の電気的な漏話（雑音）を防止する。金属線
１１２−１１６の側壁からの電界がシリコン１３２内で
終端する。従って、隣接した金属線１１２と１１４、及
び１１４と１１６は、容量結合しない。更に、レベル間
酸化物１３４が、タングステンの栓１２４−１２８が相
互接続している場所を除き、金属線１１２−１１６を金
属線１１８−１２２から隔離して、こうして他の金属線
が金属線１１２，１１４，１１６を横切って伸びること
ができる様にしている。
【００３１】図２ｂは図２ａに示した斜視図の内、埋込
み相互接続メタライズ装置の２番目の斜視図である。同
じく、図２ａは図２ｂに示した斜視図の中の図である。
図２ｂでは、レベル間酸化物１３４が、タングステンの
栓１２６，１３６，１３８が金属線１１４を金属線１２
０に接続する場所を除き、金属線１１４を金属線１２０
から隔離している。図２ｂに示す様に、幾つかのタング
ステンの栓１２６，１３６，１３８を多数の節で利用し
て、金属線１１４を金属線１２０に接続することができ
る。図２ｂで、金属線１１４を金属線１２０に接続する
幾つかのタングステンの栓を含めたことにより、幅の広
い電流通路を保つことによって相互接続部の抵抗値を減
少している。更に、金属線１１２−１１６の各々が並列
に接続される場合、高さが２８．５μ（３×９．５μ）
に相当する金属バスが形成される。別の実施例では、第
１の金属線をタングステンの栓１２６に接続し、第２の
金属線をタングステンの栓１３６に接続し、第３の金属
線をタングステンの栓１３８に接続し、こうして１本の
金属線１１４を他の多数の金属線に接続する。
み相互接続メタライズ装置の２番目の斜視図である。同
じく、図２ａは図２ｂに示した斜視図の中の図である。
図２ｂでは、レベル間酸化物１３４が、タングステンの
栓１２６，１３６，１３８が金属線１１４を金属線１２
０に接続する場所を除き、金属線１１４を金属線１２０
から隔離している。図２ｂに示す様に、幾つかのタング
ステンの栓１２６，１３６，１３８を多数の節で利用し
て、金属線１１４を金属線１２０に接続することができ
る。図２ｂで、金属線１１４を金属線１２０に接続する
幾つかのタングステンの栓を含めたことにより、幅の広
い電流通路を保つことによって相互接続部の抵抗値を減
少している。更に、金属線１１２−１１６の各々が並列
に接続される場合、高さが２８．５μ（３×９．５μ）
に相当する金属バスが形成される。別の実施例では、第
１の金属線をタングステンの栓１２６に接続し、第２の
金属線をタングステンの栓１３６に接続し、第３の金属
線をタングステンの栓１３８に接続し、こうして１本の
金属線１１４を他の多数の金属線に接続する。
【００３２】図３ａ乃至図３ｃは、好ましい実施例に従
って相互接続装置を形成する処理工程を示す。Ｐ形シリ
コン層１３２内に、トレンチ１４０，１４２，１４４を
深さ約１０μ、幅約２μに切り込む。各々のトレンチ１
４０−１４４は半導体チップの長さに亘って伸びてい
る。典形的な半導体チップ・ダイスの長さは６０００−
７０００μであることがある。トレンチ１４０−１４４
は約１μのシリコン１３２によって隔てられている。ト
レンチ１４０−１４４を切込んだ後、トレンチ１４０−
１４４の表面に硼素のＰ＋形チャンネル・ストッパ（図
に示してない）を形成する。その後、酸化物層１３０を
約０．５μの厚さにデポジットし又は成長させる。図３
ｂに示す様に、次にタングステンの金属線１１２，１１
４，１１６をデポジットし、エッチングして、夫々トレ
ンチ１４０，１４４を埋める。図３ｃでは、この後レベ
ル間酸化物１３４を約２μの厚さにデポジットする。
って相互接続装置を形成する処理工程を示す。Ｐ形シリ
コン層１３２内に、トレンチ１４０，１４２，１４４を
深さ約１０μ、幅約２μに切り込む。各々のトレンチ１
４０−１４４は半導体チップの長さに亘って伸びてい
る。典形的な半導体チップ・ダイスの長さは６０００−
７０００μであることがある。トレンチ１４０−１４４
は約１μのシリコン１３２によって隔てられている。ト
レンチ１４０−１４４を切込んだ後、トレンチ１４０−
１４４の表面に硼素のＰ＋形チャンネル・ストッパ（図
に示してない）を形成する。その後、酸化物層１３０を
約０．５μの厚さにデポジットし又は成長させる。図３
ｂに示す様に、次にタングステンの金属線１１２，１１
４，１１６をデポジットし、エッチングして、夫々トレ
ンチ１４０，１４４を埋める。図３ｃでは、この後レベ
ル間酸化物１３４を約２μの厚さにデポジットする。
【００３３】ここで図２ａに戻って説明すると、バイヤ
がレベル間酸化物１３４に切込まれ、タングステンの栓
１２４，１２６，１２８（図２ａに示す）及びタングス
テンの栓１３６，１３８（図２ｂに示す）によって埋め
られる。各々のタングステンの栓１２４，１２６，１２
８，１３６，１３８は約０．６乃至０．８μの幅を持っ
ている。その後、図２ａに示す様に、金属栓１１８，１
２０，１２２をデポジットする。金属線１１８−１２２
は約２μだけ隔てられている。金属線１１８−１２２の
各々は約１μの横幅を有する。金属線１１８−１２２の
各々は３層で構成され、合計の厚さが約１μである。層
１１８ａ，１２０ａ，１２２ａはチタン・タングステン
で形成される。層１１８ｂ，１２０ｂ，１２２ｂはＣＶ
Ｄ−タングステンで形成される。層１１８ｃ，１２０，
１２２ｃはアルミニウムで形成される。
がレベル間酸化物１３４に切込まれ、タングステンの栓
１２４，１２６，１２８（図２ａに示す）及びタングス
テンの栓１３６，１３８（図２ｂに示す）によって埋め
られる。各々のタングステンの栓１２４，１２６，１２
８，１３６，１３８は約０．６乃至０．８μの幅を持っ
ている。その後、図２ａに示す様に、金属栓１１８，１
２０，１２２をデポジットする。金属線１１８−１２２
は約２μだけ隔てられている。金属線１１８−１２２の
各々は約１μの横幅を有する。金属線１１８−１２２の
各々は３層で構成され、合計の厚さが約１μである。層
１１８ａ，１２０ａ，１２２ａはチタン・タングステン
で形成される。層１１８ｂ，１２０ｂ，１２２ｂはＣＶ
Ｄ−タングステンで形成される。層１１８ｃ，１２０，
１２２ｃはアルミニウムで形成される。
【００３４】好ましい実施例では、金属線を角に通す
時、金属線に溝孔を設けることは不要である。これは、
金属線１１２−１１６がレベル間酸化物１３４の下に完
全に埋込みになっていて、横方向にはシリコン１３２に
よって支持されているからである。この為、金属線１１
２−１１６は、圧縮性窒化物の保護上側被覆の熱膨張係
数が異なることによって他の場合に起こり得る剪断応力
の影響を受けない。更に、金属線１１２−１１６を埋込
みにするとともに、タングステンの栓の場所１２４−１
２８の所で金属線１１８−１２２と接触させることによ
り、タングステンの栓１２４−１２８が半導体チップ・
ダイスの全長に亘って伸びることが不必要であり、この
為、金属線１１２−１１６より上方の半導体チップ・ダ
イスの面積を信号線の配送に使うことができ、こうして
半導体チップの設計でかなりの配置面積が節約される。
時、金属線に溝孔を設けることは不要である。これは、
金属線１１２−１１６がレベル間酸化物１３４の下に完
全に埋込みになっていて、横方向にはシリコン１３２に
よって支持されているからである。この為、金属線１１
２−１１６は、圧縮性窒化物の保護上側被覆の熱膨張係
数が異なることによって他の場合に起こり得る剪断応力
の影響を受けない。更に、金属線１１２−１１６を埋込
みにするとともに、タングステンの栓の場所１２４−１
２８の所で金属線１１８−１２２と接触させることによ
り、タングステンの栓１２４−１２８が半導体チップ・
ダイスの全長に亘って伸びることが不必要であり、この
為、金属線１１２−１１６より上方の半導体チップ・ダ
イスの面積を信号線の配送に使うことができ、こうして
半導体チップの設計でかなりの配置面積が節約される。
【００３５】この発明並びにその利点を詳しく説明した
が、特許請求の範囲によって定められたこの発明の範囲
内で、ここで述べたことに種々の変更を加えることがで
きることを承知されたい。
が、特許請求の範囲によって定められたこの発明の範囲
内で、ここで述べたことに種々の変更を加えることがで
きることを承知されたい。
【００３６】以上の開示に関連して、この発明は更に下
記の実施態様を有する。 （１） 細長いトレンチがその中に形成されている半導
体材料の層と、前記トレンチ内に配置された導電領域
と、該導電領域に重なる絶縁体領域と、該絶縁体領域を
通して前記導電領域に接触する様に配置された１つ又は
更に多くの接点領域とを有する集積回路相互接続構造。
記の実施態様を有する。 （１） 細長いトレンチがその中に形成されている半導
体材料の層と、前記トレンチ内に配置された導電領域
と、該導電領域に重なる絶縁体領域と、該絶縁体領域を
通して前記導電領域に接触する様に配置された１つ又は
更に多くの接点領域とを有する集積回路相互接続構造。
【００３７】（２） （１）項に記載した構造に於て、
トレンチの深さがトレンチの幅よりかなり大きい構造。
トレンチの深さがトレンチの幅よりかなり大きい構造。
【００３８】（３） （１）項に記載した構造に於て、
前記絶縁体領域に重なる導電線を有する構造。
前記絶縁体領域に重なる導電線を有する構造。
【００３９】（４） （３）項に記載した構造に於て、
導電線が金属材料で構成される構造。
導電線が金属材料で構成される構造。
【００４０】（５） （３）項に記載した構造に於て、
少なくとも１つの接点領域が導電線と接触して、該導電
線が導電領域に電気結合される構造。
少なくとも１つの接点領域が導電線と接触して、該導電
線が導電領域に電気結合される構造。
【００４１】（６） （３）項に記載した構造に於て、
導電線がトレンチと略平行である構造。
導電線がトレンチと略平行である構造。
【００４２】（７） （３）項に記載した構造に於て、
導電線がトレンチに対して略垂直である構造。
導電線がトレンチに対して略垂直である構造。
【００４３】（８） （１）項記載した構造に於て、導
電領域が電力バス分配線を構成している構造。
電領域が電力バス分配線を構成している構造。
【００４４】（９） （１）項に記載した構造に於て、
導電領域が信号線を構成している構造。
導電領域が信号線を構成している構造。
【００４５】（１０） （１）項に記載した構造に於
て、半導体材料及び導電領域の間で前記トレンチ内に形
成された第２の絶縁体領域を有する構造。
て、半導体材料及び導電領域の間で前記トレンチ内に形
成された第２の絶縁体領域を有する構造。
【００４６】（１１） （１）項に記載した構造に於
て、導電領域が第１の導電領域を有し、半導体材料が、
前記細長いトレンチと略平行な第２の細長いトレンチを
有し、該第２のトレンチ内に配置された第２の導電領域
を有する構造。
て、導電領域が第１の導電領域を有し、半導体材料が、
前記細長いトレンチと略平行な第２の細長いトレンチを
有し、該第２のトレンチ内に配置された第２の導電領域
を有する構造。
【００４７】（１２） （１１）項に記載した構造に於
て、第１の導電領域及び第２の導電領域が半導体材料に
よって互いに電気的に隔離されている構造。
て、第１の導電領域及び第２の導電領域が半導体材料に
よって互いに電気的に隔離されている構造。
【００４８】（１３） （１１）項に記載した構造に於
て、第１の導電領域及び第２の導電領域が電気的に結合
されている構造。
て、第１の導電領域及び第２の導電領域が電気的に結合
されている構造。
【００４９】（１４） 細長いトレンチがその中に形成
されていて、該トレンチの深さが該トレンチの幅よりか
なり大きい半導体材料の層と、前記トレンチ内に配置さ
れた導電領域と、該導電領域に重なる第１の絶縁体領域
と、前記半導体材料及び導電領域の間で前記トレンチ内
に形成された第２の絶縁体領域と、該絶縁体領域に重な
る１つ又は更に多くの節と、前記絶縁体領域を通して前
記導電領域を少なくとも１つの節に接続する様に配置さ
れた１つ又は更に多くの接点領域とを有する集積回路相
互接続構造。
されていて、該トレンチの深さが該トレンチの幅よりか
なり大きい半導体材料の層と、前記トレンチ内に配置さ
れた導電領域と、該導電領域に重なる第１の絶縁体領域
と、前記半導体材料及び導電領域の間で前記トレンチ内
に形成された第２の絶縁体領域と、該絶縁体領域に重な
る１つ又は更に多くの節と、前記絶縁体領域を通して前
記導電領域を少なくとも１つの節に接続する様に配置さ
れた１つ又は更に多くの接点領域とを有する集積回路相
互接続構造。
【００５０】（１５） （１４）項に記載した構造に於
て、前記絶縁体領域及び少なくとも１つの接点領域に重
なる導電線を持っていて、該導電線が前記導電領域に電
気結合される構造。
て、前記絶縁体領域及び少なくとも１つの接点領域に重
なる導電線を持っていて、該導電線が前記導電領域に電
気結合される構造。
【００５１】（１６） （１５）項に記載した構造に於
て、導電線が前記トレンチと略平行である構造。
て、導電線が前記トレンチと略平行である構造。
【００５２】（１７） （１５）項に記載した構造に於
て、導電線がトレンチに対して略垂直である構造。
て、導電線がトレンチに対して略垂直である構造。
【００５３】（１８） （１４）項に記載した構造に於
て、導電領域が電力バス分配線を構成している構造。
て、導電領域が電力バス分配線を構成している構造。
【００５４】（１９） （１４）項に記載した構造に於
て、導電領域が信号線を構成している構造。
て、導電領域が信号線を構成している構造。
【００５５】（２０） 集積回路相互接続構造を形成す
る方法に於て、半導体材料の層の中に細長いトレンチを
形成し、該トレンチ内に導電領域を形成し、該導電領域
に重なる絶縁体領域を形成し、前記絶縁体領域を通して
前記導電領域に接触する１つ又は更に多くの接点領域を
形成する工程を含む方法。
る方法に於て、半導体材料の層の中に細長いトレンチを
形成し、該トレンチ内に導電領域を形成し、該導電領域
に重なる絶縁体領域を形成し、前記絶縁体領域を通して
前記導電領域に接触する１つ又は更に多くの接点領域を
形成する工程を含む方法。
【００５６】（２１） （２０）項に記載した方法に於
て、細長いトレンチを形成する工程が、トレンチの深さ
がトレンチの幅よりかなり大きくなる様に、前記トレン
チを形成する工程を含む方法。
て、細長いトレンチを形成する工程が、トレンチの深さ
がトレンチの幅よりかなり大きくなる様に、前記トレン
チを形成する工程を含む方法。
【００５７】（２２） （２０）項に記載した方法に於
て、前記絶縁体領域に重なる導電線を形成する工程を含
む方法。
て、前記絶縁体領域に重なる導電線を形成する工程を含
む方法。
【００５８】（２３） （２２）項に記載した方法に於
て、導電線を形成する工程が、少なくとも１つの接点領
域に結合された導電線を形成して、該導電線が導電領域
に電気結合される様にする工程を含む方法。
て、導電線を形成する工程が、少なくとも１つの接点領
域に結合された導電線を形成して、該導電線が導電領域
に電気結合される様にする工程を含む方法。
【００５９】（２４） （２２）項に記載した方法に於
て、導電線を形成する工程が、導電線を前記トレンチと
略平行に形成する工程を含む方法。
て、導電線を形成する工程が、導電線を前記トレンチと
略平行に形成する工程を含む方法。
【００６０】（２５） （２２）項に記載した方法に於
て、導電線を形成する工程が、導電線をトレンチに対し
て略垂直に形成する工程を含む方法。
て、導電線を形成する工程が、導電線をトレンチに対し
て略垂直に形成する工程を含む方法。
【００６１】（２６） （２０）項に記載した方法に於
て、半導体材料と導電領域の間で前記トレンチ内に第２
の絶縁体領域を形成する工程を含む方法。
て、半導体材料と導電領域の間で前記トレンチ内に第２
の絶縁体領域を形成する工程を含む方法。
【００６２】（２７） （２０）項に記載した方法に於
て、前記細長いトレンチと略平行に前記半導体材料内に
第２の細長いトレンチを形成し、該第２のトレンチ内に
配置された第２の導電領域を形成する工程を含む方法。
て、前記細長いトレンチと略平行に前記半導体材料内に
第２の細長いトレンチを形成し、該第２のトレンチ内に
配置された第２の導電領域を形成する工程を含む方法。
【００６３】（２８） トレンチの深さがトレンチの幅
よりかなり大きくなる様に、細長いトレンチを半導体材
料の層内に形成し、前記トレンチ内に導電領域を形成
し、該導電領域に重なる第１の絶縁体領域を形成し、半
導体材料と導電領域の間で前記トレンチ内に第２の絶縁
体領域を形成し、該絶縁体領域に重なる１つ又は更に多
くの節を形成し、前記絶縁体領域を通して前記導電領域
を少なくとも１つの節に接続する様に１つ又は更に多く
の接点領域を形成する工程を含む集積回路相互接続構造
を形成する方法。
よりかなり大きくなる様に、細長いトレンチを半導体材
料の層内に形成し、前記トレンチ内に導電領域を形成
し、該導電領域に重なる第１の絶縁体領域を形成し、半
導体材料と導電領域の間で前記トレンチ内に第２の絶縁
体領域を形成し、該絶縁体領域に重なる１つ又は更に多
くの節を形成し、前記絶縁体領域を通して前記導電領域
を少なくとも１つの節に接続する様に１つ又は更に多く
の接点領域を形成する工程を含む集積回路相互接続構造
を形成する方法。
【００６４】（２９） （２８）項に記載した方法に於
て、前記絶縁体領域及び少なくとも１つの接点領域に重
なる導電線を形成して、該導電線が導電領域に電気結合
される様にする工程を含む方法。
て、前記絶縁体領域及び少なくとも１つの接点領域に重
なる導電線を形成して、該導電線が導電領域に電気結合
される様にする工程を含む方法。
【００６５】（３０） （２９）項に記載した方法に於
て、導電線を形成する工程が、導電線をトレンチと略平
行に形成する工程を含む方法。
て、導電線を形成する工程が、導電線をトレンチと略平
行に形成する工程を含む方法。
【００６６】（３１） （２９）項に記載した方法に於
て、導電線を形成する工程が、導電線をトレンチに対し
て略垂直に形成する工程を含む方法。
て、導電線を形成する工程が、導電線をトレンチに対し
て略垂直に形成する工程を含む方法。
【００６７】（３２） 集積回路相互接続構造と集積回
路相互接続構造を形成する方法を説明した。半導体材料
の層１３２に１４０，１４２又は１４４に示す様に細長
いトレンチが形成されている。１１２，１１４，１１６
に示す様な導電領域がトレンチ内に配置される。絶縁体
領域１３４が導電領域に重なる。１つ又は更に多くの接
点領域１２４，１２６，１２８が絶縁体領域を通して導
電領域と接触する様に配置される。
路相互接続構造を形成する方法を説明した。半導体材料
の層１３２に１４０，１４２又は１４４に示す様に細長
いトレンチが形成されている。１１２，１１４，１１６
に示す様な導電領域がトレンチ内に配置される。絶縁体
領域１３４が導電領域に重なる。１つ又は更に多くの接
点領域１２４，１２６，１２８が絶縁体領域を通して導
電領域と接触する様に配置される。
【図１】典形的な集積回路における平行な金属線の寸法
及び間隔を示す図。
及び間隔を示す図。
【図２】好ましい実施例による相互接続装置の斜視図。
【図３】好ましい実施例に従って相互接続装置を形成す
る処理工程を示す図。
る処理工程を示す図。
１１２，１１４，１１６ 金属線（導電領域） １１８，１２０，１２２ 金属線 １２４，１２６，１２８ ＣＶＤタングステンの栓 １３０ 酸化物又は窒化物の層 １４０，１４２，１４４ トレンチ
Claims (2)
- 【請求項１】 細長いトレンチがその中に形成されてい
る半導体材料の層と、前記トレンチ内に配置された導電
領域と、該導電領域に重なる絶縁体領域と、該絶縁体領
域を通して前記導電領域に接触する様に配置された１つ
又は更に多くの接点領域とを有する集積回路相互接続構
造。 - 【請求項２】 集積回路相互接続構造を形成する方法に
於て、半導体材料の層の中に細長いトレンチを形成し、
該トレンチ内に導電領域を形成し、該導電領域に重なる
絶縁体領域を形成し、前記絶縁体領域を通して前記導電
領域に接触する１つ又は更に多くの接点領域を形成する
工程を含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US758653 | 1985-07-24 | ||
| US75865391A | 1991-09-12 | 1991-09-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05211239A true JPH05211239A (ja) | 1993-08-20 |
Family
ID=25052561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4243598A Pending JPH05211239A (ja) | 1991-09-12 | 1992-09-11 | 集積回路相互接続構造とそれを形成する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5510298A (ja) |
| JP (1) | JPH05211239A (ja) |
Families Citing this family (155)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6383924B1 (en) * | 2000-12-13 | 2002-05-07 | Micron Technology, Inc. | Method of forming buried conductor patterns by surface transformation of empty spaces in solid state materials |
| KR100417211B1 (ko) * | 2001-12-20 | 2004-02-05 | 동부전자 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| US8858434B2 (en) * | 2004-07-13 | 2014-10-14 | Dexcom, Inc. | Transcutaneous analyte sensor |
| US7615495B2 (en) * | 2005-11-17 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method of the same |
| US7528492B2 (en) * | 2007-05-24 | 2009-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test patterns for detecting misalignment of through-wafer vias |
| US8476735B2 (en) | 2007-05-29 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Programmable semiconductor interposer for electronic package and method of forming |
| US7939941B2 (en) | 2007-06-27 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of through via before contact processing |
| US7825517B2 (en) | 2007-07-16 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for packaging semiconductor dies having through-silicon vias |
| US7973413B2 (en) | 2007-08-24 | 2011-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via for semiconductor device |
| US8476769B2 (en) * | 2007-10-17 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon vias and methods for forming the same |
| US8227902B2 (en) | 2007-11-26 | 2012-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structures for preventing cross-talk between through-silicon vias and integrated circuits |
| US7588993B2 (en) | 2007-12-06 | 2009-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment for backside illumination sensor |
| US7843064B2 (en) | 2007-12-21 | 2010-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and process for the formation of TSVs |
| US8671476B2 (en) * | 2008-02-05 | 2014-03-18 | Standard Textile Co., Inc. | Woven contoured bed sheet with elastomeric yarns |
| US8853830B2 (en) * | 2008-05-14 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | System, structure, and method of manufacturing a semiconductor substrate stack |
| US8288872B2 (en) | 2008-08-05 | 2012-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via layout |
| US8399273B2 (en) | 2008-08-18 | 2013-03-19 | Tsmc Solid State Lighting Ltd. | Light-emitting diode with current-spreading region |
| US20100062693A1 (en) * | 2008-09-05 | 2010-03-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Two step method and apparatus for polishing metal and other films in semiconductor manufacturing |
| US8278152B2 (en) * | 2008-09-08 | 2012-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding process for CMOS image sensor |
| US9524945B2 (en) | 2010-05-18 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with L-shaped non-metal sidewall protection structure |
| US8653648B2 (en) * | 2008-10-03 | 2014-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Zigzag pattern for TSV copper adhesion |
| US7928534B2 (en) | 2008-10-09 | 2011-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad connection to redistribution lines having tapered profiles |
| US8624360B2 (en) | 2008-11-13 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cooling channels in 3DIC stacks |
| US8158456B2 (en) * | 2008-12-05 | 2012-04-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming stacked dies |
| US7989318B2 (en) | 2008-12-08 | 2011-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for stacking semiconductor dies |
| US8513119B2 (en) * | 2008-12-10 | 2013-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming bump structure having tapered sidewalls for stacked dies |
| US8736050B2 (en) | 2009-09-03 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side copper post joint structure for temporary bond in TSV application |
| US8264077B2 (en) * | 2008-12-29 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside metal of redistribution line with silicide layer on through-silicon via of semiconductor chips |
| US7910473B2 (en) * | 2008-12-31 | 2011-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with air gap |
| US20100171197A1 (en) | 2009-01-05 | 2010-07-08 | Hung-Pin Chang | Isolation Structure for Stacked Dies |
| US8749027B2 (en) * | 2009-01-07 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Robust TSV structure |
| US8501587B2 (en) | 2009-01-13 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked integrated chips and methods of fabrication thereof |
| US8399354B2 (en) | 2009-01-13 | 2013-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with low-K dielectric liner |
| US8314483B2 (en) | 2009-01-26 | 2012-11-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | On-chip heat spreader |
| US8168529B2 (en) * | 2009-01-26 | 2012-05-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming seal ring in an integrated circuit die |
| US8820728B2 (en) * | 2009-02-02 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor wafer carrier |
| US8704375B2 (en) * | 2009-02-04 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier structures and methods for through substrate vias |
| US8531565B2 (en) | 2009-02-24 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side implanted guard ring structure for backside illuminated image sensor |
| US7932608B2 (en) * | 2009-02-24 | 2011-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via formed with a post passivation interconnect structure |
| US9142586B2 (en) | 2009-02-24 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad design for backside illuminated image sensor |
| US8643149B2 (en) * | 2009-03-03 | 2014-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stress barrier structures for semiconductor chips |
| US8487444B2 (en) | 2009-03-06 | 2013-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional system-in-package architecture |
| US8344513B2 (en) | 2009-03-23 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier for through-silicon via |
| US8329578B2 (en) * | 2009-03-27 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via structure and via etching process of forming the same |
| US8232140B2 (en) * | 2009-03-27 | 2012-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for ultra thin wafer handling and processing |
| US8552563B2 (en) | 2009-04-07 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional semiconductor architecture |
| US8691664B2 (en) * | 2009-04-20 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside process for a substrate |
| US8759949B2 (en) * | 2009-04-30 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside structures having copper pillars |
| US8432038B2 (en) | 2009-06-12 | 2013-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via structure and a process for forming the same |
| US8158489B2 (en) * | 2009-06-26 | 2012-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of TSV backside interconnects by modifying carrier wafers |
| US8871609B2 (en) * | 2009-06-30 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin wafer handling structure and method |
| US9305769B2 (en) | 2009-06-30 | 2016-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin wafer handling method |
| US8247906B2 (en) | 2009-07-06 | 2012-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Supplying power to integrated circuits using a grid matrix formed of through-silicon vias |
| US8264066B2 (en) * | 2009-07-08 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Liner formation in 3DIC structures |
| US8377816B2 (en) * | 2009-07-30 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming electrical connections |
| US8841766B2 (en) | 2009-07-30 | 2014-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
| US8859424B2 (en) * | 2009-08-14 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor wafer carrier and method of manufacturing |
| US8324738B2 (en) | 2009-09-01 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned protection layer for copper post structure |
| US8252665B2 (en) * | 2009-09-14 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection layer for adhesive material at wafer edge |
| US8791549B2 (en) | 2009-09-22 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside interconnect structure connected to TSVs |
| CN102033877A (zh) * | 2009-09-27 | 2011-04-27 | 阿里巴巴集团控股有限公司 | 检索方法和装置 |
| US8647925B2 (en) * | 2009-10-01 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Surface modification for handling wafer thinning process |
| US8264067B2 (en) * | 2009-10-09 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via (TSV) wire bond architecture |
| US7969013B2 (en) * | 2009-10-22 | 2011-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via with dummy structure and method for forming the same |
| US8659155B2 (en) * | 2009-11-05 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps |
| US8283745B2 (en) | 2009-11-06 | 2012-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating backside-illuminated image sensor |
| US8405201B2 (en) * | 2009-11-09 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via structure |
| US10297550B2 (en) | 2010-02-05 | 2019-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D IC architecture with interposer and interconnect structure for bonding dies |
| US8610270B2 (en) * | 2010-02-09 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and semiconductor assembly with lead-free solder |
| US8252682B2 (en) * | 2010-02-12 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for thinning a wafer |
| US8390009B2 (en) | 2010-02-16 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitting diode (LED) package systems |
| US8237272B2 (en) * | 2010-02-16 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive pillar structure for semiconductor substrate and method of manufacture |
| US8222139B2 (en) | 2010-03-30 | 2012-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chemical mechanical polishing (CMP) processing of through-silicon via (TSV) and contact plug simultaneously |
| US8466059B2 (en) | 2010-03-30 | 2013-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layer interconnect structure for stacked dies |
| US8507940B2 (en) | 2010-04-05 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat dissipation by through silicon plugs |
| US8174124B2 (en) | 2010-04-08 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dummy pattern in wafer backside routing |
| US8455995B2 (en) | 2010-04-16 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSVs with different sizes in interposers for bonding dies |
| US9293366B2 (en) | 2010-04-28 | 2016-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate vias with improved connections |
| US8519538B2 (en) | 2010-04-28 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Laser etch via formation |
| US8441124B2 (en) | 2010-04-29 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
| US8866301B2 (en) | 2010-05-18 | 2014-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers with interconnection structures |
| US9048233B2 (en) | 2010-05-26 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers |
| US9059026B2 (en) | 2010-06-01 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3-D inductor and transformer |
| US8471358B2 (en) | 2010-06-01 | 2013-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D inductor and transformer |
| US9018758B2 (en) | 2010-06-02 | 2015-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall spacer and metal top cap |
| US8362591B2 (en) | 2010-06-08 | 2013-01-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuits and methods of forming the same |
| US8411459B2 (en) | 2010-06-10 | 2013-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd | Interposer-on-glass package structures |
| US8500182B2 (en) | 2010-06-17 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vacuum wafer carriers for strengthening thin wafers |
| US8896136B2 (en) | 2010-06-30 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment mark and method of formation |
| US8319336B2 (en) | 2010-07-08 | 2012-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of etch microloading for through silicon vias |
| US8338939B2 (en) | 2010-07-12 | 2012-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV formation processes using TSV-last approach |
| US8999179B2 (en) | 2010-07-13 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive vias in a substrate |
| US8722540B2 (en) | 2010-07-22 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling defects in thin wafer handling |
| US9299594B2 (en) | 2010-07-27 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate bonding system and method of modifying the same |
| US8674510B2 (en) | 2010-07-29 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional integrated circuit structure having improved power and thermal management |
| US8846499B2 (en) | 2010-08-17 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite carrier structure |
| US8546254B2 (en) | 2010-08-19 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps using patterned anodes |
| US8507358B2 (en) | 2010-08-27 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite wafer semiconductor |
| US8693163B2 (en) | 2010-09-01 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cylindrical embedded capacitors |
| US8928159B2 (en) | 2010-09-02 | 2015-01-06 | Taiwan Semiconductor Manufacturing & Company, Ltd. | Alignment marks in substrate having through-substrate via (TSV) |
| US8502338B2 (en) | 2010-09-09 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via waveguides |
| US8928127B2 (en) | 2010-09-24 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Noise decoupling structure with through-substrate vias |
| US8525343B2 (en) | 2010-09-28 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device with through-silicon via (TSV) and method of forming the same |
| US9190325B2 (en) | 2010-09-30 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV formation |
| US8580682B2 (en) | 2010-09-30 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cost-effective TSV formation |
| US8836116B2 (en) | 2010-10-21 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level packaging of micro-electro-mechanical systems (MEMS) and complementary metal-oxide-semiconductor (CMOS) substrates |
| US8519409B2 (en) | 2010-11-15 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light emitting diode components integrated with thermoelectric devices |
| US8567837B2 (en) | 2010-11-24 | 2013-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reconfigurable guide pin design for centering wafers having different sizes |
| US9153462B2 (en) | 2010-12-09 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spin chuck for thin wafer cleaning |
| US8773866B2 (en) | 2010-12-10 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Radio-frequency packaging with reduced RF loss |
| US8236584B1 (en) | 2011-02-11 | 2012-08-07 | Tsmc Solid State Lighting Ltd. | Method of forming a light emitting diode emitter substrate with highly reflective metal bonding |
| US9059262B2 (en) | 2011-02-24 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including conductive structures through a substrate and methods of making the same |
| US8487410B2 (en) | 2011-04-13 | 2013-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon vias for semicondcutor substrate and method of manufacture |
| US8716128B2 (en) | 2011-04-14 | 2014-05-06 | Tsmc Solid State Lighting Ltd. | Methods of forming through silicon via openings |
| US8546235B2 (en) | 2011-05-05 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including metal-insulator-metal capacitors and methods of forming the same |
| US8674883B2 (en) | 2011-05-24 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Antenna using through-silicon via |
| US8900994B2 (en) | 2011-06-09 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for producing a protective structure |
| US8552485B2 (en) | 2011-06-15 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having metal-insulator-metal capacitor structure |
| US8587127B2 (en) | 2011-06-15 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods of forming the same |
| US8766409B2 (en) | 2011-06-24 | 2014-07-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and structure for through-silicon via (TSV) with diffused isolation well |
| US8531035B2 (en) | 2011-07-01 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect barrier structure and method |
| US8872345B2 (en) | 2011-07-07 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming grounded through-silicon vias in a semiconductor substrate |
| US8604491B2 (en) | 2011-07-21 | 2013-12-10 | Tsmc Solid State Lighting Ltd. | Wafer level photonic device die structure and method of making the same |
| US8445296B2 (en) | 2011-07-22 | 2013-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for end point determination in reactive ion etching |
| US8809073B2 (en) | 2011-08-03 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for de-embedding through substrate vias |
| US9159907B2 (en) | 2011-08-04 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid film for protecting MTJ stacks of MRAM |
| US8748284B2 (en) | 2011-08-12 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing decoupling MIM capacitor designs for interposers |
| US8525278B2 (en) | 2011-08-19 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device having chip scale packaging |
| US8546886B2 (en) | 2011-08-24 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling the device performance by forming a stressed backside dielectric layer |
| US8604619B2 (en) | 2011-08-31 | 2013-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via keep out zone formation along different crystal orientations |
| US8803322B2 (en) | 2011-10-13 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through substrate via structures and methods of forming the same |
| US9087838B2 (en) | 2011-10-25 | 2015-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a high-K transformer with capacitive coupling |
| US8610247B2 (en) | 2011-12-30 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a transformer with magnetic features |
| US8659126B2 (en) | 2011-12-07 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit ground shielding structure |
| US8896089B2 (en) | 2011-11-09 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interposers for semiconductor devices and methods of manufacture thereof |
| US9390949B2 (en) | 2011-11-29 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer debonding and cleaning apparatus and method of use |
| US10381254B2 (en) | 2011-11-29 | 2019-08-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer debonding and cleaning apparatus and method |
| US11264262B2 (en) | 2011-11-29 | 2022-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer debonding and cleaning apparatus |
| US8803316B2 (en) | 2011-12-06 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV structures and methods for forming the same |
| US8546953B2 (en) | 2011-12-13 | 2013-10-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Through silicon via (TSV) isolation structures for noise reduction in 3D integrated circuit |
| US8890293B2 (en) | 2011-12-16 | 2014-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Guard ring for through vias |
| US8580647B2 (en) | 2011-12-19 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductors with through VIAS |
| US20130207111A1 (en) | 2012-02-09 | 2013-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device |
| US8618631B2 (en) | 2012-02-14 | 2013-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | On-chip ferrite bead inductor |
| US9618712B2 (en) | 2012-02-23 | 2017-04-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical bench on substrate and method of making the same |
| US10180547B2 (en) | 2012-02-23 | 2019-01-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical bench on substrate |
| US8860114B2 (en) | 2012-03-02 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a fishbone differential capacitor |
| US9293521B2 (en) | 2012-03-02 | 2016-03-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Concentric capacitor structure |
| US9312432B2 (en) | 2012-03-13 | 2016-04-12 | Tsmc Solid State Lighting Ltd. | Growing an improved P-GaN layer of an LED through pressure ramping |
| US9139420B2 (en) | 2012-04-18 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device structure and methods of forming same |
| US9583365B2 (en) | 2012-05-25 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming interconnects for three dimensional integrated circuit |
| US9490133B2 (en) | 2013-01-24 | 2016-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etching apparatus |
| US9484211B2 (en) | 2013-01-24 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etchant and etching process |
| US9041152B2 (en) | 2013-03-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductor with magnetic material |
| US10263114B2 (en) | 2016-03-04 | 2019-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, method for manufacturing the same, or display device including the same |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4541168A (en) * | 1984-10-29 | 1985-09-17 | International Business Machines Corporation | Method for making metal contact studs between first level metal and regions of a semiconductor device compatible with polyimide-filled deep trench isolation schemes |
| JPH0719838B2 (ja) * | 1985-07-19 | 1995-03-06 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| US4745081A (en) * | 1985-10-31 | 1988-05-17 | International Business Machines Corporation | Method of trench filling |
| JPS62105461A (ja) * | 1985-11-01 | 1987-05-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US4728623A (en) * | 1986-10-03 | 1988-03-01 | International Business Machines Corporation | Fabrication method for forming a self-aligned contact window and connection in an epitaxial layer and device structures employing the method |
| JPS63124542A (ja) * | 1986-11-14 | 1988-05-28 | Nec Corp | 半導体集積回路 |
| US4916524A (en) * | 1987-03-16 | 1990-04-10 | Texas Instruments Incorporated | Dram cell and method |
| US4977439A (en) * | 1987-04-03 | 1990-12-11 | Esquivel Agerico L | Buried multilevel interconnect system |
| JPS63261848A (ja) * | 1987-04-20 | 1988-10-28 | Nec Corp | 半導体集積回路 |
| US4879257A (en) * | 1987-11-18 | 1989-11-07 | Lsi Logic Corporation | Planarization process |
| US4903189A (en) * | 1988-04-27 | 1990-02-20 | General Electric Company | Low noise, high frequency synchronous rectifier |
| JP2580301B2 (ja) * | 1988-12-27 | 1997-02-12 | 株式会社日立製作所 | 半導体集積回路装置 |
| US5181089A (en) * | 1989-08-15 | 1993-01-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor memory device and a method for producing the same |
| US5098862A (en) * | 1990-11-07 | 1992-03-24 | Gte Laboratories Incorporated | Method of making ohmic electrical contact to a matrix of semiconductor material |
-
1992
- 1992-09-11 JP JP4243598A patent/JPH05211239A/ja active Pending
-
1994
- 1994-09-12 US US08/304,628 patent/US5510298A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5510298A (en) | 1996-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05211239A (ja) | 集積回路相互接続構造とそれを形成する方法 | |
| US11164633B2 (en) | Memory device using comb-like routing structure for reduced metal line loading | |
| US6653729B2 (en) | Semiconductor device and test method for manufacturing same | |
| EP0912996B1 (en) | Integrated circuit which uses an etch stop for producing staggered interconnect lines | |
| US5345105A (en) | Structure for shielding conductors | |
| US6495918B1 (en) | Chip crack stop design for semiconductor chips | |
| US5751065A (en) | Integrated circuit with active devices under bond pads | |
| US6157081A (en) | High-reliability damascene interconnect formation for semiconductor fabrication | |
| US20010051426A1 (en) | Method for forming a semiconductor device having a mechanically robust pad interface. | |
| JP2002050742A (ja) | 半導体装置およびその製造方法 | |
| JPH08181485A (ja) | 半導体集積回路の配線構造およびその製造方法 | |
| US7859112B2 (en) | Additional metal routing in semiconductor devices | |
| JPH11154679A (ja) | 半導体装置 | |
| KR100973399B1 (ko) | 집적회로 및 집적회로 형성방법 | |
| JP4615846B2 (ja) | 半導体装置 | |
| US20020121701A1 (en) | Semiconductor devices and methods for manufacturing the same | |
| US6940146B2 (en) | Interconnect structure with an enlarged air gaps disposed between conductive structures or surrounding a conductive structure within the same | |
| US7091122B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6156660A (en) | Method of planarization using dummy leads | |
| US20040238959A1 (en) | Method and pattern for reducing interconnect failures | |
| US7790602B1 (en) | Method of forming a metal interconnect with capacitive structures that adjust the capacitance of the interconnect | |
| US7989337B2 (en) | Implementing vertical airgap structures between chip metal layers | |
| CN100483721C (zh) | 半导体器件及其制作方法 | |
| US20140113444A1 (en) | Active area bonding compatible high current structures | |
| CN112652593A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Written amendment |
Effective date: 20040708 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050125 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20050325 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050517 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050518 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080527 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090527 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100527 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100527 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110527 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20110527 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20130527 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20140527 |