KR100417211B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR100417211B1
KR100417211B1 KR10-2001-0081812A KR20010081812A KR100417211B1 KR 100417211 B1 KR100417211 B1 KR 100417211B1 KR 20010081812 A KR20010081812 A KR 20010081812A KR 100417211 B1 KR100417211 B1 KR 100417211B1
Authority
KR
South Korea
Prior art keywords
insulating film
trench
etching
wiring
silicon substrate
Prior art date
Application number
KR10-2001-0081812A
Other languages
English (en)
Other versions
KR20030051019A (ko
Inventor
박철수
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2001-0081812A priority Critical patent/KR100417211B1/ko
Priority to US10/323,021 priority patent/US6599825B2/en
Publication of KR20030051019A publication Critical patent/KR20030051019A/ko
Application granted granted Critical
Publication of KR100417211B1 publication Critical patent/KR100417211B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 금속 배선을 실리콘 기판 내에 배치시킴으로써, 집적도가 증가함에 따라 배선이 복잡해지는 문제와 단차로 인한 여러가지 문제를 해결할 수 있다. 이를 위한 본 발명의 반도체 소자의 금속 배선 형성방법은 실리콘 기판 위에 제 1 절연막, 제 2 절연막을 차례로 형성한 후 상기 제 2 절연막과 상기 제 1 절연막을 건식 식각하고, 상기 실리콘 기판을 소정의 깊이까지 트렌치 식각하는 단계와, 상기 트렌치 내부에 제 3 절연막을 소정의 두께로 성장한 다음 상기 트렌치 내부를 배선물질로 충진한 후 에치백하여 배선을 형성하는 단계와, 상기 배선 위에 제 4 절연막을 충진한 후 에치백하여 상기 실리콘 기판의 트렌치 내부에 임베디드 컨덕터를 완성하는 단계와, 상기 제 4 절연막 위의 트랜치 내부 측벽에 형성된 상기 제 3 절연막을 높은 습식 식각 선택비를 이용하여 제거한 단계와, 상기 구조물 위에 이방성 에피텍셜 실리콘 성장을 실시하여 상기 트렌치 내부를 충진시킨 후 식각하여 평탄화하는 단계와, 상기 에피텍셜 실리콘과 상기 제 4 절연막을 건식 식각 공정으로 트렌치 식각하는 단계와, 상기 트렌치 내부에 제 5 절연막을 소정의 두께로 열적으로 성장시킨 다음 블랭킷 건식 식각으로 상기 트렌치 내부의 측벽에 있는 제 5 절연막만 남기고 상기 제 1 절연막과 제 2 절연막을 모두 제거하는 단계와, 상기 트렌치 내부에 배선연결물질을 충진한 다음 식각하여 배선 플러그를 완성한 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 금속 배선 형성 방법{METHOD OF MAKING METAL WIRING IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 금속 배선을 실리콘 기판 내에 배치하는 금속 배선 형성 방법에 관한 것이다.
현재 반도체 소자의 배선 구조가 스택(stack) 구조화 됨에 따라 공정의 평판화 방법에 대한 연구가 진행되고 있다. 이러한 방법중 듀얼 다마신(Dual Damascene) 공정이 다층배선 방법으로 널리 사용되고 있다.
상기 듀얼 다마신 공정(Dual Damascene)은 제 1 절연막을 증착하고 그 위에 에치 스토퍼(etch stopper) 박막을 증착하고 콘택홀이 형성될 부위에 대하여 나이트라이드(nitride)를 식각하고 제 2 절연막을 증착하고 향후 콘택홀이 형성될 부위에 대해 플라즈마 식각을 하고 상층부 금속 배선을 증착한 후에 화학기계적 연마(CMP)를 이용하여 최종적으로 금속 배선 구조를 완성하는 것으로 구성되어 진다.
그러나, 이와 같은 종래의 금속배선 형성 방법에 있어서, 공정 기법에 대한 연구는 많이 진행되고 있으나 실제 반도체 공정에 적용하고 이때 형성되는 각 배선의 역할에 대한 연구는 아직 미진한 실정이다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 금속 배선을 실리콘 기판 내에 배치하는 반도체 소자의 금속 배선 형성 방법을 제공하는데 있다.
도 1은 본 발명의 금속 배선 형성 방법에서 사용된 오픈 마스크와 콘택 마스크를 나타낸 래이아웃 도면
도 2a 내지 도 2f는 본 발명에 의한 금속 배선 형성 방법을 설명하기 위한 공정 단면도
* 도면의 주요부분에 대한 부호의 설명 *
1 : 배선 마스크 또는 패턴 2 : 콘택 마스크 또는 패턴
3 : 실리콘 기판 4 : 제 1 절연막
5 : 제 2 절연막 6 : 제 3 절연막
7 : 배선 8 : 제 4 절연막
9 : 에피텍셜 실리콘 10 : 제 5 절연막
11 : 배선 플러그
상기 목적을 달성하기 위하여, 본 발명의 반도체 소자의 금속 배선 형성 방법은,
실리콘 기판 위에 제 1 절연막, 제 2 절연막을 차례로 형성한 후 상기 제 2 절연막과 상기 제 1 절연막을 건식 식각하고, 상기 실리콘 기판을 소정의 깊이까지 트렌치 식각하는 단계와,
상기 트렌치 내부에 제 3 절연막을 소정의 두께로 성장한 다음 상기 트렌치 내부를 배선물질로 충진한 후 에치백하여 배선을 형성하는 단계와,
상기 배선 위에 제 4 절연막을 충진한 후 에치백하여 상기 실리콘 기판의 트렌치 내부에 임베디드 컨덕터를 완성하는 단계와,
상기 제 4 절연막 위의 트랜치 내부 측벽에 형성된 상기 제 3 절연막을 높은 습식 식각 선택비를 이용하여 제거한 단계와,
상기 구조물 위에 이방성 에피텍셜 실리콘 성장을 실시하여 상기 트렌치 내부를 충진시킨 후 식각하여 평탄화하는 단계와,
상기 에피텍셜 실리콘과 상기 제 4 절연막을 건식 식각 공정으로 트렌치 식각하는 단계와,
상기 트렌치 내부에 제 5 절연막을 소정의 두께로 열적으로 성장시킨 다음 블랭킷 건식 식각으로 상기 트렌치 내부의 측벽에 있는 제 5 절연막만 남기고 상기 제 1 절연막과 제 2 절연막을 모두 제거하는 단계와,
상기 트렌치 내부에 배선연결물질을 충진한 다음 식각하여 배선 플러그를 완성한 단계를 포함하는 것을 특징으로 한다.
상기 실리콘 기판을 식각하는 소정의 깊이는 0.5㎛∼1.0㎛ 의 범위인 것을 특징으로 한다.
상기 제 3 절연막은 열산화막인 것을 특징으로 한다.
상기 제 4 절연막과 상기 제 3 절연막 및 상기 제 2 절연막은 건식 식각 선택비와 습식 식각 선택비가 모두 높은 물질을 사용하는 것을 특징으로 한다.
상기 배선연결물질의 식각 공정은 화학기계적연마(CMP)로 진행하는 것을 특징으로 한다.
상기 배선연결물질의 식각 공정은 에치백(Etchback) 공정으로 진행하는 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 1은 본 발명에서 사용된 래이아웃(Layout) 도면으로서, 금속 배선을 형성하기 위한 오픈 마스크(1)와 금속 배선을 연결하기 위한 콘택 마스크(2)를 나타낸 것이다.
도 2a 내지 도 2f는 본 발명에 의한 금속 배선 형성 방법을 설명하기 위한 공정 단면도이다.
상기 도면을 참조하여 본 발명의 공정 순서를 설명하기로 한다.
먼저, 도 2a에 도시한 공정은, 실리콘 기판(3) 상부에 제 1 절연막(4), 제 2 절연막(5)을 차례로 형성한 후 그 위에 배선 마스크 패턴(1)을 형성한 다음 상기 제 2 절연막(5)과 상기 제 1 절연막(4)을 건식 식각하고, 계속하여 상기 실리콘 기판(3)을 0.5㎛∼1.0㎛ 까지 트렌치(trench) 식각한 단계이다.
도 2b에 도시한 공정은, 상기 배선 마스크 패턴(1)을 제거한 다음 트렌치 내부에 열산화막(또는 제 3 절연막)(6)을 소정의 두께로 성장시킨다. 그 다음, 상기 트렌치 내부를 배선물질로 충진한 후 에치백(Etchback)을 실시하여 배선(7)을 형성한다. 그 다음, 상기 배선(7) 위에 제 4 절연막(8)을 충진한 후 에치백(Etchback)을 실시하여 상기 실리콘 기판(3)의 트렌치 내부에 임베디드 컨덕터(Embedded conductor)를 완성시킨 단계이다. 이때, 상기 제 4 절연막(8)과 상기 제 3 절연막(6) 및 상기 제 2 절연막(5)은 건식 식각 선택비 뿐만 아니라 습식 식각 선택비도 높은 물질(Material)을 사용해야 한다.
도 2c에 도시한 공정은, 상기 제 4 절연막(8) 위의 트랜치 내부 측벽에 형성된 상기 제 3 절연막(6)을 높은 습식 식각 선택비를 이용하여 제거한 단계이다.
도 2d에 도시한 공정은, 이방성 에피텍셜 실리콘 성장(Epitaxial Si Growing: ESG)에 의한 배선(7)을 형성하기 위해 오픈(open)된 부분을 봉합한 단계이다. 즉, 도 2c의 전체 구조물에 이방성 에피텍셜 실리콘 성장(ESG)(9)을 실시하여 상기 트렌치 내부를 충진시킨 후 식각하여 평탄화시킨 단계이다.
도 2e에 도시한 공정은, 상기 배선(7)과 접속하기 위해 콘택 마스크 패턴(2)을 형성한 다음 상기 에피텍셜 실리콘(9)과 상기 제 4 절연막(8)을 건식 식각 공정으로 트렌치 식각한다. 그 다음, 트렌치 내부에 소정의 두께를 갖는 제 5 절연막(10)을 열적으로 성장시킨 다음 블랭킷(Blanket) 건식 식각으로 트렌치 내부의 측벽에 있는 제 5 절연막(10)만 스페이서 형태로 남기고 남아있는 상기 제 1 절연막(4)과 제 2 절연막(5)을 제거한 단계이다.
도 2f에 도시한 공정은, 상기 트렌치 내부에 배선연결물질(11)을 충진한 다음 화학기계적연마(CMP) 또는 에치백(Etchback) 공정으로 식각하여 배선 플러그(plug)(11)를 완성한 단계이다.
이상에서 설명한 바와 같이, 본 발명의 금속 배선 형성 방법은 금속 배선을 실리콘 기판 내에 배치시킴으로써, 집적도가 증가함에 따라 배선이 복잡해지는 문제와 단차로 인한 여러가지 문제를 해결할 수 있는 아주 유용한 효과가 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

  1. 실리콘 기판 위에 제 1 절연막, 제 2 절연막을 차례로 형성한 후 상기 제 2 절연막과 상기 제 1 절연막을 건식 식각하고, 상기 실리콘 기판을 소정의 깊이까지 트렌치 식각하는 단계와,
    상기 트렌치 내부에 제 3 절연막을 소정의 두께로 성장한 다음 상기 트렌치 내부를 배선물질로 충진한 후 에치백하여 배선을 형성하는 단계와,
    상기 배선 위에 제 4 절연막을 충진한 후 에치백하여 상기 실리콘 기판의 트렌치 내부에 임베디드 컨덕터를 완성하는 단계와,
    상기 제 4 절연막 위의 트랜치 내부 측벽에 형성된 상기 제 3 절연막을 높은 습식 식각 선택비를 이용하여 제거한 단계와,
    상기 구조물 위에 이방성 에피텍셜 실리콘 성장을 실시하여 상기 트렌치 내부를 충진시킨 후 식각하여 평탄화하는 단계와,
    상기 에피텍셜 실리콘과 상기 제 4 절연막을 건식 식각 공정으로 트렌치 식각하는 단계와,
    상기 트렌치 내부에 제 5 절연막을 소정의 두께로 열적으로 성장시킨 다음 블랭킷 건식 식각으로 상기 트렌치 내부의 측벽에 있는 제 5 절연막만 남기고 상기 제 1 절연막과 제 2 절연막을 모두 제거하는 단계와,
    상기 트렌치 내부에 배선연결물질을 충진한 다음 식각하여 배선 플러그를 완성한 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  2. 제 1 항에 있어서,
    상기 실리콘 기판을 식각하는 소정의 깊이는 0.5㎛∼1.0㎛ 의 범위인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  3. 제 1 항에 있어서,
    상기 제 3 절연막은 열산화막인 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  4. 제 1 항에 있어서,
    상기 제 4 절연막과 상기 제 3 절연막 및 상기 제 2 절연막은 건식 식각 선택비와 습식 식각 선택비가 모두 높은 물질을 사용하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  5. 제 1 항에 있어서,
    상기 배선연결물질의 식각 공정은 화학기계적연마(CMP)로 진행하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  6. 제 1 항에 있어서,
    상기 배선연결물질의 식각 공정은 에치백(Etchback) 공정으로 진행하는 것을특징으로 하는 반도체 소자의 금속 배선 형성방법.
KR10-2001-0081812A 2001-12-20 2001-12-20 반도체 소자의 금속 배선 형성 방법 KR100417211B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0081812A KR100417211B1 (ko) 2001-12-20 2001-12-20 반도체 소자의 금속 배선 형성 방법
US10/323,021 US6599825B2 (en) 2001-12-20 2002-12-18 Method for forming wiring in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0081812A KR100417211B1 (ko) 2001-12-20 2001-12-20 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20030051019A KR20030051019A (ko) 2003-06-25
KR100417211B1 true KR100417211B1 (ko) 2004-02-05

Family

ID=19717321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0081812A KR100417211B1 (ko) 2001-12-20 2001-12-20 반도체 소자의 금속 배선 형성 방법

Country Status (2)

Country Link
US (1) US6599825B2 (ko)
KR (1) KR100417211B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010129137A2 (en) * 2009-05-06 2010-11-11 Micron Technology, Inc. Methods of forming a plurality of conductive lines in the fabrication of integrated circuitry, methods of forming an array of conductive lines, and integrated circuitry

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW589716B (en) * 2003-06-10 2004-06-01 Nanya Technology Corp Method of fabricating memory device having a deep trench capacitor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982798A (ja) * 1995-09-12 1997-03-28 Toshiba Corp 半導体装置およびその製造方法
KR0178800B1 (ko) * 1992-03-30 1999-04-15 사또오 후미오 반도체 장치 및 그 제조 방법
KR20010058348A (ko) * 1999-12-27 2001-07-05 박종섭 반도체 소자의 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4977439A (en) * 1987-04-03 1990-12-11 Esquivel Agerico L Buried multilevel interconnect system
US4920065A (en) * 1988-10-31 1990-04-24 International Business Machines Corporation Method of making ultra dense dram cells
JPH05211239A (ja) * 1991-09-12 1993-08-20 Texas Instr Inc <Ti> 集積回路相互接続構造とそれを形成する方法
US5283453A (en) * 1992-10-02 1994-02-01 International Business Machines Corporation Trench sidewall structure
US5726084A (en) * 1993-06-24 1998-03-10 Northern Telecom Limited Method for forming integrated circuit structure
US5380671A (en) 1994-06-13 1995-01-10 United Microelectronics Corporation Method of making non-trenched buried contact for VLSI devices
US5677219A (en) * 1994-12-29 1997-10-14 Siemens Aktiengesellschaft Process for fabricating a DRAM trench capacitor
US6207494B1 (en) * 1994-12-29 2001-03-27 Infineon Technologies Corporation Isolation collar nitride liner for DRAM process improvement
US5830797A (en) * 1996-06-20 1998-11-03 Cypress Semiconductor Corporation Interconnect methods and apparatus
US6054385A (en) * 1997-01-31 2000-04-25 Advanced Micro Devices, Inc. Elevated local interconnect and contact structure
US5889293A (en) * 1997-04-04 1999-03-30 International Business Machines Corporation Electrical contact to buried SOI structures
US6333274B2 (en) * 1998-03-31 2001-12-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device including a seamless shallow trench isolation step
TW407342B (en) 1998-06-17 2000-10-01 United Microelectronics Corp Planarization method of damascene structure
US6140175A (en) * 1999-03-03 2000-10-31 International Business Machines Corporation Self-aligned deep trench DRAM array device
US6228706B1 (en) * 1999-08-26 2001-05-08 International Business Machines Corporation Vertical DRAM cell with TFT over trench capacitor
DE19941148B4 (de) * 1999-08-30 2006-08-10 Infineon Technologies Ag Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
TW451425B (en) * 2000-05-16 2001-08-21 Nanya Technology Corp Manufacturing method for memory cell transistor
TW469635B (en) * 2000-05-16 2001-12-21 Nanya Technology Corp Fabrication method of semiconductor memory cell transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0178800B1 (ko) * 1992-03-30 1999-04-15 사또오 후미오 반도체 장치 및 그 제조 방법
JPH0982798A (ja) * 1995-09-12 1997-03-28 Toshiba Corp 半導体装置およびその製造方法
KR20010058348A (ko) * 1999-12-27 2001-07-05 박종섭 반도체 소자의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010129137A2 (en) * 2009-05-06 2010-11-11 Micron Technology, Inc. Methods of forming a plurality of conductive lines in the fabrication of integrated circuitry, methods of forming an array of conductive lines, and integrated circuitry
WO2010129137A3 (en) * 2009-05-06 2011-01-13 Micron Technology, Inc. Methods of forming a plurality of conductive lines in the fabrication of integrated circuitry, methods of forming an array of conductive lines, and integrated circuitry

Also Published As

Publication number Publication date
US6599825B2 (en) 2003-07-29
US20030119294A1 (en) 2003-06-26
KR20030051019A (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
US6251734B1 (en) Method for fabricating trench isolation and trench substrate contact
JP3990625B2 (ja) シャロートレンチアイソレーション方法
US20080248627A1 (en) Method of Manufacturing Integrated Deep and Shallow Trench Isolation Structures
KR100417211B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6187649B1 (en) Shallow trench isolation process
US6838356B2 (en) Method of forming a trench isolation
KR100299379B1 (ko) 반도체소자의금속배선형성방법
US6103581A (en) Method for producing shallow trench isolation structure
TW523862B (en) Method of manufacturing a semiconductor device
KR100244493B1 (ko) 반도체소자의 분리구조 제조방법
KR100680948B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
JP2000183150A (ja) 半導体装置の製造方法
JP2009170805A (ja) 半導体装置の製造方法
KR100680451B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
TW415017B (en) Method of improving trench isolation
KR100328449B1 (ko) 반도체 소자의 다마신 패턴을 이용한 금속배선 형성방법
KR100214530B1 (ko) 트렌치 소자격리구조 형성방법
KR100559553B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
KR100481981B1 (ko) 반도체소자의층간절연막형성방법
KR20010058335A (ko) 반도체 소자의 메탈 콘택 형성 방법
WO2008048985A2 (en) Method of manufacturing integrated deep and shallow trench isolation structures
KR20010084524A (ko) 반도체소자의 격리영역 형성방법
KR20040055350A (ko) 반도체 소자의 제조방법
KR20020042312A (ko) 반도체 디바이스 및 그 제조방법
JP2003152073A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111220

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee